CN1737782A - 一种实现输出控制的方法及由主板控制接口卡的装置 - Google Patents
一种实现输出控制的方法及由主板控制接口卡的装置 Download PDFInfo
- Publication number
- CN1737782A CN1737782A CN 200510090544 CN200510090544A CN1737782A CN 1737782 A CN1737782 A CN 1737782A CN 200510090544 CN200510090544 CN 200510090544 CN 200510090544 A CN200510090544 A CN 200510090544A CN 1737782 A CN1737782 A CN 1737782A
- Authority
- CN
- China
- Prior art keywords
- signal
- mainboard
- control signal
- interface card
- combination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Programmable Controllers (AREA)
- Bus Control (AREA)
Abstract
本发明公开了一种实现输出控制的方法,在接口卡逻辑上设置并存储非数据信号的组合与输出控制信号之间的对应关系,接口卡逻辑收到主板发送的组合的非数据信号后,根据存储的对应关系,将接收的组合的非数据信号译码成输出控制信号,并向外部器件发送该输出控制信号。本发明还公开了一种由主板控制接口卡的装置,包括接口卡逻辑,用于接收主板发送的组合的非数据信号,并根据存储的非数据信号的组合与输出控制信号之间的对应关系,将该组合的非数据信号译码为输出控制信号。本发明通过非数据信号的组合实现输出控制,能够简化主板逻辑实现的功能,降低主板逻辑的硬件设计难度,进而降低主板逻辑的设计和开发成本。
Description
技术领域
本发明涉及总线控制技术,特别是指一种实现输出控制的方法。
背景技术
图1示出了现有交换机结构示意图,如图1所示,现有交换机主要包括主板和接口卡两部分,其中,主板包括交换***、中央处理器(CPU,CentralProcessing Unit)和复杂可编程逻辑器件(CPLD,Complex Programmable Logic Devices),接口卡包括CPLD和外部器件,通常,接口卡中的外部器件为可插拔器件,如小型可插拔(SFP,Small FormPluggable)光端口等。接口卡中的CPLD主要实现的逻辑功能包括接口卡在位识别、接口卡类型识别、接口卡版本识别、接口卡逻辑版本识别、接口卡存取控制等。主板一方面需要实现对接口卡的一些状态信息的读取,另一方面需要实现对接口卡的存储控制,这样,接口卡中的CPLD就需要与主板进行通信,因此,接口卡中的CPLD与主板之间需要数据线(DATA[m:0])、地址线(AD[n:0])和控制信号线,以实现信息交互。以上所述地址线、数据线和控制信号线组成总线。
目前,主板是通过双向数据线来实现对接口卡的控制和状态读取的,即设置数据与控制信号之间的对应关系,主板对接口卡进行控制时,CPU通过数据线向主板中的CPLD发送数据,该CPLD通过数据线向接口卡中的CPLD发送接收的数据,然后接口卡中的CPLD对接收的数据进行解析,解析出与该数据相对应的控制信号,并向接口卡中的外部器件发送该控制信号,对外部器件进行控制,从而实现主板对接口卡的控制;接口卡中的CPLD将接口卡的相关信息缓存在寄存器中,以供主板需要时进行读取,主板需要读取接口卡的相关信息时,向接口卡中的CPLD发送读操作信号,接口卡中的CPLD收到读信号后,通过数据线向主板中的CPLD发送相应信息,主板中的CPLD通过数据线向CPU发送接收的信息,从而实现主板对接口卡的状态的读取。
根据以上描述可见,主板中的CPLD不仅需要与CPU在数据线上进行双向数据通信,也需要与接口卡中的CPLD在数据线上进行双向数据通信,使得主板中的CPLD与CPU及接口卡中的CPLD之间的通信非常复杂,因此,对主板中的CPLD的逻辑要求较高,大大提升了主板中CPLD的逻辑的设计难度,使得该CPLD的开发和设计成本较高;并且,由于主板中的CPLD需要同时实现与CPU及接口卡中的CPLD之间的双向数据通信,需要占用非常多的主板中CPLD的逻辑资源。
发明内容
有鉴于此,本发明的一个目的在于提供一种实现输出控制的方法,本发明的另一目的在于提供一种由主板控制接口卡的装置,通过非数据信号的组合实现输出控制。
为了达到上述目的,本发明提供了一种实现输出控制的方法,在接口卡逻辑上设置并存储非数据信号的组合与输出控制信号之间的对应关系,该方法包含以下步骤:
A、接口卡逻辑收到主板发送的组合的非数据信号后,根据存储的所述对应关系,将接收的组合的非数据信号译码成输出控制信号;
B、接口卡逻辑向外部器件发送所述输出控制信号。
上述方法中,可在主板上设置并存储所述非数据信号的组合与输出控制信号之间的对应关系,所述步骤A之前进一步包括步骤A0:主板根据与当前需要实现的对接口卡的控制相对应的输出控制信号、以及存储的所述对应关系,确定组合的非数据信号,然后向接口卡逻辑发送该组合的非数据信号。
所述主板包括主板中央处理器CPU和主板逻辑,步骤A0中所述组合的非数据信号是由主板CPU根据运行的软件确定的。
上述主板逻辑为复杂可编程逻辑器件,或为可编程逻辑器件。
步骤A中所述将接收的地址信号和总线控制信号解析成输出控制信号,为:根据存储的所述对应关系,判断接收的组合的非数据信号是否与一输出控制信号相对应,如果是,则将该组合的非数据信号译码成该输出控制信号,然后执行步骤B;否则,不进行任何操作。
该方法进一步包括步骤C:外部器件向接口卡逻辑发送自身状态信息,接口卡逻辑对接收的状态信息进行缓存,当接口卡逻辑收到主板的请求时,向主板提供外部器件的状态信息。
所述非数据信号的组合为:地址信号和总线控制信号的组合;或为:多个地址信号的组合。
所述接口卡逻辑至少包括译码单元和D触发器,所述非数据信号的组合为地址信号和总线控制信号的组合,所述步骤A为:译码单元收到主板发送的地址信号和总线控制信号后,根据存储的所述对应关系,将接收的地址信号和总线控制信号译码成向D触发器的复位管脚发送负向窄脉冲;所述步骤B为:D触发器的复位管脚收到负向窄脉冲后,向外部器件发送输出控制信号0。
本发明还公开了一种由主板控制接口卡的装置,该装置包括接口卡逻辑,用于接收主板发送的组合的非数据信号,并根据存储的非数据信号的组合与输出控制信号之间的对应关系,将该组合的非数据信号译码为输出控制信号。
该装置进一步包括:主板,用于根据与当前需要实现的对接口卡的控制相对应的输出控制信号,并根据存储的非数据信号的组合与输出控制信号之间的对应关系,确定组合的非数据信号,然后向接口卡逻辑发送该组合的非数据信号。
该装置进一步包括:接口卡的外部器件,用于接收接口卡逻辑发送的输出控制信号。
所述接口卡逻辑为复杂可编程逻辑器件,或可编程逻辑器件,或为译码器、触发器和寄存器的组合。
根据本发明提出的方法,在接口卡逻辑上设置并存储非数据信号的组合与输出控制信号之间的对应关系,接口卡逻辑收到主板发送的组合的非数据信号后,根据存储非数据信号的组合与输出控制信号之间的对应关系,将接收的组合的非数据信号译码成输出控制信号,并向外部器件发送该输出控制信号,由于主板对接口卡逻辑的控制是通过非数据信号线实现的,如地址信号和总线控制信号的组合,地址信号不再仅仅简单地发挥地址译码的作用,还和主板发送过来的总线控制信号组合起来充当了输出控制信号的作用,因此,接口卡逻辑与主板逻辑之间的数据线无需由主板向接口卡传送数据,只要能够实现单向的从接口卡到主板的数据传输即可,这样,主板逻辑只需实现与主板中的CPU之间的双向数据通信即可,降低了对主板逻辑的逻辑资源的占用,简化了主板逻辑实现的功能,大大降低了主板逻辑的设计难度,降低了主板逻辑的设计和开发成本。由于本发明中控制总线与数据线相分离,大大增加了总线的驱动能力,提高了总线存取的可靠性。另外,本发明可通过增加地址线的位宽,来增加能够实现的输出控制信号的数量,以此实现更多的控制功能。
附图说明
图1示出了现有交换机结构示意图;
图2示出了本发明中输出控制实现示意图;
图3示出了本发明中第一实施例实现示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明作进一步的详细描述。
本发明中,在接口卡逻辑上设置并存储非数据信号的组合与输出控制信号之间的对应关系,非数据信号的组合与输出控制信号之间为一一对应的关系。接口卡逻辑收到主板发送的组合的非数据信号后,根据存储的非数据信号的组合与输出控制信号之间的对应关系,将接收的组合的非数据信号译码成输出控制信号,并向外部器件发送该输出控制信号,实现主板对接口卡上外部器件的控制。非数据信号的组合可为地址信号和总线控制信号的组合;也可为多个地址信号的组合,如两个地址信号的组合、三个地址信号的组合,等等。
为使主板能够实现对接口卡的控制,可相应地在主板上设置并存储非数据信号的组合与输出控制信号之间的对应关系,该对应关系与接口卡上存储的非数据信号的组合与输出控制信号之间的对应关系相同,这样,主板可根据与当前需要实现的对接口卡的控制相对应的输出控制信号、以及存储的非数据信号的组合与输出控制信号之间的对应关系,确定组合的非数据信号,然后向接口卡逻辑发送相应非数据信号。可在主板CPU运行的软件上设置非数据信号的组合与输出控制信号之间的对应关系,这样,CPU在运行软件时,就能够根据当前需要实现的控制,确定需要向接口卡逻辑发送的非数据信号。如果非数据信号的组合为地址信号和总线控制信号的组合,则地址信号通过主板与接口卡逻辑之间的地址线进行传输,总线控制信号通过主板与接口卡逻辑之间的控制信号线进行传输。
下面以非数据信号的组合为地址信号和总线控制信号的组合为例,对本发明的实现过程进行描述。
图2示出了本发明中输出控制实现示意图,如图2所示,在主板CPU软件和接口卡逻辑之间约定地址信号和总线控制信号的组合与输出控制信号之间的对应关系,使得主板和接口卡逻辑上分别存储有地址信号和总线控制信号的组合与输出控制信号之间的对应关系,地址信号和总线控制信号的组合与输出控制信号之间为一一对应的关系。主板CPU根据当前需要实现的控制,确定需要向接口卡逻辑发送的地址信号和总线控制信号,然后通过地址线向主板逻辑发送该地址信号,通过控制信号线向主板逻辑发送该总线控制信号;主板逻辑通过地址线向接口卡逻辑发送接收的地址信号,通过控制信号线向接口卡逻辑发送接收的总线控制信号。
接口卡逻辑收到来自主板的地址信号和总线控制信号后,根据存储的地址信号和总线控制信号的组合与输出控制信号之间的对应关系,判断接收的地址信号和总线控制信号的组合是否与一输出控制信号相对应,如果是,则将接收的地址信号和总线控制信号的组合译码成该输出控制信号,并向外部器件发送该输出控制信号,从而实现主板对接口卡上外部器件的控制;否则,不进行任何操作。所述总线控制信号可为写操作信号,也可为写操作信号与片选信号的组合,还可为其他信号及多个其他信号的组合,如读操作信号、读操作信号与片选信号的组合。
接口卡逻辑将接口卡上外部器件或接口卡的相关信息缓存在寄存器中,完成对接口卡信息的采集,以供主板需要时进行读取,主板需要读取接口卡的相关信息时,要求接口卡逻辑提供相应信息,如通过控制信号线向接口卡逻辑发送读操作信号,接口卡逻辑通过数据线向主板逻辑发送相应信息,主板逻辑通过数据线向主板CPU发送接收的信息。
根据图2可见,本发明中提供一种由主板控制接口卡的装置,至少包括接口卡逻辑,用于接收主板发送的组合的非数据信号,并根据存储的非数据信号的组合与输出控制信号之间的对应关系,将该组合的非数据信号译码为输出控制信号。该装置可进一步包括主板,用于根据与当前需要实现的对接口卡的控制相对应的输出控制信号,并根据存储的非数据信号的组合与输出控制信号之间的对应关系,确定组合的非数据信号,然后向接口卡逻辑发送该组合的非数据信号。该装置还可进一步包括:接口卡的外部器件,用于接收接口卡逻辑发送的输出控制信号。接口卡的外部器件可进一步增加在仅包括接口卡逻辑的装置中;也可增加在包括接口卡逻辑和主板的装置中。
在由主板控制接口卡的装置包括主板、接口卡逻辑和外部器件时,外部器件进一步用于向接口卡逻辑发送自身状态信息;接口卡逻辑进一步用于对接收的状态信息进行缓存,当其收到主板的请求时,向主板提供外部器件的状态信息。
由于主板对接口卡逻辑的控制是通过地址线和控制信号线实现的,因此,接口卡逻辑与主板逻辑之间的数据线只要能够实现单向的从接口卡到主板的数据传输即可,这样,主板逻辑只需实现与主板CPU之间的双向数据通信即可,简化了主板逻辑实现的功能。
图3示出了本发明中第一实施例实现示意图,本实施例中,主板对SFP光端口进行控制,如图3所示,在主板CPU软件和接口卡逻辑之间约定地址信号和总线控制信号的组合与输出控制信号之间的对应关系,使得主板和接口卡逻辑上分别存储有地址信号和总线控制信号的组合与输出控制信号之间的对应关系,例如,对地址AD1进行写操作时,允许SFP光端口发送光信号,对地址AD2进行写操作时,禁止SFP光端口发送光信号。
主板CPU根据当前需要实现的控制,确定需要向接口卡逻辑发送的地址信号和总线控制信号,然后向主板逻辑发送相应地址信号和总线控制信号。例如,主板CPU需要使能SFP光端口发送光信号,则主板CPU确定需要向接口卡逻辑发送AD1信号和写操作信号,然后通过地址线向主板逻辑发送AD1信号,通过控制信号线向主板逻辑发送写操作信号;主板逻辑通过地址线向接口卡逻辑发送接收的AD1信号,通过控制信号线向接口卡逻辑发送写操作信号。又例如,主板CPU需要禁止SFP光端口发送光信号,则主板CPU确定需要向接口卡逻辑发送AD2信号和写操作信号,然后通过地址线向主板逻辑发送AD2信号,通过控制信号线向主板逻辑发送写操作信号;主板逻辑通过地址线向接口卡逻辑发送接收的AD2信号,通过控制信号线向接口卡逻辑发送写操作信号。
接口卡逻辑收到来自主板的地址信号和总线控制信号后,根据存储的地址信号和总线控制信号的组合与输出控制信号之间的对应关系,如果确定接收的地址信号和总线控制信号的组合与一输出控制信号相对应,则将接收的地址信号和总线控制信号的组合译码成该输出控制信号,并向外部器件发送该输出控制信号。
SFP_TX_Control信号为控制SFP光端口发送功能是否使能的信号,当SFP光端口接收到的SFP_TX_Control信号为0时,允许SFP光端口发送光信号,当SFP光端口接收到的SFP_TX_Control信号为1时,禁止SFP光端口发送光信号。例如,接口卡逻辑中的译码单元收到来自主板的AD1信号和写操作信号后,确定AD1信号和写操作信号的组合与允许SFP光端口发送光信号的输出控制信号相对应,然后生成负向窄脉冲TX_EN信号,并将该TX_EN信号发送至D触发器的复位(RST)管脚,根据D触发器的工作原理,D触发器的RST管脚收到负向窄脉冲时,其输出信号为0,即用于控制SFP光端口是否发光的SFP_TX_Control信号为0,此时,允许SFP光端口发送光信号。又例如,接口卡逻辑中的译码单元收到来自主板的AD2信号和写操作信号后,确定AD2信号和写操作信号的组合与禁止SFP光端口发送光信号的输出控制信号相对应,然后生成负向窄脉冲TX_DIS信号,并将该TX_DIS信号发送至D触发器的时钟(CLK)管脚,根据D触发器的工作原理,D触发器的CLK管脚收到负向窄脉冲时,其输出信号为1,即用于控制SFP光端口是否发光的SFP_TX_Control信号为1,此时,禁止SFP光端口发送光信号。
如果接口卡逻辑中的译码单元收到来自主板的AD3信号和写操作信号后,根据存储的地址信号和总线控制信号的组合与输出控制信号之间的对应关系,确定没有输出控制信号与AD3信号和写操作信号的组合相对应,因此,接口卡逻辑可在地址AD3上进行写操作。
如果有多个接口卡时,则总线控制信号还需包括片选信号,即主板CPU通过控制信号线发送写操作信号和片选信号。
接口卡逻辑可对SFP光端口的相关信息进行采集,如SFP光端口的工作状态信息,例如,表示SFP光端口在位的SFP_PLUGIN、表示SFP光端口出错的SFP_TX_FAULT。这些信号均连接至接口卡逻辑,由接口卡逻辑对这些信号进行采样;接口卡逻辑将采集到的这些信息缓存在其内部的寄存器中。主板CPU需要读取SFP光端口的相关信息时,通过控制信号线向主板逻辑发送读操作信号,主板逻辑通过控制信号线向接口卡逻辑发送接收的读操作信号;接口卡逻辑收到读操作信号后,将寄存器中缓存的相应信息通过数据线发送给主板逻辑,主板逻辑通过数据线向主板CPU发送接收的相关信息,实现主板CPU对SFP光端口相关信息的读取。
以上所述接口卡逻辑可为CPLD、可编程逻辑器件(PLD,Programmable Logic Devices)等可编程逻辑器件,也可为能够实现逻辑功能的其他单元,如由译码单元、触发器、寄存器的组合。例如,接口卡逻辑可以不采用CPLD,而由主板CPU根据与当前需要实现的对接口卡的控制相对应的输出控制信号、以及存储的地址信号和总线控制信号的组合与输出控制信号之间的对应关系,确定地址信号和总线控制信号,然后通过连接器向接口卡发送地址信号和总线控制信号,接口卡上的状态信号也可以直接通过连接器发送到主板逻辑,由主板逻辑进行采样。不过,这样需要占用主板和接口卡的大量连接器管脚,增加连接器的数量。为了尽量减少所占用的连接器管脚的数量,在接口卡上可以采用8通道或16通道的数字单向或者双向驱动器,通过主板逻辑输出的片选信号完成数据采集,或者采用8通道或16通道的数字锁存器,通过主板逻辑输出的地址信号和总线控制信号实现对接口卡的控制。
通过其他非数据信号的组合实现输出控制的具体过程,与以上对非数据信号的组合为地址信号和总线控制信号的描述基本相同,在此不再赘述。
根据以上描述可见,本发明提出的方法不仅可应用于交换机中,还可应用于其他与交换机相似的设备中,即本发明提出的方法可应用于任何与本发明中的情况类似的不需要数据线而仅仅利用地址线和控制信号线来实现对外利用高低电平进行控制的情况。
总之,以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。
Claims (12)
1、一种实现输出控制的方法,其特征在于,在接口卡逻辑上设置并存储非数据信号的组合与输出控制信号之间的对应关系,该方法包含以下步骤:
A、接口卡逻辑收到主板发送的组合的非数据信号后,根据存储的所述对应关系,将接收的组合的非数据信号译码成输出控制信号;
B、接口卡逻辑向外部器件发送所述输出控制信号。
2、根据权利要求1所述的方法,其特征在于,在主板上设置并存储所述非数据信号的组合与输出控制信号之间的对应关系,所述步骤A之前进一步包括:
A0、主板根据与当前需要实现的对接口卡的控制相对应的输出控制信号、以及存储的所述对应关系,确定组合的非数据信号,然后向接口卡逻辑发送该组合的非数据信号。
3、根据权利要求2所述的方法,其特征在于,所述主板包括主板中央处理器CPU和主板逻辑,步骤A0中所述组合的非数据信号是由主板CPU根据运行的软件确定的。
4、根据权利要求3所述的方法,其特征在于,所述主板逻辑为复杂可编程逻辑器件,或为可编程逻辑器件。
5、根据权利要求1或2所述的方法,其特征在于,步骤A中所述将接收的地址信号和总线控制信号解析成输出控制信号,为:根据存储的所述对应关系,判断接收的组合的非数据信号是否与一输出控制信号相对应,如果是,则将该组合的非数据信号译码成该输出控制信号,然后执行步骤B;否则,不进行任何操作。
6、根据权利要求1或2所述的方法,其特征在于,该方法进一步包括:
C、外部器件向接口卡逻辑发送自身状态信息,接口卡逻辑对接收的状态信息进行缓存,当接口卡逻辑收到主板的请求时,向主板提供外部器件的状态信息。
7、根据权利要求1或2所述的方法,其特征在于,所述非数据信号的组合为:地址信号和总线控制信号的组合;或为:多个地址信号的组合。
8、根据权利要求7所述的方法,其特征在于,所述接口卡逻辑至少包括译码单元和D触发器,所述非数据信号的组合为地址信号和总线控制信号的组合,
所述步骤A为:译码单元收到主板发送的地址信号和总线控制信号后,根据存储的所述对应关系,将接收的地址信号和总线控制信号译码成向D触发器的复位管脚发送负向窄脉冲;
所述步骤B为:D触发器的复位管脚收到负向窄脉冲后,向外部器件发送输出控制信号0。
9、一种由主板控制接口卡的装置,其特征在于,该装置包括接口卡逻辑,用于接收主板发送的组合的非数据信号,并根据存储的非数据信号的组合与输出控制信号之间的对应关系,将该组合的非数据信号译码为输出控制信号。
10、根据权利要求9所述的装置,其特征在于,该装置进一步包括:主板,用于根据与当前需要实现的对接口卡的控制相对应的输出控制信号,并根据存储的非数据信号的组合与输出控制信号之间的对应关系,确定组合的非数据信号,然后向接口卡逻辑发送该组合的非数据信号。
11、根据权利要求9或10所述的装置,其特征在于,该装置进一步包括:接口卡的外部器件,用于接收接口卡逻辑发送的输出控制信号。
12、根据权利要求9或10所述的装置,其特征在于,所述接口卡逻辑为复杂可编程逻辑器件,或可编程逻辑器件,或为译码器、触发器和寄存器的组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100905442A CN100349153C (zh) | 2005-08-17 | 2005-08-17 | 一种实现输出控制的方法及由主板控制接口卡的装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100905442A CN100349153C (zh) | 2005-08-17 | 2005-08-17 | 一种实现输出控制的方法及由主板控制接口卡的装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1737782A true CN1737782A (zh) | 2006-02-22 |
CN100349153C CN100349153C (zh) | 2007-11-14 |
Family
ID=36080582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100905442A Active CN100349153C (zh) | 2005-08-17 | 2005-08-17 | 一种实现输出控制的方法及由主板控制接口卡的装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100349153C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101290608B (zh) * | 2008-06-12 | 2013-02-27 | 上海爱瑞科技发展有限公司 | 一种可更换的模块式无源串口接口装置 |
CN103559053A (zh) * | 2013-10-30 | 2014-02-05 | 迈普通信技术股份有限公司 | 一种板卡***及通信接口卡fpga在线升级方法 |
CN106250340A (zh) * | 2016-07-27 | 2016-12-21 | 杭州宏杉科技有限公司 | 一种硬件控制电路及其控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998044410A1 (fr) * | 1997-04-03 | 1998-10-08 | Seiko Epson Corporation | Micro-ordinateur et equipement electronique |
US6510483B1 (en) * | 2000-03-21 | 2003-01-21 | Cypress Semiconductor Corp. | Circuit, architecture and method for reading an address counter and/or matching a bus width through one or more synchronous ports |
CN2468231Y (zh) * | 2001-02-13 | 2001-12-26 | 赵俊华 | 实时网络终端机 |
-
2005
- 2005-08-17 CN CNB2005100905442A patent/CN100349153C/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101290608B (zh) * | 2008-06-12 | 2013-02-27 | 上海爱瑞科技发展有限公司 | 一种可更换的模块式无源串口接口装置 |
CN103559053A (zh) * | 2013-10-30 | 2014-02-05 | 迈普通信技术股份有限公司 | 一种板卡***及通信接口卡fpga在线升级方法 |
CN103559053B (zh) * | 2013-10-30 | 2017-02-08 | 迈普通信技术股份有限公司 | 一种板卡***及通信接口卡fpga在线升级方法 |
CN106250340A (zh) * | 2016-07-27 | 2016-12-21 | 杭州宏杉科技有限公司 | 一种硬件控制电路及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100349153C (zh) | 2007-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8478916B2 (en) | SATA mass storage device emulation on a PCIe interface | |
US20040158669A1 (en) | Architecture for a serial ATA bus based flash memory apparatus | |
US20200081850A1 (en) | Unified address space for multiple hardware accelerators using dedicated low latency links | |
CN1977254A (zh) | 多协议网桥 | |
CN103907088A (zh) | 用于可扩展低时延固态驱动器接口的方法和装置 | |
US20030225724A1 (en) | Apparatus and method for providing transparent sharing of channel resources by multiple host machines | |
CN200950591Y (zh) | 纠错单元及具有该纠错单元的自动配置的电信设备 | |
CN1116764A (zh) | 先进先出缓冲存储器 | |
US5727218A (en) | Controlling an apparatus disposed for adapting fiber channel transmissions to an industry standard data bus | |
CN103154920A (zh) | 统一i/o适配器 | |
CN112214166A (zh) | 用于传输数据处理请求的方法和装置 | |
CN114168520A (zh) | 光纤通信总线装置、设备和*** | |
US20210096760A1 (en) | Apparatus and method for transceiving operation information in a data processing system including a memory system | |
US20050089033A1 (en) | Method, system, and program for constructing a packet | |
CN101208673A (zh) | 使用用于存储装置通信和点对点通信的单一集成电路在数据存储***中提供通信的技术 | |
CN1737782A (zh) | 一种实现输出控制的方法及由主板控制接口卡的装置 | |
CN110941582A (zh) | 一种bmc芯片的usb总线结构及其通信方法 | |
US7886105B2 (en) | Combined fibre channel and SAS host bus adapter | |
CN116248758A (zh) | 一种高效的内核-片上网络的桥式连接结构 | |
US20090177832A1 (en) | Parallel computer system and method for parallel processing of data | |
CN101499854B (zh) | 一种光纤信号与sas信号相互转换数据的方法 | |
CN115269469A (zh) | 改善存储器装置与控制器之间的通信的设备、***和方法 | |
CN1841270A (zh) | 一种用于智能卡仿真调试***的接口 | |
CN2489384Y (zh) | 带有读卡器的电脑键盘 | |
CN1700163A (zh) | 用存储接口电路连到主机***的盘驱动器及接口连接方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 310052 Binjiang District Changhe Road, Zhejiang, China, No. 466, No. Patentee after: Xinhua three Technology Co., Ltd. Address before: 310053 Hangzhou hi tech Industrial Development Zone, Zhejiang province science and Technology Industrial Park, No. 310 and No. six road, HUAWEI, Hangzhou production base Patentee before: Huasan Communication Technology Co., Ltd. |
|
CP03 | Change of name, title or address |