CN1735082A - 判定-反馈均衡器以及更新滤波器系数的方法 - Google Patents
判定-反馈均衡器以及更新滤波器系数的方法 Download PDFInfo
- Publication number
- CN1735082A CN1735082A CNA2005100697948A CN200510069794A CN1735082A CN 1735082 A CN1735082 A CN 1735082A CN A2005100697948 A CNA2005100697948 A CN A2005100697948A CN 200510069794 A CN200510069794 A CN 200510069794A CN 1735082 A CN1735082 A CN 1735082A
- Authority
- CN
- China
- Prior art keywords
- equalizer
- filter
- filter coefficient
- value
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
- H04L1/006—Trellis-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
- H04L25/03254—Operation with other circuitry for removing intersymbol interference
- H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03484—Tapped delay lines time-recursive
- H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03611—Iterative algorithms
- H04L2025/03617—Time recursive algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03681—Control of adaptation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明的示范性实施例提供一种与解码器相组合的均衡器以及一种更新滤波器系数的方法。该方法可以包括计算输出误差信号ek,将该输出误差信号乘以一个参数,通过将该结果乘以存储在滤波延迟线中对应于第i个滤波器系数的延迟解码判定获得一个部分值,通过将一个常数乘以反馈系数来获得另一个部分值,并且通过将两个部分值相加来获得更新值。
Description
相关申请的交叉引用
此美国非临时专利申请根据35U.S.C.§119要求2004年2月5日提交的韩国专利申请2004-7530的优先权,在这里将其全部内容整体引入作为参考。
技术领域
本发明的示范性实施例涉及数字视频广播,更具体地说,涉及一种可接收各种数字信息的判定-反馈(decision-feedback)均衡器,以及一种更新其参数的方法。
背景技术
对于大量的数字信息来说,例如,声音、数据、和/或视频通信,可能需要一个用于数字视频广播的均衡器。这样的数字信息可通过各种具有不同传输特性的传输媒介来传输。传输媒介会产生不同种类的重影(ghosting),例如,与频率相关的相位,幅度失真,多径接收或声音回音,以及信号中不同种类的衰落,例如瑞利衰落。数据传输还可能受噪声干扰,例如附加的白高斯噪声。均衡器可用来减小回音和/或视频重影和用于无线调制解调器和/或电话控制信号。
在数字通信中,通过码间干扰(ISI)信道进行数据传输可能是一个问题。在通过模拟信道传输例如电话线和/或天波信道发送脉冲信息例如调幅的数字传输的情况下可以发生ISI。
最大似然序列估计(MLSE)可获得一个改进的符号差错率(symbol errorrate:SER),但是可能由于信道的时间传播(dispersion)长度而变得更加复杂。MLSE在软件和/或硬件中的极高的复杂度可能限制了它的应用。
线性(linear)均衡器(LE)可检测并均衡ISI。LE可以具有一定的复杂度,这可以是一个信道传播长度的线性函数,也可能受到明显的噪声增大的影响。线性均衡器的性能可能比MLSE的性能更差。
判定-反馈均衡器(DFE)可具有更低的复杂度和/或更高的性能。
图1是传统DFE的结构示意图的实例。DFE可使用预先解码的数据符号来计算和减小码间干扰(ISI)。比如在数字电视广播的单频网络操作期间,例如当信道引入了较强的重影时,DFE的性能由于判定反馈滤波器的不正确的判定而降低。
参照图1,DFE可包括一个前馈滤波器102,一个反馈滤波器103,一个限幅器104,以及一个加法器105。所接收的数字信号101可被输入到前馈滤波器102中。
前馈滤波器102可使用一个具有与输入数字信号101幅度相反的幅度的滤波器来部分地校正信号误差。限幅器104可以例如是基于所接收信号幅度的判定装置,并且可将所接收信号按照判定的0、±2、±4的顺序进行分类。所接收的信号可被分类为相应于±1、±3、±5和±7的标准化信号的符号(symbol)。限幅器104可以是一个多维限幅器,其可例如用于正交调幅(QAM)***。
加法器105可将前馈滤波器102的输出和反馈滤波器103的输出相加,并将结果输出到限幅器104。前馈滤波器102可使用具有与输入数字信号101幅度相反幅度的滤波器来减小噪声。
判定-反馈序列估计(DFSE)的算法可提供一种性能和复杂度之间的折衷。
无线通信***应用格形码(trellis-coded)调制(TCM)。
图2说明了用于传统的8级调幅信号的TCM***。
参照图2,TCM编码器可包括一个8-VSB格形码编码器201和一个8级符号映射器203。8-VSB格形码编码器201可应用8级3比特1维配置。8-VSB格形码编码器可使用2/3速率格形码。
一种用于在无ISI的信道中检测格式编码符号的方法可以是MLSE。在用于TCM的编码中的格形状态的数量较小,而MLSE的复杂度可以不太高。MLSE可使用维特比算法(或维特比解码算法)来实现。通过无ISI信道发送的TCM符号可以以更高性能检测。
当信道引入ISI时,考虑了由于信道和TCM引入的ISI的MLSE检测器将变得更复杂。DFE可用于信道ISI的补偿,以及MLSE(维特比)解码器解码TCM。
图3是与TCM解码器相组合的传统DFE的结构示意图。
参照图3,与TCM解码器组合的DFE可包括一个前馈滤波器302,一个反馈滤波器303,一个限幅器304,以及一个加法器305和一个可以解码格形编码符号的TCM解码器307。所接收的数字信号通过输入线301输入到DFE,并通过连接到TCM解码器307的输出线306输出。
DFE可在TCM解码器使用未编码符号之前来执行反馈操作,并且未编码符号的可靠性可能较低。它的性能可能比联合的(信道+TCM)MLSE的性能更差。
图4是另一个与TCM解码器组合的传统DFE的结构示意图。
DFSE算法可用于解码通过ISI信道传输的TCM符号。
DFE可使用来自维特比解码器的更有可能保存(Surviving)的路径的符号判定来代替使用反馈滤波器中的限幅判定。这个***,在某些时候被称为“具有全局判定反馈的维特比解码器”,其在图4中示出。参照图4,一个加法器407将前馈滤波器402的输出和反馈滤波器403的输出相加,并将结果输出到TCM解码器404。TCM解码器404可解码符号405并将解码的符号405输入到反馈滤波器403。具有全程判定反馈的维特比解码器可使用来自TCM(维特比)解码器404的更有可能保存的路径的符号判定作为反馈滤波器403的输入。解码深度为N个符号,这可能是在TCM解码器404的输出中更可靠的符号,可成为输出信号406。
如图4所示的DFE和TCM(维特比)解码器的组合,可提高如图3所示***的性能,因为来自TCM(维特比)解码器的判定可能更加可靠。
图5是传统DFE的结构示意图,使用最小均方(LMS)算法来更新反馈滤波器系数。
例如在MLSE和DFE的无线应用中,信道传递函数对于接收方来说可是未知的和/或随时间变化的。任何在无线通信接收机中使用的检测/均衡***可以是自适应的,即可能能够改变均衡器的系数和跟踪信道变化。在LMS***中,均衡系数可在算法每次迭代时递归的更新。例如DFE的反馈滤波器系数可根据如等式1所示的LMS算法来递归地更新。
在这,bi (k)是DFE在第k次迭代时的第i个反馈系数(518,519,...,和520),LB是反馈滤波器系数的数量,
是存储在延迟线(521,522,...,和523)中的反馈滤波器中的判定,μ是步长(step-size)参数(正常数),ek是误差信号508,其可以是DFE的输出524和判定
之间的差值。在一个训练周期期间,传输数据序列dk可知并可被均衡器使用来根据等式1的LMS算法来更新系数bi (k)。
可以使用用等式1体现的LMS自适应***的DFE如图5所示。即图5说明了将如等式1的LMS自适应***应用到使用图1的限幅器的DFE的实例。在一个训练周期之后,在限幅器510的输出的判定
可以更可靠,并且判定可用于根据LMS算法更新均衡器系数。
图6是传统DFE的结构示意图,其可以同时使用LMS算法和停止-和-起动算法来更新反馈滤波器系数。
LMS算法也可在没有训练序列的情况下使用。
如果判定是不可靠的,“停止-和-起动”算法将禁止自适应,并且如果判定更有可能会是正确时更新均衡器系数。欠可靠的判定的检测和/或启用/禁止标记623的产生可在“停止和起动”(SAG)模块618中执行。
图7是与格形解码器结合的传统DFE的结构示意图,其可以使用LMS自适应算法来更新反馈滤波器系数。
如等式1所示的LMS算法和它的“停止-和-起动”变化可以由图4所示的DDFSE***所使用。
如图7所示的具有LMS自适应算法的组合的均衡器/解码器的结构将可能引入不稳定的问题。这个结构的不稳定的实例将由图8来示出。
图8是表示信噪比(SNR)与如图7所示的DFE的迭代次数之间关系的曲线图。
图8表示与图7所示的TCM维特比解码器结合的DFE的模拟结果。一个信道可具有三个相等或基本相等的幅度路径,以及一个传输***可使用如图2所示的8级调幅信号。如图8所示的均衡器的稳定状态操作可不取决于均衡器系数的分辨力或溢出作用,而可能是TCM判定反馈特性的结果。
对于第一时间周期,DFE可以这样操作,以便信噪比(SNR)可以更加稳定。在一时间周期后,SNR的稳定性可能大大降低并且随着迭代次数的增加其变化将周期重复。
在收敛(convergence)区域,均衡器的判定-反馈部分对于ISI补偿的贡献可能不明显,因为判定可能欠可靠,并且图7所示的均衡器将不依靠判定反馈机制。在这个区域中判定误差将不影响均衡器的稳定,输出的信噪比(SNR)可更稳定。
在一时间周期后当判定变得更加可靠时,均衡器将依靠这些判定并可使用反馈滤波器来进行ISI补偿。
图9A是表示作为时间的函数的限幅器和TCM解码器中判定误差的百分比实例的曲线图。
TCM判定误差可相互关联并以误差群(burst)分组而不是像在限幅器判定中那样随机分布。
即如果在TCM解码器的输出发生误差,该误差将引起一系列(或群)误差,并且在一时间周期内反馈滤波器中的判定误差的数量将提高。
图9A表示在判定反馈滤波器中判定的误差的百分比与时间的示例关系。在使用如图7所示的TCM反馈***时,反馈滤波器中判定误差的数量将减小,但是有时候TCM解码器可以引入误差群,并且判定误差数量可能增加。
使用图5所示的限幅器时,判定误差的百分率将更稳定(例如大约20%)。判定误差的高百分率可以降低整个均衡器的性能,但是可以稳定自适应***,因为LMS算法不需要过多地依靠反馈机制。
当使用TCM反馈机制时,反馈滤波器可以没有误差,LMS算法可以根据反馈滤波器的无误差状态来更新均衡器系数。均衡器可依靠反馈ISI补偿并且可能对判定误差变得更加灵敏。TCM解码器将引入误差群并且如图8所示均衡器的性能可能会降低。
在“停止-和-起动”LMS算法中,执行的自适应***可能在判定欠可靠时停止执行自适应。
发明内容
本发明的示范性实施例提供一种更新与解码器(例如格形码解码器)结合的均衡器(例如判定反馈均衡器(DFE))的反馈系数的方法,其可减小在解码器的输出中误差传播的负面效应,并相对于传统自适应方法,对与解码器结合的均衡器保证更加平滑和稳定的恒稳态操作。
本发明的一种示范性实施例提供一种均衡器(例如判定反馈均衡器)。该均衡器可以包括解码器和滤波器。滤波器进一步包括多个滤波器更新单元,可以接收来自解码器的一个值和判定并可更新滤波器系数。滤波器更新单元进一步包括第一乘法器,其可以将解码器的判定乘以一个值;第二乘法器,其可以将滤波器系数乘以一个常数,以及加法器,其可以将第一乘法器的输出和第二乘法器的输出相加并且更新滤波器系数。
本发明的另一种示范性实施例提供一种更新滤波器系数的方法。该方法可以包括计算输出误差信号,将该输出误差信号乘以一个参数,获得一个部分值(partial value),获得另一个部分值,并通过将部分值相加来更新。
本发明的另一种示范性实施例提供一种滤波器。该滤波器可以包括用于更新滤波器系数的更新器。滤波器更新器可以包括第一乘法器,第二乘法器以及加法器。第一乘法器可以将来自解码器输出的判定输出与一个第一值相乘。第二乘法器可以将滤波器系数乘以一个常数。第一加法器可以将第一乘法器的输出和第二乘法器的输出相加并且更新滤波器系数。
本发明的另一种示范性实施例提供一种更新器。该更新器可以包括第一乘法器,其可以将判定与一个第一值相乘,以及第二乘法器,其可以将滤波器系数乘以一个常数。第一加法器可以将第一乘法器的输出和第二乘法器的输出相加并且更新滤波器系数。
本发明的另一种示范性实施例提供一种逻辑选择器。该逻辑选择器可以包括平方器,其可以将滤波器系数值平方;乘法器,其可以将平方器产生的平方后的滤波器系数乘以一个常数;加法器,其可以将乘法器的输出相加;累加器,其可以将加法器的输出累加,以及比较器,其可以将来自累加器的输出值和阈值进行比较并且基于该比较选择常数。
本发明的另一种示范性实施例提供一种更新滤波器系数的方法。该方法可以包括将判定与一个第一值相乘来产生第一结果,将滤波器系数和常数相乘来产生第二结果,将第一个第二结果相加并更新滤波器系数。
本发明的另一种示范性实施例提供一种选择常数的方法。该方法可以包括将滤波器系数值进行平方,将平方后的滤波器系数乘以常数,将相乘的值相加,将相加的值累加,将累加值与阈值进行比较并且基于该比较选择常数。
在本发明的示范性实施例中,解码器可以是格形码调制(TCM)解码器。
在本发明的示范性实施例中,均衡器可进一步包括第二加法器,其可以在解码器的判定中减去均衡器的输出并可以产生误差信号。第三乘法器,其可以将来自第二加法器所产生的误差信号乘以一个参数并可以产生第一个值。
在本发明的示范性实施例中,该参数可以是步长(stepsize)参数。
在本发明的示范性实施例中,滤波器可进一步包括第一和第二组单元,更新器和加法器。第一组单元可以接收来自解码器输出的判定和来自第一乘法器的输出。第二组单元可以接收通过延迟解码器的符号判定获得的值。更新器可以更新滤波器系数。加法器可以将来自第一组单元和第二组单元的输出相加。而且,第一组和第二组单元中的每个都包括更新器和系数乘法器,其可以将判定乘以滤波器系数并且产生结果。
在本发明的实施方式中,更新器将根据如下等式来更新滤波器系数。
αi可以是常数,其可以与相应于第i个追溯深度的判定符号的可靠性成比例。bi (k)可以是均衡器在第k次迭代时的第i个系数。LB可以是滤波器系数的数量,
可以是滤波器的判定,μ可以是参数,以及ek可以是误差信号。
在本发明的示范性实施例中,逻辑选择器可以计算一组常数,其们可以满足等式
E|ui 2|可以是多个符号判定误差的变量。符号判定误差对应于第i个深度。
在本发明的示范性实施例中,逻辑选择器可包括在滤波器中。
在本发明的示范性实施例中,系数可以满足一个不等式并且i可以是第i个滤波器系数。
在本发明的示范性实施例中,均衡器可以包括另一个滤波器并且解码器可以是维特比解码器。
在本发明的示范性实施例中,解码器可以包括N+1个追溯深度,滤波器可包括多个单元和一个加法器用来将来自多个单元的输出相加。12个可靠度系数的每个第N+1个组可以具有一个第N+1值,其可以对应于第N个追溯深度。每个对应于第N个追溯深度的判定可输入到延迟线的第N+1个组中,并且每个单元可以包括更新器和系数乘法器,其用于将每个判定乘以滤波器系数并产生结果。
在本发明的示范性实施例中,解码器可以是为特别解码器。
在本发明的示范性实施例中,均衡器可以进一步包括停止-和-起动(SAG)单元。SAG单元可以接收判定,检测不可靠的判定,并且产生算法的启用/禁止信号使得SAG单元可以在判定不可靠时禁止自适应,并且在判定可靠时更新滤波器系数。
在本发明的示范性实施例中,该方法可重复地用于多个滤波器系数。
在本发明的示范性实施例中,该方法可以进一步包括确定一个变量,将变量乘以一个参数,并且通过对结果与1的总和求倒数来获得一个常数。
在本发明的示范性实施例中,该方法可进一步包括将滤波器系数平方,将平方值与常数相乘,相加并累加结果,比较累加值和阈值,基于该比较来选择一个常数。
附图说明
本发明的上述特征和优点将通过详细的示范性实施例并参考附图的描述而变得更加显而易见。
图1是传统DFE的结构示意图的实例;
图2说明用于传统的8级调幅信号的TCM***;
图3是与TCM解码器组合的传统DFE的结构示意图;
图4是另一个与TCM解码器组合的传统DFE的结构示意图;
图5是传统DFE的结构示意图,其使用LMS算法来更新反馈滤波器系数;
图6是传统DFE的结构示意图,其同时使用LMS算法和停止-和-起动算法来更新反馈滤波器系数;
图7是与格形码解码器组合的传统DFE的结构示意图,格形码解码器使用LMS自适应算法来更新反馈滤波器系数;
图8是表示信噪比(SNR)与如图7所示的DFE的迭代次数的曲线图。
图9A是表示作为时间的函数的限幅器和TCM解码器中判定误差的百分率曲线图;
图9B是图9A所示曲线图的简化模型,用于根据本发明的示范性实施例启用稳定的自适应算法;
图10A是与解码器组合的均衡器的结构示意图,用于根据本发明的示范性实施例更新滤波器系数;
图10B是如图10A所示的更新第i个反馈系数的部分电路的电路示意图的示范性实施例;
图10C是逻辑选择器的示范性实施例的结构示意图的实例;
图11是根据本发明的示范性实施例的交织器和编码器的结构示意图的实例;
图12表示另一种与均衡器组合的解码器的示范性实施例,其与解交织器一起使用;
图13是根据本发明的示范性实施例,可以与图12所示的解交织器组合的解码器的结构示意图的另一个实例;
图14是根据本发明的示范性实施例,可以与解码器相组合的均衡器的结构示意图的实例;以及
图15是表示输出信噪比(SNR)与组合解码器的均衡器的迭代次数的比较的实例曲线图,其可使用传统的(LMS)算法和根据本发明实施方式的方法。
具体实施方式
下面参考表示本发明的示范性实施例的附图对本发明的示范性实施例将而进行充分描述。相同的参考标记在所有附图中用来标注相同的部件。
图9B是图9A所示曲线图的简化模型,可以根据本发明的示范性实施例启用稳定的自适应算法。
自适应可以通过使用如图9B所示的反馈滤波器中的判定来执行,其可以具有更小的频率误差(例如可能是无误差)。当反馈滤波器,包括判定误差时(例如在误差群期间),算法可以按照减小的误差(例如均方误差(MSE))来执行,以便减小如图8所示的信噪比的降低。
稳定的自适应算法的发展是基于上述模型和自适应滤波的。改进的算法可以减小如等式2的价值函数。
j=E|(yk-dk)2| (2)
yk可以是均衡器713(例如判定反馈均衡器(DFE))中的加法器707的输出信号,即滤波器721(例如前馈滤波器)的输出信号和滤波器722(例如反馈滤波器)的输出信号的总和,以及dk可以是减小误差的传输符号(例如无误差传输信号)。函数(2)的简化(reduction)可以产生了等式3所示的修改LMS算法,该函数可以是一个价值函数。
αi可以是常数(0<αi<1),其可以与对应于第i个追溯深度的解码器(例如TCM解码器)符号判定的可靠性成比例。随着i值的增加,TCM解码器输出的判定变得更可靠并且αi可以更接近1。随着i值的增加,判定可能欠可靠并且αi值可以变小,例如,α1≤α2≤≤αLFB。αi的值可以基于步长参数μ。αi的值可以如等式4所表示。L
αi=(1=+μE|ui 2|)-1 (4)
E|ui 2|可以是解码器(例如TCM解码器)的符号判定误差的变量,其可以对应于第i个深度。E|ui 2|的值可通过例如模拟或计算来求出(例如理论计算)。例如,用于解码器和三路径相等幅度信道模型的E|ui 2|的值在表1中给出。
表1
深度(i) | E|ui 2| |
0 | 0.17 |
1 | 0.16 |
2 | 0.13 |
3 | 0.11 |
4 | 0.09 |
5-9 | 0.08 |
≥10 | 0.05 |
图10A是与格形码解码器组合的均衡器(例如DFE)的结构示意图的实例,其可以根据本发明的示范性实施例更新反馈滤波器系数。
与均衡器(例如DFE)结合的解码器(例如自适应TCM解码器)的结构如图10A所示,其中均衡器可以使用等式3所示的算法。参照图10A,均衡器可以包括一个滤波器(例如前馈滤波器)1021,滤波器(例如反馈滤波器)1022,加法器1007,以及解码器(例如TCM解码器)1019。在图10A所示的均衡器中,等式3中滤波器系数(例如反馈滤波器系数)的更新可以通过乘法器1010_1到1010_5,加法器1011_1到1011_5,延迟线1012_1到1012_5,以及乘法器1009_1到1009_5来执行。延迟线1012_1到1012_5可以存储滤波器系数值bi (k)并可以计算滤波器系数值bi (k+1)。
滤波器1022可以包括多个滤波单元(例如反馈滤波单元)和一个加法器。滤波器1022包括第一组单元,第二组单元,加法器1008,以及逻辑选择器1023。第一组单元可以接收来自解码器1019所输出的判定和从第一乘法器的输出信号。第二组单元中的每个可以接收通过时延的解码器1019的符号判定(例如最后符号判定)所获得的值和第一乘法器的输出信号。第二单元组的每个包括一个更新器(例如反馈滤波器系数更新器),可以更新滤波器系数(例如反馈滤波器系数)。加法器1008可以第一和第二组单元的输出相加。逻辑选择器1023可以从滤波器系数中计算常数。
第一和第二组的单元可以包括更新器和系数乘法器1013_i,可以将判定和滤波器系数相乘并可以输出结果。
参照图10A,bi (k)(i=1,2,……,LB)可以是在第k次迭代时均衡器第i的反馈系数,LB可以是滤波器系数的数量,
可以是滤波器1022中的判定,其可以存储在延迟线1012_1到1012_5中,μ可以是较小的步长参数(例如正的常数),以及ek可以是误差信号508,其可以是均衡器的输出1015和判定
之间的差值。
图10B是根据本发明的示范性实施例如图10A所示的更新第i个反馈系数的部分电路的电路图的例子。
参照图10B,加法器1016可以产生误差信号ek,其可以是均衡器的输出1015和判定
之间的差值。乘法器1017可以将误差信号ek乘以步长参数μ。乘法器1010-i可以该结果与判定
相乘并可以产生μekdk-1。乘法器1009-i可以将常数αi和第k次迭代的均衡器的第i个反馈系数bi (k)相乘,加法器1011-i可以把延迟线1012-i的输出和乘法器1010-i的输出相加并可以产生第i反馈滤波器系数bi (k+1),其可以对应于均衡器的下一次(k+1)迭代。
如上所述,αi可以是判定常数(0<αi<1),其可以与对应于第i个追溯深度的解码器符号判定的可靠性成比例。判定常数αi可通过如图10A和10B所示的逻辑选择器1023计算。
常数0<α1≤α2≤..≤αFLB<1。可以是基于信道特性(profile)的(例如多径信道特性)。例如,如果信道具有若干较强的重影,该重影可以没有被滤波器1021所补偿,均衡器可以递增对滤波器1022中的判定的可靠性的敏感度。为了减小均衡器的不稳定性,可将较小的值指定给常数αi。如果信道没有引入例如孤立的奇异(strange)重像,那么均衡器可能不存在不稳定的问题,那么较小的αi值可能将会降低均衡器的性能。
这种降低可能是不明显的,并且常数α1,α2,...,αLB可被选择为较强重像信道和较弱重像信道的性能折衷的值。常数α1,α2,...,αLB组可按照信道统计特性来选择(例如自适应选择),并且可提高均衡器的性能。
图10C是逻辑选择器的结构示意图的实例,可以选择一组(例如优选的一组)常数(例如可靠性常数)。
如图10C所示,滤波(例如反馈滤波)系数b1,b2,...,bLB的平方值(例如平方绝对值)可以在平方器(例如绝对值平方器)1502,1503,...,1504中计算。平方系数|b1|2,|b2|2,...,|bLB|2的值可以在乘法器1505中乘以加权系数w1,w2,...,wLB,其中w1≥w2≥...,wLB。相乘后的值可以在加法器1506中总加在一起。
相加后的值在累加器1507中进行累加并且可以减小噪音效应。累加时间可以是例如数百个符号。所累加的值在比较器1508中与多个阈值进行比较,并且可以基于上述比较结果而选择一组常数α1,α2,...,αLFB。
图11是编码器(例如TCM编码器)和交织器的结构示意图的实例。
根据本发明的示范性实施例的自适应算法可以应用到该***,该***可以使用多个编码器(例如TCM编码器)和/或交织器,例如,可以用于例如数字视频广播的8-VSB格形码编码***。这样的***可使用多个编码器(例如相同的TCM编码器)。根据本发明示范性实施例的这些编码器的结构实例如图11所示。
参照图11,广播***(例如8-VSB广播***)可以包括12个编码器(例如并行TCM编码器),可通过将例如第1,第13,第25...个符号编码为第一组,第2,第14,第26...个符号编码为第二组,第3,第15,第27...个符号编码为第三组等来实现编码交织,总共形成了例如12个组。
图12说明了另一种与均衡器(例如DFE)组合的自适应解码器(例如TCM解码器),其可以包括解交织器。
如图12所示的根据本发明另一种示范性实施例的均衡器(例如DFE)的滤波器(例如反馈滤波器)1224,可以包括若干组单元,加法器1213和逻辑选择器1231。每组单元例如包括12个单元。加法器1213可以将来自单元的输出相加并且逻辑选择器1231可以计算常数(例如可靠性常数)。
多组单元接收可以通过在解码器(例如TCM解码器)1216的输出对判定和均衡器的误差信号延迟(例如依次延迟)所获得的值,该误差信号已经被乘以一个补偿参数μ。该各组的每个单元可以包括更新器,其可以更新滤波器(例如反馈滤波器)。该各组的单元也可包括乘法器1211,其可以将滤波器系数(例如反馈滤波器系数)和输入判定相乘。
更新器(例如反馈滤波器更新器)可以包括乘法器1208,乘法器1210,延迟器1207,以及加法器1209。乘法器1208可以将判定乘以误差信号,该误差信号已经被乘以一个参数。乘法器1210可以将反馈滤波器系数bi乘以常数αi。延迟器1207可以将乘法器1210的输出延迟。加法器1209可以将延迟器1207的输出和乘法器1208的输出相加,并可以产生滤波器系数(例如反馈滤波器系数)。
参照图12,如图12所示的与均衡器(例如DFE)组合的解码器(例如TCM解码器)的自适应算法,可以与参照图10A所描述的相同或基本相同。至于图12,第一组常数α1,α2,...,α12可以具有相同或基本相同的第一个值,其可以对应于第0个追溯深度(见表1),第二组常数α13,α14,...,α24可以具有相同或基本相同的第二个值,其对应于第1个追溯深度,第三组常数α25,α26,...,α36可以具有相同或基本相同的第三个值,其对应于第2个追溯深度,...,以及第N+1组例如12常数具有相同或基本相同的第N+1个值,其对应于第N个追溯深度。对应于第0个追溯深度的判定可以输入到第一组延迟线1225...1226,对应于第1个追溯深度的判定可以输入到第二组延迟线1227...1228,...,以及对应于第N个追溯深度的判定可以输入到第N+1组延迟线1229...1230.
图13是根据本发明的示范性实施例,与解交织器1216相组合的解码器(TCM解码器)的结构示意图的实例。
图14是可以与解码器(格形码解码器)相组合的均衡器(例如DFE)的结构示意图的实例。该均衡器可以使用根据本发明示范性实施例的算法和“停止-和-起动”算法来更新滤波器系数(例如反馈滤波器系数)。
在本发明的另一种实施方式中,自适应算法可如图14所示在“停止-和-起动”模式中执行。参照图14,停止-和-起动单元1424可以产生标记1425,其可以用于在解码器(TCM解码器)的判定不可靠时禁止均衡系数的更新。
在如图14所示的均衡器(例如DFE)中,滤波器(例如反馈滤波器)1415可包括多组单元、加法器1413和逻辑选择器1431。每组可以包括例如12个单元。加法器1413可以将各单元的输出相加并且逻辑选择器1431可以计算常数(例如可靠性常数)。
多组单元可以接收通过在解码器(例如TCM解码器)1416的输出对判定和误差信号延迟(例如依次延迟)所获得的值,该误差信号可以被乘以一个步长参数μ。该多组的每个单元可以包括更新器,其可以更新滤波器(例如反馈滤波器),以及乘法器1411,其可以将滤波器系数(例如反馈滤波器系数)和输入判定相乘。
更新器(例如反馈滤波器更新器)可以包括乘法器1408,乘法器1410,延迟器1407,以及加法器1409。乘法器1408可以将判定乘以误差信号,该误差信号已经被乘以一个参数。乘法器1410可以将滤波器系数bi(反馈滤波器系数)乘以常数αi。延迟器1407可以将乘法器1410的输出延迟。加法器1409可以将延迟器1407的输出和乘法器1408的输出相加,并产生滤波器系数(例如反馈滤波器系数)。
参照图14,如图14所示的与均衡器(例如DFE)组合的解码器(例如TCM解码器)的自适应算法,可以与参照图12所描述的算法相同或基本相同。第一组常数α1,α2,...,α12可以具有相同或基本相同的第一个值,其可以对应于第0个追溯深度(见表1),第二组常数α13,α14,...,α24可以具有相同或基本相同的第二个值,其可以对应于第1个追溯深度,第三组常数α25,α26,...,α36可以具有相同或基本相同的第三个值,其可以对应于第2个追溯深度,...,以及第N+1组例如12常数可以具有相同或基本相同的第N+1个值,其可以对应于第N个追溯深度。对应于第0个追溯深度的判定可以输入到第一组延迟线1225...1226,对应于第1个追溯深度的判定可以输入到例如第二组延迟线1227...1228,...,以及对应于第N个追溯深度的判定可以输入到第N+1组延迟线1229...1230.
如图14所示的均衡器(例如DFE)可进一步包括停止-和-起动(SAG)单元1426。
SAG单元1426可以接收判定,可以检测比欠可靠的判定,并且可以产生启用/禁止信号。SAG单元1426在判定比欠可靠时禁止自适应,并且在判定更有可能正确时更新均衡系数。
根据本发明示范性实施例,使用自适应算法的结果的实例如图15所示。
图15是表示输出信噪比(SNR)与和解码器(例如格形码解码器)组合的均衡器(例如DFE)的迭代次数的比较的实例的曲线图。
如图15所示,当使用了根据本发明实施方式的算法时,均衡器(例如DFE)的操作将变得更加平滑和得到改进。
可以对使用根据本发明示范性实施例的算法的电路进行不同的修改。例如,对应于第N个深度的解码器(例如TCM解码器)判定,可用于产生误差信号ek并起动组适应处理。任意数量的交织编码器可用在图12或14所示的实例中。例如编码器的数量可以是8或16。进一步,更有效的方法可用来在硬件中实现等式3的算法,其可利用移位器和/或加法器来代替乘法器或与乘法器一起使用。
尽管本发明的示范性实施例已经根据声音,数据或视频通信进行描述,应当理解的是本发明的示范性实施例也可用于任意适用的通信技术或其组合中。
尽管本发明的示范性实施例已经根据视频重像和/或回音进行描述,应当理解的是本发明的示范性实施例如本领域技术人员所希望的用于减小任意形式的衰减和/或干扰。
尽管本发明的示范性实施例已经根据无线调制解调器和/或电话进行描述,应当理解的是本发明的实施方式也可用于任意无线或地面通信***中。
尽管本发明的示范性实施例已经根据格形码或维特比解码器进行描述,应当理解的是本领域普通技术人员可使用任意适用的解码器。
尽管本发明的示范性实施例已经根据用于数字视频广播的8-VSB格形码编码***进行描述,应当理解的是本发明的实施方式也可用于任意视频,音频和/或数据的适当的***中。
尽管本发明的示范性实施例已经根据包括12个单元的均衡器进行描述,应当理解的是本领域技术人员可使用任意数量的单元。
如上所述,根据本发明的示范性实施例,使用与格形码解码器TCM组合的DFE来更新反馈滤波器系数的方法可减小DFE的不稳定性,这可能由于TCM解码器误差的传播,可改进与格形码解码器TCM组合的DFE的性能,并且了加强例如HDTV8-VSB接收器的性能。
尽管本发明已参考示范性实施例来表示和描述,本领域技术人员应当理解的是在不脱离本发明的权利要求确定的思想和范围的前提下,可对形式和细节方面进行不同的改变。
Claims (50)
1.一种均衡器,包括:
解码器;以及
第一滤波器,其包括多个滤波器更新器,用于接收来自解码器的第一个值和多个判定,并且更新多个滤波器系数,
多个滤波器更新器中的每个包括,
第一乘法器,适于将解码器的判定之一与第一个值相乘;
第二乘法器,适于将滤波器系数之一与一个常数相乘;
第一加法器,适于将第一乘法器的输出和第二乘法器的输出相加,并且更新滤波器系数。
2.如权利要求1所述的均衡器,其中解码器是格形码调制(TCM)解码器。
3.如权利要求1所述的均衡器,进一步包括,
第二加法器,适于从解码器的判定之一中减去均衡器的输出,并产生误差信号;以及
第三乘法器,适于将由第二加法器产生的误差信号乘以一个参数,并产生第一个值。
4.如权利要求3所述的均衡器,其中的参数是一个步长参数。
5.如权利要求1所述的均衡器,其中第一滤波器,包括,
第一组单元,用于接收自解码器输出的判定和第一乘法器的输出;
第二组单元,其中每个用来接收通过将解码器的判定之一进行延迟而获得的值;
加法器,适于将来自第一组单元的多个输出和第二组单元的多个输出相加,其中
第一和第二组单元中的每个包括适于更新滤波器系数的更新器,以及系数乘法器,适于将判定之一与滤波器系数之一相乘并产生一个结果。
6.如权利要求5所述的均衡器,其中多个更新器的每个根据下列等式更新滤波器系数,
i=1,2,...,LB
其中αi是常数,其与对应于第i个追溯深度的判定的可靠性成比例,bi (k)是均衡器在第k次迭代时的第i个反馈系数,LB是滤波器系数的数量,
表示判定,μ是参数,ek是误差信号。
7.如权利要求5所述的均衡器,进一步包括逻辑选择器,用于计算一组常数,其满足下列等式,αi=(1=+μE|ui 2|)-1
其中
E|ui 2|是多个判定误差的变量。
8.如权利要求7所述的均衡器,其中判定误差对应于第i个深度。
9.如权利要求7所述的均衡器,其中逻辑选择器,包括在第一滤波器中。
10.如权利要求7所述的均衡器,其中逻辑选择器进一步包括,
多个平方器,适于将滤波器系数的值平方,
多个第一乘法器,适于将平方后的滤波器系数乘以常数,
第一加法器,适于将来自第一乘法器的多个输出相加,
累加器,适于将来自第一加法器的多个输出累加;
比较选择器,适于将来自累加器的多个值与多个阈值相比较,并基于该比较选择常数。
11.如权利要求8所述的均衡器,其中逻辑选择器进一步包括,
多个平方器,适于将滤波器系数的值平方,
多个第一乘法器,适于将平方后的滤波器系数乘以常数,
第一加法器,适于将来自第一乘法器的多个输出相加,
累加器,适于将来自第一加法器的多个输出累加;
比较选择器,适于将来自累加器的多个值与多个阈值相比较,并基于该比较选择常数。
12.如权利要求10所述的均衡器,其中的系数满足一个不等式。
13.如权利要求5所述的均衡器,进一步包括第二滤波器,适于输出信号到第四加法器。
14.如权利要求5所述的均衡器,其中的解码器是维特比解码器。
15.如权利要求3所述的均衡器,其中的解码器具有N+1个追溯深度,滤波器,包括多个单元,以及加法器用来将来自单元的多个输出相加,
其中每个第N+1组的可靠度系数具有对应于第N个追溯深度的第N+1个值,
以及每个对应于第N个追溯深度的判定输入到第N+1组延迟线中,
并且其中每个单元包括更新器和用于将每个判定乘以滤波器系数之一的系数乘法器,并产生一个结果。
17.如权利要求15所述的均衡器,进一步包括逻辑选择器,用于计算一组常数,其满足下列等式,
E|ui 2|是对应于第i个深度的判定误差的变量。
18.如权利要求17所述的均衡器,其中的逻辑选择器,包括在第一滤波器中。
19.如权利要求17所述的均衡器,其中的逻辑选择器进一步包括,
多个平方器,用于平方滤波器系数的值,
多个第一乘法器,用于将平方后的滤波器系数乘以常数,
第一加法器,用于将来自第一乘法器的多个输出相加,
累加器,用于将来自第一加法器的多个输出累加;
比较选择器,用于将来自累加器的多个值与多个阈值相比较,并基于该比较选择常数。
20.如权利要求18所述的均衡器,其中的逻辑选择器进一步包括,
多个平方器,用于平方滤波器系数的值,
多个第一乘法器,用于将平方后的滤波器系数乘以常数,
第一加法器,用于将来自第一乘法器的多个输出相加,
累加器,用于将来自第一加法器的多个输出累加;
比较选择器,用于将来自累加器的多个值与多个阈值相比较,并基于该比较选择常数。
21.如权利要求20所述的均衡器,其中的系数满足一个不等式。
22.如权利要求15所述的均衡器,进一步包括第二滤波器,适于输出信号到第四加法器。
23.如权利要求15所述的均衡器,其中的解码器是维特比解码器。
24.如权利要求15所述的均衡器,进一步包括停止-和-起动(SAG)单元,其接收判定,检测不可靠的判定,并且产生启用/禁止信号,使得SAG单元在判定不可靠时禁止自适应,在判定可靠时更新滤波器系数。
25.如权利要求24所述的均衡器,其中多个更新器的每个根据下列等式更新滤波器系数,
i=1,2,...,LB
其中αi是常数,其与对应于第i个追溯深度的判定的可靠性成比例,bi (k)是均衡器在第k次迭代时的第i个反馈系数,LB是滤波器系数的数量,
表示判定,μ是参数,ek是误差信号。
26.如权利要求24所述的均衡器,进一步包括逻辑选择器用于计算一组常数,其满足下列等式,αi=(1=+μE|ui 2|)-1
其中E|ui 2|是多个判定误差的变量。
27.如权利要求26所述的均衡器,其中逻辑选择器,包括在第一滤波器中。
28.如权利要求26所述的均衡器,其中的逻辑选择器进一步包括,
多个平方器,用于平方滤波器系数的值,
多个第一乘法器,用于将平方后的滤波器系数乘以常数,
第一加法器,用于将来自第一乘法器的多个输出相加,
累加器,用于将来自第一加法器的多个输出累加;
比较选择器,用于将来自累加器的多个值与多个阈值相比较,并基于该比较选择常数。
29.如权利要求27所述的均衡器,其中的逻辑选择器进一步包括,
多个平方器,用于平方滤波器系数的值,
多个第一乘法器,用于将平方后的滤波器系数乘以常数,
第一加法器,用于将来自第一乘法器的多个输出相加,
累加器,用于将来自第一加法器的多个输出累加,和
比较选择器,用于将来自累加器的多个值与多个阈值相比较,并基于该比较选择常数。
30.如权利要求29所述的均衡器,其中的系数满足一个不等式。
31.如权利要求24所述的均衡器,进一步包括第二滤波器,适于输出信号到第四加法器。
32.如权利要求24所述的均衡器,其中解码器是维特比解码器。
33.一种用于更新滤波器系数的方法,该方法包括:
计算多个输出误差信号;
将输出误差信号乘以一个参数来产生第一结果;
通过将延迟解码器判定乘以第一结果来获得第一部分值;
通过将一个常数乘以系数来获得第二部分值;以及
通过将第一部分值和第二部分值相加来获得更新值。
34.如权利要求33所述的方法,其中对多个滤波器系数重复该方法。
35.如权利要求33所述的方法,进一步包括,
确定对应于解码器第i个追溯深度的判定的误差的变量,
将判定的误差的变量乘以一个参数并产生第二结果,以及
通过将第二结果和1相加来获得常数,并对该结果求倒数。
36.如权利要求33所述的方法,进一步包括,
将每个滤波器系数平方,
将平方值乘以常数并产生多个第三结果,
相加并累加多个第三结果,以及
将累加值与阈值进行比较,并基于该比较选择常数。
37.如权利要求36所述的方法,系数满足一个不等式,其中i是第i个滤波器系数。
38.一种用于更新滤波器系数的滤波器,该滤波器,包括:
多个更新器,包括第一乘法器,第二乘法器和加法器;其中
第一乘法器,适于将从解码器输出的判定乘以第一个值,第二乘法器,适于将滤波器系数乘以一个常数,以及第一加法器,适于将第一乘法器的输出和第二乘法器的输出相加,并更新滤波器系数。
39.一种更新滤波器系数的更新器,该更新器,包括:
第一乘法器,适于将判定乘以第一个值;
第二乘法器,适于将滤波器系数乘以一个常数,以及
第一加法器,适于将第一乘法器的输出和第二乘法器的输出相加,并更新滤波器系数。
40.一种逻辑选择器,包括:
多个平方器,适于将滤波器系数的值平方,
多个乘法器,适于把由多个平方器产生的多个平方后的滤波器系数相乘,
加法器,适于将来自多个乘法器的多个输出相加,
累加器,适于将来自加法器的输出累加;
比较器,适于将从累加器输出的多个值与至少一个阈值相比较,并基于该比较选择至少一个常数。
41.一种更新滤波器系数的方法,该方法包括:
将判定乘以第一个值,并产生第一结果;
将滤波器系数乘以一个常数,并产生第二结果;以及
将第一结果和第二结果相加来更新滤波器系数。
42.一种选择常数的方法,该方法包括:
将多个滤波器系数值平方;
将多个平方后的滤波器系数值乘以多个常数;
将多个相乘的值加在一起;
将相加的值累加;以及
将累加值与至少一个阈值相比较,并基于该比较选择至少一个常数。
43.一种用于执行权利要求42所述方法的逻辑选择器。
44.一种包括权利要求43所述逻辑选择器的滤波器。
45.一种包括权利要求44所述滤波器的均衡器。
46.一种执行权利要求41所述方法的更新器。
47.一种包括权利要求46所述更新器的均衡器。
48.一种包括权利要求40所述逻辑选择器的更新器。
49.一种包括权利要求48所述更新器的滤波器。
50.一种包括权利要求49所述滤波器的均衡器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0007530A KR100539248B1 (ko) | 2004-02-05 | 2004-02-05 | 결정 피드백 이퀄라이저 및 피드백 필터 계수 업데이트 방법 |
KR7530/04 | 2004-02-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1735082A true CN1735082A (zh) | 2006-02-15 |
CN1735082B CN1735082B (zh) | 2012-01-18 |
Family
ID=36077281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005100697948A Expired - Fee Related CN1735082B (zh) | 2004-02-05 | 2005-02-05 | 判定-反馈均衡器以及更新滤波器系数的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7706436B2 (zh) |
JP (1) | JP4741254B2 (zh) |
KR (1) | KR100539248B1 (zh) |
CN (1) | CN1735082B (zh) |
FR (1) | FR2866167B1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103680515A (zh) * | 2013-11-21 | 2014-03-26 | 苏州大学 | 采用系数重用的比例自适应滤波器系数向量更新方法 |
CN104079513A (zh) * | 2013-03-27 | 2014-10-01 | 想象力科技有限公司 | 初始均衡器系数的高效计算 |
CN104079512A (zh) * | 2013-03-27 | 2014-10-01 | 想象力科技有限公司 | 判决反馈均衡器系数的高效追踪 |
CN109787714A (zh) * | 2017-11-15 | 2019-05-21 | 亚德诺半导体无限责任公司 | 提高以太网phy装置中的延迟的方法 |
CN113992485A (zh) * | 2021-10-27 | 2022-01-28 | 西安微电子技术研究所 | 一种判决反馈均衡电路和高速信号信道传输结构 |
CN115499024A (zh) * | 2022-09-15 | 2022-12-20 | 香港科技大学 | 一种pam4信号接收机及其自适应均衡控制方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8098722B2 (en) * | 2005-03-29 | 2012-01-17 | Qualcomm Incorporated | Method and apparatus for equalization control |
US7382828B2 (en) * | 2005-04-26 | 2008-06-03 | Zenith Electronics Llc | Channel impulse response (CIR) estimating decision feedback equalizer with phase tracker |
WO2007057824A2 (en) * | 2005-11-18 | 2007-05-24 | Koninklijke Philips Electronics N.V. | Near-minimum bit-error rate equalizer adaptation |
US20080063041A1 (en) * | 2006-09-08 | 2008-03-13 | Noam Galperin | Fast training equalization of a signal |
US8102908B2 (en) * | 2006-09-28 | 2012-01-24 | Panasonic Corporation | Waveform equalizing device |
US7616685B2 (en) * | 2007-01-19 | 2009-11-10 | Techwell, Inc. | Method for channel tracking in an LMS adaptive equalizer for 8VSB |
US8385397B2 (en) * | 2007-01-19 | 2013-02-26 | Techwell Llc | Method for determining the step size for an LMS adaptive equalizer for 8VSB |
US20130028299A1 (en) * | 2011-07-26 | 2013-01-31 | Himax Media Solutions, Inc. | Adaptive ethernet transceiver with joint decision feedback equalizer and trellis decoder |
US8724690B1 (en) | 2012-10-23 | 2014-05-13 | L-3 Communications Corp. | Multipath delay calculator for a decision feedback equalizer |
JP6256187B2 (ja) * | 2014-05-14 | 2018-01-10 | 株式会社デンソー | 判定帰還型等化器 |
TWI640181B (zh) * | 2016-03-02 | 2018-11-01 | 晨星半導體股份有限公司 | 等化器裝置及使用在等化器裝置中以維特比演算法為基礎的決策方法 |
JP6741864B2 (ja) * | 2017-04-13 | 2020-08-19 | 日本電信電話株式会社 | 信号分離装置及び信号分離方法 |
CN109217979B (zh) | 2017-06-30 | 2021-06-15 | 华为技术有限公司 | 一种通信方法、装置及存储介质 |
KR102165817B1 (ko) | 2019-11-07 | 2020-10-14 | 서울시립대학교 산학협력단 | 판정 궤환 등화기용 적응형 탭 계수 조절 장치 |
KR102177094B1 (ko) | 2019-11-26 | 2020-11-10 | 서울시립대학교 산학협력단 | 고속 판정 궤환 등화기용 적응형 탭 계수 조절 장치 |
US11323184B2 (en) * | 2019-11-29 | 2022-05-03 | Maxim Integrated Products, Inc. | Chromatic dispersion equalizer adaption systems and methods |
US11336490B2 (en) | 2020-03-13 | 2022-05-17 | Texas Instruments Incorporated | DFE implementation for wireline applications |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3038790B2 (ja) * | 1990-04-27 | 2000-05-08 | 日本電気株式会社 | 等化器 |
CA2060667C (en) * | 1992-02-05 | 1998-12-08 | Paul Marc Yatrou | Adaptive sparse echo canceller using a sub-rate filter for active tap selection |
JP3008763B2 (ja) * | 1993-12-28 | 2000-02-14 | 日本電気株式会社 | 適応フィルタによるシステム同定の方法および装置 |
US5757855A (en) * | 1995-11-29 | 1998-05-26 | David Sarnoff Research Center, Inc. | Data detection for partial response channels |
US6201839B1 (en) * | 1997-05-09 | 2001-03-13 | Carnegie Mellon University | Method and apparatus for correlation-sensitive adaptive sequence detection |
JP3185715B2 (ja) * | 1997-06-30 | 2001-07-11 | 日本電気株式会社 | 通信用適応等化フィルタ |
US5872817A (en) | 1997-07-02 | 1999-02-16 | Lucent Technologies Inc. | Joint viterbi decoder and decision feedback equalizer |
US5805480A (en) * | 1997-07-03 | 1998-09-08 | National Semiconductor Corporation | Rotationally predictive adaptive filter |
JPH11112291A (ja) * | 1997-08-04 | 1999-04-23 | Mitsubishi Electric Corp | 適応等化方法、適応等化器、コンピュータ読み取り可能な記録媒体、受信装置およびデータ伝送システム |
JP2000269865A (ja) * | 1999-03-17 | 2000-09-29 | Pioneer Electronic Corp | ディジタル信号受信システムにおける信号処理回路 |
JP3860369B2 (ja) * | 1999-03-17 | 2006-12-20 | パイオニア株式会社 | ディジタル信号受信システムにおける判定帰還型等化器 |
US7006566B2 (en) | 2001-04-10 | 2006-02-28 | Koninklijke Philips Electronics N.V. | Two stage equalizer for trellis coded systems |
US6823489B2 (en) | 2001-04-23 | 2004-11-23 | Koninklijke Philips Electronics N.V. | Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver |
US6734920B2 (en) | 2001-04-23 | 2004-05-11 | Koninklijke Philips Electronics N.V. | System and method for reducing error propagation in a decision feedback equalizer of ATSC VSB receiver |
US6829297B2 (en) | 2001-06-06 | 2004-12-07 | Micronas Semiconductors, Inc. | Adaptive equalizer having a variable step size influenced by output from a trellis decoder |
US7190744B2 (en) | 2001-06-07 | 2007-03-13 | Micronas Semiconductors, Inc. | Error generation for adaptive equalizer |
US7418034B2 (en) | 2001-06-19 | 2008-08-26 | Micronas Semiconductors. Inc. | Combined trellis decoder and decision feedback equalizer |
US7218672B2 (en) | 2001-10-16 | 2007-05-15 | Koninklijke Philips Electronics N.V. | Apparatus and method for constraining the value of feedback filter tap coefficients in a decision feedback equalizer |
-
2004
- 2004-02-05 KR KR10-2004-0007530A patent/KR100539248B1/ko active IP Right Grant
- 2004-11-18 US US10/990,436 patent/US7706436B2/en not_active Expired - Fee Related
-
2005
- 2005-02-03 FR FR0501079A patent/FR2866167B1/fr not_active Expired - Fee Related
- 2005-02-04 JP JP2005029742A patent/JP4741254B2/ja not_active Expired - Fee Related
- 2005-02-05 CN CN2005100697948A patent/CN1735082B/zh not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104079513A (zh) * | 2013-03-27 | 2014-10-01 | 想象力科技有限公司 | 初始均衡器系数的高效计算 |
CN104079512A (zh) * | 2013-03-27 | 2014-10-01 | 想象力科技有限公司 | 判决反馈均衡器系数的高效追踪 |
CN104079513B (zh) * | 2013-03-27 | 2018-10-19 | 想象力科技有限公司 | 初始均衡器系数的高效计算 |
CN104079512B (zh) * | 2013-03-27 | 2018-11-13 | 想象力科技有限公司 | 判决反馈均衡器系数的高效追踪 |
CN103680515A (zh) * | 2013-11-21 | 2014-03-26 | 苏州大学 | 采用系数重用的比例自适应滤波器系数向量更新方法 |
CN103680515B (zh) * | 2013-11-21 | 2017-01-25 | 苏州大学 | 采用系数重用的比例自适应滤波器系数向量更新方法 |
CN109787714A (zh) * | 2017-11-15 | 2019-05-21 | 亚德诺半导体无限责任公司 | 提高以太网phy装置中的延迟的方法 |
CN109787714B (zh) * | 2017-11-15 | 2021-10-19 | 亚德诺半导体无限责任公司 | 提高以太网phy装置中的延迟的方法 |
CN113992485A (zh) * | 2021-10-27 | 2022-01-28 | 西安微电子技术研究所 | 一种判决反馈均衡电路和高速信号信道传输结构 |
CN113992485B (zh) * | 2021-10-27 | 2023-05-30 | 西安微电子技术研究所 | 一种判决反馈均衡电路和高速信号信道传输*** |
CN115499024A (zh) * | 2022-09-15 | 2022-12-20 | 香港科技大学 | 一种pam4信号接收机及其自适应均衡控制方法 |
CN115499024B (zh) * | 2022-09-15 | 2024-03-15 | 香港科技大学 | 一种pam4信号接收机及其自适应均衡控制方法 |
Also Published As
Publication number | Publication date |
---|---|
FR2866167B1 (fr) | 2012-04-13 |
US20050175081A1 (en) | 2005-08-11 |
FR2866167A1 (fr) | 2005-08-12 |
KR20050079345A (ko) | 2005-08-10 |
US7706436B2 (en) | 2010-04-27 |
CN1735082B (zh) | 2012-01-18 |
JP4741254B2 (ja) | 2011-08-03 |
JP2005223926A (ja) | 2005-08-18 |
KR100539248B1 (ko) | 2005-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1735082A (zh) | 判定-反馈均衡器以及更新滤波器系数的方法 | |
US8891709B2 (en) | Adaptive equalization and interference cancellation with time-varying noise and/or interference | |
CN1272950C (zh) | 具有信道均衡器的单载波接收器及其信道均衡方法 | |
CN1103532C (zh) | 利用参考信号的均衡方法和均衡器及改进的高清晰度电视 | |
CN1463527A (zh) | 高级电视***委员会标准数字高清晰度电视接收机中利用网格解码器回溯输出生成判决反馈均衡器数据 | |
CN1027335C (zh) | 数字接收机的信号加权*** | |
CN1223135C (zh) | 用于对具有发射机或信道引入的比特间耦合的接收信号进行解码的基带处理器、方法和*** | |
CN1244226C (zh) | Atsc-hdtv栅格译码器中ntsc干扰抑制的递归度量 | |
CN1187919C (zh) | 正交频分复用通信装置及传播路径估计方法 | |
CN1838652A (zh) | 对射频脉冲进行均衡处理的方法及装置 | |
CN1146141C (zh) | 无线电通信中减少干扰的接收机和方法 | |
CN1636107A (zh) | 约束判决反馈均衡器的反馈滤波器抽头系数值的设备和方法 | |
CN1131490A (zh) | 使用自适应补偿的高速同时广播*** | |
CN1395780A (zh) | 用于使用能够利用自适应信道均衡器中的目标权重矢量的稀疏性的自适应算法的设备和方法 | |
CN1463525A (zh) | 减少判决反馈均衡器中差错传播的判决反馈序列估计装置及方法 | |
CN1669282A (zh) | 用于混合判决反馈均衡的方法和装置 | |
CN1585396A (zh) | 多载波调制信号的脉冲噪声降低的方法及其装置 | |
CN100340122C (zh) | 移动通信***中的传播路径推断方法 | |
CN1684452A (zh) | 一种接收器和降低错误传播的方法 | |
CN1301010C (zh) | 卡尔曼-维特比联合频道均衡器以及使用该均衡器的*** | |
CN1367622A (zh) | 自适应均衡方法及自适应均衡器 | |
CN109286474B (zh) | 基于稳态均方误差的水声通信自适应调制方法 | |
CN1889555A (zh) | 空时比特交织调制***的迭代译码算法及接收*** | |
CN1957574A (zh) | 使用来自长和短回溯格型解码器的判决的判决反馈均衡器 | |
CN1496123A (zh) | 高清晰度电视的均衡器及其均衡方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120118 Termination date: 20210205 |
|
CF01 | Termination of patent right due to non-payment of annual fee |