CN1728387A - 存储器件及其制造方法 - Google Patents
存储器件及其制造方法 Download PDFInfo
- Publication number
- CN1728387A CN1728387A CNA2005100644419A CN200510064441A CN1728387A CN 1728387 A CN1728387 A CN 1728387A CN A2005100644419 A CNA2005100644419 A CN A2005100644419A CN 200510064441 A CN200510064441 A CN 200510064441A CN 1728387 A CN1728387 A CN 1728387A
- Authority
- CN
- China
- Prior art keywords
- contact
- memory device
- insulating barrier
- knot
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000003860 storage Methods 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 150000003658 tungsten compounds Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明关于一种存储器件及其制造方法。所述存储器件包括：具有沟槽的衬底；形成在所述沟槽下方的位线接触结；形成在所述沟槽外的多个储存节点接触结；及多个栅结构，每个所述栅结构形成在位于所述位线接触结及一个所述储存节点接触结之间的衬底上。特别地，所述沟槽的每个侧壁成为各个沟道的一部分，由此所述胞区内晶体管的沟道长度被延长。亦即，每两个所述储存节点接触结与所述沟道区之间的距离增大。由此，所述储存节点接触结的漏电流水平降低，从而提高了数据的保持时间。
Description
技术领域
本发明涉及一种存储器件及其制造方法，且更具体地，涉及一种可提高数据保持时间的存储器件及其制造方法。
背景技术
由于半导体装置已被日益小型化，每个图型尺寸亦已被逐渐减小。尤其在诸如动态随机存取存储器(DRAM)装置的存储器件中，由于大规模的集成，其栅电极长度与胞区(cell region)内晶体管尺寸的减小成比例地剧烈减小，并且作为栅电极尺寸减小的结果，源和漏的结已对施加到胞区中晶体管主体的电场及电势起到重要作用。
图1是说明传统存储器件结构的剖面图。
如图所示，用于隔离装置元件的场氧化物层120形成在衬底110的预定区域内。然后，栅绝缘层130、第一栅导电层140、第二栅导电层150及栅硬掩模层160被依次形成在衬底110上，并依次被施以栅掩模处理及蚀刻处理，从而获得多个栅结构155。
然后，杂质被离子植入以形成多个位线接触结170A及多个储存节点接触结170B，之后，在栅结构155的每个侧壁上形成间隔物(spacer)171。然后，形成连接位线接触结170A的多个位线接触塞190A及连接储存节点接触结170B的多个储存节点接触塞190B。该位线接触塞190A及该储存节点接触塞190B分别用于与位线及储存节点相连接。应注意的是，图1仅举例说明单一位线接触结及单一位线接触塞。
但是，传统存储器件具有短沟道效应的问题，即由于栅电极被缩短，沟道区易受来自栅结构、源与漏结的耗尽层、电场、及电位所提供的电压的影响。作为这种不利的短沟道效应的结果，阈电压急剧减少，由此导致难以控制存储器件的阈电压。
再者，因存储器件已小型化，故须以高浓度离子植入位线接触结170A及储存节点接触结170B。然而，由于为获得高掺杂浓度的过度离子植入，胞区中储存节点接触结170B的边缘区A将具有高水平的电场，因此，在储存节点接触结170B的结部分处的结漏电流增加。此种结漏电流的增加引起数据保持时间减少，亦即，存储器件的恢复特性退化。
发明内容
因此，本发明之目的是提供一种可通过减少在储存节点接触结处产生的结漏电流来增加数据保持时间的存储器件及其制造方法。
根据本发明的一方面，提供一种存储器件，其包括：提供有沟槽的衬底；形成在沟槽下方的位线接触结；形成在沟槽外的多个储存节点接触结；以及多个栅结构，每个栅结构形成在位于位线接触结与一个储存节点接触结之间的衬底上。
根据本发明的另一方面，提供一种存储器件，其包括：提供有沟槽的衬底；形成在沟槽下方的第一接触结；形成在沟槽外的多个第二接触结；多个栅结构，每个栅结构形成在设置于第一接触结与一个第二接触结之间的衬底上；通过填充栅结构之间所产生的空间而在第一接触结上形成的第一接触塞；以及通过填充栅结构间所产生的空间而在第二接触结上形成的多个第二接触塞。
根据本发明的再一方面，提供一种用于制造存储器件的方法，所包括的步骤为：蚀刻部分衬底以获得沟槽；形成多个栅结构，使得栅结构的各一部分被设置在沟槽内；使用栅结构作为掩模进行离子植入处理从而形成沟槽下方的第一接触结并形成沟槽外的多个第二接触结；及在第一接触结上形成第一接触塞并且在相应的接触结上形成多个第二接触塞。
附图说明
通过下面所给出的优选实施例的描述并结合附图，本发明的上述及其它目的和特征将被更好地理解，其中：
图1为说明传统存储器件结构的剖面图。
图2为说明依据本发明第一实施例制成的存储器件结构的剖面图。
图3A到3F为说明依据本发明第一实施例制造存储器件方法的剖面图。
图4为说明依据本发明第二实施例的存储器件结构的剖面图。
图5为说明依据本发明第三实施例的存储器件结构的剖面图。
图6为说明依据本发明第四实施例的存储器件结构的剖面图。
图7A到7G为说明依据本发明第四实施例制造存储器件方法的剖面图。
图8为说明依据本发明第五实施例的存储器件结构的剖面图。
图9为说明依据本发明第六实施例的存储器件结构的剖面图。
具体实施方式
将结合附图详细描述根据本发明优选实施例的存储器件及其制造方法。
图2为说明依据本发明第一实施例的存储器件结构的剖面图。
如图所示，场氧化物层220被形成在衬底210中，并且在衬底的预定区域中形成沟槽200。位于沟槽200下方的衬底210中形成有第一接触结270A，而位于沟槽200外的衬底210中形成有多个第二接触结270B。应注意的是，虽然形成许多第一接触结270A，图2中仅举例说明单个第一接触结270A。
多个栅结构255被形成在衬底210的位于第一接触结270A及第二接触结270B之间的每一部分上。此处，每个栅结构包括第一绝缘层230、多晶硅层240、金属层250及用于硬掩模的第二绝缘层260。再者，被选择的栅结构255的各一部分被设置在沟槽200内，并且那些栅结构255的多晶硅层240与金属层250在沟槽200形成处被凹陷。
栅结构255每个侧壁上形成有间隔物271。第一接触塞290A形成在第一接触结270A上并填充形成于沟槽200上的栅结构255之间所产生的空间。多个第二接触塞290B被分别形成在第二接触结270B上，并填充形成在沟槽200外的栅结构255之间所产生的相应空间。
尽管没有说明，位线经由第一接触塞290A连接到第一接触结270A，并且储存节点经由第二接触塞290B连接到第二接触结270B。亦即，第一接触塞290A及第二接触塞290B分别是位线接触塞和储存节点接触塞，且第一接触结270A及第二接触结270B分别是位线接触结和储存节点接触结。
如上所述，依据本发明第一实施例所制成的存储器件，胞区中晶体管的位线接触结形成在沟槽(trench)内，而储存节点接触结则形成在沟槽外。许多沟道(channel)形成在每两个位线接触结和储存节点接触结之间。因此，沟槽的侧壁构成沟道，结果，延长了胞区中晶体管的沟道长度。与传统存储器件相比，每两个储存节点接触结与沟道区之间的增加。因而，储存节点接触结的漏电流水平降低，从而增加了数据保持时间。
图3A到3F为说明依据本发明第一实施例制造存储器件的方法的剖面图。此处，图2中所描述的相同参考数字在这些图中也被使用。
如图3A所示，场氧化物层220被形成在硅基衬底210上。
如图3B所示，衬底210的预定部分被选择性地蚀刻以形成沟槽200。虽然沟槽200的深度D依设计规则而有变化，但沟槽200的深度优选为在约20nm到约150nm的范围。
如图3C所示，由硅氧化物(silicon oxide)制成的第一绝缘层230形成于上面所完成的衬底结构上，并且在其上方依序形成多晶硅层240及金属层250。此时，多晶硅层240具有与沟槽200的外形一致的凹陷外形。
如图3D所示，通过使用选自金属和金属硅化物的材料在多晶硅层240上形成金属层250。此时，在多晶硅层240凹陷处金属层具有凹陷部分。然后，在金属层250上形成用于硬掩模的第二绝缘层260。通常，第二绝缘层260是由硅氮化物制成。
如图3E所示，经由栅掩模处理及蚀刻处理，第一绝缘层230、多晶硅层240、金属层250及第二绝缘层260被选择性蚀刻，因而获得多个栅结构255。为了恢复蚀刻期间对衬底结构的损伤并改善第一绝缘层230的特性，可实施再氧化处理。之后，利用栅结构255作为掩模进行离子植入处理，以在位于沟槽200下方的衬底210内形成第一接触结270A，并在位于沟槽200外的衬底210内形成多个第二结270B。
如图3F所示，在栅结构255的每个侧壁上形成有间隔物271。此时，间隔物271是使用氮化物或氧化物形成的。然后，在栅结构255上方形成用于接触塞的导电层，其被连续施加CMP处理，直到导电层显露为止。CMP处理后，在第一接触结270A上形成第一接触塞290A，同时，在第二接触结270B上形成多个第二接触塞290B。尽管单一第一接触结270A及第一接触塞290A被图解说明，但应注意的是，有多个第一接触结270A及第一接触塞290A。
虽未图解说明，但第一接触结270A是经由第一接触塞290A与位线相连接，而第二接触结270B则是经由第二接触塞290B与储存节点相连接。但是，第一接触结270A及第二接触结270B可在不利用第一接触塞290A及第二接触塞290B的情况下分别与位线及储存节点相连接。
依据本发明的第一实施例，连接有位线的第一接触结270A被形成在沟槽200内的衬底中，故沟槽200的侧壁构成了胞区中晶体管的沟道区。
图4为说明依据本发明第二实施例的存储器件结构的剖面图。
此处，依据第二实施例的存储器件包括图2中所描述的相同配置元件，因此，关于这种配置元件的详细描述将被省略。依据第二实施例所制成的存储器件与依据第一实施例所制成的存储器件两者不同之处在于：沟槽300的侧壁B被形成为垂直于衬底310的凹陷部分的表面，且多个栅结构355，第一接触结370A及第二接触结370B被设置为使得沟槽300的侧壁B被设置处的衬底3 10的部分被安排设在各个沟道区域的中心。
图5为说明依据本发明第三实施例的存储器件结构的剖面图。
此处，依据本发明第三实施例的存储器件包括图2中所描述的相同配置元件，因此，关于这种配置元件的详细描述将被省略。依据第三实施例制成的存储器件与图2所示的存储器件两者不同之处在于：沟槽400的侧壁C正向倾斜，亦即在朝向沟槽400的底部延伸时变窄。
图6为说明依据本发明第四实施例的存储器件结构的剖面图。
如图所示，衬底610中形成有场氧化层620，沟槽600形成在衬底610的预定区域中。沟槽600下方的衬底610中形成有第一接触结670A，同时，多个第二接触结670B形成在位于沟槽600外的衬底610中。应注意的是，尽管形成有许多个第一接触结670A，但图6中只图解说明单个第一接触结670A。
多个栅结构655被形成在设置于第一接触结670A及第二接触结670B之间的衬底610的各部分上。此处，每个栅结构655包含第一绝缘层630、平面化的多晶硅层640A、金属层650及用于硬掩模的第二绝缘层660。再者，经选择的栅结构655的各一部分被设置在沟槽600内。间隔物671被形成在栅结构655的每个侧壁上。第一接触塞690A被形成在第一接触结670A上同时填充部分设置在沟槽600内的栅结构655之间所产生的空间。多个第二接触塞690B被形成在相应的第二接触结670B上同时填充形成在沟槽600外的栅结构655之间所产生的对应空间。
虽未图解说明，位线是经由第一接触塞690A与第一接触结670A相连接，且储存节点是经由第二接触塞690B与第二接触结670B相连接。亦即，第一接触塞690A及第二接触塞690B分别是位线接触塞及储存节点接触塞，且第一接触结670A及第二接触结670B分别是位线接触结及储存节点接触结。
如上所述，依据本发明第四实施例制成的存储器件，胞区中晶体管的位线接触结被形成在沟槽内，同时储存节点接触结被形成在沟槽外。许多沟道形成在每两个位线接触结和储存节点接触结之间。因此，沟槽的侧壁成为沟道的一部分，结果，胞区中晶体管的沟道长度被延长。与传统存储器件相比，每两个储存节点接触结和沟道区之间的距离增大。因而，减少了储存节点接触结的漏电流水平，故增加了数据保持时间。
图7A到7G为说明依据本发明第四实施例制造存储器件方法的剖面图。此处，图6中所描述的相同参考数字被用于这些图中相同配置元件。
如图7A所示，在硅基衬底610上形成场氧化物层620。
如图7B所示，衬底610的预定部分被选择性地蚀刻以形成沟槽600。沟槽600的深度D虽依设计规则而有变化，但沟槽600的深度D优选在约20nm到150nm范围内。
如图7C所示，由硅氧化物制成的第一绝缘层630被形成在上述完成的衬底结构上，并在其上形成多晶硅层640。优选地，多晶硅层640的厚度等于或小于约10,000。此时，多晶硅层640具有与沟槽600外形一致的凹陷外形。亦即，多晶硅层640具有凹陷部分，其导致随后将被形成的金属层在多晶硅层640被凹陷的相同位置处被凹陷。
但是，由于所使用金属的特性，有空隙被产生，故在随后的蚀刻处理中所产生的聚合物将渗入该空隙中。结果，聚合物的渗透可能会妨碍蚀刻的有效进行。为解决此问题，在本发明的第一实施例中提出了一种不同的方法，将结合附图对所提出方法进行详细描述。
如图7D所示，在多晶硅层640上形成金属层之前，先进行化学机械抛光(CMP)处理以去除沟槽600，从而获得平面化的多晶硅层640A。此时，用于上述CMP处理的抛光垫是由高分子聚合物制成，且抛光颗粒的平均尺寸优选在约10nm到约1000nm范围内。再者，抛光垫的表面形成为海绵结构，其孔直径小于约100μm，且浆体(slurry)抛光颗粒的浓度范围优选为约0.5重量百分比到5重量百分比。
如图7E所示，基于金属或金属硅化物的上述金属层650被形成在平面化的多晶硅层640A上。特别地，金属层优选使用选自钨或钨化合物的材料形成。其后，在金属层650上形成用于硬掩模的第二绝缘层660。典型地，第二绝缘层660由硅的氮化物制成。
如图7F所示，经由栅掩模处理及蚀刻处理对第一绝缘层630、平面化多晶硅层640A、金属层650及第二绝缘层660进行选择性地蚀刻，从而获得多个栅结构655。为了恢复在蚀刻处理中对衬底结构的损伤并改善第一绝缘层660的特性，可执行再氧化处理。之后，使用栅结构655作为掩模执行离子植入处理以在位于沟槽600下方的衬底610中形成第一接触结670A并且在位于沟槽600外的衬底610中形成多个第二接触结670B。
如图7G所示，在栅结构655的每个侧壁上形成间隔物671。此时，间隔物671是使用氮化物或氧化物制成的。其后，在栅结构655上形成用于接触塞的导电层且之后对其连续实施CMP处理直到导电层显露为止。CMP处理之后，在第一接触结670A上形成第一接触塞690A，同时在第二接触结670B上形成多个第二接触塞690B。尽管单一第一接触结270A及第一接触塞290A被图解说明，但应注意的是，有多个第一接触结670A及第一接触塞690A。
虽未图解说明，但第一接触结670A是经由第一接触塞690A与位线相连接，且第二接触结670B是经由第二接触塞690B与储存节点相连接。当然，第一接触结670A及第二接触结670B可在不利用第一接触塞690A及第二接触塞690B的情况下而分别与位线及储存节点相连接。
依据本发明的第四实施例，与位线相连接的第一接触结670A被形成在位于沟槽600下方的衬底中，故沟槽600的侧壁构成了胞区中晶体管的沟道。
图8为说明依据本发明第五实施例的存储器件结构的剖面图。
此处，依据第四实施例的存储器件包括图6中所描述的相同配置元件，故关于这种配置元件的详细描述将被省略。然而，依据第五实施例制成的存储器件与依据第四实施例制成的存储器件不同之处为：沟槽700的侧壁B被形成为垂直于衬底710凹陷部分的表面并且多个栅结构755，第一接触结770A及第二接触结770B被设置为使得侧壁B被设置处的衬底710的部分被安排在每个沟道区的中心。
图9为说明依据本发明第六实施例的存储器件结构的剖面图。
此处，依据本发明第六实施例的存储器件包括图6中所描述的相同配置元件。但是依据第六实施例制成的存储器件与图6所示的存储器件的差别在于：沟槽800的侧壁C是正向倾斜的，亦即，在朝向沟槽800底部时变窄。
依据本发明第一到第六实施例，与位线相连接的衬底的预定部分被凹陷，因而衬底之凹陷部分的侧壁成为沟道的一部分。结果，延长了沟道的长度，进而导致储存节点接触结处漏电流减少。因此，可增加存储器件的数据保持时间。特别地，第二和第三实施例以及第五和第六实施例提供了在栅图案化处理期间改善关于不对准的容限的功效。
本申请包含分别在2004年7月27日及2004年7月29日向韩国专利局提交的No.KR2004-0058871及2004-0059670两项韩国专利申请相关的主题，其全部内容在此被并入作为参考。
尽管本发明已关于某些优选实施例被描述，对于本领域的技术人员来说，将显而易见的是：在不背离下列权利要求中所限定的本发明的精神和范围的情况下，可进行各种变化和修改。
主要部分的代表符号说明
110，210...810 衬底
120，220...820 场氧化物层
130，230...830 第一绝缘层
140，240...840 多晶硅层
150，250...850 金属层
155，255...855 栅结构
160，260...860 第二绝缘层
170A，270A...870A 第一接触结
170B，270B...870B 第二接触结
171，271...871 间隔物
190A，290A...890A 第一接触塞
190B，290B...890B 第二接触塞。
Claims (27)
1.一种存储器件，包括：
具有沟槽的衬底；
形成在所述沟槽下方的位线接触结；
形成在所述沟槽外的多个储存节点接触结；及
多个栅结构，其每个形成在位于所述位线接触结和一个储存节点接触结之间的衬底上。
2.如权利要求1的存储器件，其中所述沟槽具有侧壁，所述每个侧壁是沟道的一部分。
3.如权利要求1的存储器件，其中所述沟槽的侧壁通过在向沟槽底部行进时变窄而倾斜。
4.如权利要求1的存储器件，其中所述沟槽的侧壁被形成为垂直于所述衬底的所述凹陷部分的表面。
5.如权利要求1的存储器件，其中所述栅结构、所述位线接触结及所述储存节点接触结被设置为使得所述沟槽的各个侧壁所在的位置处的衬底部分被安排在相应沟道区的中心。
6.如权利要求1的存储器件，其中每个所述栅结构包括第一绝缘层、多晶硅层、金属层及用于硬掩模的第二绝缘层。
7.如权利要求1的存储器件，其中每个所述栅结构包括第一绝缘层、平面化的多晶硅层、金属层及用于硬掩模的第二绝缘层。
8.如权利要求6的存储器件，其中所述第一绝缘层及所述第二绝缘层分别使用硅氧化物和硅氮化物形成。
9.如权利要求7的存储器件，其中所述第一绝缘层及所述第二绝缘层分别使用硅氧化物和硅氮化物形成。
10.一种存储器件，包括：
具有沟槽的衬底；
形成在所述沟槽下方的第一接触结；
形成在所述沟槽外的多个第二接触结；
多个栅结构，每个所述栅结构形成在位于所述第一接触结和一个所述第二接触结之间的衬底上；
第一接触塞，其通过填充在所述栅结构之间产生的空间而形成在所述第一接触结上；及
多个第二接触塞，其通过填充在所述栅结构之间产生的空间而形成在所述第二接触结上。
11.如权利要求10的存储器件，进一步包括：
位线，其经由所述第一接触塞与所述第一接触结相连接；及
多个储存节点，其分别经由所述第二接触塞与所述第二结相连接。
12.如权利要求10的存储器件，其中所述沟槽具有侧壁，每个所述侧壁是沟道的一部分。
13.如权利要求10的存储器件，其中所述沟槽的侧壁通过在向沟槽底部行进时变窄而倾斜。
14.如权利要求10的存储器件，其中所述沟槽的侧壁被形成为垂直于所述衬底的所述凹陷部分的表面。
15.如权利要求10的存储器件，其中所述栅结构、所述第一接触结及所述第二接触结被设置为使得所述沟槽的各个侧壁所在位置处的衬底部分被安排在所述对应沟道区的中心。
16.如权利要求10的存储器件，其中每个所述栅结构包括第一绝缘层、多晶硅层、金属层及用于硬掩模的第二绝缘层。
17.如权利要求10的存储器件，其中每个所述栅结构包括第一绝缘层、平面化的多晶硅层、金属层及用于硬掩模的第二绝缘层。
18.如权利要求16的存储器件，其中所述第一绝缘层和所述第二绝缘层分别使用硅氧化物和硅氮化物形成。
19.如权利要求17的存储器件，其中所述第一绝缘层和所述第二绝缘层分别使用硅氧化物和硅氮化物形成。
20.如权利要求10的存储器件，进一步包括多个间隔物，其形成在所述栅结构的每个侧壁上。
21.一种用于制造存储器件的方法，所包括的步骤为：
蚀刻部分衬底以获得沟槽；
形成多个栅结构，使得所述栅结构的各一部分被设置在所述沟槽内；
使用所述栅结构作为掩模执行离子植入处理以在所述沟槽下方形成第一接触结并且在所述沟槽外形成多个第二接触结；及
在所述第一接触结上形成第一接触塞并且在相应的接触结上形成多个第二接触塞。
22.如权利要求21的方法，其中形成所述多个栅结构的步骤包括以下步骤：
在所述衬底上依序形成第一绝缘层、多晶硅层、金属层及第二绝缘层；及
通过执行掩模处理和蚀刻处理来图案化所述第一绝缘层、所述多晶硅层、所述金属层及所述第二绝缘层。
23.如权利要求21的方法，其中形成所述多个栅结构的步骤包括以下步骤；
在所述衬底上形成第一绝缘层；
在所述第一绝缘层上形成多晶硅层；
执行平面化处理以获得平面化的多晶硅层；
在所述平面化的多晶硅层上形成金属层；
在所述金属层上形成第二绝缘层；及
通过使用栅掩模处理及蚀刻处理来图案化所述第一绝缘层、所述平面化的多晶硅层、所述金属层及所述第二绝缘层。
24.如权利要求21的方法，其中形成所述第一接触塞及所述第二接触塞的步骤包括下列步骤：
在所述栅结构上形成用于接触塞的导电层；及
对所述导电层执行化学机械抛光(CMP)处理直到所述第二绝缘层显露为止，由此获得所述第一接触塞及所述多个第二接触塞。
25.如权利要求21的方法，进一步包括：在执行所述离子植入处理之前对所述栅结构进行再氧化处理的步骤。
26.如权利要求21的方法，其中所述第一接触结及所述第二接触结被分别形成为位线接触结及储存节点接触结。
27.如权利要求21的方法，在形成所述第一接触塞及所述多个第二接触塞的步骤之后，进一步包括下述步骤：
形成位线，其经由所述第一接触塞与所述第一接触结相连接；及
形成多个储存节点，其分别经由所述第二接触塞与所述第二接触结相连接。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040058871 | 2004-07-27 | ||
| KR1020040058871A KR100623591B1 (ko) | 2004-07-27 | 2004-07-27 | 메모리소자 및 그의 제조 방법 |
| KR1020040059670 | 2004-07-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1728387A true CN1728387A (zh) | 2006-02-01 |
| CN100438036C CN100438036C (zh) | 2008-11-26 |
Family
ID=35927527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100644419A Expired - Fee Related CN100438036C (zh) | 2004-07-27 | 2005-04-15 | 存储器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100623591B1 (zh) |
| CN (1) | CN100438036C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106910745A (zh) * | 2017-03-07 | 2017-06-30 | 合肥智聚集成电路有限公司 | 存储器及其制备方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100905776B1 (ko) | 2006-08-25 | 2009-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100815190B1 (ko) * | 2007-03-29 | 2008-03-19 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR100905830B1 (ko) * | 2007-11-16 | 2009-07-02 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5040036A (en) * | 1988-02-05 | 1991-08-13 | Emanuel Hazani | Trench-isolated self-aligned split-gate EEPROM transistor and memory array |
| US5760452A (en) * | 1991-08-22 | 1998-06-02 | Nec Corporation | Semiconductor memory and method of fabricating the same |
| KR100307531B1 (ko) * | 1999-08-09 | 2001-11-01 | 김영환 | 모스페트 소자와 이를 이용한 메모리셀 및 그 제조 방법 |
| US6228700B1 (en) * | 1999-09-03 | 2001-05-08 | United Microelectronics Corp. | Method for manufacturing dynamic random access memory |
| DE19954867C1 (de) | 1999-11-15 | 2000-12-07 | Infineon Technologies Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
-
2004
- 2004-07-27 KR KR1020040058871A patent/KR100623591B1/ko not_active IP Right Cessation
-
2005
- 2005-04-15 CN CNB2005100644419A patent/CN100438036C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106910745A (zh) * | 2017-03-07 | 2017-06-30 | 合肥智聚集成电路有限公司 | 存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100623591B1 (ko) | 2006-09-19 |
| CN100438036C (zh) | 2008-11-26 |
| KR20060010243A (ko) | 2006-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1173394C (zh) | 制造半导体集成电路器件的方法 | |
| US8637913B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US8987108B2 (en) | Methods of forming semiconductor structures including bodies of semiconductor material | |
| US7338864B2 (en) | Memory device and method for fabricating the same | |
| KR101412906B1 (ko) | 전계 효과 트랜지스터를 위한 구조 및 방법 | |
| JP5105835B2 (ja) | 突起型トランジスタ製造方法 | |
| CN104681487B (zh) | 用于嵌入hk‑mg工艺中的***栅极存储器的cmp制造方案 | |
| US20040014280A1 (en) | Non-Volatile memory cell and fabrication method | |
| CN1897305A (zh) | 垂直沟道半导体器件及其制造方法 | |
| CN1812076A (zh) | 制造半导体器件的方法 | |
| CN1797762A (zh) | 半导体晶片的半导体结构及其形成方法 | |
| CN1921144A (zh) | 半导体器件的栅图案及其制造方法 | |
| CN1855446A (zh) | 具有u－形浮栅的快闪存储器的制造方法 | |
| US11251273B2 (en) | Non-volatile memory device and method for manufacturing the same | |
| TW437061B (en) | Self aligned channel implantation | |
| CN112310081A (zh) | 半导体存储器结构及其制备方法 | |
| KR20090073539A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN1312955A (zh) | 具有垂直晶体管的集成电路布置结构和该布置结构的制造方法 | |
| CN1728387A (zh) | 存储器件及其制造方法 | |
| CN1822387A (zh) | 具有阶梯栅的半导体器件及其制造方法 | |
| TWI297183B (en) | Method for fabricating recessed gate mos transistor device | |
| KR101046727B1 (ko) | 반도체장치의 매립게이트 제조 방법 | |
| US20080023753A1 (en) | Semiconductor device and method for fabricating the same | |
| CN1913121A (zh) | 半导体结构的制造方法及相应的半导体结构 | |
| CN101047206A (zh) | 具有增加的沟道面积的半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 Termination date: 20160415 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |