CN1726746A - 具有低感抗嵌入式电容的印刷线路板及其制作方法 - Google Patents
具有低感抗嵌入式电容的印刷线路板及其制作方法 Download PDFInfo
- Publication number
- CN1726746A CN1726746A CN 200380105900 CN200380105900A CN1726746A CN 1726746 A CN1726746 A CN 1726746A CN 200380105900 CN200380105900 CN 200380105900 CN 200380105900 A CN200380105900 A CN 200380105900A CN 1726746 A CN1726746 A CN 1726746A
- Authority
- CN
- China
- Prior art keywords
- electrode
- inner plating
- dielectric
- circuit conductor
- printed substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
一种印刷线路板(PWB)含有由无源电路元件(105)组成的堆叠的内层板(1001,1002,1003,...)。无源元件(105)能包括电容,所述电容带有位于所述电容电极(170,180)的足迹内的电极接线端。因此,所述电容接线端紧密地隔开,减少电容对所述内层内环路感抗的贡献。所述电极足迹内的电容接线端也能减少用于形成所述电容的PWB板表面区。所述电容接线端通过电路导体(1021,1022)连接。
Description
相关申请
本申请涉及申请赋予律师文件EL-0495,在美国专利和商标事务所申请,申请日期为2002年10月11日,标题为:“用在印刷线路板上的伴同烧结(CO-FIRED)陶瓷电容及形成陶瓷电路的方法”的美国专利申请60/418045。
发明背景
技术领域
涉及的技术领域是陶瓷电容。更特别地,技术领域包括低感抗,节省空间(space efficient)的陶瓷电容,所述陶瓷电容可嵌入在印刷线路板内。
背景技术
在多层印刷线路板(PWB)内嵌入无源电器元件的实现允许减少电路的尺寸并改进电路性能。无源电路元件典型地嵌入在薄板上,这些薄板是堆叠的并由导电过孔连接,用几层堆叠薄板形成多层印刷线路板。这些薄板通常称作为“内层板”。
例如嵌入在内层板内的电容的无源电器元件贡献了电路环路感抗(也称作为“引线电感”)。在大多数应用中不希望高的电路环路感抗;在用在高频和高速应用的电路中特别希望低电路环路感抗。电容对电路环路感抗的贡献是由电容本身的电感及它的接线端间距引起的。电容“接线端”一般定义为例如导电印刷线或导电引线的电路导体连接到电容电极或电极的点。传统的电容元件含有位于电容一侧边的一个接线端,和位于该电容相对侧边的另一接线端。传统电容一般不会将接线端位于平面图表面区域内,或电容电极的“足迹(footprint)”。将接线端位于电容相对边沿导致电容的最大接线端间距及相当高的环路感抗。
授予Singhdeo等人的美国专利4687540披露了含有高接线端间距的玻璃电容60。如Shinghdeo的图6中所示,外部电极66连接到在玻璃电容60的相对边沿的内部电极62,64。由此使电容60内的接线端间距最大。
除了低电路环路感抗外,间隙在PWB内层板内也非常有益。因此,电容应当占据内层板的相对较小的表面积。将电容接线端放置在内层板相对边沿具有另外的不利影响:给电容较大的总足迹,它占据印刷线路板内很大的空间。
发明内容
依据第一实施例,印刷线路板包括:第一电路导体,延伸穿过印刷电路板的至少一部分;第二电路导体,延伸穿过印刷电路板的至少一部分;及多块堆叠的内层板。一块或多块内层板包括:第一电极,由金属箔构成并含有一个接线端,其中,第一电路导体连接到第一电极接线端上第一电极,并其中第一电极接线端位于第一电极的足迹内,至少将一层电介质放置在第一电极上;及第二极,与第一电极隔开并含有一个接线端。第二电极,第一电极及电介质构成一个电容。第二电极电容接线端较佳位于第二电极的足迹内。
依据第一实施例,将第一电极电容接线端放置在第一电极的足迹内能减少第一电极电容接线端和第二电极电容接线端之间的间距。将第二电极接线端放置在第二电极的足迹内允许进一步地减少接线端间距。减少接线端间距能减少电容对电路环路感抗的贡献。低感抗电容特别有利于高频和高速PWB的应用。另外,在电容的周围边沿不需要接线端连接,那将减少由电容占据的印刷线路板面积。
依据一个替代实施例,印刷线路板包括含有三电极的双层介质电容的一块内层板,每个电极的接线端位于各自的电极足迹内。双层电介质电容的内层板实施例具有低电路环路感抗和减少使用PWB板面积的优点。另外,双层电介质电容实施例具有由于电介质附加层并由于附加电极引起的增强的电容密度。
形成印刷线路板的一种方法的实施例包括形成多块堆叠内层板。内层板中的至少一块内层板能由下列步骤构成:在金属箔上形成电介质;由该金属箔形成第一电极,第一电极含有接线端;及在电介质上形成第二电极,第二电极含有接线端,其中,第一电极,第二电极,及电介质构成一个电容。形成第一电路导体,该电路导体延伸穿过至少一部分印刷电路板并接触到第一电极接线端,第一电极接线端位于第一电极的足迹内。同样形成第二电路导体。第二电路导体接触到第二电极接线端并延伸穿过至少一部分印刷线路板。第二电极接线端也位于第二电极的足迹内。
形成印刷线路板的方法提供带有内层板的印刷线路板,内层板包括对电路环路感抗具有低贡献的电容。另外,由该方法形成的内层板占据相对小的印刷线路板的板面积。
附图简述
将参考下列附图进行详细描述,其中相同数字表示相同元件,其中:
图1A是制造印刷线路板的内层板第一实施例的一个阶段的顶视图;
图1B是取自图1A线1B-1B的侧视截面图;
图1C是制造第一内层板实施例的一个阶段的顶视图;
图1D是取自图1C线1D-1D的侧视截面图;
图1E是制造第一内层板实施例的一个阶段的侧视截面图;
图1F是制造第一内层板实施例的一个阶段的顶视图,描述在导体耦合到内层板接线端之前的一块完成的内层板;
图1G是取自图1F线1G-1G的侧视截面图;
图1H是含有内层板的印刷线路板第一实施例的侧视截面图;
图1I是在合并到图1H的描述的印刷线路板后,第一内层板实施例的侧视截面图和隔离图(isolated view);
图1J是取自图1I线1J-1J的截面图;
图2A-2C是制造内层板第二实施例的阶段的侧视截面图;
图2D是第二内层板实施例的侧视截面图;
图3A是内层板第三实施例的侧视截面图;
图3B是取自图3A线3B-3B的截面图;
图4是内层板第四实施例的侧视截面图;
图5是内层板第五实施例的侧视截面图;
图6是内层板第六实施例的侧图截面图;
图7A和7B是制造内层板第七实施例的阶段的侧视截面图;
图7C是制造第七内层板实施例的阶段的顶视图;
图7D是取自图7C线7D-7D的侧视截面图;及
图7E是完成的第七内层板实施例的侧视截面图。
发明详述
图1A-1G描述制造印刷线路板1000(图1H)的一种普通方法。图1H描述一块完成的印刷线路板,包括含有嵌入式电路元件的堆叠层1001,1002,1003,...。堆叠层1001,1002,1003,...通常称作为“内层板”。图1A-1G描述:在内层板100合并进印刷线路板1000之前,制造内层板100的第一实施例的方法。图1I是内层板1001的隔离图,它相应于在内层板100已经合并进印刷线路板1000后的内层板100。
图1A-1G描述制造含有电容105的内层板100的步骤(完成的内层板100在图1G中示出)。下面将详细描述内层板100的一个特别例子。通过下面描述的方法形成一个单电容105。然而除了其他无源元件外,每块内层板1001,1002,1003..能含有许多个不同类型和在内层板100内按各种方式排列的单电容。图1H中描述的印刷线路板1000也可包括任何数量的堆叠内层板和内层板之间的导电互连线。
图1A和1B描述制造内层板100的第一阶段。图1A是顶视图,而图1B是取自图1A线1B-1B的侧视截面图。在图1A和1B中,提供金属箔110。金属箔110具有较大的表面积,并能用于制造众多例如电容的无源元件。金属箔110可以是印刷线路板工业中普遍应用的一种类型。例如,金属箔110可以铜,铜-殷钢-铜,殷钢,镍,镀镍铜(nickel-coated copper),或其熔点超过厚膜浆料烧结温度的其他金属。较佳的金属箔包括含有主要成分铜的金属箔,例如倒转处理(reverse-treated)铜箔,双处理铜箔,及通常用在多层印刷线路板工业中的其他金属箔。金属箔110的厚度例如在约1-100微米的范围内,较佳地为3-75微米,及最佳地为12-36微米,相应于约三分之一盎斯和1盎斯铜箔之间的范围。
金属箔110可通过施加浅色底纹122进行预处理。该浅色底纹112是施加到金属箔110的元件侧表面的相对薄层。在图1B中,浅色底纹112表示为金属箔110上的表面涂层。浅色底纹112良好地粘贴到金属箔110,并将薄层放置在浅色底纹112上。浅色底纹112可以例如由施加到金属箔110上的浆料形成,该浆料在低于金属箔110软化点的某一温度下经过烧结。该浆料可印刷成金属箔110整个表面上裸露涂层,或印刷在金属箔110的选择区域上。在金属箔选择区域上印刷浅色底纹浆料一般更经济。然而,当铜箔110与铜浅色底纹112一起使用时,铜浅色底纹浆料内的玻璃阻止铜箔110的氧化腐蚀,并因此,如果利用氧化掺杂烧结,较佳地将它涂在金属箔110的整个表面上。
参考图1B,电介质材料是丝网印刷到预处理金属箔110上,在金属箔110上形成第一电介质层120。电介质材料例如可以是厚膜电介质墨水。电介质墨水可以由例如浆料构成。
使第一电介质层120干燥,并施加第二电介质层122,并进行干燥。在电介质层形成期间,第一小孔124和第二小孔126含在各自电介质层120,122内。小孔124,126也可称作为“通孔”或“出砂孔(clearance hole)”。在图1A和1B描述的实施例中,小孔124,126是圆形的,如图1A顶视图中所示。其他形状,例如多边形形状同样可能。图1A和1B实施例中描述的圆形小孔124,126隔开距离d1,而每个小孔的直径为d2。孔径d2例如可以大于用于随后在制造物品上建立过孔的钻孔或激光圆点尺寸。下面将参考图1H讨论过孔的形成。然而小孔124,126的直径不需要是相同的。距离d1例如可选择等于距离d2加上一个附加增量。较佳地选择该增量距离,以维持第一和第二小孔124,126的一个最小期望间距。
在一个替代实施例中,可以经过粗网筛替代地放置单层电介质材料,以在单丝网印刷步骤中提供相等厚度的单电介质层。
在第二电介质层122上形成导电层130并进行干燥。导电层130例如能由丝网印刷厚膜金属墨水形成。导电层130形成有小孔132,该小孔定位在第一小孔或通孔124上。小孔132较佳地同心于小孔124,但其他排列可以满足圆形和其他多边形小孔。小孔132的表面积大于第一小孔124。导电层130的一部分延伸穿过第二小孔126并接触到金属箔110。
然后,对第一电介质层120,第二电介质层122,和导电层130进行烧结(fire)。在图1C和1D中示出烧结后(post-fired)的物品。同时烧结电介质层120,122和导电层130,不先烧结电介质层120,122,可称作为“伴同烧结(co-firing)”电介质层和导电层。电介质128是由伴同烧结产生的。厚膜电介质层120,122例如可以由例如钛酸钡的高介电常数功能相位和一种介质特性改进添加剂构成,该添加剂例如为与玻璃陶瓷熔合相混合的氧化锆。在伴同烧结期间,玻璃陶瓷熔合相变柔软,弄湿功能和添加剂相并相结合,在玻璃陶瓷阵中建立散布的功能相和改进添加剂。同时,通过柔软玻璃熔合相和独立相一起烧结使导电层130的金属电极粉弄湿。通常,如图1C所示,电介质128的表面区应大于导电层130的表面区。
在图1E中,合成物品经上下倒置,并碾压到碾压材料140。接触到电介质128的金属箔110的元件侧面碾压到碾压材料140。在标准印刷线路板处理中例如用FR4预浸料坯执行该碾压。在一个实施例中,可以使用环氧型预浸料坯。金属箔142可施加到碾压材料140,以提供用于建立电路的表面,例如信号层。
电介质预浸料坯和碾压材料可以是任何类型的电介质材料,例如,标准环氧,高Tg环氧,聚酰亚胺,聚四氟乙稀,氰酸盐酯树脂(cyanate ester resins),填充树脂***,BT环氧,及其他树脂和能提供电路层之间绝缘的碾压材料。
在碾压后,一种感光性树脂施加到金属箔110上并施加到图1E所示的金属箔142上,例如用标准的印刷线路板处理和条件,使金属箔110和142成像,蚀刻,并剥去感光性树脂。该蚀刻步骤导致内层板100。图1F是内层板100的平面图。图1F是从图1G的箭头A方向观看的。图1G是取自图1F线1G-1G的截面图。用预浸料坯(prepreg),及标准碾压条件能将内层板100碾压到其他印刷线路板核上,以构成多层印刷线路板。
蚀刻步骤导致沟渠116,该沟渠使蚀刻金属箔的第一部分114与第二部分118绝缘。在蚀刻后,部分114和部分118仍是金属箔110的剩余部分。沟渠116同样中断第一导电层130和第一部分114之间的电接触。如图1F所示,周围边缘119也经向后蚀刻,以使电介质128表面区稍大于第一部分114。导电层130维持与第二部分118接触。蚀刻金属箔142导致电路143,该电路143随后用于连接到电容接线端。
参考图1H,图1F和1G中所示的成像的内层板100与其他成像的内层板碾压在一起。图1H描述完成的印刷线路板1000的侧视截面图。印刷线路板1000包括内层板1001,1002,1003...。在将内层板100合并进印刷线路板1000后,内层板1001是由上述方法形成的内层板100的图示。在内层板1001内同样描述电容105的框图表示法。
用于形成印刷线路板1000的内层板能在碾压处理中碾压在一起。内层板例如能用电介质预浸料坯粘结在一起。每块内层板能具有不同的设计,包括电路元件不同的排列。术语“内层板”不暗示该板必须夹在印刷线路板1000的内部,而内层板同样可位于印刷线路板1000的末端。印刷线路板1000可在多阶段碾压而成。例如,内层板的部件也可进行处理和碾压,一个或多个部件可随后碾压在一起,以形成完成的印刷线路板1000。
构成印刷线路板1000的内层板1001,1002,1003...可通过一般称作为“电路导体”的互连电路进行连接。例如在所有内层板已经碾压在一起后,能形成这电路导体。替代地,在将所有内层板1001,1002,1003...合并进完成的印刷线路板1000之前,在内层板的部件内或在单板内形成电路导体。
内层之间的互连电路能包括:例如,一个或多个导电孔道,延伸穿过印刷线路板1000的所有部分或一部分。在图1H中,第一和第二电路导体1021,1022延伸穿过整个印刷线路板1000,并具有通孔导电孔道的形状,第一和第二导电孔道1021,1022例如通过激光或机械钻孔穿过碾压内层板形成。由钻孔形成的孔电镀上导电材料。结果的导电孔道1021,1022,延伸穿过整个印刷线路板1000,通常称作为“镀通孔”,且通常是在将内层板碾压在一起后形成的。
电路导体也可延伸穿过内层板部件或穿过单块层板。仅延伸穿过部分印刷线路板1000的化孔电路导体通常称作为“嵌入式化孔”。在经碾压将内层板部件合并成印刷线路板之前,嵌入式化孔典型地钻孔并电镀穿过内层板的部件。在单块内层板内形成的导电孔道通常称作为“微化孔”,并且例如可用于终止内层板内的电容。
在已经形成所有互连接并将内层板或单块内层板的所有部件已经碾压在一起后,完成了印刷线路板1000。在图1H中,印刷线路板1000描述为含有按堆叠配置,碾压并由电路导体1021,1022连接的内层板1001,1002,1003...。然而,任何数量的内层板可包含在依据本实施例的印刷线路板内。
图1I是图1H所示的内层板1001的分解隔离图。图1I同样描述一部分第一电路导体1021和一部分第二电路导体1022,它们可延伸穿过图1H描述的印刷线路板1000。内层板1001包括完成的电容105,带有连接到第一和第二电路导体1021,1022的电极接线端。
在形成电路导体1021,1022后,用作为部分114(图1G)的金属箔构成第一电极170。第一电极170电耦合到第一电路导体1021。用作为导电层130和部分118(图1G)的金属箔构成第二电极180,第二电极180电耦合到第二电路导体1022。
一个完成的电容105描述为完成的内层板1001的一部分。然而,电容数,及各种设计及按各种图案排列的其他电路元件能包含在内层板1001的实施例内。
图1I内描述的第一和第二电路导体1021,1022示作为图1H内描述的第一和第二电镀通孔化孔1021,1022的一部分。然而,内层板1001的电路导体例如也可是延伸穿过印刷线路板1000中的内层板的一个部件的嵌入式化孔。第一和第二电路导体1021,1022例如也可是仅延伸穿过内层板1001的化孔,例如用于终止电容105的微化孔。
图1J是沿图1I的线1J-1J截取的截面图。图1J描述平面图中的电容105。如图1I和1J中所示,第一电极170的接线端位于电介质128的通孔小孔,这里,第一电路导体1021电耦合到第一电极170。第二电极180的接线端位于第二电路导体1022耦合到第二电极180的地方。特别参考图1J,电极170,180的接线端位于平表面区内,或位于各自电极170,180的“足迹”内。
电极170,180接线端的间距描述为d,第一电极170的宽度为l1,而第二电极180的宽度为l2。接线端的间距d相应于图1A中描述的间距d1。在本说明中描述的实施例中,接线端间距d可比第一电极170和第二电极180的宽度l1,l2小得多。例如,间距d可以小于宽度l1,l2的一半。间距d可以选择为例如等于化孔导体1021,102的小孔半径加上例如由网印刷记录能力确定的附加增量之和。为了在小孔内维持较佳的或最小电介质量,一般可选择该附加增量,以提供丝网印刷固有的用于记录事件的错误边界。
依据上面的实施例,位于电极足迹内的接线端可以互相隔开相对较近,减少电容105对电路感抗的贡献。
下面的例子描述在实现制造图1A-1J中描述的印刷线路板1000的普通方法中使用的特殊材料和处理过程。
例子1
参考图1A-1E,现在描述内层板1001的一个特殊实施例。在这个例子中,金属箔110是铜箔。铜箔110的类型可以是1盎斯铜箔的商用级。通过将铜浅色底纹浆料施加在金属箔110的选择区上,对铜箔110进行预处理。然后,合成产品在峰值温度900摄氏度的氮中烧结约10分钟,其总周期约为1小时,形成浅色底纹112。
在图1A和1B中,将厚膜电介质墨水经400网筛,丝网印刷到预处理的铜箔110上,以建立198毫米×230毫米的第一电介质层120。该第一电介质层120的湿印刷厚度约为12-15微米。第一电介质层120在125摄氏度下干燥约10分钟,也经过400网筛的丝网印刷施加第二电介质层122,然后经125摄氏度的干燥步骤。该厚膜电介质墨水包含钛酸钡成分,氧化锆成分,及玻璃陶瓷相(glass-ceramic phase)。第一和第二小孔124,126的间距d1约为41密耳。小孔124,126的直径d2约为26密耳。
参考图1C和1D,经400网筛将厚膜铜电极墨水层130印刷到电介质层122,并在125摄氏度干燥约10分钟。参考图1C,层130具有178毫米×210毫米的平面尺寸。层130绕它周围边缘的尺寸比电介质128小10密耳。印刷导电层130的厚度在5微米范围内。然后,用厚膜氮浓度分布,将合成的结构伴同烧结到峰值温度900摄氏度约10钟。该氮浓度分布含有小于燃烧区内50ppm氧,及烧结区内2-10ppm氧,具有1小时总周期。
参考图1E,将FR4印刷线路板衬底碾压材料140碾压到金属箔110的元件侧面。铜箔142形成在碾压材料140上。碾压条件是在真空腔内208磅/平方英寸下185摄氏度达1小时,***达28英寸水银柱。硅橡皮压垫和平滑PTFE填充的玻璃释放薄片与金属箔接触,以防止氧化物与碾压板粘合在一起。
参考图1F和1G,金属箔110和142每层含有施加的感光性树脂,经过成像,蚀刻,并剥去该感光性树脂,形成内层板110。沟渠116的内直径约为36密耳,其外直径约为46密耳。
参考图1H,然后用内层板100形成印刷线路板1000。为了形成印刷线路板1000,将内层板100与其他内层板按堆叠配置碾压在一起。合并在印刷线路板1000内的每块内层板含有互连电路,而内层板内的电路元件连接到嵌入式化孔,通孔化孔,或两者。电路导体1021,1022是通过钻16密耳(16/1000英寸)直径的通孔,并用铜电镀化孔壁,电镀层厚度为约25微米(1密耳或1/1000英寸)。
参考图1I,第一和第二化孔1021,1022分别耦合到第一和第二电极170,180。
在这个例子中,厚膜电介质材料具有下列合成物:
钛酸钡粉 64.18%
氧化锆 3.78%
玻璃A 11.63%
乙基纤维 0.86%
Texanol 18.21%
硝酸钡粉 0.84%
磷酸盐润湿剂 0.5%
玻璃A包括:
氧化锗 21.5%
铅四氧化物 78.5%
玻璃A合成物相应于Pb5Ge3O11,该合成物是在伴同烧结期间沉积出来的,并且它的介电常数为约70-150的范围。厚膜铜电极墨水包括:
铜粉 55.1%
玻璃A 1.6%
氧化亚铜粉 5.6%
乙基纤维素T-200 1.7%
Texanol 36.0%
电容设计由上面第一实施例作为例子,并且提供它的替代品,用于减少接线端间距,并因此对电路环路感抗提供低的贡献。在各种应用中希望低感抗电路。例如,在高频和高速应用中希望低感抗电路。另外,依据上面第一实施例和它的替代品,接线端连接不需要在电容的周围边缘。这一方面能减少容纳该电容所需的印刷线路板区域。这特征允许将更多的电容合并进一块印刷线路板内。替代地,需要特定电容的印刷线路板的尺寸能小于在含有电极周围边缘电容接线端的印刷线路板。
图2A-2D描述制造内层板2001的第二实施例的一种方法。完成的电容内层板2001包含电容2005,并在图2D描述为隔离的分解图。内层板2001可合并进多层印刷线路板,例如图1H中描述的印刷线路板1000。内层板2001含有双层电介质和三个电极。双层电介质设计为电容205提供高电容密度。与单层电容设计相比时,双层电介质例如能提供至少双倍的电容密度。
图2A是图2D中描述的内层板2001的制造阶段的截面图。图2A中所示的物品包括金属箔210,第一电介质层228,及第一导电层230。第一电介质层228包括第一小孔229和第二小孔231。图2A内的物品一般可相应于图1D所示的物品,并能按相似方式制造。然而,另外,第二电介质层240形成在导电电极层230上,并经干燥。第二电介质层240形成有第一和第二小孔242,244,分别对准在第一和第二小孔229和231。当从顶平面透视观看时,第一和第二小孔229,231和242,244例如为圆形。其他形状例如多边形也可使用。
参考图2B,第二导电层250形成在电介质层240上。第二导电层250包括与小孔244相符合的小孔252。然后,合成的物品经干燥。导电层250和电介质层240的伴同烧结是一种较佳的烧结方法。图2B示出烧结后(post-fired)物品。烧结导致由电介质层228和240构成的单电介质248。因为在伴同烧结期间,有效地移去了电介质层228和240之间的边界。该单电介质248能描述为“双层”电介质,因为起着分隔在完成的内层板2001内的三个电极的作用。
在这个实施例中,烧结能在一种或多种情况下执行。例如,物品能在第一导电层230形成后进行伴同烧结(即在导电层230未预烧结下的电介质层228),并又在第二导电层250形成后进行烧结。替代地,在形成第二导电层250形成后能首次对该物品进行烧结。
将金属箔210的元件侧面碾压到碾压材料260,如图2C所示。碾压材料260例如能含有类似于上面参考图1A-1J讨论的碾压材料的合成物。金属箔262能应用于碾压材料260,该碾压材料260可用于给电容电极提供建立电路和连接的一个表面。
参考图2C和图2D,在碾压后,感光性树脂施加到金属箔210和金属箔262。然后,金属箔210和262经成像,蚀刻,并剥离感光性树脂。金属箔210较佳地蚀刻到小于电介质248的尺寸,类似于图1F描述的金属箔110的蚀刻处理。沟渠216也蚀刻在金属箔210内。沟渠216例如可以是圆形的,类似于图1F描述的沟渠116。图2D描述合成的内层板2001。
图2D是完成的内层板2001侧视的截面图,含有电容205。内层板2001适合于集成到一块印刷线路板,并且为了在内层板2001中详细显示的目的,与多层印刷板分开地描述图2D的内层板2001。内层板2001也可合并进内层板的部件内。
可以蚀刻金属箔262(图2C),以建立能用于连接到电容205接线端的电路263(图2D)。在蚀刻后,合成的物品可与其他含有例如无源电路元件的内层板碾压在一起,由此形成多层印刷线路板,或形成用在多层印刷线路板内的内层板的一个部件。在图2D中,形成第一电路导体2021和第二电路导体2022,延伸穿过内层板2001。第一和第二电路导体2021,2022例如可以是通孔镀化孔,这些化孔是在将内层板2001合并进印刷线路板后形成的。第一和第二电路导体2021,2022可以是嵌入式化孔,延伸穿过含有内层板2002的内层板的一个部件。替代地,电路导体2021,2022可以微孔,仅延伸穿过内层板2001。微孔可在将内层板2001合并到内层板的一个部件之前形成。
在蚀刻金属箔210后并在形成和一和第二电路导体2021,2022后,电容205(图2D)包括第一电极281,双层电介质248,第二电极282,及第三电极283。第一电极281和第三电极283互相电连接,并也电连接到第一电路导体2021。第二电极282电连接到第二电路导体2022。沟渠216使第二电极282电绝缘于第一电极281。
如图2D所示,第一电极281和第三电极283的接线端位于含在双层电介质248内的两电介质层的通孔小孔,在这里,第一电路导体2021电耦合到第一和第三电极281,283。类似地,在含在电介质248内的两电介质层的通孔小孔,第二电极282的接线端位于第二电路导体2022电耦合到第二电极282的位置。有利地,第一电极281,第二电极282,及第三电极283的接线端可都位于它们各自电极的足迹内。
除了对电路环中感抗的低贡献外,三电极/双层电介质电容205具有高电容密度。对电路环路感抗的低贡献是由于通过将电容接线端放置在它们各自电容电极的足迹内以减少接线端间距实现的。另外,电容接线端连接不需要在电容205的周围边缘,那减少了由电容205占据的PWR板面积。
图3A是含有电容305的电容内层板3001的第三实施例的侧视截面科。电容305含有由金属箔构成的第一电极310,电介质320,及第二电极330。沟渠312使第一电极310和第二电极330绝缘。除了在电介质320内仅需要一个出砂孔或小孔322外,电容305通常相应于在图1H描述的电容105的配置。对于连接到第一电极310的第一电路导体3021,在第二电极330内不需要出砂孔。替代地,第一电路导体3021和第二电路导体3022是从第一电极310的一个侧面延伸的,该侧面相对于第一电极310的元件侧面。
能按类似于图1A-1J中描述的内层板1001的方式,形成内层板3001。相应于电介质320的电介质层放置在金属箔上,而相应于第二电极330的导电层放置在电介质层上。例如可在一个或两个丝网印刷步骤中形成电介质层。然后电介质层和导电层经伴同烧结,并元件面朝下地将合成物品碾压到碾压材料341,以形成碾压结构。然后将感光性树脂施加到金属箔310,且金属箔310经蚀刻,以形成沟渠312,由此,通过使它与第二电极330隔开形成第一电极310。
然后用第一电极310的“金属箔侧面”(即与元件侧面对的一侧面),面对碾压材料340,将该物品碾压到碾压材料340。将金属箔施加到碾压材料340,该金属箔可经蚀刻形成电路343。然后,在该合成物品形成第一电路导体3021和第二电路导体3022。然后,完成了内层板3001,并将内层板3001合并进多层印刷线路板,或与其他内层板相结合,以形成多层部件。通常,内层板含有两层,例如内层板3001含有碾压层340和341,也可称作为“部件”。在本说明中,术语“内层板用作为通用术语,表示碾压在金属电极一侧面或两侧面的薄板。
例如用CO2激光能形成第一和第二电路导体3021,3022,以终止在第一和第二电极310,330的第一和第二电路导体3021,3022,未损伤电极310,330。然后用导体材料电镀由钻孔操作形成的小孔,以形成第一和第二电路导体3021,3022。第一和第二电路导体3021,3022描述为电镀化孔。
如图3A所示,电介质320仅需要一个出砂通孔322,以使第二电极330可接触到金属箔310的一部分314。
图3B是沿图3A线3B-3B截取的截面图。第一和第二电极310,330的接线端(第二电极333由虚线表示)位于第一和第二电极310,330的足迹之内,在这些接线端,第一和第二电路导体3021,3022分别接触于电极310,330。电极310,330接线端之间的间距表示为d,第一电极310的宽度为l1,而第二电极330的宽度为l2。在这个实施例中,并在本说明描述的其他实施例中,接线端间距d可方便地小于第一和第二电极310,330的宽度l1,l2,那减少电容305对电路环路感抗的贡献。因为在电极310,330边缘不需要连接,也能减少印刷线路板的使用面积。
图4是含有电容405的内层板4001的第四实施例侧视的截面图。电容405含有双层电介质层和三个电极。内层板4001可合并进一块印刷线路板,例如图1H描述的印刷线路板1000,或合并进内层板的一个部件。
电容405含有:由金属箔构成的第一电极410,双层电介质420,第二电极430,和第三电极440。由沟渠416使第一电极410绝缘于第二电极430。第三电极440经过出砂孔小孔423电耦合到第一电极410,出砂小孔423延伸穿过双层电介质420的两层。第一电极410电耦合到第一电路导体4021。第二电极430电耦合到第二电路导体4022。将电容405碾压到具有碾压材料451的侧面。该物品也可与碾压材料450碾压在一起,以使内层板4001是一个“部件”,如上面讨论的。替代地,该物品可直接合并进一块印刷线路板,不需碾压到碾压材料450。如果碾压材料450应用在内层板4001内,电路453可由碾压材料450上的金属箔形成。借助于第一和第二电路导体4021和4022,含有电路453,以使连接到电容405的接线端。
除了在第三电极440不需要出砂通孔外,电容405一般相应于图2D描述的电容205的配置。替代地,第一和第二导电孔道4021,4022是从第一电极410的金属箔侧延伸的。
内层板4001的电容405能按类似于图2D描述的内层板2001的电容205的方式形成。在一个或两个丝网印刷步骤中,第一电介质层,由参数421表示,形成在金属箔上。然后对电介质层进行干燥。第一导电层,相应于第二电极430,形成在第一电介质层421上。然后对合成的物品进行伴同烧结。第二电介质层,由参考数字422表示,形成在第一导电层上,并进行干燥。然后,第二导电层,相应于第三电极440,形成在第二电介质层422上。然后对合成物品进行伴同烧结。伴同烧结一般导致单介双层电介质结构420。在图4中示出分隔的电介质层421,422,以描述人包含在制造电容405的方法中的步骤,伴同烧结一般移去电介质层之间的边界。
在伴同烧结后,元件面朝下地使金属箔与碾压材料451碾压在一起。然后金属箔经成像,蚀刻并从第一电极410中剥去并使第一电极410与第二电极430绝缘。如图4所示,双层电介质420含有两个出砂孔。出砂孔423允许第三电极440电连接到金属箔第一电极410,而出砂孔425允许第二电极430电连接到金属箔部分416。
然后,将该合成物品与碾压材料450碾压在一起,并将金属箔形成在碾压材料405上。金属箔可经蚀刻形成电路453。例如,电路导体4021,4022仅形成在内层板4001内,或穿过含有内层板4001的印刷线路板。借助于第一和第二电路导体4021,4022,电路453能允许电连接到电容405的接线端。内层板4001较佳地碾压到带有其他内层板的多层印刷线路板上,其他内层板含有互连电路。例如通过激光钻孔及电镀形成导电孔道,来形成第一和第二电路导体4021,4022。
电极410,430的接线端位于电极410,430的足迹内,而不是在电极边缘。同样,连接到电极410,430接线端的电路导体4021,4022从第一电极410金属箔侧向外延伸,而不是从电极边缘延伸。因此,电容405含有能减少接线端间距,并减少PWB板面积大小的优点。
图5是含有电容505的电容内层板5001的第五实施例的截面图。电容505包括:第一电极510,由金属箔形成;电介质520;及第二电极530。电容505碾压到碾压材料540,而电路543可放置在碾压材料540上,以允许借助于第一和第二电路导体5021,5022连接到电容505的接线端。
第一电极510耦合到第一电路导体5021,而第二电极530耦合到第二电路导体5022。第一电极510的接线端位于电介质520内的通孔小孔522,该小孔522与第二电极530内的通孔小孔532相符合。
图6是含有电容605的内层板6001的第六实施例的截面图。电容605包括:第一电极610,由金属箔构成,双层电介质620,第二电极630,及第三电极640。电容605碾压到碾压材料650,电路653可形成在碾压材料650上,以借助于第一和第二电路导体6021,6022允许连接到电容605的接线端。
第一电极610和第三电极640耦合到第一电路导体6021,而第二电极630耦合到第二电路导体6022。第二电极630的接线端位于电介质620的通孔小孔622,该通孔小孔622与第三电极640的通孔小孔641相符合。
上面讨论的电容605实施例具有减少接线端间距及减少与将电容电极接线端位于它们各自电极足迹内相关的表面面积的优点。因为三电极,双层电介质设计,电容605也具有高电容密度。
在上面讨论的实施例中,设计在低温度,例如150摄氏度,下干燥的聚合体厚膜合成物可以用于替代能设计成在提高的温度下烧结的厚膜合成物。通常按上面描述的相同方式在金属箔上形成该材料,但用硫化处理(curing step)步骤代替烧结步骤。图7A-7E描述内层板实施例及应用聚合体厚膜合成物的方法。
图7A-7D描述制造内层板7001第七实施例的一般方法。图7E描述完成的内层板7001,它包括电容705。内层板7001是用聚合体厚膜合成物制造的,以形成薄板层。
图7A是制造内层板7001的第一阶段的截面图。在图7A中,提供包含第一金属箔710和第二金属箔720的物品,这两种金属箔碾压到碾压材料730的相对的侧面。第一和第二金属箔710,720可由聚合体厚膜材料构成。因为聚合体厚膜材料是在相对低的温度,例如150摄氏度,下固化,电容能直接形成在碾压材料730上。对厚膜材料同时进行干燥和固化。
参考图7B,图7A的碾压物品经蚀刻,以由金属箔710形成第一电极712。在蚀刻步骤中,可由金属箔720形成电路722。
图7C和7D描述制造内层板7001的下个阶段。图7C是在这个制造阶段形成的物品的顶视平面图,而图7D是取自图4C线7D-7D的侧视截面图。参考图7D,电介质740形成在第二电极712上。电介质740包括出砂孔或小孔742,并由聚合体厚膜材料构成。一个或多个丝网印刷步骤 可用于形成电介质740。然后电介质经固化。用厚膜材料在在电介质740上形成第二电极750。例如通过将聚合体厚膜材料放置在一个或多个丝网印刷上并随后经固化,可形成第二电极750。第二电极750包括出砂孔752,和出砂孔742相符合,但直径较大(如图7C所示)。
完成的内层板7001描述为图7E中的侧视截面图。在图7E中,元件面朝下地将由图7C和7D描述的丝网印刷步骤形成的物品碾压到碾压材料760。金属箔也可碾压到碾压材料760,并且该金属箔可经蚀刻以形成电路773。由此,内层板7001具有多层部件配置。
然后,例如通过钻孔和电镀以形成电镀微孔,来形成第一导体761和第二导体762。第一导体761延伸穿过碾压材料760,并分别穿过电介质740和第二电极750中的出砂孔742,752。第一导体761电连接到第一电极712,而第二导体762电连接到第二电极750。
在内层板7001中,内层板7001是电路化的内层板或部件。替代地,内层板能用聚合体厚膜合成物形成,在该厚膜合成物中,该内层板是子设备或是内层板较大部件的一部分,例如上面讨论的金属箔烧结(fired-on-foil)实施例。在这样一个实施例中,可在内层板7001与部件的一块或多块内层板组合后可形成电路导体,该电路导体延伸穿过所有或部分部件。含有聚合体厚膜层的内层板也能与一块或多块内层板组合,以形成一块印刷线路板,例如在图11中描述的。通常,上面讨论的用金属箔烧结方法形成的内层板实施例能替代地用固化聚合体厚膜合成物形成。用聚合体厚膜合成物形成的电容例如在低容抗电容中特别有用。
在本说明中讨论的金属箔烧结实施例中,术语“浆料”可相应于用在电子材料工业中的传统术语,并一般涉及厚膜合成物。典型地,浅色底纹浆料的金属成分匹配于金属箔中的金属。例如,如果使用铜箔,那么,含铜的浆料可用作为浅色底纹。其他应用的例子可以是配对的银和镍金属箔,带有相似的金属浅色底纹浆料。厚膜浆料可用于形成浅色底纹和无源电路元件。
通常,厚膜浆料包括陶瓷,玻璃,金属或分散在聚合体内,溶解在增塑剂,分散剂和有机溶剂的混合物内的其他固体的微粒。用在烧结铜箔应用中的较佳电容浆料具有一种有机媒介质,具有在氮气氛(nitrogen atmosphere)中良好熔蚀特性。这样一种媒介质通常含有非常小量的树脂,例如高分子量乙基纤维素,这里,仅需要小量树脂以产生适合于丝网印刷的一种粘性。另外,混合进电介质粉混合物内的一种氧化成分,例如硝酸钡(barium nitrate)粉,将有助于该氧化成分在氮气氛中烧尽。然后,与一种基本上惰性的液体媒介(媒介物)混合的固体在三滚动磨粉机(three-roll mill)上分散,以形成适合于丝网印刷的浆状合成物。任何基本上隋性的液体可用作为媒介物。例如,各种有机液体,具有或不具有增稠剂和/或稳定剂和/或其他普通添加剂,可以用作为媒介物。
高介电常数(“高K”)厚膜电介质浆料一般含有至少一种高K功能相粉和至少一种玻璃粉,分散在由至少一种树脂和一种或多种溶剂组成的媒介***中。该媒介***设计成能丝网印刷,以提供一层密集的和空间良好定义的薄膜。高K功能相粉能包括具有通式ABO3的钙钛矿型铁电合成物。这样一种合成物的例子包括:BaTiO3;SrTiO3;PbTiO3;CaTiO3;PbZrO3;BaZrO3及SrZrO3。其他混合物也可能由替代元素代替进A和/或B位置,例如Pb(Mg1/3Nb2/3)O3和Pb(Zn1/3Nb2/3)O3。TiO2和SrBi2Ta2O9是其他可能的高K材料。
掺杂的及混合金属形式的上述混合物也适用。为了材料能满足工业精度,例如是“X7R”或“Z5U”标准,进行掺杂和混合主要是实现必需的最终用途特性规格,例如,必需的电容温度系数。
浆料中的玻璃例如可以是Ca-Al硼硅酸盐,Pb-Ba硼硅酸盐,Mg-Al硅酸盐,稀土钴磁钢,和其他类似的玻璃合成物。高K玻璃-陶瓷粉,例如铅锗酸盐(Pb5Ge3O11)是较佳的材料。
在低阻抗设计中也可利用低K厚膜电介质浆料,这里,需要低电容。在这情况中,例如用钛酸钕,钛氧化物和钛酸钡粉混合物替代高K功能相(functionalphase机能期)。
用于形成烧结电极层的浆料可以基于铜,镍,银,含银贵金属合成物的金属粉,或基于这些化合物的混合物。铜粉合成物是较佳的。
用作固化成分的聚合厚膜浆料,例如上面参考图7A-7E讨论的那些,通常包含溶解在有机溶剂中的一种耐久树脂,该溶剂中可含有陶瓷或金属的分散微粒。可塑剂,分散剂或其他添加剂也可使用。较佳的聚合体厚膜电容浆料可以是散布在例如环氧或聚酰亚胺溶液中的纯树脂,钛酸钡或其他高介电常数浆料。对于上面讨论的聚合体厚膜实施例,用于形成内层板7001内的第二电极750的较佳聚合体厚膜导体浆料可以是散布在与电容浆料类似树脂内的铜或银粉。
在本说明中描述的内层板实施例具有许多应用。例如,内层板实施例可用在下列内:有机印刷电路板,IC封装,在退耦应用中的这些结构应用,及例如IC模块和/或手握装置母板的装置。上面讨论的任何内层板实施例能合并进印刷线路板结构内,以及上面讨论的内层板实施例也与其他的,传统内层板相结合,以形成印刷线路板。
在上面的实施例中,导电电极层描述为通过丝网印刷制成。然而,例如通过电极金属的溅射或蒸发沉积到电介质表面的其他方法也可使用。电介质层也描述为通过丝网印刷制成,并也可以通过替代方法制成。
上面讨论的电容实施例的形状按顶视图观看时通常为矩形。然而,电容的电极,电介质,及其他电容元件能具有其他表面区形状,例如圆形或椭圆形,及多边形。
本发明前面的描述阐明和描述了本发明。另外,本披露仅显示和描述了本发明选择的较佳实施例,但应当理解为:本发明能用在各种其他组合,修改及环境中,并能在如这里表示的本发明内容范畴内,与上面的技术相称,和/或在相关技术的技能或知识内进行改变和修改。
在上文中描述的实施例进一步旨在解释实现本发明已知的最佳方式,旨在技术熟练的其他人员利用在这样或其他实施例中的本发明,并具有特别应用所需的各种修改,或使用本发明。因此,该描述不旨在将本发明限制到这里披露的格式。同样,它旨在构成含有替代实施例的,未在本详细说明中明白定义的附加权利要求书。
Claims (23)
1、一种印刷线路板,其特征在于,包括:
第一电路导体,延伸穿过所述印刷线路板的至少一部分;
第二电路导体,延伸穿过所述印刷线路板的至少一部分;及
多层堆叠内层板,其中至少一块所述内层板包括:
第一电极,由金属箔构成,并含有一个接线端,其中所述第一电路导体在所述第一电极的所述接线端耦合到所述第一电极,及其中所述第一电极接线端位于所述第一电极的足迹内;
至少一层电介质,放置在所述第一电极上;及
第二电极,与所述第一电极隔开,并含有一个接线端,其中所述第二电极、所述第一电极、及所述电介质构成一个电容,及其中所述第二电路导体耦合到所述第二电极接线端。
2、按照权利要求1所述印刷线路板,其特征在于,所述第一电路导体延伸穿过所述电介质。
3、按照权利要求2所述印刷线路板,其特征在于,
所述第二电极接线端位于所述第二电极的足迹内;及
所述第二电路导体延伸穿过所述电介质。
4、按照权利要求2所述印刷线路板,其特征在于,所述内层包括:
碾压材料,放置在所述第一和第二电极上并放置在所述电介质上,其中所述第一电路导体延伸穿过所述碾压材料。
5、按照权利要求4所述印刷线路板,其特征在于,所述第二电路导体延伸穿过所述碾压材料。
6、按照权利要求2所述印刷线路板,其特征在于,所述内层包括;
第三电极,与所述第二电极隔开,并电连接到所述第一电极,而其中所述第一电极,所述第二电极,所述电介质,及所述第三电极构成一个电容。
7、按照权利要求1所述印刷线路板,其特征在于,所述第一电极含有:接触到所述电介质的第一元件侧面,及与所述第一侧面相对的第二侧面,及其中,所述第一电路导体从所述第一电极的所述第二侧面开始延伸。
8、按照权利要求7所述印刷线路板,其特征在于,所述第二电极的所述接线端位于所述第二电极的足迹内。
9、按照权利要求7所述印刷线路板,其特征在于,所述内层包括:
碾压材料,放置在所述第一电极的所述第二侧面上,其中,所述第一电路导体延伸穿过所述碾压材料,而所述第二电路导体延伸穿过所述碾压材料。
10、按照权利要求7所述印刷线路板,其特征在于,所述内层包括:
第三电极,与所述第二电极隔开,并电连接到所述第一电极,及其中,所述第一电极,所述第二电极,所述电介质,及所述第三电极构成一个电容。
11、一种制造印刷线路板的方法,其特征在于,包括:
形成多块堆叠内层板,其中,形成至少一块所述内层板包括:
提供金属箔;
将电介质形成在所述金属箔上;
由所述金属箔形成第一电极,所述第一电极含有位于所述第一电极足迹内的一个接线端;及
将第二电极形成在所述电介质上,所述第二电极含有一个接线端,其中所述第一电极,所述第二电极,及所述电介质构成一个电容;
形成第一电路导体,其中所述第一电路导体延伸穿过至少一部分所述印刷线路板,并接触到所述第一电极接线端;及
形成第二电路导体,其中所述第二电路导体接触到所述第二电极接线端,并延伸穿过至少一部分所述印刷线路板。
12、按照权利要求11所述方法,其特征在于,形成电介质包括:
形成含有一个通孔的电介质,所述第一电路导体延伸穿过所述通孔。
13、按照权利要求12所述方法,其特征在于,
所述第二电极接线端位于所述第二电极的足迹内;及
形成第二电路导体包括形成一个导电孔道,该导电孔道延伸穿过所述电介质。
14、按照权利要求12所述方法,其特征在于,形成所述内层板包括:
将碾压材料形成在所第一和第二电极上,并形成在所述电介质上。
15、按照权利要求14所述方法,其特征在于,
形成所述第一电路导体包括形成一个导电孔道,所述导电孔道穿过所述碾压材料;及
形成所述第二电路导体包括形成一个导电孔道,所述导电孔道穿过所述碾压材料。
16、按照权利要求12所述方法,其特征在于,形成所述内层板包括:
形成第三电极,所述第三电极与所述第二电极隔开的,并电连接到所述第一电极,其中,所述第一电极、所述第二电极、所述第三电极及所述电介质构成一个电容。
17,按照权利要求12所述方法,其特征在于,形成所述内层板包括:
提供碾压材料;及
在形成所述第一电极之前,将所述金属箔碾压到所述碾压材料。
18、按照权利要求11所述方法,其特征在于,所述第一电极具有接触到所述电介质的第一元件侧面,及相对于所述第一侧面的第二侧面,其中形成所述第一电路导体包括:
形成从所述第一电极的所述第二侧面延伸的所述第一电路导体。
19、按照权利要求18所述方法,其特征在于,
所述第二电极接线端位于所述第二电极的所述足迹内;及
形成所述内层板包括将碾压材料形成在所述第一电极的所述第二侧面上。
20、按照权利要求19所述方法,其特征在于,
形成第一电路导体包括形成一个导电孔道,该导电孔道穿过所述碾压材料;及
形成第二电路导体包括形成一个导电孔道,该导电孔道穿过所述碾压材料。
21、按照权利要求18所述方法,其特征在于,形成所述内层板包括:
形成第三电极,第三电极与所述第二电极隔开,并电连接到所述第一电极,其中所述第一电极,所述第二电极,所述第三电极及所述电介质构成一个电容。
22、按照权利要求18所述方法,其特征在于,形成所述内层板包括:
提供碾压材料;及
在形成所述第一电极之前,将所述金属箔碾压到所述碾压材料。
23、按照权利要求11所述方法,其特征在于,形成多块堆叠内层板包括
提供指定数量的内层板;
将所述内层板组合在一起;
形成第三电路导体,穿过至少两块所述组合内层板;及
将所述组合内层板合并进所述印刷线路板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US44310502P | 2002-12-13 | 2002-12-13 | |
US60/443,105 | 2002-12-13 | ||
US10/663,551 | 2003-09-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1726746A true CN1726746A (zh) | 2006-01-25 |
Family
ID=35925205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200380105900 Pending CN1726746A (zh) | 2002-12-13 | 2003-12-12 | 具有低感抗嵌入式电容的印刷线路板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1726746A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101483970B (zh) * | 2008-01-10 | 2010-12-08 | 欣兴电子股份有限公司 | 线路板 |
-
2003
- 2003-12-12 CN CN 200380105900 patent/CN1726746A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101483970B (zh) * | 2008-01-10 | 2010-12-08 | 欣兴电子股份有限公司 | 线路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100481393B1 (ko) | 적층 세라믹 전자 부품과 그 도전 페이스트 | |
CN1062377C (zh) | 多层穿心式电容器阵列 | |
KR100562812B1 (ko) | 커패시터를 갖는 인쇄 배선 기판 및 그 제조 방법 | |
CN1132203C (zh) | 独石陶瓷电子元件及其制造方法 | |
KR101045505B1 (ko) | 다층 프린트 배선판 | |
CN1272814C (zh) | 层叠陶瓷电子部件的制造方法和层叠电子部件 | |
EP1408520A2 (en) | Co-fired ceramic capacitor and method for forming ceramic capacitors for use in printed wiring boards | |
CN1671268A (zh) | 柔性基板、多层柔性基板及它们的制造方法 | |
CN1856218A (zh) | 具有使用杂化材料的嵌入式电容器的印刷电路板及其制造方法 | |
KR20000076875A (ko) | 적층 세라믹 캐패시터 | |
CN1095176C (zh) | 薄膜电容及其制造方法和混合电路基板及其装配方法 | |
KR20140081283A (ko) | 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판 | |
CN1755849A (zh) | 陶瓷电子零件及其制造方法 | |
US8022311B2 (en) | Printed circuit board for improving tolerance of embedded capacitors, and method of manufacturing the same | |
US20050063135A1 (en) | High tolerance embedded capacitors | |
CN1953169A (zh) | 电源芯线器件及其制造方法 | |
EP1667206A1 (en) | Thick-film capacitors and methods of making them | |
US20040108134A1 (en) | Printed wiring boards having low inductance embedded capacitors and methods of making same | |
KR100713731B1 (ko) | 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법 | |
CN1738513A (zh) | 包括嵌入式电容器的印刷电路板及其制造方法 | |
CN1726746A (zh) | 具有低感抗嵌入式电容的印刷线路板及其制作方法 | |
CN1258871C (zh) | 层叠型复合器件及其制造方法 | |
JPH05218653A (ja) | セラミック多層回路基板 | |
US8501575B2 (en) | Method of forming multilayer capacitors in a printed circuit substrate | |
JP2003309037A (ja) | 積層型電子部品およびその製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1085346 Country of ref document: HK |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1085346 Country of ref document: HK |