CN1722078A - 存储器装置及其相关的存储器模块、存储器控制器和方法 - Google Patents

Abstract

一种包括多个存储器装置的存储器模块。控制存储器模块的方法，其包括在模式寄存器设置操作期间，通过指令/地址总线，从存储器控制器到每个集成电路存储器装置，提供模式寄存器设置指令。通过信号线路，从存储器控制器到集成电路存储器装置之一的第一个，提供禁止信号以禁止第一集成电路存储器装置的模式寄存器设置指令的执行。通过信号线路，从存储器控制器到集成电路存储器装置之一的第二个，提供使能信号以使能第二集成电路存储器装置的模式寄存器设置指令的执行。而且，在模式寄存器设置操作期间，所述禁止信号不提供给第二集成电路存储器装置，以及所述使能信号不提供给第一集成电路存储器装置。同时论述了相关的***、装置和附加的方法。

Description

存储器装置及其相关的存储器模块、存储器控制器和方法

相关申请的交叉参考

本申请作为2002年7月19日申请的申请号为10/199,857美国专利申请的部分延续申请并要求其优先权，上述美国专利申请要求2001年7月20日申请的申请号为10-2001-0043789韩国申请的优先权。本申请还要求2004年5月8日申请的申请号为10-2004-0032500韩国申请的优先权。公开的美国专利申请10/199,857、韩国申请10-2001-0043789，以及韩国申请10-2004-0032500因此在这里被全文合并作为参考。

技术领域

本发明涉及电子仪器领域，特别是涉及电子存储器装置、存储器模块、存储器控制器，及其相关的方法

背景技术

在数字存储器***中，存储器控制器10可控制包含被分别标识为M1-M9的多个存储器装置30的存储器模块20的操作。更具体地，每个存储器装置30可为集成电路动态随机存取存储器装置。

利用单独的数据信号总线线路，数据信号DATA1-DATA9可在存储器控制器10和单独的存储器装置30间传递。在读操作期间，通过单独的数据总线线路，可同时将数据信号DATA1-DATA9从存储器装置M1-M9读取到存储器控制器10中，以及在写操作期间，可同时将数据信号DATA1-DATA9从存储器控制器写到存储器装置M1-M9中。另外，在存储器控制器10和每个存储器装置M1-M9间提供用于数据选通信号DQS1-DQS9的单独线路和用于数据屏蔽(mask)信号DM1-DM9的单独线路。因此，数据信号DATA1-DATA9、数据选通信号DQS1-DQS9，以及数据屏蔽DM1-DM9在存储器控制器10和每个存储器装置M1-M9之间的传播延迟大致相同。具有在存储器控制器10和每个存储器装置M1-M8间单独的数据总线的图1的布置可被称为提供点对点的连接。

相反，从存储器控制器10到每个存储器装置M1-M9，同样的控制/地址/时钟总线12可耦合控制/地址信号CA和***时钟信号CK。因此，对于每个存储器装置M1-M9，时钟信号CK传输线的长度不同，以致时钟信号CK传播延迟对于每个存储器装置M1-M9而不同。如果存储器装置M1-M9沿控制/地址/时钟总线12被均匀地间隔开，则对于模块中每个存储器装置M1-M9时钟信号CK可能经历递增的传播延迟T(也被称为是相差或移相)。任意将传播延迟0分配给第一存储器装置M1，例如，可能产生在第二存储器装置M2的时钟信号CK传播延迟T，可能在第三存储器装置M3产生传播延迟2T会，可能在第四存储器装置M4产生传播延迟3T，可能在第五存储器装置M5产生传播延迟4T，可能在第六存储器装置M6产生传播延迟5T，可能在第七存储器装置M7产生传播延迟6T，可能在第八存储器装置M8中产生传播延迟7T，并且可能在第九存储器装置M9产生传播延迟8T会。将具有被提供给每个存储器装置M1-M9的时钟信号CK的图1的布置称为提供飞越(fly-by)时钟。

读和写通过各自的点对点数据总线提供的数据信号DATA1-DATA9可与通过相同***时钟信号线路被提供给每个存储器装置的飞越***时钟信号CK同步。但是以相对高的操作速度，通过各自的点对点数据总线，其中具有不同传播延迟的不同存储器装置M1-M9提供有***时钟信号CK，很难同步数据信号DATA1-DATA9的传输。

图2示出了包括九个被分别标识为M1-M9的存储器装置30的存储器模块20。如图所示，每个存储器装置30包括八个数据引脚PDQ1-PDQ8、数据屏蔽引脚PDM，以及数据选通引脚PDQS，被分别连接到存储器控制器上。如图所示，数据信号DQ1-8(也就是DATA1)被提供到/从存储器装置M1的数据引脚PDQ1-PDQ8上；数据信号DQ9-DQ16(也就是DATA2)被提供到/从存储器装置M2的数据引脚PDQ1-PDQ8上；数据信号DQ17-DQ24(也就是DATA3)被提供到/从存储器装置M3的数据引脚PDQ1-PDQ8上；数据信号DQ25-DQ32(也就是DATA4)被提供到/从存储器装置M4的数据引脚PDQ1-PDQ8上；数据信号DQ33-DQ40(也就是DATA5)被提供到/从存储器装置M5的数据引脚PDQ1-PDQ8上；数据信号DQ41-DQ48(也就是DATA6)被提供到/从存储器装置M6的数据引脚PDQ1-PDQ8上；数据信号DQ49-DQ56(也就是DATA7)被提供到/从存储器装置M7的数据引脚PDQ1-PDQ8上；数据信号DQ57-DQ64(也就是DATA8)被提供到/从存储器装置M8的数据引脚PDQ1-PDQ8上；以及数据信号DQ65-DQ72(也就是DATA9)被提供到/从存储器装置M9的数据引脚PDQ1-PDQ8上。通过独立的数据屏蔽线路，数据屏蔽信号DM1-DM9被提供给每个存储器装置M1-M9各自的数据屏蔽引脚PDM，以及通过独立的数据选通线路，数据选通信号DQS1-DQS9被提供给每个存储器装置M1-M9各自的数据选通引脚PDQS。

如这里用到的那样，术语引脚被定义为包括任何集成电路存储器装置的输入或输出结构，提供与其他装置、衬底和/或电路板的电连通。例如，术语引脚可包括：双列直插式组装(DIP)、单列直插式组装(SIP)、引脚栅格阵列(PGA)、四边形小轮廓组装(quad small outline package，QSOP)等等的引线；倒装芯片焊料***焊盘(solder bumps of a flip-chip)，球形栅格阵列，等等；引线接合；结合焊盘；等等。此外，每个存储器装置M1-M9包括多个时钟/指令/地址引脚PCA，其被耦合到相同的时钟/指令/地址总线12上。***时钟信号CK和指令/地址信号CA被通过时钟/指令/地址总线12，提供给存储器装置M1-M9的时钟/指令/地址引脚。通过时钟/指令/地址总线12被传递的地址信号定义存储器装置M1-M9的存储位置，数据信号DATA1-DATA9将被写入到该存储器装置或从该存储器装置读出。更特别地，地址信号可以定义存储体(bank)地址和行/列地址。存储器装置，例如，可包括存储器单元的四个存储体，并且每个存储体可用选择的行和列地址独立地操作。

通过时钟/指令/地址总线12被传递的指令信号定义存储器装置M1-M9执行的操作。指令信号可定义指令，例如行有效指令(ACTIVE)、读指令(READ)、写指令(WRITE)、刷新指令(REF)、断电指令(PWDN)、模式寄存器设置指令(MRS)，等等。指令引脚可包括时钟使能引脚、芯片选择引脚、行地址选通引脚、列地址选通引脚，以及写使能引脚。图3A示出了集成电路动态随机存取存储器装置引脚的示意图，而图3B是描述了图3A存储器装置引脚功能的图表。

图4示出了存储器装置功能块的框图。如图所示，存储器装置30包括指令解码器34、地址缓冲器35、内部时钟发生器36、数据I/O缓冲器37、行解码器32、列解码器33、存储器单元阵列31，以及读出放大器38。如图所示，时钟/指令/地址信号CA的指令信号CMD被提供给指令解码器34，时钟/指令/地址信号CA的地址信号ADD被提供给地址缓冲器35，以及时钟/指令/地址信号CA的***时钟信号CK被提供给内部时钟发生器36。内部时钟发生器36产生响应***时钟信号CK的内部时钟信号iCLK。

因此，指令解码器34解码指令信号CMD以确定要被执行特殊操作(例如读操作、写操作或模式寄存器设置操作)。在模式寄存器设置操作期间，写值到模式寄存器以定义存储器装置的操作模式。在写操作期间，来自存储器控制器的数据信号DATA被接收到数据I/O缓冲器37中，并且作为iDATA被写入到由从存储器控制器接收的地址信号ADD定义的存储器单元阵列31的位置中。在读操作期间，由从存储器控制器接收的地址信号ADD定义的存储器单元阵列的位置来的iDATA被数据I/O缓冲器37检索，并作为数据信号DATA被提供给存储器控制器。如图4所示，数据I/O缓冲器37响应内部时钟发生器36产生的iCLK信号而操作。

图5示出了包括多个存储器装置30的存储器模块20的读操作的时序图，其中响应通过时钟/指令/地址数据总线12接收的读指令READ而启动读操作。由于沿时钟/指令/地址总线12的不同传播延迟，***时钟信号CK会在每个存储器装置M1-M9中同相移动。在图5中，信号CK1是存储器装置M1接收的***时钟信号CK，信号CK5是存储器装置M5接收的***时钟信号CK，以及信号CK9是存储器装置M9接收的***时钟信号CK。存储器装置M5的内部时钟信号iCLK5就是这样相对于存储器装置M1的内部时钟信号iCLK1被延迟了4T间隔，以及存储器装置M9的内部时钟信号iCLK9相对于存储器装置M5内部时钟信号iCLK5被延迟了4T间隔。因为内部时钟信号不同步，以及因为存储器装置的数据I/O缓冲器响应各自的内部时钟信号而操作，在产生数据时滞(skew)的不同时期，数据信号DATA1-DATA9出自各自的存储器装置。如图5所示，出自存储器装置M9的数据信号DATA9就是这样相对于出自存储器装置M5的数据信号DATA5被延迟4T间隔，以及出自存储器装置M5的数据信号DATA5相对于出自存储器装置M1的数据信号DATA1被延迟4T间隔。在写操作期间，数据时滞会限制存储器模块的操作速度。

图6是说明了包括多个存储器装置30的存储器模块20的写操作时序图，其中响应通过时钟/指令/地址数据总线12接收的写指令WRITE启动写操作。由于沿时钟/指令/地址总线12的不同传播延迟，***时钟信号CK会在每个存储器装置M1-M9中同相移动。在图6中，信号CK1是存储器装置M1接收的***时钟信号CK，信号CK5是存储器装置M5接收的***时钟信号CK，以及信号CK9是存储器装置M9接收的***时钟信号CK。存储器装置M5的内部时钟信号iCLK5就是这样相对于存储器装置M1的内部时钟信号iCLK1被延迟4T间隔，以及存储器装置M9的内部时钟信号iCLK9相对于存储器装置M5的内部时钟信号iCLK5被延迟4T间隔。因为内部时钟信号不同步，以及因为存储器装置的数据I/O缓冲器响应各自的内部时钟信号而操作，同时外部数据信号DATA1-DATA9将由存储器控制器提供，但是在产生数据时滞的不同时期，内部数据信号iDATA1-iDATA9将由各自的数据输入/输出缓冲器产生。如图6所示，存储器装置M9的内部数据信号iDATA9就是这样相对于存储器装置M5的内部数据信号iDATA5被延迟4T间隔，以及存储器装置M5的内部数据信号iDATA5相对于存储器装置M1的内部数据信号iDATA1被延迟4T间隔。在写操作期间，数据时滞会限制存储器模块的操作速度。

发明内容

根据本发明的实施例，存储器***可包括具有多个指令/地址线路的指令/地址总线，第一和第二集成电路存储器装置，以及存储器控制器。第一集成电路存储器装置可包括耦合到指令/地址总线的指令/地址线路上的多个第一指令/地址引脚，被配置为存储定义第一存储器装置运行特性的信息的第一模式寄存器，以及第一指令解码器。指令解码器可被配置为接收与在第一集成电路存储器装置的第一预定引脚上接收的使能信号响应的模式寄存器设置指令，以及拒绝与在第一预定引脚上接收的禁止信号响应的模式寄存器设置指令。因此，当在模式寄存器设置操作期间，在第一预定引脚上接收使能信号时，模式寄存器设置指令的信息可被存储到第一模式寄存器中。

类似地，第二集成电路存储器装置可包括耦合到指令/地址总线的指令/地址线路上的多个第二指令/地址引脚，第二模式寄存器被配置为存储定义第二存储器装置运行特性的信息，以及第二指令解码器。第二指令解码器可被配置为接收与在第二集成电路存储器装置的第二预定引脚接收的使能信号响应的模式寄存器设置指令，以及拒绝与在第二预定引脚接收的禁止信号响应的模式寄存器设置指令。因此，在模式寄存器设置操作期间，当第二预定引脚接收使能信号时，模式寄存器设置指令的信息可被存储到第二模式寄存器中。

存储器控制器可被耦合到指令/地址总线，其中在第一模式寄存器设置操作期间，存储器控制器被配置为通过指令/地址总线，传递第一模式寄存器设置指令到第一和第二集成电路存储器装置的多个第一和第二指令/地址引脚。存储器控制器可被进一步配置为传递第一使能信号到第一集成电路存储器装置的第一预定引脚，以及在第一模式寄存器设置操作期间，被配置为传递第一禁止信号到第二集成电路存储器装置的第二预定引脚中。

根据本发明另外的实施例，提供一种控制包括通过同样指令/地址总线耦合到存储器控制器的多个存储器装置的存储器模块的方法。更特别地，在模式寄存器设置操作期间，通过指令/地址总线，从存储器控制器到每个集成电路存储器装置提供模式寄存器设置指令。在模式寄存器设置操作期间，通过存储器控制器与第一集成电路存储器装置间的信号线路，从存储器控制器到集成电路存储器装置之一中的第一个可提供禁止信号，因此禁止第一集成电路存储器装置的模式寄存器设置指令的执行。在模式寄存器设置操作期间，通过存储器控制器与第二集成电路存储器装置间的信号线路，从存储器控制器到集成电路存储器装置之一中的第二个可提供使能信号，因此使能第二集成电路存储器装置的模式寄存器设置指令的执行。而且，在模式寄存器设置操作期间，禁止信号不会被提供给第二集成电路存储器装置，以及在模式寄存器设置操作期间，使能信号不会被提供给第一集成电路存储器装置。根据本发明又一个实施例，集成电路存储器装置可包括存储器单元阵列、模式寄存器、指令解码器，以及数据输入/输出缓冲器。模式寄存器可被配置为存储定义存储器装置运行特性的信息。指令解码器可被配置为接收与集成电路存储器装置的预定引脚上接收的使能信号响应的选择模式寄存器设置指令。在选择模式寄存器设置操作期间，指令解码器进一步被配置为拒绝与集成电路存储器装置的预定引脚上接收的禁止信号响应的选择模式寄存器设置指令。因此，在选择模式寄存器设置操作期间，当使能信号被预定引脚接收时，选择模式寄存器设置指令的信息可被存储到模式寄存器中。根据模式寄存器存储的信息定义的运行特性，在写入操作期间，数据输入/输出缓冲器可被配置为控制数据写入存储器单元阵列，以及在读操作期间，数据输入/输出缓冲器可被配置为控制从存储器单元阵列读取数据。

根据本发明的又一实施例，一种操作集成电路存储器装置的方法可包括在第一选择模式寄存器设置操作期间，接收与集成电路存储器装置的预定引脚接收的带有第一逻辑值的使能信号响应的第一选择模式寄存器设置指令，以致与第一选择模式寄存器设置指令对应的信息被存储到模式寄存器中。在第二选择模式寄存器设置操作期间，与集成电路存储器装置的预定引脚接收的带有第二逻辑值的禁止信号响应，第二选择模式寄存器设置指令被会拒绝，以致与第二选择模式寄存器设置指令对应的信息不被存储到模式寄存器中。此外，第一和第二逻辑值可以是相反的逻辑值。根据模式寄存器存储的信息定义的运行特性，在写操作期间，写数据到集成电路存储器装置的存储器单元阵列可被控制，以及/或在读操作期间，从存储器单元阵列读取数据可被控制。

根据本发明更多的实施例，提供一种操作包括多个集成电路存储器装置的存储器模块的方法。多个存储器装置通过同样的指令/地址总线可被耦合到存储器控制器，以及多个存储器装置通过各自的数据输入/输出总线可被分别耦合到存储器控制器。更特别地，利用耦合在存储器控制器与第一存储器装置间的第一数据输入/输出总线，可以设置存储器装置之一的第一个的模式寄存器，从而定义了第一存储器装置的运行特性。利用耦合在存储器控制器与第二存储器装置间的第二数据输入/输出总线，可以设置存储器装置之一的第二个的模式寄存器，从而定义第二存储器装置的运行特性。此外，通过第一数据输入/输出总线，第一数据信号可被写入第一存储器装置的存储器单元阵列，以及通过第二数据输入/输出总线，第二数据信号可被写入第二存储器装置的存储器单元阵列。

根据本发明再更多实施例，集成电路存储器装置可包括存储器单元阵列、多个数据输入/输出引脚，以及模式寄存器。在数据写入操作期间，多个数据输入/输出引脚可被配置为从存储器控制器接收数据并被写入到存储器单元阵列，以及在数据读操作期间，数据输入/输出引脚可被进一步配置为从存储器单元阵列提供数据到存储器控制器。模式寄存器可被配置为存储定义存储器装置运行特性的信息，以及利用数据输入/输出总线来配置模式寄存器。

根据本发明的更多的实施例，提供一种操作存储器模块的方法，该存储器模块包括通过同样的指令/地址总线耦合到存储器控制器的多个存储器装置的。更特别地，在模式寄存器设置操作期间，通过指令/地址总线，从每个集成电路存储器装置的存储器控制器接收模式寄存器设置指令。在模式寄存器设置操作期间，通过存储器控制器与第一集成电路存储器装置间的信号线路，从集成电路存储器装置之一的第一个的存储器控制器接收禁止信号，从而禁止第一集成电路存储器装置的模式寄存器设置指令的执行。在模式寄存器设置操作期间，通过存储器控制器与第二集成电路存储器装置间的信号线路，从集成电路存储器装置之一的第二个的存储器控制器接收使能信号，从而使能第二集成电路存储器装置的模式寄存器设置指令的执行。此外，在模式寄存器设置操作期间，禁止信号将不被第二集成电路存储器装置接收，以及在模式寄存器设置操作期间，使能信号将不被第一集成电路存储器装置接收。

附图说明

图1是示出了包括存储器模块和存储器控制器的常规存储器***的框图；

图2是示出了常规存储器模块的存储器装置的框图；

图3A是示出了常规存储器装置的引脚配置的示意图；

图3B是定义了图3A的常规存储器装置的引脚标记的表；

图4是示出了常规存储器装置的框图；

图5是示出了常规存储器***的读操作的时序图；

图6是示出了常规存储器***的写操作的时序图；

图7是示出了根据本发明实施例的包括存储器模块和存储器控制器的存储器***的框图；

图8A是示出了根据本发明实施例的存储器装置的框图；

图8B是示出了根据本发明实施例的模式寄存器设置指令的表；

图9A是示出了根据本发明实施例的内部时钟信号控制单元的框图；

图9B是示出了根据本发明实施例的内部时钟信号定时调整的模式寄存器设置指令的表；

图10是示出了根据本发明实施例的读操作期间，内部时钟信号定时的时序图；

图11是示出了根据本发明实施例的写操作期间，内部时钟信号定时的时序图；

图12是示出了根据本发明实施例的耦合模式寄存器设置指令和模式寄存器设置使能/禁止信号的框图；

图13是示出了根据本发明实施例的利用模式寄存器设置使能/禁止信号的专用线路和引脚，执行模式寄存器设置操作的时序图；

图14是示出了根据本发明实施例的数据选通和内部时钟信号操作的时序图；

图15是示出了根据本发明实施例的利用模式寄存器设置使能/禁止信号的数据屏蔽线路和引脚，执行模式寄存器设置操作的时序图；

图16是示出了根据本发明实施例的利用模式寄存器设置使能/禁止信号的数据选通线路和引脚，执行模式寄存器设置操作的时序图；

图17是示出了根据本发明实施例的利用模式寄存器设置使能/禁止信号的数据信号线路和引脚，执行模式寄存器设置操作的时序图；

图18是示出了根据本发明实施例的存储器模块的拓扑的框图；

图19是示出了根据本发明实施例的存储器模块的附加拓扑的框图；

图20是示出了根据本发明实施例的存储器模块的再附加拓扑的框图；

图21是示出了根据本发明实施例的存储器模块的又附加拓扑的框图；

图22是示出了根据本发明实施例的存储器模块的更多拓扑的框图；

图23是示出了根据本发明实施例的存储器模块的再更多拓扑的框图；

图24是示出了根据本发明实施例的输出驱动器的示意图；

图25是根据本发明另一个实施例的存储器***1900的框图；

图26是根据本发明又一个实施例的存储器***2100框图；

图27是根据本发明又一个实施例的存储器***2200的框图；和

图28是根据本发明又一个实施例的存储器***2300的框图。

具体实施方式

本发明将根据示出本发明实施例的附图在下文更详细描述。但是，本发明不该看作是限于这里列出的实施例。相反地，提供的这些实施例以致上述公开全面和完整，以及对本领域技术人员来说，将全面传达本发明范围。在附图中，为了清晰而放大了层的厚度和区域。相同的附图标记在全文中指示相同的元件。如这里用到的术语“和/或”包括一个或多个有关列出项的任何以及全部组合。

在此用到的术语仅是描述特别实施例的目的并不用来限制本发明。如在此用到的，单数形式“a”、“an”和“the”也包括复数形式，除非上下文另外明确指出。可进一步理解术语“comprises”和/或“comprising”，当用在说明书中时，指定规定的特征、整数、步骤、操作、单元和/或元件的存在，由此但不排除一个或多个其他特征、整数、步骤、操作、单元、元件和/或其组合的存在或附加。

可以理解的是当涉及单元将被“连接”或“耦合”到其他单元，其能被直接连接或耦合到其他单元或可以存在中间的单元。相反地，当涉及单元将被“直接连接”或“直接耦合”到其他单元，不存在中间的单元。可以理解的是，尽管术语第一、第二等在此可用于描述各种单元，这些单元应该不受这些术语的限制。这些术语仅用于将一单元与其他单元区别开。这样，在不脱离本发明教导的情况下，第一单元能被称为第二单元。

除非另有定义，在此用到的所有术语(包括技术和科学术语)具有如本发明的领域普通技术人员通常理解的同样的含义。进一步理解所述术语，例如在通常使用字典里所定义的那些，应被解释为具有与在相关技术上下文中的含意一致的含义，并且不以应该在理想化的或过度正式的意义中进行理解，除非在此被如此清楚地定义。

在图7示出的根据本发明的实施例的数字存储器***中，存储器控制器100可控制包括多个存储器装置300M1-300M9的存储器模块200的操作。更加特别地，每个存储器装置300可以是集成电路动态随机存取存储器装置。

利用独立的数据信号总线线路，数据信号DATA1-DATA9能在存储器控制器100与独立的存储器装置300M1-300M9间传递。在读操作期间，同时通过独立的数据总线线路，数据信号DATA1-DATA9能从存储器装置300M1-300M9被读取到存储器控制器100中，以及在写操作期间，数据信号DATA1-DATA9能同时从存储器控制器100被写入存储器装置300M1-300M9。此外，用于数据选通信号DQS1-DQS9的独立线路和用于数据屏蔽信号DM1-DM9的独立线路，在存储器控制器100与每个存储器装置300M1-300M9间被提供。

此外，用于模式寄存器设置使能/禁止信号ID1-ID9的独立线路，在存储器控制器100与每个存储器装置300M1-300M2间被提供。例如，独立专用线路可在存储器控制器与在每个存储器装置上的专用模式寄存器设置使能/禁止引脚之间被提供。或者，在读/写操作期间用于传递数据选通信号DQS1-DQS9的线路、在读/写操作期间用于传递数据信号DATA1-DATA9的线路，或在读/写操作期间用于传递数据屏蔽信号DM1-DM9的线路，在模式寄存器设置操作期间，可被用于独立地传递模式寄存器设置使能/禁止信号ID1-ID9到每个存储器装置300M1-300M9中。

因此，存储器控制器100与每个存储器装置300M1-300M9间的传播延迟对于数据信号DATA1-DATA9、数据选通信号DQS1-DQS9、数据屏蔽信号DM1-DM9、以及模式寄存器设置使能/禁止信号ID1-ID9大致相等。存储器控制器100和每个存储器装置300M1-300M9间带有独立数据总线的图1的配置可被称作是提供了点对点连接。

相反地，时钟/指令/地址总线112可耦合从存储器控制器100到每个存储器装置300M1-300M9的控制/地址信号CA和***时钟信号CK。因此，时钟信号CK传送线路的长度对于每个存储器装置300M1-300M9的不同，以致时钟信号CK的传播延迟对于每个存储器装置300M1-300M9的不同。如果沿着控制/地址/时钟总线112，存储器装置300M1-300M9被均匀隔开，则时钟信号CK会经历对于存储器模块200中的每个存储器装置300M1-300M9的、递增的传播延迟(也被称为相差或移相)。任意分配给第一存储器装置300M1传播延迟0，例如，时钟信号CK传播延迟T会产生在第二存储器装置300M2中，传播延迟2T会产生在存储器装置300M3中，传播延迟3T会产生在存储器装置300M4中，传播延迟4T会产生在存储器装置300M5中，传播延迟5T会产生在存储器装置300M6中，传播延迟6T会产生在存储器装置300M7中，传播延迟7T会产生在存储器装置300M8中，以及传播延迟8T会产生在存储器装置300M9中。具有提供给每个存储器装置300M1-300M9的时钟信号CK的图7的布置可称为是提供了飞越时钟。

利用通过时钟/指令/地址总线112的相同***时钟信号线路提供到每个存储器装置300M1-300M9的飞越***时钟信号CK，可同步通过对应的点对点数据总线提供的读和写数据信号DATA1-DATA9。根据本发明的实施例，但是，每个存储器装置300M1-300M9可包括被配置为调整内部时钟信号定时的内部时钟信号发生器，以致不同存储器装置300M1-300M9的内部时钟信号可大致同步，即使带有不同传播延迟的***时钟信号被接收在不同存储器装置上。更特别地，每个内部时钟信号的定时相对于***时钟信号CK可被调整，该***时钟信号CK响应存储器装置的模式寄存器中存储的数值在各个存储器装置被接收。因此，不同存储器装置的模式寄存器可被编程为不同值以补偿被不同存储器装置接收的***时钟信号CK的传播延迟差异。

当通过时钟/指令/地址总线112的地址线路将同样的模式寄存器设置指令应用到所有的存储器装置300M1-300M9中时，在选择模式寄存器设置操作期间，例如模式寄存器设置使能/禁止信号ID1-ID9，可被用于使能或禁止存储器装置300M1-300M9中单独的一个。例如，在第一选择模式寄存器设置操作期间，使能模式寄存器设置使能/禁止信号ID1可被应用到存储器装置300M1中，并且禁止模式寄存器设置使能/禁止信号ID2-ID9可被应用到存储器装置300M2-300M9中。在第二选择模式寄存器设置操作期间，使能模式寄存器设置使能/禁止信号ID2可被应用到存储器装置300M2中，以及禁止模式寄存器设置使能/禁止信号ID1和ID3-ID9可被应用到存储器装置300M1和300M3-300M9中。在第三选择模式寄存器设置操作期间，使能模式寄存器设置使能/禁止信号ID3可被应用到存储器装置300M3中，以及禁止模式寄存器设置使能/禁止信号ID1-ID2和ID4-ID9可被应用到存储器装置300M1-300M2和300M4-300M9中。在第四选择模式寄存器设置操作期间，使能模式寄存器设置使能/禁止信号ID4可被应用到存储器装置300M4中，以及禁止模式寄存器设置使能/禁止信号ID1-ID3和ID5-ID9可被应用到存储器装置300M1-300M3和300M5-300M9中。在第五选择模式寄存器设置操作期间，使能模式寄存器设置使能/禁止信号ID5可被应用到存储器装置300M5中，以及禁止模式寄存器设置使能/禁止信号ID1-ID4和ID6-ID9可被应用到存储器装置300M1-300M4和300M6-300M9中。在第六选择模式寄存器设置操作期间，使能模式寄存器设置使能/禁止信号ID6可被应用到存储器装置300M6中，以及禁止模式寄存器设置使能/禁止信号ID1-ID5和ID7-ID9可被应用到存储器装置300M1-300M5和300M7-300M9中。在第七选择模式寄存器设置操作期间，使能模式寄存器设置使能/禁止信号ID7可被应用到存储器装置300M7中，以及禁止模式寄存器设置使能/禁止信号ID1-ID6和ID8-ID9可被应用到存储器装置300M1-300M6和300M8-300M9中。在第八选择模式寄存器设置操作期间，使能模式寄存器设置使能/禁止信号ID8可被应用到存储器装置300M8中，以及禁止模式寄存器设置使能/禁止信号ID1-ID7和ID9可被应用到存储器装置300M1-300M7和300M9中。在第九选择模式寄存器设置操作期间，使能模式寄存器设置使能/禁止信号ID9可被应用到存储器装置300M9中，以及禁止模式寄存器设置使能/禁止信号ID1-ID8可被应用到存储器装置300M1-300M8中。

因此，一系列九个选择模式寄存器设置操作可用于编程九个不同操作模式的不同存储器装置。例如，存储器装置300M1-300M9中不同的几个可被编程以提供与被各自的存储器装置接收的***时钟信号CK相关的各自内部时钟信号的不同定时的调整。这样，不同存储器装置的内部时钟信号会大致同步，尽管被各自的存储器装置接收的***时钟信号CK的传播延迟不同。或者/此外，存储器装置300M1-300M9中不同的几个可被编程以提供存储器控制器100读取的数据信号DATA1-DATA9的不同驱动器输出特性(例如驱动器强度)。再或者/此外，存储器装置300M1-300M9中的不同几个可被编程以提供被写入对应存储器装置的数据信号DATA1-DATA9的不同设置和/或支持特性。如果多个存储器装置300M1-300M9被编程提供同样的特性(例如同样的驱动器强度)，在同样的选择模式寄存器设置操作期间，使能模式寄存器设置使能/禁止信号可被应用于上述多个存储器装置。

如图8A所示，根据本发明实施例存储器装置300可包括具有定时控制单元315的内部时钟信号发生器310、指令解码器320、数据输入/输出(I/O)缓冲器330、存储器单元阵列340、地址缓冲器350、行解码器360、列解码器380以及读出放大器370。如上所述，***时钟信号CK、指令信号CMD以及地址信号ADD可通过时钟/指令/地址总线112的线路被提供给存储器装置300的时钟/指令/地址引脚。***时钟信号CK可通过总线112的专用线路提供给存储器装置300的专用引脚。指令信号CMD例如芯片选择(/CS)信号、行地址选通(/RAS)信号、列地址选通(/CAS)信号以及写使能(/WE)信号可通过总线112的专用线路提供给存储器装置300专用引脚和指令解码器320。地址信号ADD(包括列地址信号、行地址信号和/或存储体地址信号)可在读和/或写操作期间，通过总线112的地址线路提供给地址缓冲器。但是在模式寄存器设置操作期间，模式寄存器设置指令可通过总线112的地址线路被提供。如上所述，地址总线112的线路可连接到存储器模块中的多个存储器装置。

数据总线线路仅连接在存储器控制器与存储器装置300之间。更特别地，数据信号DATA、数据选通信号DQS以及数据屏蔽信号DM可在读和/或写期间，通过数据总线的线路提供给对应的输入/输出、数据选通以及数据屏蔽引脚。例如模式寄存器设置使能/禁止信号ID，在模式寄存器设置操作期间，可被提供给存储器装置300的专用模式寄存器设置使能/禁止引脚，以及在读和写操作期间，该专用引脚不起作用。或者，模式寄存器设置使能/禁止信号ID在模式寄存器设置操作期间，可被提供给数据输入/输出、数据选通或数据屏蔽引脚其中之一。

在读操作期间，数据从通过地址缓冲器350提供的地址信号ADD所标识的存储器单元阵列340的存储器单元读出。更特别地，读出放大器370读出行解码器360和列解码器380标识的地址中的数据，并将该数据提供给数据I/O缓冲器330作为内部数据信号iDATA。缓冲器330提供与内部数据信号iDATA对应的数据信号DATA，以及与内部时钟发生器310产生的内部时钟信号iCLK同步来提供数据信号DATA。

在写操作期间，数据信号DATA从存储器控制器被提供给存储器装置300的数据输入/输出引脚，以及同步于内部时钟信号iCLK被锁存在数据输入/输出缓冲器330。缓冲器330中的数据信号DATA然后作为内部数据信号iDATA被提供给存储器单元阵列340。通过存储器装置300的地址引脚，地址缓冲器350接收的地址信号ADD定义要被写入内部数据信号iDATA的存储器单元阵列340的存储器单元位置。

通过提供与模式寄存器设置操作对应的指令信号CMD，启动模式寄存器设置操作。例如，芯片选择(/CS)信号、行地址选通(/RAS)信号、列地址选通(/CAS)信号以及写使能(/WE)信号全部通过时钟/指令/地址总线112，作为低信号提供给指令解码器320，以启动模式寄存器设置操作。一旦启动模式寄存器设置操作，模式寄存器设置指令通过时钟/指令/地址总线112的地址线路，被提供给地址引脚和地址缓冲器350。因为模式寄存器设置操作已被启动，通过地址线路接收的信号看作是与存储器地址相反的模式寄存器设置指令。

提供给地址引脚的信号可定义如图8B表中示出的多种模式寄存器设置指令。存储体地址引脚BA2，例如，可用于将常规模式寄存器设置操作(逻辑值“0”)区别与根据本发明的实施例的选择模式寄存器设置操作，在根据本发明的实施例的选择模式寄存器设置操作中，取决于模式寄存器设置使能/禁止信号ID的逻辑值，选择模式寄存器设置操作是使能的或禁止的。如果常规的模式寄存器设置操作被选中(通过在存储体地址引脚BA2提供逻辑值0)，存储体地址引脚BA1可被保留用于未来使用(RFU)，通过提供在存储体地址引脚BA0上的逻辑值0可选择模式寄存器设置(MRS)循环，以及通过提供在存储体地址引脚BA0上的逻辑值1可选择扩展功能模式寄存器设置(EMRS)循环。在MRS循环中，地址引脚A9-A12可被保留用于未来使用(RFU)，地址引脚A8可接收延迟锁定环路(DLL)复位指令，地址引脚A7可接收测试模式(TM)指令，地址引脚A4-A6可接收CAS潜伏指令，地址引脚A3可接收突发(burst)型(BT)指令以及地址引脚A0-A3可接收突发长度指令。常规的MRS和EMRS循环可通过时钟/指令/地址总线112的地址线路的存储器控制器，被提供给存储器模块的多个存储器装置。此外，连接到时钟/指令/地址总线112的多个存储器装置全部实施由通过总线提供的常规MRS或EMRS指令。

当执行根据本发明实施例的选择模式寄存器设置操作时，同样的选择模式寄存器设置指令在时钟/指令/地址总线的地址线路上被提供给多个存储器装置，但是模式寄存器设置指令可在某些存储器装置上实施，而不在其他根据应用于每个存储器装置的模式寄存器设置使能/禁止信号ID的存储器装置上实施。如上所述，可通过在存储体地址引脚BA2上提供逻辑值“1”，标识根据本发明实施例的选择模式寄存器设置指令。

通过提供对应模式寄存器设置操作的指令信号CMD(例如所有为低的/CS、/RAS、/CAS以及/WE)，以及在存储体地址引脚BA2提供逻辑值“1”，能启动根据本发明实施例的模式寄存器设置操作。当通过时钟/指令/地址总线112，将指令信号和存储体地址信号提供给模块中所有存储器装置时，模块中所有存储器装置可接收上述指令和地址信号。但是模块中的每个存储器装置，可通过来自存储器控制器不同的信号线路，接收模式寄存器设置使能/禁止信号ID。此外，特殊存储器装置接收的特殊模式寄存器设置使能/禁止信号ID可确定是否在该装置中执行所述模式寄存器设置操作。

当对应模式寄存器设置操作的指令信号CMD被提供给存储器装置300的指令解码器320时，以及当包括逻辑值为1的存储体地址信号BA2的地址信号ADD被提供给地址缓冲器350时，存储器装置可识别根据本发明的实施例的选择模式寄存器设置操作。存储器装置300确定是否根据被选择性提供给存储器装置300而不是模块中其他的存储器装置的模式寄存器设置使能/禁止信号ID的值，执行所述选择模式寄存器设置操作。如果使能模式寄存器设置使能/禁止信号ID被提供给存储器装置300，根据本发明实施例，根据通过地址缓冲器350的地址线路接收的模式寄存器设置指令，执行该选择模式寄存器设置操作。更加特别地，部分模式寄存器设置指令被写入模式寄存器(例如在控制单元315中被提供的)，以实现预期的操作模式。如果禁止模式寄存器设置使能/禁止信号ID被提供给存储器装置300，根据本发明实施例，该选择模式寄存器设置操作可被忽略掉。

***时钟信号CK可被提供作为图8A中的控制单元的输入，以及内部时钟信号可被提供作为iCLK控制单元315的输出，如图9A所示。更加特别地，图8A中的控制单元315可包括多个延迟电路401a-h，以及每个延迟电路可包括各自的缓冲器电路403a-h。抽头选择电路405可选择延迟电路40la的输入或延迟电路401a-h其中之一的输出，以调整内部时钟信号iCLK的定时，以及抽头抽头选择可被确定为响应根据本发明实施例的选择模式寄存器设置操作。更加特别地，抽头选择电路405中提供的模式寄存器MR可被设置为与所述存储器装置在选择模式寄存器设置操作期间接收的模式寄存器设置指令响应，因此可实现内部时钟信号的预期定时。

例如，延迟电路401d的抽头可被任意选择并作为缺省抽头，以提供缺省定时输出。不同于缺省抽头的抽头可被选择相对于缺省抽头来提前或延迟内部时钟信号。因此，抽头选择电路405可选择特殊抽头，而定义相对于***时钟信号CK的内部时钟信号iCLK的定时。此外，抽头选择电路405可选择特殊抽头，以响应根据本发明实施例的选择模式寄存器设置操作。因此，相对于***时钟信号CK的内部时钟信号iCLK的延迟，相对于存储器模块中不同的存储器装置是不同的，以补偿在不同存储器装置中的***时钟信号CK的不同的传播延迟。

因此，可以为存储器装置300执行选择模式寄存器设置操作，以调整相对于***时钟信号CK的内部时钟信号iCLK的定时。通过提供对应该模式寄存器设置操作的指令信号CMD，并且通过模式寄存器设置指令给提供地址缓冲器350，以及通过提供使能模式寄存器设置使能/禁止信号ID给存储器装置300，为存储器装置300启动该选择模式寄存器设置操作。模式寄存器设置指令可被标识为选择模式寄存器设置指令，例如，通过将逻辑值“1”提供给时钟/指令/地址总线112的存储体地址线路BA2。

具有九个不同延迟抽头的控制单元315，九个不同定时指令MRS1-MRS9可用来定义由所示的抽头选择电路405要选择的抽头，如图9B中。此外，在选择模式寄存器设置操作期间，通过时钟/指令/地址总线112的四个预定的地址线路，提供四比特代码用来定义不同的定时指令MRS1-MRS9。例如，每个延迟电路40la-h可提供沿与时钟/指令/地址总线112的邻近存储器装置间***时钟信号CK的传播延迟差大致相等的提前/延迟T。参考图9A和9B，定时指令MRS1可通过选择延迟电路401h的输出的抽头，提供内部时钟信号iCLK的相对延迟+4T；定时指令MRS2可通过选择延迟电路401g的输出的抽头，提供内部时钟信号iCLK的相对延迟+3T；定时指令MRS3可通过选择延迟电路401f的输出的抽头，提供内部时钟信号iCLK的相对延迟+2T；定时指令MRS4可通过选择延迟电路401e的输出的抽头，提供内部时钟信号iCLK的相对延迟+1T；定时指令MRS5可通过选择延迟电路401d的输出的抽头，提供内部时钟信号iCLK的参考或缺省(0提前或延迟)；定时指令MRS6可通过选择延迟电路401c的输出的抽头，提供内部时钟信号iCLK的相对提前-1T；定时指令MRS7可通过选择延迟电路401b的输出的抽头，提供内部时钟信号iCLK的相对提前-2T；定时指令MRS8可通过选择延迟电路401a的输出的抽头，提供内部时钟信号iCLK的相对提前-3T；以及定时指令MRS9可通过选择延迟电路401a的输入的抽头，提供一内部时钟信号iCLK的相对提前-4T。

参考图7的存储器模块200和存储器控制器100，相同存储器装置300M1-300M9可被提供到模块200上，模块200具有支持根据本发明实施例的选择模式寄存器设置操作的每个存储器装置，因此可支持其内部时钟的定时的调整。存储器控制器100可进行九个选择模式寄存器设置操作，以定义每个存储器装置的内部时钟发生器的操作。例如，存储器控制器100可提供选择模式寄存器设置指令，以根据每个存储器装置300M1-300M9的位置，以及假定在每个存储器装置位置的***时钟信号CK的传播延迟，来调整内部时钟信号的定时。或者，存储器控制器100可提供选择模式寄存器设置指令，以根据模块200中单独存储器装置的所测量的性能来调整内部时钟定时。

根据本发明的特殊实施例，图9B中的选择模式寄存器设置指令MRS1-MRS9可被有选择地应用于各自的存储器装置300M1-300M9。在第一选择模式寄存器设置操作中，沿时钟/指令/地址总线112，模式寄存器设置指令MRS1可被应用于所有的存储器装置300M1-300M9，使能模式寄存器设置使能/禁止信号ID1可被应用于存储器装置300M1，以及禁止模式寄存器设置使能/禁止信号ID2-ID9可被应用于存储器装置300M2-300M9。在第二选择模式寄存器设置操作中，沿时钟/指令/地址总线112，模式寄存器设置指令MRS2可被应用于所有的存储器装置300M1-300M9，使能模式寄存器设置使能/禁止信号ID2可被应用于存储器装置300M2，以及禁止模式寄存器设置使能/禁止信号ID1和ID3-ID9可被应用于存储器装置300M1和300M3-300M9。在第三选择模式寄存器设置操作中，沿时钟/指令/地址，总线112，模式寄存器设置指令MRS3可被应用于所有的存储器装置300M1-300M9，使能模式寄存器设置使能/禁止信号ID3可被应用于存储器装置300M3，以及禁止模式寄存器设置使能/禁止信号ID1-ID2和ID4-ID9可被应用于存储器装置300M1-300M2和300M4-300M9。在第四选择模式寄存器设置操作中，沿时钟/指令/地址总线112，模式寄存器设置指令MRS4可被应用于所有的存储器装置300M1-300M9，使能模式寄存器设置使能/禁止信号ID4可被应用于存储器装置300M4，以及禁止模式寄存器设置使能/禁止信号ID1-ID3和ID5-ID9可被应用于存储器装置300M1-300M3和300M5-300M9。

在第五选择模式寄存器设置操作中，沿时钟/指令/地址总线112，模式寄存器设置指令MRS5可被应用于所有的存储器装置300M1-300M9，使能模式寄存器设置使能/禁止信号ID5可被应用于存储器装置300M5，以及禁止模式寄存器设置使能/禁止信号ID1-ID4和ID6-ID9可被应用于存储器装置300M1-300M4和300M6-300M9。在第六选择模式寄存器设置操作中，沿时钟/指令/地址总线112，模式寄存器设置指令MRS6可被应用于所有的存储器装置300M1-300M9，使能模式寄存器设置使能/禁止信号ID6可被应用于存储器装置300M6，以及禁止模式寄存器设置使能/禁止信号ID1-ID5和ID7-ID9可被应用于存储器装置300M1-300M5和300M7-300M9。在第七选择模式寄存器设置操作中，沿时钟/指令/地址总线112，模式寄存器设置指令MRS7可被应用于所有的存储器装置300M1-300M9，使能模式寄存器设置使能/禁止信号ID7可被应用于存储器装置300M7，以及禁止模式寄存器设置使能/禁止信号ID1-ID6和ID8-ID9可被应用于存储器装置300M1-300M6和300M8-300M9。在第八选择模式寄存器设置操作中，沿时钟/指令/地址总线112，模式寄存器设置指令MRS8可被应用于所有的存储器装置300M1-300M9，使能模式寄存器设置使能/禁止信号ID8可被应用于存储器装置300M8，以及禁止模式寄存器设置使能/禁止信号ID1-ID7和ID9可被应用于存储器装置300M1-300M7和300M9。在第九选择模式寄存器设置操作中，沿时钟/指令/地址总线112，模式寄存器设置指令MRS9可被应用于所有的存储器装置300M1-300M9，使能模式寄存器设置使能/禁止信号ID9可被应用于存储器装置300M9，以及禁止模式寄存器设置使能/禁止信号ID1-ID8可被应用于存储器装置300M1-300M8。

如图10和11所示的时序图，上述的选择模式寄存器设置操作可提供大致同步的内部时钟信号iCLK给图7所示的存储器模块200中不同的存储器装置300M1-300M9。如图10所示在读操作期间，由于沿时钟/指令/地址总线112的不同的传播延迟，在不同时刻，存储器模块中不同的存储器装置接收***时钟信号CK的传送。更加特别地，如信号CK1和CK5所示，在其被存储器装置300M5接收之前***时钟信号的上升沿可被存储器装置300M1接收，以及如信号CK5和CK9所示，在其被存储器装置300M9接收之前***时钟信号的上升沿可被存储器装置300M5接收。由于利用选择模式寄存器设置操作存储器装置的内部时钟信号的定时已被选择性调整，因此内部时钟信号iCLK1、iCLK5和iCLK9可大致同步。更加特别地，内部时钟信号iCLK1的延迟可相对于第一存储器装置300MI接收的时钟信号CK1而增长，内部时钟信号iCLK5的缺省延迟能够相对于第五存储器装置300M5接收的时钟信号CK5而被保持，以及内部时钟信号iCLK9的延迟可相对于存储器装置300M9接收的时钟信号CK9而减少。

因此，锁存每个存储器装置300M1-300M9的内部信号iDATA到各自输入/输出缓冲器中的定时可相对于大致同步的内部时钟信号iCLK1-9而被确定。这样通过各自数据总线，提供数据信号DATA1-DATA9到存储器控制器100的定时也是大致同步的。因此，在数据读操作期间，数据信号DATA1-DATA9可在大致相同的时刻提供给各自的数据总线，从而数据时滞会减少。

图11所示的写操作期间，由于沿时钟/指令/地址总线112的不同传播延迟，在不同时刻，存储器模块中的不同的存储器装置接收***时钟信号CK的传送。如上所述，内部时钟信号iCLK1-iCLK9是大致同步的。因此，从每个存储器装置300M1-300M9的存储器控制器到各自的输入/输出缓冲器的锁存数据信号DATA的定时可相对于大致同步的内部时钟信号iCLK1-9而被确定。这样通过各自的数据总线，提供从输入/输出缓冲器到存储器单元阵列340的内部数据iDATA1-iDATA9的定时也是大致同步的。因此，在数据写操作期间，数据信号DATA1-DATA9可在大致相同的时刻被接收到模块中的存储器装置的各自的输入/输出缓冲器中，以及这样数据时滞会减少。

在包括多个存储器装置300M1-300Mn的存储器模块200中，通过耦合到所有存储器装置300M1-300Mn的时钟/指令/地址总线112，提供模式寄存器设置指令。但是模式寄存器设置使能/禁止信号ID1-IDn，可在存储器控制器100与各自的存储器装置300M1-300Mn间被独立提供。如上所述，根据本发明的实施例，一些模式寄存器设置指令可识别选择模式寄存器设置指令，使能模式寄存器设置使能/禁止信号可识别应用选择模式寄存器设置指令的各自的存储器装置，以及禁止模式寄存器设置使能/禁止信号可识别不应用选择模式寄存器设置指令的各自的存储器装置。如果仅仅模式寄存器设置使能/禁止信号ID1是使能的，以及模式寄存器设置使能/禁止信号ID2-IDn是禁止的，选择模式寄存器设置指令仅应用于存储器装置300M1。或者，在选择模式寄存器设置操作期间，使能模式寄存器设置使能/禁止信号可被应用于多个存储器装置，以致选择模式寄存器设置操作可同时应用于多个使能的存储器装置。这样根据本发明的实施例的选择模式寄存器设置操作可应用于模块中的一个存储器装置、模块中多个存储器装置或模块中所有存储器装置。

如上所述，根据本发明实施例的模式寄存器MR可认为是内部时钟发生器310的一部分，更加特别是抽头选择电路405的一部分。或者，根据本发明实施例的模式寄存器可认为是指令解码器320、地址缓冲器350、数据I/O缓冲器330的一部分，和/或存储器装置300的其他部分。如上进一步所述，模式寄存器MR可存储与定义存储器装置运行特性(例如内部时钟信号提前/延迟)的选择模式寄存器设置指令对应的信息。此外，可利用单选择模式寄存器设置指令设置存储器装置的多个运行特性(例如内部时钟信号提前/延迟、输出驱动器强度、数据输入设置时间和/或数据输入保持时间)。因此，根据本发明实施例的单模式寄存器可存储与定义存储器装置多个运行特性的选择模式寄存器设置指令对应的信息。或者，利用单选择模式寄存器设置指令，可提供不同的运行特性设置给多个模式寄存器。

图13的时序图示出了图12中的存储器装置300M1-300Mn的选择模式寄存器设置操作。在图13的例子中，模式寄存器设置使能/禁止信号ID1-IDn通过专用模式寄存器设置使能/禁止线路，提供给各自的存储器装置300M1-300Mn中的专用模式寄存器设置使能/禁止引脚。换句话说，专用模式寄存器设置使能/禁止线路和引脚在数据读和/或写操作期间不起作用。

如图13所示，可通过时钟/指令/地址总线112应用第一模式寄存器设置指令MRS1，使能模式寄存器设置使能/禁止信号ID1(逻辑值0)可应用于第一存储器装置300M1，以及在第一模式存储器设置操作C1期间，禁止模式寄存器设置使能/禁止信号ID2-IDn(逻辑值1)可应用于存储器装置300M2-300Mn。因此，第一模式寄存器设置操作C1可为存储器装置300M1的内部时钟信号iCLK1提供延迟调整。

在第二模式寄存器设置操作C2期间，可通过时钟/指令/地址总线112应用第二模式寄存器设置指令MRS2，使能模式寄存器设置使能/禁止信号ID2(逻辑值0)可应用于第二存储器装置300M2，以及禁止模式寄存器设置使能/禁止信号ID1和ID3-IDn(逻辑值1)可应用于存储器装置300M1和300M3-300Mn。因此，第二模式寄存器设置操作C2可为存储器装置300M2的内部时钟信号iCLK2提供延迟调整。

在第n模式寄存器设置操作Cn期间，可通过时钟/指令/地址总线112应用第n模式寄存器设置指令MRSn，使能模式寄存器设置使能/禁止信号IDn(逻辑值0)可应用于第n存储器装置300Mn，以及禁止模式寄存器设置使能/禁止信号ID1-ID(n-1)(逻辑值1)可应用于存储器装置300M1-300M(n-1)。因此，第n模式寄存器设置操作Cn可为存储器装置300Mn的内部时钟信号iCLKn提供延迟调整。

独立的模式寄存器设置操作可为存储器模块中的不同存储器装置提供不同的内部时钟定时调整。此外/或者，独立的模式寄存器设置操作可为不同存储器装置提供不同的驱动器强度，为不同存储器装置提供不同的设置和/或保持时间，以及/或提供随着相同存储器模块的存储器装置改变的其他特性。

图14是示出了写操作期间，包括存储器装置300M1-300M9的存储器模块200的写操作的时序图。如图所示，如信号CK1和CK5所示，在第五存储器装置300M5之前第一存储器装置300M1可接收***时钟信号的传送，以及如信号CK5和CK9所示，在第九存储器装置300M9之前第五存储器装置300M5可接收***时钟信号的转换。如上所述，选择模式寄存器设置操作可提供内部时钟信号iCLK1-iCLK9的调整，以致内部时钟信号可大致同步。

在写操作期间，每个存储器装置的数据选通信号DQS可从高阻抗(Hi-Z)状态转换到逻辑低状态，以及在数据信号DATA设置在各自的数据总线之前，数据选通信号保持在DQS前同步时期的低状态。数据选通信号随后的转换可以信号指示在各自的数据总线的每个存储器装置提供了新数据D1-D4。因此，在从高阻抗状态到低阻抗状态转换与每个存储器装置接收的***时钟信号上升沿间的时滞可限制高频率存储器操作。通过不同存储器装置中大致同步的内部时钟信号，数据选通信号相对于不同存储器装置的内部时钟信号是大致同步的，以致操作频率可提高。

图15的时序图示出了图12中每个存储器装置300M1-300Mn的选择模式寄存器设置操作。在图15的例子中，在选择模式寄存器设置操作期间，模式寄存器设置使能/禁止信号ID1-IDn通过数据屏蔽线路，提供给各自的存储器装置300M1-300M9的数据屏蔽引脚。在读和/或写操作期间，数据屏蔽线路和引脚用于给各自的存储器装置提供数据屏蔽信号。由于模式寄存器设置使能/禁止信号ID1-ID9通过数据屏蔽线路和引脚被提供，因此在图15中的模式寄存器设置使能/禁止信号被标记为DM1-DMn。

如图15所示，在第一选择模式寄存器设置操作C1期间，通过时钟/指令/地址总线112应用第一选择模式寄存器设置指令MRS1，使能模式寄存器设置使能/禁止信号ID1可作为DM1应用于第一存储器装置300M1，以及禁止模式寄存器设置使能/禁止信号ID2-IDn可作为DM2-DMn应用于存储器装置300M2-300Mn。因此，第一模式寄存器设置操作C1可为存储器装置300M1中的内部时钟信号iCLK1提供延迟调整。

在第二选择模式寄存器设置操作C2期间，通过时钟/指令/地址总线112应用第二选择模式寄存器设置指令MRS2，使能模式寄存器设置使能/禁止信号ID2可作为DM2应用于第二存储器装置300M2，以及禁止模式寄存器设置使能/禁止信号ID1和ID3-IDn可作为DM1和DM3-DMn应用于存储器装置300M1和300M3-300Mn。因此，第二选择模式寄存器设置操作C2可为存储器装置300M2中的内部时钟信号iCLK2提供延迟调整。

在第n选择模式寄存器设置操作Cn期间，通过时钟/指令/地址总线112应用第n选择模式寄存器设置指令MRSn，使能模式寄存器设置使能/禁止信号IDn可作为DMn应用于第n存储器装置300Mn，以及禁止模式寄存器设置使能/禁止信号ID1-ID(n-1)可作为DM1-DM(n-1)应用于存储器装置300M1-300M(n-1)。因此，第n选择模式寄存器设置操作Cn可为存储器装置300Mn中的内部时钟信号iCLKn提供延迟调整。

根据图15所示的实施例，附加专用模式寄存器设置使能/禁止线路和引脚不需要，是因为现成的数据屏蔽线路和引脚被使用。因此可以提供根据本发明实施例的选择模式寄存器设置操作，而不需要增加支持所述选择模式寄存器设置操作的存储器装置的引脚数。

图16的时序图示出了图12中每个存储器装置300M1-300Mn的选择模式寄存器设置操作。在图16的例子中，在选择模式寄存器设置操作期间，通过数据选通线路将模式寄存器设置使能/禁止信号ID1-IDn提供给各自的存储器装置300M1-300M9中的数据选通引脚。在读和/或写操作期间，数据选通线路和引脚被用于提供数据选通信号给各自的存储器装置。由于通过数据选通线路和引脚提供模式寄存器设置使能/禁止信号ID1-ID9，在图15中的模式寄存器设置使能/禁止信号被标记为DQS1-DQSn。

如图16所示，在第一模式寄存器设置操作C1期间，通过时钟/指令/地址总线112应用第一模式寄存器设置指令MRS1，使能模式寄存器设置使能/禁止信号ID1可作为DQS1应用于第一存储器装置300M1，以及禁止模式寄存器设置使能/禁止信号ID2-IDn可作为DQS2-DQSn应用于存储器装置300M2-300Mn。因此，第一模式寄存器设置操作C1可为存储器装置300M1中的内部时钟信号iCLK1提供延迟调整。

在第二模式寄存器设置操作C2期间，通过时钟/指令/地址总线112应用第二模式寄存器设置指令MRS2，使能模式寄存器设置使能/禁止信号ID2可作为DQS2应用于第二存储器装置300M2，以及禁止模式寄存器设置使能/禁止信号ID1和ID3-IDn可作为DQS1和DQS3-DQSn应用于存储器装置300M1和300M3-300Mn。因此，第二模式寄存器设置操作C2可为存储器装置300M2中的内部时钟信号iCLK2提供延迟调整。

在第n模式寄存器设置操作Cn期间，通过时钟/指令/地址总线112应用第n模式寄存器设置指令MRSn，使能模式寄存器设置使能/禁止信号IDn可作为DQSn应用于第n存储器装置300Mn，以及禁止模式寄存器设置使能/禁止信号ID1-ID(n-1)可作为DQS1-DQS(n-1)应用于存储器装置300M1-300M(n-1)。因此，第n模式寄存器设置操作Cn可为存储器装置300Mn中的内部时钟信号iCLKn提供延迟调整。

根据图16所示的实施例，附加专用模式寄存器设置使能/禁止线路和引脚不需要，是因为现成的数据选通线路和引脚被使用。根据本发明实施例的选择模式寄存器设置操作因此不需要增加支持所述选择模式寄存器设置操作的存储器装置的引脚数。

图17的时序图示出了图12中的每个存储器装置300M1-300Mn的选择模式寄存器设置操作。在图17的例子中，在选择模式寄存器设置操作期间，模式寄存器设置使能/禁止信号ID1-IDn通过数据信号线路，提供给各自的存储器装置300M1-300M9中的数据信号引脚。在读和/或写操作期间，数据信号线路和引脚用于传送从各自存储器装置读出和写入各自存储器装置的数据。由于通过数据信号线路和引脚提供模式寄存器设置使能/禁止信号ID1-ID9，图15中的模式寄存器设置使能/禁止信号被标记为DQ1-DQn。多个数据信号引脚被提供在每个存储器装置上，但是在选择模式寄存器设置操作期间，每个存储器装置中的数据信号引脚中单一的一个被用于接收模式寄存器设置使能/禁止信号。

如图17所示，在第一模式寄存器设置操作C1期间，通过时钟/指令/地址总线112应用第一模式寄存器设置指令MRS1，使能模式寄存器设置使能/禁止信号ID1可作为DQ1应用于第一存储器装置300M1，以及禁止模式寄存器设置使能/禁止信号ID2-IDn可作为DQ2-DQn应用于存储器装置300M2-300Mn。因此，第一模式寄存器设置操作C1可为存储器装置300M1中的内部时钟信号iCLK1提供延迟调整。

在第二模式寄存器设置操作C2期间，通过时钟/指令/地址总线112应用第二模式寄存器设置指令MRS2，使能模式寄存器设置使能/禁止信号ID2可作为DQ2应用于第二存储器装置300M2，以及禁止模式寄存器设置使能/禁止信号ID1和ID3-IDn可作为DQ1和DQ3-DQn应用于存储器装置300M1和300M3-300Mn。因此，第二模式寄存器设置操作C2可为存储器装置300M2中的内部时钟信号iCLK2提供延迟调整。

在第n模式寄存器设置操作Cn期间，通过时钟/指令/地址总线112应用第n模式寄存器设置指令MRSn，使能模式寄存器设置使能/禁止信号IDn可作为DQn应用于第n存储器装置300Mn，以及禁止模式寄存器设置使能/禁止信号ID1-ID(n-1)可作为DQ1-DQ(n-1)应用于存储器装置300M1-300M(n-1)。因此，第n模式寄存器设置操作Cn可为存储器装置300Mn中的内部时钟信号iCLKn提供延迟调整。

根据图17所示的实施例，附加专用模式寄存器设置使能/禁止线路和引脚不需要，是因为现成的数据选通线路和引脚被使用。根据本发明实施例的选择模式寄存器设置操作因此不需要增加支持所述选择模式寄存器设置操作的存储器装置的引脚数。

如上所述，根据本发明实施例的选择模式寄存器设置操作可用于选择性调整共享同一时钟/指令/地址总线的不同存储器装置的内部时钟信号的定时。此外/或者，根据本发明实施例的选择模式寄存器设置操作可用于选择性设置、调整和/或改变除内部时钟信号定时以外的、共享同一时钟/指令/地址总线的存储器装置的运行特性。

此外，根据本发明实施例提供不同于图7所示的存储器模块的布局。如图18所示，在存储器装置300M1-300M9的行的第一末端，时钟/指令/地址总线112A可进入存储器模块200A，以及在存储器装置的行的第二末端，终端400A可被提供给总线112的线路。更加特别地，终端可包括耦合在各自线路末端与参考电压(例如电源电压Vcc)间的电阻。通过提供终端400A，沿时钟/指令/地址总线112提供的多个时钟、指令和/或地址信号的质量将改进。

如图19所示，在存储器装置300M1-300M9行的存储装置间，时钟/指令/地址总线112B可进入存储器模块200B，以及总线112可在相反方向扩展。此外，在存储器装置300M1-300M9行的相反末端，终端400B可被提供给总线112。这样利用一对电阻，总线112的每个线路可被终止，在存储器装置行的第一末端有终止线路的第一电阻，以及在存储器装置行的第二末端有终止线路的该对的第二电阻。通过大致在存储器装置的行中部供给该总线，在行中的不同存储器装置接收的***时钟信号的时滞会减少。在图7的例子中，在存储器装置300M1接收传送后的8T时间段，存储器装置300M9可接收***时钟信号的传送。假定图19中沿总线112B的每个存储器装置的附加传播延迟为T，在存储器装置300M5接收传送后的4T时间段，存储器装置300M1可接收***时钟信号的传送。因此，模块200B的不同存储器装置接收的***时钟信号的最大时滞可以大致为2的系数而减少。

如图20所示，独立的时钟/指令/地址总线112C和114C被提供给存储器模块200C行中的存储器装置的不同组。例如，沿总线112C可提供存储器装置300M1-300M5，以及沿总线114C可提供存储器装置300M6-300M9。此外，在每个总线112C和114C末端可提供终端400C。虽然示出了在在存储器装置的行末端具有终端400C的存储器装置的行中部进入的总线112C和114C，但是总线112C和114C还可进入在存储器装置行中部提供的终端的存储器装置行相对两端。这样不同存储器装置接收的***时钟信号的传送的最大时滞能够减少，如在上面参照图19所述。

通过提供独立的总线112C和114C，可为模块200C中不同的存储器装置同时执行根据本发明实施例的选择模式寄存器设置操作。如果为每个存储器装置300M1-300M9执行独立的选择模式寄存器设置操作，例如，存储器装置300M1-300M5的五个连续模式寄存器设置操作可与存储器装置300M6-300M9的四个连续模式寄存器设置操作并行执行。这样，与利用单时钟/指令/她址总线执行九个连续模式寄存器设置操作相比，利用两个独立的时钟/指令/地址总线从九个存储器装置执行独立的选择模式寄存器设置操作所需的时间减少。

如图21所示，在总线504A和504B上，来自存储器控制器的时钟/指令/地址总线112D可供给独立提供缓冲时钟/指令/地址信号的寄存器500A。提供锁相环(PLL)电路502来改进从存储器控制器接收的***时钟信号，以及在总线504A-B的末端可提供终端400D。通过提供都从寄存器500A供给的独立总线504A-B，不同存储器装置接收的***时钟信号的传送的最大时滞能够减少。如所示，可同时提供寄存器500A和锁相环电路502。或者，可提供寄存器500A而不提供锁相环电路502，或提供锁相环电路502而提供寄存器500A。

如图22所示，存储器模块200F中的所有存储器装置的时钟/指令/地址信号和数据信号，可从存储器控制器提供给寄存器500B，以及时钟/指令/地址信号可被单独缓存并被提供在总线604A-B上，如上面参照图21所述。此外，通过到每个存储器装置300M1-300M9的独立总线，寄存器500B可提供独立的数据信号DATA、独立的数据屏蔽信号DM以及独立的数据选通信号DQS。此外，终端400E可被提供给每个总线604A-B。虽然图22未示出，锁相环(PLL)电路可被提供给***时钟信号，如上面参照图21所述。

如图23所示，用时钟/指令/地址总线112在存储器装置300M1-300M9行中的存储器装置间进入存储器模块2000F，提供时钟/指令/地址总线112的飞越拓扑。这样的拓扑可为耦合存储器控制器提供有利的布局。

如上所述，根据本发明实施例的选择模式寄存器设置操作可用于选择调整共享同一时钟/指令/地址总线的不同存储器装置中的内部时钟信号定时。此外/或者，根据本发明实施例的选择模式寄存器设置操作可用于选择性地设置、调整和/或改变除内部时钟信号定时以外的、共享同一时钟/指令/地址总线的存储器装置的运行特性。例如，根据本发明实施例的选择模式寄存器设置操作可用于设置共享同一时钟/指令/地址总线的不同存储器装置的不同驱动器强度。

例如，存储器模块200中的每一个存储器装置300M1-300M9可包括各自的数据I/O缓冲器330，如上面参照图7和8所述。此外，每个存储器装置300的数据信号DATA可包括多个数据位DQ，以及每个存储器装置300的内部数据信号iDATA可包括各自的多个内部数据位iDQ。因此，数据I/O缓冲器330可包括多个输出驱动器150，该驱动器150被提供来将每个内部数据位iDQ转变为存储器装置上的各自I/O引脚152上提供的各自数据位DQ，例如，如图24所示。

更加特别地，输出驱动器150可具有包括晶体管130和140的基本驱动器电路，以及包括晶体管132、134、142和144的辅助驱动器电路。在读操作期间，带有逻辑值“1”的内部数据位iDQ可导通晶体管140和截止晶体管130，以致I/O引脚152通过晶体管140耦合到地电压VSS，以及数据位DQ具有逻辑值“0”。在读操作期间，带有逻辑值“0”的内部数据位iDQ截止晶体管140和导通晶体管130，以致I/O引脚152通过晶体管130耦合到电源电压VDD，以及数据位DQ具有逻辑值“1”。基本驱动器电路包括晶体管130和140，这样可执行输出驱动器150的逻辑功能。辅助驱动器电路包括晶体管132、134、142和144，可通过提供逻辑值“0”的信号CON以及通过提供逻辑值“1”的逆信号/CON而被禁止，以致晶体管132和142被截止。

输出驱动器150的强度可通过提供逻辑值“1”的信号CON和提供逻辑值“0”的逆信号/CON而增加，以致晶体管132和142被导通以及辅助驱动器电路被使能。随着辅助驱动器电路被使能在读操作期间，带有逻辑值“1”的内部数据位iDQ可导通晶体管140和144，以及截止晶体管130和134，以致I/O引脚152通过晶体管140和144耦合到地电压VSS，以及数据位DQ具有逻辑值“0”。随着辅助驱动器电路被使能在读操作期间，带有逻辑值“0”的内部数据位iDQ可截止晶体管140和144，以及导通晶体管130和134，以致I/O引脚152通过晶体管130和134耦合到电源电压VDD，以及数据位DQ具有逻辑值“1”。随着辅助驱动器电路被使能，基本和辅助驱动器电路并行执行输出驱动器150的逻辑功能，因此增加了输出驱动器150的驱动器强度。

这样为每个存储器装置300M1-300M9可执行选择模式寄存器设置操作，以设置共享同一时钟/指令/地址总线112的不同存储装置的不同输出驱动器特性。如上所述，在模式寄存器设置操作期间，可通过时钟/指令/地址总线112的地址线路，提供选择模式寄存器设置指令，使能模式寄存器设置使能/禁止信号可提供给被应用模式寄存器设置指令的存储器装置。此外，模式寄存器设置指令中的单个位的逻辑值可定义存储器装置的所有的输出驱动器是否应该提供增加的或减少的驱动器强度。或者，第一选择模式寄存器设置指令操作可执行用于需要第一输出驱动器强度的第一多个存储器装置，以及第二选择模式寄存器设置指令操作可执行用于需要第二输出驱动器强度的第二多个存储器装置。

再或者，选择模式寄存器操作可供给同一存储器装置中的输出驱动器的不同驱动器强度。例如，存储器装置的数据信号DATA可包括八个数据位DQ，每个存储器装置可包括八个各自的输出驱动器。因此，存储器装置的选择模式寄存器设置指令的八位可定义八个各自输出驱动器的驱动器强度。

虽然本发明已参考其典型实施例被特别地示出和描述了，本领域普通技术人员可以理解在不脱离本发明的权利要求定义的精神和范围的情况下，可以进行形式和内容上的多种变化。

图25是根据本发明另一个实施例的存储器***1900的框图。参考图25，存储器***1900包括存储器控制器1910和包括多个存储器装置1930M1到1930M9的存储器模块1920。存储器控制器1910利用时钟信号CK和指令地址信号CA控制存储器装置1930M1到1930M9，以及产生选择控制存储器装置1930M1到1930M9的模式寄存器设置使能/禁止信号ID1到ID9。

在第一模式中，存储器装置1930M1到1930M9被分别设置为不同的操作模式，以响应模式寄存器设置使能/禁止信号ID1到ID9以及指令地址信号CA。在第二模式中，存储器装置1930M1到1930M9操作在设置操作模式中，以响应预定指令地址信号CA。

在此，在存储器装置1930M1到1930M9正常操作前，第一模式是设置存储器装置1930M1到1930M9到对应操作模式的模式，以及第二模式是正常操作存储器装置1930M1到1930M9的模式。

也就是说，在第一模式中，存储器装置1930M1到1930M9被分别设置为对应的操作模式，以响应指令地址信号CA。当时，每个存储器装置的操作模式是否应该被设置，取决于对应模式寄存器设置使能/禁止信号ID1到ID9的激活。

换句话说，如果对应模式寄存器设置使能/禁止信号ID1到ID9被激活，每个存储器装置1930M1到1930M9被设置为对应操作模式，以响应指令地址信号CA。如果对应模式寄存器设置使能/禁止信号ID1到ID9停用，存储器装置1930M1到1930M9不响应指令地址信号CA。因此，利用模式寄存器设置使能/禁止信号ID1到ID9，互相区别设置存储器装置1930M1到1930M9的操作模式是可能的。

例如，当应用指令地址信号CA时，如果与存储器装置1930M1到1930M5对应的模式寄存器设置使能/禁止信号ID1到ID5被激活，以及与存储器装置1930M6到1930M9对应的模式寄存器设置使能/禁止信号ID6到ID9停用，则仅有存储器装置1930M1到1930M5被设置为操作模式，以响应指令地址信号CA，以及存储器装置1930M6到1930M9不响应指令地址信号CA。

此后，如果模式寄存器设置使能/禁止信号ID1到ID5停用，模式寄存器设置使能/禁止信号ID6到ID9被激活，以及应用用于设置不同操作模式的指令地址信号CA，存储器装置1930M6到1930M9的操作模式可被设置为不同于存储器装置1930M1到1930M5的操作模式。

在第一模式中，存储器装置1930M1到1930M9被设置为不同的操作模式后，在第二模式中，应用预定指令地址信号CA，在不同操作模式中操作存储器装置1930M1到1930M9。

根据本发明实施例，如果与存储器装置1930M1到1930M5对应的模式寄存器设置使能/禁止信号ID1到ID5被激活，响应指令地址信号CA，存储器装置1930M1到1930M5被设置为刷新模式。如果与存储器装置1930M6到1930M9对应的模式寄存器设置使能/禁止信号ID6到ID9被激活，响应指令地址信号CA，存储器装置1930M6到1930M9被设置为深度断电模式(deeppower down mode)。

在深度断电模式中，存储器装置的内部电压电源被关闭，以及存储器装置的外部电压电源保持开启。因此，在深度断电模式下的存储器装置中，不执行刷新操作。也就是说，当应用用于设置刷新模式的指令地址信号CA时，与存储器装置1930M1到1930M5对应的模式寄存器设置使能/禁止信号ID1到ID5被激活，以及与存储器装置1930M6到1930M9对应的模式寄存器设置使能/禁止信号ID6到ID9停用。

因此，响应应用于存储器装置1930M1到1930M5的指令地址信号CA，存储器装置1930M1到1930M5被设置为刷新模式，以及剩余的存储器装置1930M6到1930M9不被设置为刷新模式。此后，如果模式寄存器设置使能/禁止信号ID1到ID5停用，模式寄存器设置使能/禁止信号ID6到ID9被激活，以及应用用于设置深度断电模式的指令地址信号CA，存储器装置1930M6到1930M9可被设置为深度断电模式。

响应模式寄存器设置使能/禁止信号ID1到ID9和指令地址信号CA，被设置为刷新模式或深度断电模式的每个存储器装置的内部配置，是本领域普通技术人员是熟知的，因此，省略了其详细描述。在存储器模块1920正常操作的第二模式，如果应用用于命令刷新操作的指令地址信号CA，存储器装置1930M1到1930M5执行刷新操作，以及存储器装置1930M6到1930M9操作在深度断电模式。

这里，可能应用用于命令深度断电操作的指令地址信号CA，而不是用于命令刷新操作的指令地址信号CA。也就是说，在第二模式中，用于操作在不同操作模式的存储器装置的指令地址信号CA能被任意设定。因此，通过将存储应被保存的数据的存储器装置设置到刷新模式和将存储可被擦除的数据的存储器装置设置到深度断电模式，减少电源损耗是可能的。

本发明的技术概念不受图25所示的存储器模块1920限制，根据本发明的实施例，本发明的技术概念能应用于图18到23所示的各种存储器模块结构。从存储控制1910产生的指令地址信号CA可以是MRS(模式寄存器设置)指令。这将参考图8B在下文详细说明。

通常，MRS指令包括地址代码部分(A0到A12)和两个存储体地址部分(BA0和BA1)。A0到A12以及BA0和BA1分别表示地址代码和存储体地址，但A0到A12以及BA0和BA1可表示地址引脚。根据地址代码决定地址代码的逻辑值，例如突发长度和CAS等待时间。

MRS循环是否是当前循环根据存储体地址的逻辑值决定。地址代码和存储体地址一起被称为“MRS键(key)地址代码”。本实施例使用的MRS指令进一步包括第三存储体地址BA2。

根据MRS指令的MRS键地址代码的第三存储体地址BA2决定存储器控制器1910是否该激活模式寄存器设置使能/禁止信号ID。如果第三存储体地址BA2为低，存储器控制器1910停用模式寄存器设置使能/禁止信号ID。这与在没有MRS键地址代码的第三存储体地址BA2的常规MRS指令中的是相同的。

相反地，如果MRS键地址代码的第三存储体地址BA2为高，存储器控制器1910激活并输出模式寄存器设置使能/禁止信号ID。在本实施例中，如果指令地址信号CA(也就是MRS指令)的第三存储体地址BA2为高，根据地址代码A0到A12，存储器装置1930M1到1930M9能被设置为刷新模式或深度断电模式。MRS指令可定义多种操作模式，如图8B所示。例如，如果第三存储体地址BA2为低，第二存储体地址BA1被保存，以致其能够在以后被使用(RFU)。如果第一存储体地址BA0为低，选中模式寄存器设置(MRS)循环。

如果第一存储体地址BA0为高，选中扩展模式寄存器设置(EMRS)循环。在MRS循环中，地址代码A9到A12被保存，以致其能在以后被使用(RFU)，以及地址代码A8控制延迟锁定环(DLL)复位指令。地址代码A7能控制测试指令TM，地址代码A4到A6能控制CAS等待时间指令，地址代码A3能控制突发型BT指令，以及地址代码A0到A3能控制突发长度指令。

如上所述，图25所示的存储器***1900的存储器装置1930M1到1930M9响应预定指令地址信号CA，能分别执行刷新操作和深度断电操作。也就是说，响应同样的指令地址信号CA，存储器装置1930M1到1930M9能执行不同操作。每个模式寄存器设置使能/禁止信号ID1到ID9能被输入到存储器装置1930M1到1930M9中对应一个的数据引脚、数据屏蔽引脚以及数据选通引脚中的其中一个，如图8A中实施例所示。

图26是根据本发明又一个实施例的存储器***2100框图。参考图26，存储器***2100包括第一存储器装置M1和第二存储器装置M2。响应指令地址信号CA，第一存储器装置M1和第二存储器装置M2能执行不同操作。更详细地，在第一模式中，响应芯片选择信号CS1或CS2以及预定指令地址信号CA，第一存储器装置M1可被设置为不同于第二存储器装置M2的操作模式。

存储器***2100进一步包括存储器控制器2110，用于利用时钟信号CK和指令地址信号CA，控制第一和第二存储器装置MI和M2的操作，以及产生芯片选择信号CS1和CS2。类似如图25所示的存储器模块1920的存储器装置1930M1到1930M9，在图26所示的存储器***2100中，根据指令地址信号CA，第一和第二存储器装置M1和M2被分别设置为不同的操作模式。

通常，移动设备包括存储芯片而不是存储器模块。图26所示的存储器***2100是将本发明技术概念应用于移动设备的一个例子。这里，芯片选择信号CS1和CS2被使用，而不是如图25所示的模式寄存器设置使能/禁止信号ID。在第一模式中，如果芯片选择信号CS1和CS2被激活，响应指令地址信号CA，第一和第二存储器装置M1和M2被设置为对应操作模式。如果芯片选择信号CS1和CS2停用，第一和第二存储器装置M1和M2不响应指令地址信号CA。

更详细的描述，在第一模式中，如果芯片选择信号CS1被激活，响应指令地址信号CA，第一存储器装置M1被设置为刷新模式。这时，如果芯片选择信号CS2保持停用。并且，在指令地址信号CA中，如上所述，第三存储体地址BA2为高，以及地址代码A0到A12存储用于控制第一存储器装置M1的刷新操作的信息。

如果芯片选择信号CS1停用，以及应用于第二存储器装置M2的芯片选择信号CS2被激活，响应指令地址信号CA，第二存储器装置M2被设置为深度断电模式。这样，既然在第一模式中，第一存储器装置M1和第二存储器装置M2的操作模式被设置为互相不同的模式，在正常操作模式中，响应同样的指令地址信号CA，第一和第二存储器装置M1和M2能够执行不同的操作。

因此，通过将存储应该被保存数据的存储器装置设置到刷新模式，以及将存储可被擦除数据的存储器装置设置到深度断电模式，减少电源功耗是可能的。第一存储器装置M1和第二存储器装置M2直接从存储器控制器2110接收时钟信号CK和指令地址信号CA。但是，响应指令地址信号CA，存储器装置操作在不同的操作模式的存储器***结构，对本领域普通技术人员来说是明然的，不受图26所示的存储器***2100的限制。

图27是根据本发明又一个实施例的存储器***2200的框图。在存储器***2200中，第一存储器装置M1直接从存储器控制器2210接收时钟信号CK和指令地址信号CA，以及第二存储器装置M2通过第一存储器装置M1接收时钟信号CK和指令地址信号CA。存储器***2200以与图26所示的存储器***2100的相同的方式来操作，因此，省略其详细描述。

图28是根据本发明又一个实施例的存储器***2300的框图。存储器***2300是将参考图19到22描述的本发明技术概念应用到多个存储器模块的情况。存储器***2300包括第一存储器模块MM11和MM12，以及第二存储器模块MM21和MM22，其中每个存储器模块包括多个存储器装置。

在正常操作模式，响应指令地址信号CA，第一和第二存储器模块MM11、MM12、MM21和MM22能执行不同的操作。响应第一芯片选择信号CS1的激活，第一存储器模块MM11和MM12根据指令地址信号CA被设置为刷新模式。这时，第二芯片选择信号CS2保持停用。

而且，在指令地址信号CA中，如上所述，第三存储体地址BA2为高，以及地址代码A0到A12存储用于控制第一存储器模块MM11和MM12的刷新操作的信息。之后，如果第一芯片选择信号CS1是停用的，以及应用于第二存储器模块MM21和MM22的第二芯片选择信号CS2是激活的，则响应指令地址信号CA，第二存储器模块MM21和MM22被设置为深度断电模式。

这样，如果在第一模式中第一存储器模块MM11和MM12的操作模式被设置为不同于第二存储器模块MM21和MM22的操作模式，在正常操作模式中，响应相同的指令地址信号CA，第一存储器模块MM11和MM12执行不同于第二存储器模块MM21和MM22的操作。

因此，通过将存储应该被保存的数据的存储器模块设置到刷新模式，以及将存储可被擦除的数据的存储器模块设置到深度断电模式，减少电源功耗是可能的。

图28所示的存储器***2300以与图25到27所示的存储器***1900、2100，和2200相同的方式来操作，因此，省略其详细描述。

Claims (77)

1、一种存储器***包括：

具有多个指令/地址线路的指令/地址总线；

第一集成电路存储器装置，其包括耦合到指令/地址总线的指令/地址线路上的第一多个指令/地址引脚，第一模式寄存器被配置为存储定义第一存储器装置的运行特性的信息，以及第一指令解码器被配置为接收与第一集成电路存储器装置的第一预定引脚接收的使能信号响应的模式寄存器设置指令，并拒绝与第一预定引脚接收的禁止信号响应的模式寄存器设置指令，以致当在模式寄存器设置操作期间第一预定引脚接收使能信号时，模式寄存器设置指令的信息被存储到第一模式寄存器中；

第二集成电路存储器装置，其包括耦合到指令/地址总线的指令/地址线路上的第二多个指令/地址引脚，第二模式寄存器被配置为存储定义第二存储器装置的运行特性的信息，以及第二指令解码器被配置为接收与第二集成电路存储器装置的第二预定引脚接收的使能信号响应的模式寄存器设置指令，并拒绝与第二预定引脚接收的禁止信号响应的模式寄存器设置指令，以致当在模式寄存器设置操作期间第二预定引脚接收使能信号时，模式寄存器设置指令的信息可被存储到第二模式寄存器中；以及

被耦合到指令/地址总线存储器控制器，其中在第一模式寄存器设置操作期间，所述存储器控制器被配置为通过指令/地址总线，传递第一模式寄存器设置指令到第一和第二集成电路存储器装置的第一和第二多个指令/地址引脚，所述存储器控制器被进一步配置为在第一模式寄存器设置操作期间，传递第一使能信号到第一集成电路存储器装置的第一预定引脚，并传递第一禁止信号到第二集成电路存储器装置的第二预定引脚。

2、根据权利要求1所述的存储器***，其中在第一模式寄存器设置操作期间，第一模式寄存器设置指令的信息被写入到第一模式寄存器中，而不是在第一模式寄存器设置操作期间，将第一模式寄存器设置指令的信息写入到第二模式寄存器中。

3、根据权利要求2所述的存储器***，其中在第二模式寄存器设置操作期间，所述存储器控制器进一步被配置为通过指令/地址总线，传递第二模式寄存器设置指令到第一和第二集成电路存储器装置的第一和第二多个指令/地址引脚上，在第二模式寄存器设置操作期间，所述存储器控制器进一步被配置为传递第二禁止信号到第一集成电路存储器装置的第一预定引脚，以及传递第二使能信号到第二集成电路存储器装置的第二预定引脚，其中在第二模式寄存器设置操作期间，第二模式寄存器设置指令的信息被写入第二模式寄存器，而不是在第二模式寄存器设置操作期间，将第二模式寄存器设置指令的信息写入到第一模式寄存器操作。

4、根据权利要求1所述的存储器***，进一步包括：

第一数据输入/输出总线，其包括耦合在所述存储器控制器与所述第一集成电路存储器装置间的第一多个数据输入/输出线路，其中在写操作期间，所述存储器控制器被配置为通过第一数据输入/输出总线，提供被写入到所述第一集成电路存储器装置的第一存储器单元阵列的第一数据信号；以及

第二数据输入/输出总线，其包括耦合在所述存储器控制器与所述第二集成电路存储器装置间的第二多个数据输入/输出线路，其中在写操作期间，所述存储器控制器被配置为通过第二数据输入/输出总线，提供被写入到所述第二集成电路存储器装置的第二存储器单元阵列的第二数据信号。

5、根据权利要求4所述的存储器***，其中所述第一集成电路存储器装置包括耦合到第一多个数据输入/输出线路的第一多个数据输入/输出引脚，其中所述第二集成电路存储器装置包括耦合到第二多个数据输入/输出线路的第二多个数据输入/输出引脚，其中所述第一预定引脚包括第一多个数据输入/输出引脚中的一个，以及其中所述第二预定引脚包括第二多个数据输入/输出引脚中的一个。

6、根据权利要求1所述的存储器***，其中在读和写操作期间，所述第一和第二预定引脚是不起作用的。

7、根据权利要求1所述的存储器***，其中所述第一和第二集成电路存储器装置包括各自的第一和第二数据选通引脚、各自的第一和第二数据输入/输出缓冲器、以及各自的第一和第二存储器单元阵列，其中在写操作期间，响应所述各自的第一和第二数据选通引脚接收的数据选通信号，将第一和第二数据输入/输出缓冲器配置为将数据写入各自的第一和第二存储器单元阵列中，其中第一和第二预定引脚包括各自的第一和第二数据选通引脚。

8、根据权利要求1所述的存储器***，其中所述第一和第二集成电路存储器装置包括各自的第一和第二数据屏蔽引脚、各自的第一和第二数据输入/输出缓冲器、以及各自的第一和第二存储器单元阵列，其中第一数据输入/输出缓冲器被配置为在写操作期间响应第一数据屏蔽引脚接收的待用屏蔽信号将数据写入第一存储器单元阵列中，以及在写操作期间响应第一数据屏蔽引脚接收的激活屏蔽信号禁止写数据到第一存储器单元阵列中，其中第二数据输入/输出缓冲器被配置为在写操作期间响应第二数据屏蔽引脚接收的待用屏蔽信号将数据写入第二存储器单元阵列中，以及在写操作期间响应第二数据屏蔽引脚接收的激活屏蔽信号禁止写数据到第二存储器单元阵列中，其中第一和第二预定引脚包括各自的第一和第二数据屏蔽引脚。

9、根据权利要求1所述的存储器***，其中所述第一和第二集成电路存储器装置包括各自的第一和第二数据输入/输出缓冲器、各自的第一和第二存储器单元阵列、以及各自的第一和第二内部时钟信号发生器被配置用来响应存储器控制器产生的***时钟信号产生各自的第一和第二内部时钟信号，

其中响应所述各自的内部时钟信号，所述第一和第二数据输入/输出缓冲器控制读和写，第一内部时钟信号发生器被进一步配置为响应第一模式寄存器的信息，调整与***时钟相关的第一内部时钟信号的定时，以及第二内部时钟信号发生器被进一步配置为响应第二模式寄存器的信息，调整与***时钟相关的第二内部时钟信号的定时。

10、根据权利要求1所述的存储器***，其中所述第一和第二集成电路装置包括各自的第一和第二多个数据输入/输出引脚、各自的第一和第二存储器单元阵列、以及耦合在各自的第一和第二多个数据输入/输出引脚与各自的第一和第二存储器单元阵列间的各自的第一和第二数据输入/输出缓冲器，其中第一输入/输出缓冲器被配置为在读操作期间，将数据从第一存储器单元阵列读取到第一多个数据输入/输出引脚，其中第二输入/输出缓冲器被配置为在读操作期间，将数据从第二存储器单元阵列读取到第二多个数据输入/输出引脚，其中第一输入/输出缓冲器包括耦合到第一多个数据输入/输出引脚中的对应一个的第一多个输出驱动器，以及其中第一多个输出驱动器被配置为响应第一模式寄存器的信息来调整其强度，以及其中第二输入/输出缓冲器包括耦合到第二多个数据输入/输出引脚中的对应一个的第二多个输出驱动器，以及其中第二多个输出驱动器被配置为响应第二模式寄存器的信息来调整其强度。

11、根据权利要求1所述的存储器***，其中所述第一和第二集成电路存储器装置沿指令/地址总线被顺序耦合。

12、根据权利要求11所述的存储器***，其中所述指令/地址总线自交叉。

13、根据权利要求1所述的存储器***，其中所述第一和第二集成电路存储器装置沿指令/地址总线被顺序耦合在存储器控制器和终端电路之间。

14、根据权利要求1所述的存储器***，其中所述第一和第二集成电路存储器装置沿着指令/地址总线并平行耦合，该指令/地址总线带有在第一和第二集成电路存储器装置之间被提供的、用于指令/地址总线的供给。

15、根据权利要求1所述的存储器***，其中所述第一集成电路存储器装置沿指令/地址总线，耦合在存储器控制器与第一终端电路之间，以及其中所述第二集成电路存储器装置沿指令/地址总线，耦合在存储器控制器与第二终端电路之间。

16、根据权利要求1所述的存储器***，进一步包括：

寄存器，其被配置为接收存储器控制器来的指令/地址总线输送，该寄存器包含被配置为驱动所述指令/地址总线的指令/地址线路的缓冲器。

17、根据权利要求16所述的存储器***，其中所述寄存器进一步被配置为从第一和第二集成电路装置的存储器控制器中接收数据信号，寄存器包含被配置为驱动第一和第二集成电路装置的数据信号的数据缓冲器。

18、根据权利要求1所述的存储器***，进一步包括：

耦合到第一和第二集成电路装置的***时钟线路；以及

耦合在***时钟线路与存储器控制器的***时钟信号输出间的锁相环电路。

19、一种控制存储器模块的方法，该存储器模块包括通过相同的指令/地址总线耦合到存储器控制器的多个存储器装置，该方法包括：

在模式寄存器设置操作期间，通过指令/地址总线，从存储器控制器到每个集成电路存储器装置，提供模式寄存器设置指令；

在存储器控制器与第一集成电路存储器装置间，通过信号线路，从存储器控制器到集成电路存储器装置之一的第一个，提供禁止信号，因此在模式寄存器设置操作期间，禁止第一集成电路存储器装置的模式寄存器设置指令的执行；以及

在存储器控制器与第二集成电路存储器装置间，通过信号线路，从存储器控制器到集成电路存储器装置之一的第二个，提供使能信号，因此在模式寄存器设置操作期间，使能第二集成电路存储器装置的模式寄存器设置指令的执行，其中所述禁止信号在模式寄存器设置操作期间，不提供给第二集成电路存储器装置，以及其中所述使能信号在模式寄存器设置操作期间，不提供给第一集成电路存储器装置。

20、根据权利要求19所述的方法，进一步包括：

在第二模式寄存器设置操作期间，通过指令/地址总线，从存储器控制器到每个集成电路存储器装置，提供第二模式寄存器设置指令；

在存储器控制器与第一集成电路存储器装置间，通过信号线路，从存储器控制器到第一集成电路存储器装置，提供第二使能信号，因此在第二模式寄存器设置操作期间，使能第一集成电路存储器装置的第二模式寄存器设置指令的执行；以及

在存储器控制器与第二集成电路存储器装置间，通过信号线路，从存储器控制器到第二集成电路存储器装置，提供禁止信号，因此在第二模式寄存器设置操作期间，禁止第二集成电路存储器装置的第二模式寄存器设置指令的执行，其中所述第二使能信号在第二模式寄存器设置操作期间，不提供给第二集成电路存储器装置，以及其中所述第二禁止信号在第二模式寄存器设置操作期间，不提供给第一集成电路存储器装置。

21、根据权利要求19所述的方法，其中所述第一集成电路存储器装置包括第一模式寄存器，以及所述第二集成电路存储器装置包括第二模式寄存器，该方法进一步包括：

在模式寄存器设置操作期间，将与第一模式寄存器设置指令对应的信息写入第二集成电路存储器装置的第二模式寄存器中，而不是在模式寄存器设置操作期间，将与模式寄存器设置指令对应的信息写入第一模式寄存器中。

22、根据权利要求19所述的方法，进一步包括：

在写操作期间，通过第一数据输入/输出总线，把要写入的第一数据信号提供给第一集成电路存储器装置的第一存储器单元阵列；以及

在写操作期间，通过第二数据输入/输出总线，把要写入的第二数据信号提供给第二集成电路存储器装置的第二存储器单元阵列。

23、根据权利要求22所述的方法，其中所述第一数据信号被提供给第一集成电路存储器装置的第一多个数据输入/输出引脚，其中所述第二数据信号被提供给第二集成电路存储器装置的第二多个数据输入/输出引脚，其中所述禁止信号被提供给第一多个数据输入/输出引脚中的一个，以及其中所述使能信号被提供给第二多个数据输入/输出引脚中的一个。

24、根据权利要求19所述的方法，其中所述禁止信号被提供给第一集成电路存储器装置的第一预定引脚，其中所述使能信号被提供给第二集成电路存储器装置的第二预定引脚，以及其中在读和写操作期间，第一和第二预定引脚不起作用。

25、根据权利要求19所述的方法，其中所述第一和第二集成电路存储器装置包括各自的第一和第二数据选通引脚以及各自的第一和第二存储器单元阵列，该方法进一步包括：

当将数据写入到各自的第一和第二存储器单元阵列时，在写操作期间，提供数据选通信号到各自的第一和第二数据选通引脚，其中所述禁止和使能信号被提供给第一和第二数据选通引脚。

26、根据权利要求19所述的方法，其中所述第一和第二集成电路存储器装置包括各自的第一和第二数据屏蔽引脚和存储器单元阵列，该方法进一步包括：

在第一写操作期间，将待用屏蔽信号提供给第一数据屏蔽引脚，以在第一写操作期间使能写数据到第一存储器单元阵列中；

在第二写操作期间，将激活的屏蔽信号提供给第一数据屏蔽引脚，以在第二写操作期间禁止写数据到第一存储器单元阵列中；

在第一写操作期间，将激活的屏蔽信号提供给第二数据屏蔽引脚，以在第一写操作期间禁止写数据到第二存储器单元阵列；以及

在第二写操作期间，将待用屏蔽信号提供给第二数据屏蔽引脚，以在第二写操作期间使能写数据到第二存储器单元阵列；

其中将禁止和使能信号提供给第一和第二数据屏蔽引脚。

27、根据权利要求19所述的方法，进一步包括：

提供***时钟信号给第一和第二集成电路装置，其中响应***时钟信号，第一集成电路存储器装置产生第一内部时钟信号，其中响应***时钟信号，第二集成电路存储器装置产生第二内部时钟信号，以及其中响应模式寄存器设置指令，相对于***时钟信号，调整第二内部时钟信号的定时。

28、根据权利要求19所述的方法，进一步包括：

在读操作期间，通过第一多个输出驱动器和第一多个数据输入/输出引脚，从第一集成电路存储器装置的第一存储器单元阵列接收数据；以及

在读操作期间，通过第二多个输出驱动器和第二多个数据输入/输出引脚，从第二集成电路存储器装置的第二存储器单元阵列接收数据；以及

其中响应模式寄存器设置指令，调整第二多个输出驱动器的强度。

29、一种集成电路存储器装置，包括：

存储器单元阵列；

模式寄存器，被配置为存储用来定义存储器装置的运行特性信息；

指令解码器，被配置为在选择模式寄存器设置操作期间，响应集成电路存储器装置的预定引脚上接收的使能信号，接收选择模式寄存器设置指令，以及响应集成电路存储器装置的预定引脚上接收的禁止信号，拒绝选择模式寄存器设置指令，以致在选择模式寄存器设置操作期间，当使能信号被预定引脚接收时，选择模式寄存器设置指令的信息被存储到模式寄存器；以及

数据输入/输出缓冲器，被配置为根据模式寄存器内存储的信息所定义的运行特性，在写操作期间，控制写入数据到存储器单元阵列，以及在读操作期间，从存储器单元阵列中读出数据。

30、根据权利要求29所述的集成电路存储器装置，其中在模式寄存器设置操作期间，当禁止信号被预定引脚接收时，所述选择模式寄存器设置指令的信息不被存储到模式寄存器中。

31、根据权利要求29所述的集成电路存储器装置，进一步包括：

数据屏蔽引脚，其中所述数据输入/输出缓冲器被配置为在写操作期间，响应数据屏蔽引脚接收的待用屏蔽信号，写数据到存储器单元阵列中，以及写操作期间，响应数据屏蔽引脚接收的激活的屏蔽信号，禁止写数据到存储器单元阵列中，其中所述预定引脚包括数据屏蔽引脚。

32、根据权利要求29所述的集成电路存储器装置，进一步包括：

多个数据输入/输出引脚，其中所述数据输入/输出缓冲器被配置为在写操作期间，从数据输入/输出引脚写数据到存储器单元阵列，以及在读操作期间，从存储器单元阵列读数据到数据输入/输出引脚，其中所述预定引脚包括数据输入/输出引脚中的一个。

33、根据权利要求29所述的集成电路存储器装置，其中预定引脚在读和写操作期间不起作用。

34、根据权利要求29所述的集成电路存储器装置，进一步包括：

数据选通引脚，其中所述数据输入/输出缓冲器被配置为在写操作期间，响应数据选通引脚接收的数据选通信号，写数据到存储器单元阵列中，以及其中所述预定引脚包括数据选通引脚。

35、根据权利要求29所述的集成电路存储器装置，进一步包括：

内部时钟信号发生器，其被配置为响应集成电路存储器装置的时钟输入接收的***时钟信号，产生内部时钟信号，其中所述数据输入/输出缓冲器响应内部时钟信号，控制写入和读出，该内部时钟发生器被进一步配置为响应模式寄存器存储的选择模式寄存器设置指令的信息，相对于***时钟信号，调整内部时钟信号的定时。

36、根据权利要求29所述的集成电路存储器装置，进一步包括：

多个数据输入/输出引脚，其中所述数据输入/输出缓冲器被配置为在读操作期间，从存储器单元阵列读取数据到数据输入/输出引脚，其中所述数据输入/输出缓冲器包括多个输出驱动器，且每个所述输出驱动器被耦合到数据输入/输出引脚中各自的一个，以及其中所述输出驱动器被配置为响应模式寄存器存储的选择模式寄存器设置指令的信息来调整其强度。

37、一种操作集成电路存储器装置的方法，该方法包括：

在第一选择模式寄存器设置操作期间，响应集成电路存储器装置的预定引脚接收的、带有第一逻辑值的使能信号，接收第一选择模式寄存器设置指令，以致与第一选择模式寄存器设置指令对应的信息被存储到模式寄存器中；

在第二选择模式寄存器设置操作期间，响应集成电路存储器装置的预定引脚上接收的、带有第二逻辑值的禁止信号，拒绝第二选择模式寄存器设置指令，以致与第二选择模式寄存器设置指令对应的信息不被存储到模式寄存器中，其中第一和第二逻辑值是相反的逻辑值；以及

根据模式寄存器存储的信息所定义的运行特征，在写操作期间，控制写数据到集成电路存储器装置的存储器单元阵列中，以及/或在读取操作期间，从存储器单元阵列读出数据。

38、根据权利要求37所述的方法，其中所述预定引脚包括数据屏蔽引脚，该方法进一步包括：

在第一写操作期间，响应数据屏蔽引脚接收的激活的屏蔽信号，禁止写到存储器单元阵列中；以及

在第二写操作期间，响应数据屏蔽引脚接收的待用屏蔽信号，使能写到存储器单元阵列中。

39、根据权利要求37所述的方法，其中所述预定引脚包括数据输入/输出引脚，该方法进一步包括：

在写操作期间，从数据输入/输出引脚写数据到存储器单元阵列中；以及

在读操作期间，从存储器单元阵列读数据到数据输入/输出引脚。

40、根据权利要求37所述的方法，其中所述预定引脚在读和写操作期间不起作用。

41、根据权利要求37所述的方法，其中所述预定引脚包括数据选通引脚，该方法进一步包括：

在写操作期间，响应数据选通引脚接收的数据选通信号，写数据到存储器单元阵列中。

42、根据权利要求37所述的方法，进一步包括：

响应集成电路存储器装置的时钟输入所接收的***时钟信号，产生内部时钟信号，其中数据写入和/或读出的控制包括响应内部时钟信号，写入和/或读出数据；以及

响应模式寄存器存储的信息，相对于***时钟信号，调整内部时钟信号的定时。

43、根据权利要求37所述的方法，进一步包括：

在读操作期间，通过输出驱动器，从存储器单元阵列读取数据到集成电路存储器装置的各自数据输出引脚，其中输出驱动器被配置为响应模式寄存器存储的选择模式寄存器设置指令的信息来调整其强度。

44、一种操作包括多个集成电路存储器装置的存储器模块的方法，其中所述多个存储器装置通过同样的指令/地址总线，耦合到存储器控制器，以及其中所述多个存储器装置通过各自的数据输入/输出总线，独立耦合到存储器控制器，该方法包括：

利用耦合在存储器控制器与第一存储器装置间的第一数据输入/输出总线，设置存储器装置之一的第一个的模式寄存器，由此定义第一存储器装置的运行特性；

利用耦合在存储器控制器与第二存储器装置间的第二数据输入/输出总线，设置存储器装置之一的第二个的模式寄存器，由此定义第二存储器装置的运行特性；

通过第一数据输入/输出总线，写第一数据信号到第一存储器装置的存储器单元阵列中；以及

通过第二数据输入/输出总线，写第二数据信号到第二存储器装置的存储器单元阵列中。

45、一种集成电路存储器装置，包括：

存储器单元阵列；

多个数据输入/输出引脚，其被配置为在数据写操作期间，接收要从存储器控制器写入到存储器单元阵列中的数据，该数据输入/输出引脚进一步被配置为在数据读取操作期间，从存储器单元阵列提供数据到存储器控制器；以及

模式寄存器，其被配置为存储用来定义存储器装置的运行特性的信息，其中所述模式寄存器被配置为利用数据输入/输出总线进行设置。

46、一种操作存储器模块的方法，该存储器模块包括通过相同的指令/地址总线耦合到存储器控制器的多个存储器装置，该方法包括：

在模式寄存器设置操作期间，通过指令/地址总线，从在每个集成电路存储器装置处的存储器控制器接收模式寄存器设置指令；

通过存储器控制器与第一集成电路存储器装置间的信号线路，从集成电路存储器装置之一的第一个的存储器控制器接收禁止信号，由此在模式寄存器设置操作期间，禁止第一集成电路存储器装置的模式寄存器设置指令的执行；以及

通过存储器控制器与第二集成电路存储器装置间的信号线路，从集成电路存储器装置之一的第二个的存储器控制器接收使能信号，由此在模式寄存器设置操作期间，使能第二集成电路存储器装置的模式寄存器设置指令的执行，其中在模式寄存器设置操作期间，第二集成电路存储器装置不接收禁止信号，以及其中在模式寄存器设置操作期间，第一集成电路存储器装置不接收使能信号。

47、根据权利要求46所述的方法，进一步包括：

在第二模式寄存器设置操作期间，通过指令/地址总线，从每个集成电路存储器装置的存储器控制器接收第二模式寄存器设置指令；

通过存储器控制器与第一集成电路存储器装置间的信号线路，从第一集成电路存储器装置的存储器控制器接收第二使能信号，由此在第二模式寄存器设置操作期间，使能第一集成电路存储器装置的第二模式寄存器设置指令的执行；以及

通过存储器控制器与第二集成电路存储器装置间的信号线路，从第二集成电路存储器装置的存储控制接收禁止信号，由此在第二模式寄存器设置操作期间，禁止第二集成电路存储器装置的第二模式寄存器设置指令的执行，其中在第二模式寄存器设置操作期间，第二集成电路存储器装置不接收第二使能信号，以及其中在第二模式寄存器设置操作期间，第一集成电路存储器装置不接收第二禁止信号。

48、根据权利要求46所述的方法，其中所述第一集成电路存储器装置包括第一模式寄存器，以及所述第二集成电路存储器装置包括第二模式寄存器，该方法进一步包括：

在模式寄存器设置操作期间，将与第一模式寄存器设置指令对应的信息写入到第二集成电路存储器装置的第二模式寄存器中，而不是在模式寄存器设置操作期间，将与模式寄存器设置指令对应的信息写入到第一模式寄存器中。

49、根据权利要求46所述的方法，进一步包括：

在写操作期间，通过第一数据输入/输出总线，接收要写入到第一集成电路存储器装置的第一存储器单元阵列的第一数据信号；以及

在写操作期间，通过第二数据输入/输出总线，接收要写入到第二集成电路存储器装置的第二存储器单元阵列中的第二数据信号。

50、根据权利要求49所述的方法，其中所述第一数据信号被第一集成电路存储器装置的第一多个数据输入/输出引脚接收，其中所述第二数据信号被第二集成电路存储器装置的第二多个数据输入/输出引脚接收，其中所述禁止信号被第一多个数据输入/输出引脚中的一个接收，以及其中所述使能信号被第二多个数据输入/输出引脚中的一个接收。

51、根据权利要求46所述的方法，其中所述禁止信号被第一集成电路存储器装置的第一预定引脚接收，其中所述使能信号被第二集成电路存储器装置的第二预定引脚接收，以及其中第一和第二预定引脚在读和写操作期间不起作用。

52、根据权利要求46所述的方法，其中所述第一和第二集成电路存储器装置包括各自的第一和第二数据选通引脚以及各自的第一和第二存储器单元阵列，该方法进一步包括：

在写操作期间，响应各自的第一和第一数据选通引脚接收的数据选通信号，写数据到各自的第一和第二存储器单元阵列中，其中所述禁止和使能信号被第一和第二数据选通引脚接收。

53、根据权利要求46所述的方法，其中所述第一和第一集成电路存储器装置包括各自的第一和第二数据屏蔽引脚和存储器单元阵列，该方法进一步包括：

在第一写操作期间，响应第一数据屏蔽引脚接收的待用屏蔽信号，使能写数据到第一存储器单元阵列中；

在第二写操作期间，响应第一数据屏蔽引脚接收的激活的屏蔽信号，禁止写数据到第一存储器单元阵列中；

在第一写操作期间，响应第二数据屏蔽引脚接收的待用屏蔽信号，禁止写数据到第二存储器单元阵列中；以及

在第二写操作期间，响应第二数据屏蔽引脚接收的激活的屏蔽信号，使能写数据到第二存储器单元阵列中；

其中禁止和使能信号被第一和第二数据屏蔽引脚接收。

54、根据权利要求46所述的方法，进一步包括：

提供***时钟信号给第一和第二集成电路装置；

响应所述***时钟信号，在第一集成电路存储器装置处产生第一内部时钟信号；

响应所述***时钟信号，在第二集成电路存储器装置处产生第二内部时钟信号；

响应所述模式寄存器设置指令，相对于***时钟信号，调整第二内部时钟信号的定时。

55、根据权利要求46所述的方法，进一步包括：

在读操作期间，通过第一多个输出驱动器，从第一集成电路存储器装置的第一存储器单元阵列提供数据到第一多个数据输入/输出引脚；

在读操作期间，通过第二多个输出驱动器，从第二集成电路存储器装置的第二存储器单元阵列提供数据到第二多个数据输入/输出引脚；以及

响应所述模式寄存器设置指令，调整第二多个输出驱动器的强度。

56、一种存储器***，包括：

存储器模块，其包括多个存储器装置；以及

存储器控制器，其利用时钟信号和指令地址信号，产生识别信号用于独立控制存储器装置中对应的一个的操作，

其中，在第一模式中，响应识别信号，存储器装置的操作模式根据指令地址信号被设置成彼此互不相同，以及

在第二模式中，响应预定指令地址信号，在第一模式所设置的操作模式中，存储器装置相应地操作。

57、根据权利要求56所述的存储器***，其中如果识别信号是激活的，则所述存储器装置根据指令地址信号被分别设置到所述操作模式，以及，如果识别信号是停用的，则所述存储器装置不响应所述的指令地址信号。

58、根据权利要求56所述的存储器***，其中如果识别信号是被激活的，则响应所述的指令地址信号，所述存储器装置的一部分被设置成刷新模式，以及所述多个存储器装置的其他部分被设置成深度断电模式。

59、根据权利要求58所述的存储器***，其中指令地址信号是MRS指令，即模式寄存器设置指令，其中MRS指令设置一种模式，其中如果MRS键地址代码的三个存储体地址中的第三存储体地址为低，则存储器控制器不产生识别信号，以及MRS指令设置一种模式，其中如果MRS键地址代码的三个存储体地址中的第三存储体地址为高，则存储器控制器产生所述识别信号。

60、根据权利要求56所述的存储器***，其中将所述识别信号输入到对应存储装置的数据引脚、数据屏蔽引脚以及数据选通引脚中的一个。

61、根据权利要求56所述的存储器***，其中第一模式是一种模式，用于在存储器装置正常操作前，设置存储器装置的操作模式，以及第二模式是一种用于正常操作存储器装置的模式。

62、一种存储器***，包括第一存储器装置和第二存储器装置，其中第一和第二存储器装置在正常操作模式中，响应指令地址信号执行不同的操作。

63、根据权利要求62的存储器***，其中，在第一模式中，响应芯片选择信号和预定指令地址信号，所述第一存储器装置的操作模式被设置成不同于所述第二存储器装置的操作模式。

64、根据权利要求63所述的存储器***，其中，在第一模式中，如果芯片选择信号是激活的，则响应指令地址信号，所述第一和第二存储器装置被分别设置到对应的操作模式，以及，如果芯片选择信号是停用的，则所述第一和第二存储器装置不响应指令地址信号。

65、根据权利要求63所述的存储器***，其中如果芯片选择信号是激活的，则响应指令地址信号，所述第一存储器装置被设置成刷新模式，以及所述第二存储器装置被设置成深度断电模式。

66、根据权利要求63所述的存储器***，其中指令地址信号是MRS指令，即模式寄存器设置指令，其中MRS指令设置一种模式，其中如果MRS键地址代码的三个存储体地址中的第三存储体地址为低，则所述存储器控制器不产生识别信号，以及MRS指令设置设置一种模式，其中如果MRS键地址代码的三个存储体地址中的第三存储体地址为高，则所述存储器控制器产生识别信号。

67、根据权利要求63所述的存储器***，其中所述第一模式是一种模式，用于在第一和第二存储器装置正常操作前，设置第一和第二存储器装置的操作模式。

68、根据权利要求62所述的存储器***，进一步包括存储器控制器，用于利用时钟信号和指令地址信号，控制第一和第二存储器装置的操作，以及产生芯片选择信号。

69、根据权利要求68所述的存储器***，其中所述第一存储器装置直接从存储器控制器接收时钟信号和指令地址信号，以及所述第二存储器装置通过第一存储器装置，接收时钟信号和指令地址信号。

70、根据权利要求68所述的存储器***，其中所述第一和第二存储器装置直接从存储器控制器接收时钟信号和指令地址信号。

71、一种存储器***，包括多个第一存储器模块和多个第二存储器模块，每个第一和第二存储器模块包括多个存储器装置，其中

在正常操作模式中，响应指令地址信号，第一存储器模块执行不同于第二存储器模块的操作。

72、根据权利要求71所述的存储器***，其中，在第一模式中，响应芯片选择信号和预定指令地址信号，第一存储器模块的操作模式被设置成不同于第二存储器模块的操作模式。

73、根据权利要求72所述的存储器***，其中，在第一模式中，如果芯片选择信号是激活的，则响应指令地址信号，所述第一和第二存储器模块被设置为对应的操作模式，以及，如果芯片选择信号是停用的，所述第一和第二存储器模块不响应指令地址信号。

74、根据权利要求72所述的存储器***，其中，在第一模式中，如果芯片选择信号是激活的，响应指令地址信号，所述第一存储器模块被设置成刷新模式，以及所述第二存储器模块被设置成深度断电模式。

75、根据权利要求74所述的存储器***，其中指令地址信号是MRS指令，即模式寄存器设置指令，其中设置一种模式，其中如果MRS键地址代码的三个存储体地址中的第三存储体地址为低，则所述存储器控制器不产生识别信号，以及MRS指令设置一种模式，其中如果MRS键地址代码的三个存储体地址中的第三存储体地址为高，则所述存储器控制器产生识别信号。

76、根据权利要求74所述的存储器***，其中所述第一模式是一种模式，用于在第一和第二存储器模块正常操作前，设置第一和第二存储器模块的操作模式。

77、根据权利要求71所述的存储器***，进一步包括存储器控制器，用于利用时钟信号和指令地址信号，控制第一和第二存储器模块的操作，以及产生芯片选择信号。

Images