CN1719636A - 含有非反应活性缓冲层的有机薄膜晶体管及其制作方法 - Google Patents
含有非反应活性缓冲层的有机薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN1719636A CN1719636A CN 200510016807 CN200510016807A CN1719636A CN 1719636 A CN1719636 A CN 1719636A CN 200510016807 CN200510016807 CN 200510016807 CN 200510016807 A CN200510016807 A CN 200510016807A CN 1719636 A CN1719636 A CN 1719636A
- Authority
- CN
- China
- Prior art keywords
- resilient coating
- source
- drain electrode
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明属于有机薄膜晶体管技术领域，具体涉及含有非反应活性缓冲层的有机薄膜晶体管及其制作方法。本发明通过在源/漏电极和有机半导体层之间增加一层非反应活性的缓冲层，缓冲层是有机半导体材料，电导率在10－6～10－1Ω－1cm－1之间，该缓冲层的设计可以减小金属电极和有机半导体之间的接触势垒从而增加电荷的注入效率。缓冲层可以通过光刻剥离或掩模版或者刻蚀的方法放置在源/漏电极之下。在有源矩阵液晶显示装置、柔性集成电路和传感器等可以使用这一类薄膜晶体管器件。
Description
技术领域
本发明属于有机薄膜晶体管(以下简称OTFT)的技术领域，具体涉及含有非反应活性缓冲层的OTFT及其制作方法。
背景技术
近年来，OTFT在柔性有源矩阵显示和柔性集成电路等方面显现出应用潜力。发展高载流子迁移率、低工作电压、大开关电流比的材料与器件是目前OTFT实际应用的迫切需要。然而，大的接触电阻严重的限制了载流子的注入，降低了器件性能。F.Garnier等人提供了一种采用电荷转移复合物TCNQ作为掺杂剂(F.Garnier et al Mat.Res.Symp.Soc.Bull，52-56，June1999)，来改善源/漏电极的载流子注入性质，但是由于电荷转移复合物的成膜性差，并且TCNQ分子能在有源层移动造成关态电流的增大，损害器件的开关电流比性质。Hagen Klauk等人也提供了一种对源/漏电极下的有机半导体进行反应性掺杂的方法(美国发明专利，Pub.No.US2003/0092232A1)，实现了改善源/漏电极的载流子注入性质。遗憾的是，这种方法的器件稳定性变差。近来，Raoul Schroeder等人使用无机掺杂剂(FeCl3)掺杂P型半导体(pentacene)改善接触性质。但由于离子的扩散，导致本体电导增大，从而损失了开关态电流比(Appl.Phys.Lett 64，2004，1004)，化学修饰电极的方法也被提出去改善有机薄膜晶体管的接触性质，但是由于此方法的重复性差，在实际应用中仍存在一些问题。(David J.Gundlach，et al IEEE Electron DeviceLetters，vol 22，5712001).
发明内容
本发明的目的是提供一类含有非反应活性缓冲层的有机薄膜晶体管器件，采用源/漏电极与有机半导体之间增加非反应活性的较高电导率缓冲层，且该缓冲层在器件的沟道处不连续。在不损失器件的开关态电流比的情况下，改善接触性质，增加载流子的注入性质，达到提高器件性能的目的。其具体结构有如图1a的顶电极构型和图1b的底电极构型两种
本发明的另一目的是提供含有非反应活性缓冲层的有机薄膜晶体管器件的制作方法。该方法只在常规器件结构的基础上仅增加一层缓冲层，工序简单。
一般来说，本发明的有机晶体管可以加工形成二维和三维的集成器件中的元件。这些集成器件可应用在柔性集成电路、有源矩阵显示和传感器等方面。使用基于本发明的薄膜晶体管元件可以低温加工。制作本发明的薄膜晶体管的方法不限于传统的光刻工艺，也可以采用打印、印刷等加工方法。
本发明采用极性小的高导电性有机半导体，电导率在10-6～10-1Ω-1cm-1材料为缓冲层，缓冲层在沟道处不连续，有利于降低器件的关态电流和器件的开启电压，增强器件的开态电流，提高器件的综合性能。
本发明的方法在不增加光刻等常规复杂工艺的情况下，就可以改善OTFT器件的性能。
本发明OTFT顶电极构型剖面示意图1a，具体的制作方法如下：
第一步，在衬底1上溅射或蒸发一层金属Ta、Ti、W、Al、ITO、Cr、Au、Ag或Mo，并采用光刻的方法形成栅电极2；
第二步，在衬底1和栅电极2的表面上溅射或蒸发一层栅绝缘膜3或者Ta2O5、Al2O3、TiO2、SiO2、SiN1～1.5金属氧化物或氮化物中的一种或二种或者为钛锆酸钡(BZT)；
第三步，在栅绝缘层3表面上形成有机半导体材料有源层4；
第四步，在有源层4表面上形成缓冲层5；
第五步，在缓冲层5表面用Au、Ag、Mo或Al、Cu、Cr、Ti、Mg、Ca中的一种或两种形成源/漏电极6和7；
第六步，用源/漏电极6和7作为掩模板，采用干刻方法刻蚀掉暴露在源/漏电极外的缓冲层5。
本发明的OTFT的底电极结构剖面示意图1b，具体的制作方法如下：
第一步，在衬底1上溅射或蒸发一层金属Ta、Ti、W、Al、ITO、Cr、Au、Ag或Mo，并采用光刻的方法形成栅电极2；
第二步，在衬底1和栅电极2溅射或蒸发一层栅绝缘膜3或者Ta2O5、Al2O3、TiO2、SiO2、SiN1～1.5金属氧化物或氮化物中的一种或二种或者为钛锆酸钡(BZT)：
第三步，在栅绝缘层3表面上形成缓冲层5；
第四步，在缓冲层5表面用Au、Ag、Mo或Al、Cu、Cr、Ti、Mg、Ca中的一种或两种形成源/漏电极6和7；
第五步，用源/漏电极6和7作为掩模板，采用干刻方法刻蚀掉暴露在源/漏电极外的缓冲层5；
第六步，在栅绝缘层3、源/漏电极6和7的表面上形成有机半导体材料有源层4。
附图说明
图1a基于顶电极构型的本发明OTFT剖面示意图，其也是说明书摘要的附图。
图1b基于底电极构型的本发明OTFT剖面示意图。
图2a是传统的项电极器件和根据本发明的项电极结构OTFT线性区的输出特性曲线。图中-◇-为VG＝0V，-
-为VG＝-10V，-
—为VG＝-20V，-△-为VG＝-30V以上为不含有缓冲层的器件；以下为含有缓冲层的器件-■-为VG＝0V，-●-为VG＝-10V，-▲-为VG＝-20V，--为VG＝-30V。
图2b是传统的顶电极器件和根据本发明的项电极结构OTFT线性区的转移特性曲线。图中VD＝-2V，■为酞菁铜单层器件；●为含有缓冲层LuPc2的酞菁铜器件。
图3a根据本发明的顶电极结构OTFT线性区和饱和区的输出特性曲线。图中-■-为VG＝0V，-●-为VG＝-10V，-▲-为VG＝-20V，--为VG＝-30V，-◆-为VG＝-40V，--为VG＝-50V
图3b根据本发明的顶电极结构OTFT线性区和饱和区的转移特性曲线。图中-■-为VD＝-10V，-●-为VD＝-20V，-▲-为VD＝-30V，--为VD＝-40V，-◆-为VD＝-50V。
图1a、1b中，1-衬底，2-栅电极，3-栅绝缘层，4-有机半导体层，5-缓冲层，6-源电极，7-漏电极。
具体实施方式
实施例1
以下使用的单酞菁化合物是市售商品，双酞菁化合物为用已知的方法进行合成的。上述两种材料均通过真空升华的方法提纯3次。
在7059玻璃衬底1上用射频磁控溅射方法镀上一层Ta金属膜，溅射的条件为：本底真空2×10-3Pa，Ar气气压1Pa，射频功率500W，衬底温度100℃，并光刻成栅电极2；在衬底1和栅极2上面用直流磁控溅射方法连续溅射一层300纳米的Ta2O5作为栅绝缘层3，反应溅射条件为：本底真空2×10-3Pa，O2气压0.9Pa，直流功率500W，衬底温度100℃，然后，在10-5Pa的高真空下加热盛有CuPc粉末的石英舟，使之升华到室温衬底上形成厚度约30纳米的半导体有源层4；接着在10-5Pa的高真空下加热盛有有机半导体LuPc2粉末的石英舟，使之升华到室温衬底上形成厚度约10纳米的缓冲层5；接着，涂光刻胶、曝光、显影，然后以光刻胶为漏板在10-5Pa的高真空下热蒸发一层100纳米的金(Au)，把样品放入丙酮溶剂中剥离掉非图形区的金形成源电极6和漏电极7。沟道宽度为1000微米，沟道长度为100微米，最后用干刻(RIE)方法刻蚀掉暴露在源/漏电极外的LuPc2层，氧气流量50sccm，自偏压100伏，功率70瓦，时间1分钟，仅保留源/漏电极下面的LuPc2缓冲层5。器件剖面示意图见图1a。图2a是传统的顶电极器件和本发明OTFT的输出特性曲线，从图上可以看出本发明的开态电流增大了3倍以上。图2b是传统的顶电极器件和本发明OTFT的转移特性曲线，从图上可以看出其载流子迁移率也增大了3倍，其阈值电压从-20V减小到-10V.
实施例2
缓冲层所采用的材料为含有7，7’，8，8’-四氰基苯醌的电荷转移复合物。所用的源漏电极材料为Ti和Au的双层金属薄膜。所用的绝缘材料为Al2O3。其余工艺步骤和条件与实施例1相同。
实施例3
缓冲层所采用的材料为聚乙炔。所用的源漏电极材料为Ag。所用的绝缘材料为TiO2。其余工艺步骤和条件与实施例1相同。
实施例4
缓冲层所采用的材料为为聚苯胺。所用的源漏电极材料为Cr。所用的绝缘材料为SiN1～1.5。其余工艺步骤和条件与实施例1相同。
实施例5
缓冲层所采用的材料为聚吡咯。所用的源漏电极材料为ITO。所用的绝缘材料为SiO2。其余工艺步骤和条件与实施例1相同。
实施例6
缓冲层所采用的材料为聚噻酚。所用的源漏电极材料为Ta。所用的绝缘材料为SiO2和Ta2O5双层薄膜。其余工艺步骤和条件与实施例1相同。
实施例7
缓冲层所采用的材料为聚对苯撑。所用的源漏电极材料为Mo。所用的绝缘材料为SiO2和Al2O3双层薄膜。其余工艺步骤和条件与实施例1相同。
实施例8
在7059玻璃衬底1上用射频磁控溅射方法镀上一层Ta金属膜，溅射的条件为：本底真空2×10-3Pa，Ar气气压1Pa，射频功率500W，衬底温度100℃，并光刻成栅电极2；在衬底1和栅极2上面用直流磁控溅射方法连续溅射一层300纳米的Ta2O5作为栅绝缘层3，反应溅射条件为：本底真空2×10-3Pa，O2气压0.9Pa，直流功率500W，衬底温度100℃，接着，在10-5Pa的高真空下加热盛有有机半导体LuPc2粉末的石英舟，使之升华到室温衬底上形成厚度约10纳米的半导体层5；涂光刻胶、曝光、显影，然后以光刻胶为漏板在10-5Pa的高真空下热蒸发一层100纳米的金(Au)，把样品放入丙酮溶剂中剥离掉非图形区的金形成源电极6和漏电极7。沟道宽度为1000微米，沟道长度为100微米。然后，以源漏电极为掩膜板采用干刻(RIE)方法刻蚀掉源漏电极以外的LuPc2薄膜，仅保留源漏电极下面的LuPc2部分。最后，在10-5Pa的高真空下加热盛有CuPc粉末的石英舟，使之升华到150℃衬底上形成厚度约30纳米的半导体有源层4。
实施例9
缓冲层所采用的材料为含有7，7’，8，8’-四氰基苯醌的电荷转移复合物，所用的源漏电极材料为Au和Al的双层薄膜，所用的绝缘材料为SiO2和Al2O3的双层薄膜。其余工艺步骤和条件与实施例8相同。
实施例10
缓冲层所采用的材料为聚乙炔。所用的绝缘材料为钛锆酸钡。其余工艺步骤和条件与实施例8相同。
实施例11
缓冲层所采用的材料为聚苯胺。所用的绝缘材料为钛锆酸钡和SiO2的双层薄膜。其余工艺步骤和条件与实施例8相同。
实施例12
缓冲层所采用的材料为聚吡咯。所用的绝缘材料为钛锆酸钡和SiN1～1.5的双层薄膜。其余工艺步骤和条件与实施例8相同。
实施例13
缓冲层所采用的材料为聚噻酚。所用的绝缘材料为钛锆酸钡和Al2O3的双层薄膜。其余工艺步骤和条件与实施例8相同。
实施例14
缓冲层所采用的材料为聚对苯撑。所用的绝缘材料为钛锆酸钡和TiO2的双层薄膜。其余工艺步骤和条件与实施例8相同。
实施例15
在7059玻璃衬底1上用射频磁控溅射方法镀上一层Ta金属膜，溅射的条件为：本底真空2×10-3Pa，Ar气气压1Pa，射频功率500W，衬底温度100℃，并光刻成栅电极2；在衬底1和栅极2上面用直流磁控溅射方法连续溅射一层300纳米的Ta2O5作为栅绝缘层3，反应溅射条件为：本底真空2×10-3Pa，O2气压0.9Pa，直流功率500W，衬底温度100℃，然后，在10-5Pa的高真空下加热盛有CuPc粉末的石英舟，使之升华到室温衬底上形成厚度约30纳米的半导体有源层4；接着在10-5Pa的高真空下加热盛有CuPc/CoPc＝1∶1粉末的石英舟，使之升华到室温衬底上形成厚度约10纳米的共晶的半导体层5；接着，涂光刻胶、曝光、显影，然后以光刻胶为漏板在10-5Pa的高真空下热蒸发一层100纳米的金(Au)，把样品放入丙酮溶剂中剥离掉非图形区的金形成源电极6和漏电极7。沟道宽度为1000微米，沟道长度为100微米。最后用干刻(RIE)方法刻蚀掉暴露在源/漏电极外的CuPc/CoPc层，氧气流量50sccm，自偏压100伏，功率70瓦，时间1分钟，仅保留源漏电极下面的CuPc/CoPc缓冲层5。器件剖面示意图见图1a。
实施例16
缓冲层所采用的材料为含有7，7’，8，8’-四氰基苯醌的电荷转移复合物。其余工艺步骤和条件与实施例15相同。
实施例17
缓冲层所采用的材料为聚乙炔。其余工艺步骤和条件与实施例15相同。
实施例18
缓冲层所采用的材料为聚苯胺。其余工艺步骤和条件与实施例15相同。
实施例19
缓冲层所采用的材料为聚吡咯。其余工艺步骤和条件与实施例15相同。
实施例20
缓冲层所采用的材料为聚噻酚。其余工艺步骤和条件与实施例15相同。
实施例21
缓冲层所采用的材料为聚对苯撑。其余工艺步骤和条件与实施例15相同。
实施例22
在7059玻璃衬底1上用射频磁控溅射方法镀上一层Ta金属膜，溅射的条件为：本底真空2×10-3Pa，Ar气压1Pa，射频功率500W，衬底温度100℃，并光刻成栅电极2；在衬底1和栅极2上面用直流磁控溅射方法连续溅射一层300纳米的Ta2O5作为栅绝缘层3，反应溅射的条件为：本底真空2×10-3Pa，O2气压0.9Pa，直流功率500W，衬底温度100℃，接着，在10-5Pa的高真空下加热盛有CuPc/CoPc＝1∶1粉末的石英舟，使之升华到室温衬底上形成厚度约10纳米的半导体层5；涂光刻胶、曝光、显影，然后以光刻胶为漏板在10-5Pa的高真空下热蒸发一层100纳米的金(Au)，把样品放入丙酮溶剂中剥离掉非图形区的金形成源电极6和漏电极7。沟道宽度为1000微米，沟道长度为100微米，然后，以源漏电极为掩膜板采用干刻(RIE)方法刻蚀掉源漏电极以外的CuPc/CoPc薄膜，仅保留源漏电极下面的CuPc/CoPc缓冲层部分。最后，在10-5Pa的高真空下加热盛有CuPc粉末的石英舟，使之升华到150℃衬底上形成厚度约30纳米的半导体有源层4。
实施例23
缓冲层所采用的材料为含有7，7’，8，8’-四氰基苯醌的电荷转移复合物。其余工艺步骤和条件与实施例22相同。
实施例24
缓冲层所采用的材料为聚乙炔。其余工艺步骤和条件与实施例22相同。
实施例25
缓冲层所采用的材料为聚苯胺。其余工艺步骤和条件与实施例22相同。
实施例26
缓冲层所采用的材料为聚吡咯。其余工艺步骤和条件与实施例22相同。
实施例27
缓冲层所采用的材料为聚噻酚。其余工艺步骤和条件与实施例22相同。
实施例28
缓冲层所采用的材料为聚对苯撑。其余工艺步骤和条件与实施例22相同。
实施例29
在7059玻璃衬底1上用射频磁控溅射方法镀上一层Ta金属膜，溅射的条件为：本底真空2×10-3Pa，Ar气压1Pa，射频功率500W，衬底温度100℃，并光刻成栅电极2；在栅极上面用直流磁控溅射方法连续溅射一层300纳米的Ta2O5作为栅绝缘层3，反应溅射：本底真空2×10-3Pa，O2气压0.9Pa，直流功率500W，衬底温度100℃，涂光刻胶、曝光、显影，然后以光刻胶为漏板在10-5Pa的高真空下热蒸发一层100纳米的金(Au)，接着，在10-5Pa的高真空下加热盛有CuPc/CoPc＝1∶1粉末的石英舟，使之升华到室温衬底上形成厚度约10纳米的半导体层5；把样品放入丙酮溶剂中剥离掉非图形区的金和CuPc/CoPc薄膜形成源电极6和漏电极7，仅保留源漏电极下面的CuPc/CoPc缓冲层部分。沟道宽度为1000微米，沟道长度为100微米，最后，在10-5Pa的高真空下加热盛有CuPc粉末的石英舟，使之升华到150℃衬底上形成厚度约30纳米的半导体有源层4。
实施例30
缓冲层所采用的材料为以含有7，7’，8，8’-四氰基苯醌的电荷转移复合物。所用的源漏电极材料为Ti。所用的绝缘材料为SiN1～15。其余工艺步骤和条件与实施例29相同。
实施例31
缓冲层所采用的材料为聚乙炔。所用的源漏电极材料为W。所用的绝缘材料为SiN1～15。其余工艺步骤和条件与实施例29相同。
实施例32
缓冲层所采用的材料为聚苯胺。所用的源漏电极材料为Al。所用的绝缘材料为SiN1～15。其余工艺步骤和条件与实施例29相同。
实施例33
缓冲层所采用的材料为聚吡咯。所用的源漏电极材料为Mo。所用的绝缘材料为SiN1～1.5。其余工艺步骤和条件与实施例29相同。
实施例34
缓冲层所采用的材料为聚噻酚。其余工艺步骤和条件与实施例29相同。
实施例35
缓冲层所采用的材料为聚对苯撑。其余工艺步骤和条件与实施例29相同。
实施例36
在7059玻璃衬底1上用射频磁控溅射方法镀上一层Ta金属膜，溅射的条件为：本底真空2×10-3Pa，Ar气气压1Pa，射频功率500W，衬底温度100℃，并光刻成栅电极2；在衬底1和栅极2上面用直流磁控溅射方法连续溅射一层300纳米的Ta2O5作为栅绝缘层3，反应溅射的条件为：本底真空2×10-3Pa，O2气压0.9Pa，直流功率500W，衬底温度100℃，然后，在10-5Pa的高真空下加热盛有CuPc粉末的石英舟，使之升华到室温衬底上形成厚度约30纳米的半导体有源层4；接着，涂光刻胶、曝光、显影，然后以光刻胶为漏板在10-5Pa的高真空下热蒸发一层100纳米的金(Au)，然后在10-5Pa的高真空下加热盛有CuPc/CoPc＝1∶1粉末的石英舟，使之升华到室温衬底上形成厚度约10纳米的共晶的半导体层5；把样品放入丙酮溶剂中剥离掉非图形区的金形成源电极6和漏电极7和暴露在源/漏电极外的CuPc/CoPc层，沟道宽度为1000微米，沟道长度为100微米，仅保留源漏电极下面的CuPc/CoPc缓冲层5，器件剖面示意图见图1a。
实施例37
缓冲层所采用的材料为含有7，7’，8，8’-四氰基苯醌的电荷转移复合物。其余工艺步骤和条件与实施例36相同。
实施例38
缓冲层所采用的材料为聚乙炔。其余工艺步骤和条件与实施例36相同。
实施例39
缓冲层所采用的材料为聚苯胺。其余工艺步骤和条件与实施例36相同。
实施例40
缓冲层所采用的材料为聚吡咯。其余工艺步骤和条件与实施例36相同。
实施例41
缓冲层所采用的材料为聚噻酚。其余工艺步骤和条件与实施例36相同。
实施例42
缓冲层所采用的材料为聚对苯撑。其余工艺步骤和条件与实施例36相同。
Claims (8)
1、一种含有非反应活性缓冲层的有机薄膜晶体管，其含有衬底(1)、栅电极(2)、栅绝缘层(3)、有机半导体层(4)、源电极(6)、漏电极(7)，其特征在于，源电极(6)和漏电极(7)与有机半导体层(4)之间含有非反应活性的缓冲层(5)；缓冲层(5)所采用的有机半导体是含有7，7’，8，8’-四氰基苯醌的电荷转移复合物，或者是稀土双酞菁化合物，或者是聚乙炔、聚苯胺、聚吡咯、聚噻酚、聚对苯撑中的至少一种有机半导体共混或共晶构成，电导率在10-6～10-1Ω-1cm-1之间。
2、一种根据权利要求1所述含有非反应活性缓冲层的有机薄膜晶体管，其特征在于所述的绝缘层(3)与源电极(6)和漏电极(7)之间含有非反应活性缓冲层(5)，缓冲层(5)上面是源/漏电极(6)和(7)，在绝缘层(3)、源/漏电极(6)和(7)上面是有源层(4)。
3、一种根据权利要求1或2所述的含有非反应活性缓冲层的有机薄膜晶体管，其特征在于所述的缓冲层(5)在源/漏电极(6)与(7)间的沟道处是不连续的。
4、一种根据权利要求1、2或3所述含有非反应活性缓冲层的顶电极有机薄膜晶体管的制备方法，其特征在于：
1)在衬底(1)上溅射或蒸发一层金属Ta、Ti、W、Al、ITO、Cr、Au、Ag或者Mo，通过光刻的方法成栅电极(2)；
2)在栅电极(2)和衬底(1)上面溅射或蒸发一层栅绝缘膜(3)或者Ta2O5、Al2O3、TiO2、SiO2、SiN1～1.5金属氧化物或氮化物中的一种或二种或者为钛锆酸钡；
3)在栅绝缘层(3)表面上形成有机半导体材料有源层(4)；
4)在有源层(4)表面上形成缓冲层(5)；
5)在缓冲层(5)表面用Au、Ag、Mo或Al、Cu、Cr、Ti、Mg、Ca中的一种或两种形成源/漏电极(6)和(7)；
6)用源/漏(6)和(7)作为掩模板，采用于刻方法刻蚀掉暴露在源/漏电极外的缓冲层(5)。
5、一种根据权利要求1、2或3所述含有非反应活性缓冲层的顶电极有机薄膜晶体管的制备方法，其1)、2)、3)同权利要求4，其特征在于：
4)在有源层(4)表面上通过掩模板形成缓冲层(5)；
5)在缓冲层(5)表面通过掩模板用金属Au、Ag、Mo或Al、Cu、Cr、Ti、Mg、Ca中的一种或两种形成源/漏电极(6)和(7)。
6、根据权利要求1、2或3所述含有非反应活性缓冲层的顶电极有机薄膜晶体管的制备方法，其1)、2)、3)同权利要求4，其特征在于：
4)在有机半导体材料有源层(4)表面，旋涂一层光刻胶，构建源/漏电极图案；
5)在有源层(4)表面上形成缓冲层(5)；
6)在缓冲层(5)表面用Au、Ag、Mo或Al、Cu、Cr、Ti、Mg、Ca中的一种或两种形成源/漏电极(6)和(7)；
7)采用剥离技术，剥去沟道处的缓冲层材料(5)和源/漏电极(6)和(7)。
7、根据权利要求1、2或3所述含有非反应活性缓冲层的底电极有机薄膜晶体管的制备方法，其1)、2)同权利要求4，其特征在于：
3)在栅绝缘层(3)表面上形成缓冲层(5)；
4)在缓冲层(5)表面用Au、Ag、Mo或Al、Cu、Cr、Ti、Mg、Ca中的一种或两种形成源/漏电极(6)和(7)；
5)用源/漏(6)和(7)作为掩模板，采用干刻(RIE)方法刻蚀掉暴露在源/漏电极外的缓冲层(5)；
6)在栅绝缘层(3)、源/漏电极(6)和(7)的表面上形成有机半导体材料有源层(4)。
8、根据权利要求1、2或3所述含有非反应活性缓冲层的底电极有机薄膜晶体管的制备方法，1)、2)同权利要求4，其特征在于：
3)在栅绝缘层(3)表面上形成缓冲层(5)；
4)在缓冲层(5)表面用Au、Ag、Mo或Al、Cu、Cr、Ti、Mg、Ca、中的一种或两种形成源/漏电极(6)和(7)；
5)采用剥离技术，剥去沟道处的缓冲层材料(5)和源/漏电极(6)和(7)；
6)在栅绝缘层(3)、源/漏电极(6)和(7)的表面上形成有机半导体材料有源层(4)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510016807 CN1719636A (zh) | 2005-05-20 | 2005-05-20 | 含有非反应活性缓冲层的有机薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510016807 CN1719636A (zh) | 2005-05-20 | 2005-05-20 | 含有非反应活性缓冲层的有机薄膜晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1719636A true CN1719636A (zh) | 2006-01-11 |
Family
ID=35931417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510016807 Pending CN1719636A (zh) | 2005-05-20 | 2005-05-20 | 含有非反应活性缓冲层的有机薄膜晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1719636A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456517C (zh) * | 2007-01-23 | 2009-01-28 | 中国科学院长春应用化学研究所 | 轴向取代酞菁化合物用于制备有机薄膜晶体管的应用 |
| CN102856496A (zh) * | 2011-07-01 | 2013-01-02 | 康佳集团股份有限公司 | 高性能底接触有机薄膜晶体管 |
| CN103633244A (zh) * | 2012-08-21 | 2014-03-12 | 索尼公司 | 半导体器件及其制造方法以及电子装置 |
| US8963128B2 (en) | 2008-08-29 | 2015-02-24 | Idemitsu Kosan Co., Ltd. | Compound for organic thin film transistor and organic thin film transistor using the same |
| CN107817283A (zh) * | 2017-09-21 | 2018-03-20 | 天津大学 | 一种低温制备Ag电极测试BZT陶瓷的方法 |
| US10014483B2 (en) | 2015-07-28 | 2018-07-03 | Boe Technology Group Co., Ltd. | Organic thin film transistor having patterned interface modification layer, display substrate and display apparatus having the same, and fabricating method thereof |
| CN112820779A (zh) * | 2020-12-31 | 2021-05-18 | 上海应用技术大学 | 一种薄膜晶体管及其制备方法 |
-
2005
- 2005-05-20 CN CN 200510016807 patent/CN1719636A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456517C (zh) * | 2007-01-23 | 2009-01-28 | 中国科学院长春应用化学研究所 | 轴向取代酞菁化合物用于制备有机薄膜晶体管的应用 |
| US8963128B2 (en) | 2008-08-29 | 2015-02-24 | Idemitsu Kosan Co., Ltd. | Compound for organic thin film transistor and organic thin film transistor using the same |
| CN102856496A (zh) * | 2011-07-01 | 2013-01-02 | 康佳集团股份有限公司 | 高性能底接触有机薄膜晶体管 |
| CN103633244A (zh) * | 2012-08-21 | 2014-03-12 | 索尼公司 | 半导体器件及其制造方法以及电子装置 |
| CN103633244B (zh) * | 2012-08-21 | 2017-04-12 | 索尼公司 | 半导体器件及其制造方法以及电子装置 |
| US10014483B2 (en) | 2015-07-28 | 2018-07-03 | Boe Technology Group Co., Ltd. | Organic thin film transistor having patterned interface modification layer, display substrate and display apparatus having the same, and fabricating method thereof |
| CN107817283A (zh) * | 2017-09-21 | 2018-03-20 | 天津大学 | 一种低温制备Ag电极测试BZT陶瓷的方法 |
| CN112820779A (zh) * | 2020-12-31 | 2021-05-18 | 上海应用技术大学 | 一种薄膜晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102283518B1 (ko) | 광패턴화가능한 조성물, 패턴화된 고 k 박막 유전체 및 관련 장치 | |
| US6953947B2 (en) | Organic thin film transistor | |
| CN1719636A (zh) | 含有非反应活性缓冲层的有机薄膜晶体管及其制作方法 | |
| CN1459877A (zh) | 有机场效应晶体管 | |
| CN1855569A (zh) | 有机半导体装置 | |
| JP2003255857A (ja) | 有機ｅｌディスプレイ | |
| CN103730589A (zh) | 顶发射有机电致发光器件及其制备方法 | |
| JP2005286329A (ja) | 有機電界効果トランジスタ、それを具備する平板ディスプレイ装置、及び有機電界効果トランジスタの製造方法 | |
| Unni et al. | Ambipolar organic field-effect transistor fabricated by co-evaporation of pentacene and N, N′-ditridecylperylene-3, 4, 9, 10-tetracarboxylic diimide | |
| CN1282260C (zh) | 含有栅绝缘层的异质结型有机半导体场效应晶体管及制作方法 | |
| JP2005159360A (ja) | 有機薄膜トランジスター | |
| CN1780015A (zh) | 半导体器件及其制造方法 | |
| Nakayama et al. | High current amplification in p-type metal-base organic transistors using pentacene films | |
| Xiang et al. | High mobility n-channel organic field-effect transistor based a tetratetracontane interfacial layer on gate dielectrics | |
| US9997709B2 (en) | Method for manufacturing transistor according to selective printing of dopant | |
| JP2004088096A (ja) | 分子配列を有する有機半導体層の製造方法 | |
| CN1348222A (zh) | 一种有机薄膜场效应晶体管及其制备方法 | |
| CN1670598A (zh) | 一种图案化有源层的有源矩阵液晶显示装置的制备方法 | |
| CN1545153A (zh) | 含有修饰层的有机薄膜晶体管器件及其加工方法 | |
| CN1846462A (zh) | 有机半导体装置及其制造方法 | |
| Kumar et al. | Low voltage operable eco-friendly water-induced LiO x dielectric based organic field effect transistor | |
| Wang et al. | Organic Field‐Effect Transistors with a Low Pinch‐Off Voltage and a Controllable Threshold Voltage | |
| JP2005259737A (ja) | 有機半導体デバイス及びその製造方法 | |
| Feng et al. | Solution processed organic thin-film transistors with hybrid low/high voltage operation | |
| Chu et al. | Improved performance in n-channel organic thin film transistors by nanoscale interface modification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |