CN1713348A - 半导体裸芯片、其上记录id信息的方法、及其识别方法 - Google Patents

半导体裸芯片、其上记录id信息的方法、及其识别方法 Download PDF

Info

Publication number
CN1713348A
CN1713348A CNA2005100878271A CN200510087827A CN1713348A CN 1713348 A CN1713348 A CN 1713348A CN A2005100878271 A CNA2005100878271 A CN A2005100878271A CN 200510087827 A CN200510087827 A CN 200510087827A CN 1713348 A CN1713348 A CN 1713348A
Authority
CN
China
Prior art keywords
bare chip
semiconductor bare
information
fragment
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100878271A
Other languages
English (en)
Inventor
松田祐二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1713348A publication Critical patent/CN1713348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

目的是提供一种易于识别半导体裸芯片的技术。为实现该目的，半导体裸芯片包括按预定顺序布置在半导体衬底的表面上的熔断元件f11到f19。半导体裸芯片的ID信息由熔断元件的顺序和熔断元件的熔断状态相组合来表示，其指示各个熔断元件是否熔断。

Description

半导体裸芯片、其上记录ID信息的方法、及其识别方法
技术领域
本发明涉及半导体裸芯片，更具体地说，涉及用于识别半导体裸芯片的技术。
背景技术
图1是说明制造普通半导体集成电路(以下称其为IC)的方法示意图。
图2是说明制造图1所示的IC的方法的流程图。
在IC的制造中大致有两个过程：晶片制造和装配工艺。
步骤S51：批量制备未处理的裸晶片。通常，一批裸晶片51包括25到50个晶片。在IC的制造过程中，同批晶片的处理顺序和在同一晶片上的IC处理顺序保持相同。
步骤S52：用各种方法处理裸晶片51，以制造具有多个IC形成于其上的晶片52。该过程包括晶体管薄膜的形成、杂质掺杂、蚀刻、图案化和布线。
步骤S53：检查形成在晶片52上的IC。
步骤S54：切割晶片52以使每片芯片包括一个IC，并得到芯片53。
步骤S55：封装芯片53，从而完成IC封装54。封装包括接合和封装入盒。
步骤S56：最后检查IC封装54。在通过最后的检查之后，IC封装54被装运。
在IC的制造过程中，将用于识别芯片的ID信息，例如批号、晶片号和芯片号置入封装。
近年来，器件主体的尺寸减小增加了使用裸芯片安装的情况数量。当使用裸芯片安装时，没有封装以置入ID信息。日本特开专利申请号No.H11-87198公开了一种技术，使得裸芯片包括分别形成的非易失性存储器，并且ID信息记录在非易失性存储器上以便在必要时读出。
但是，No.H11-87198公开的技术有一个问题：当裸芯片出错时，有时会无法读出记录在非易失性存储器上的ID信息，这是因为当裸芯片有故障时非易失性存储器可能出现故障。不读出ID信息，就不能指定有问题的裸芯片的批号。这导致迟延了采取有效的措施，例如替换有问题的裸芯片或重新检查同一批裸芯片。
而且，将非易失性存储器加在裸芯片上会很大程度上增加芯片的面积，还会增加制造步骤的数量。
发明内容
本发明的目的是提供一种有助于识别半导体裸芯片的技术。
本发明的另一个目的是提供一种抑制能够有助于识别半导体裸芯片的半导体裸芯片的制造步骤增加的技术。
本发明的再一个目的是提供一种抑制能够有助于识别半导体裸芯片的半导体裸芯片面积的增加的技术。
依据本发明，具有其ID信息的半导体裸芯片包含半导体衬底，和由按预定顺序布置在半导体衬底上以便外部可见的多个片段构成的ID信息记录元件，以使在外表上可见，每个片段通过处理在外观上可变，其中ID信息记录部件通过处理后每个片段的外观和片段的顺序相结合来表示ID信息。
依据本发明，具有其ID信息的半导体裸芯片包含半导体衬底，和由按预定顺序布置在半导体衬底上以便外部可见的多个片段构成的ID信息记录元件，这些片段已通过处理在外观上有选择地变化了，其中ID信息记录部件通过结合处理后的外观和片段的顺序来表示ID信息。
依据上述构造，ID信息记录部件外部可见，ID信息可通过检查处理后每个片段的外观和片段的顺序来视觉上获得。因此，相比于用常规技术制造的半导体裸芯片，能有助于识别半导体裸芯片。
依据本发明的半导体裸芯片可进一步包含布置在半导体衬底上以便与片段一一对应的多个焊盘，其中每个片段具有与相应焊盘连接的第一部分和与在半导体衬底上提供的接地电极相连的第二部分，并且通过利用向其提供的电流来熔断以便切割片段从而在外观上可变。
依据上述构造，焊盘的利用有助于以电流来熔断片段。因此，相比于用例如激光和蚀刻的其它处理技术，可以抑制能够有助于识别半导体裸芯片的半导体裸芯片的制造步骤增加。
依据本发明的半导体裸芯片也可是每个片段具有在位于片段的相对端部的第一和第二部分之间压缩的拉长形状。
依据上述构造，压缩的部分优选是熔断的。因此，能避免在不期望的部分熔断。
依据本发明的半导体裸芯片可进一步包含形成于半导体衬底的主表面上的主电路，其中片段和主电路由同样的材料制成。
依据上述构造，不必要对于片段使用任何特殊的材料，因此有可能降低半导体裸芯片的生产成本。进一步，通过在形成主电路的一部分的同时形成片段，可抑制能够有助于识别半导体裸芯片的半导体裸芯片的制造步骤增加。
依据本发明的半导体裸芯片可进一步包含形成于半导体衬底主表面上的主电路，其中片段布置在主表面上方。
依据上述构造，相比于片段形成于与形成主电路的表面不同的表面上的情况，片段的定位要容易。进一步，通过在形成主电路的一部分的同时形成片段，可抑制造能够有助于识别半导体裸芯片的半导体裸芯片的步骤增加。
依据本发明，在其上记录半导体裸芯片的ID信息的方法是这样的方法，其包含布置在半导体衬底上以便外部可见的多个片段，并且包括获得二进制数形式的ID信息，二进制数的数字一一对应于该片段；和基于相应的数字的二进制值选择性地处理片段。
依据上述构造，每个片段可基于片段是否被处理来代表二进制值。因此，相比于对片段的处理是连续的或渐进的情况，可有助于ID信息的记录。
依据本发明的记录ID信息的方法也可是主电路形成于半导体衬底主表面之上，该片段是可熔断的，以便利用向其施加的电流进行切割，和利用在主电路的检查中使用的探针板上添加的记录探针，通过选择性地给片段施加电流来进行处理。
依据本发明，记录ID信息的方法也可是主电路形成于半导体衬底的主表面上，片段由塑料材料制成，利用在主电路的检查中使用的探针板上添加的记录探针，通过选择性地按压片段来进行处理。
依据上述构造，可在检查主电路的步骤期间记录ID信息。因此，可记录ID信息而无需提供任何额外步骤。
依据本发明，识别半导体裸芯片的方法包括拍摄图像的步骤，每张图像显示了对于每个半导体裸芯片唯一的形式，以及在记录媒体上记录与用于识别半导体裸芯片的ID信息相关联的图像，和拍摄图像的步骤，该图像显示了对于待识别的半导体裸芯片唯一的形式，并将拍摄的图像中显示的唯一形式与记录在记录媒体中的图像中显示的唯一形式进行比较，从而获得待识别的半导体裸芯片的ID信息，其中半导体裸芯片包含已被熔断的熔断元件，并且每个半导体裸芯片的唯一形式是熔断元件的熔断部分表面上的锯齿状图案。
依据上述构造，可外部地拍摄锯齿状图案的图像。因此，即使当半导体裸芯片出错时也可通过拍摄锯齿状图案的图像获得ID信息。相比于传统方法，可很大程度地有助于半导体裸芯片的识别。
依据本发明，识别半导体裸芯片的方法也可是半导体裸芯片包含图像传感器电路，以及熔断元件包含在图像传感器电路中。
依据上述构造，无需形成用于识别半导体裸芯片的额外的熔断元件。因此，可抑制能够有助于识别半导体裸芯片的半导体裸芯片的芯片面积及其制造步骤数量的增加。
依据本发明，识别半导体裸芯片的方法包括拍摄图像的步骤，其中每张图像显示了对于每个半导体裸芯片唯一的形式，以及在记录媒体上记录与用于识别半导体裸芯片的ID信息相关联的图像；和拍摄图像的步骤，该图像显示了对于待识别的半导体裸芯片唯一的形式，并将拍摄的图像中显示的唯一形式与记录在记录媒体中的图像中显示的唯一形式进行比较，从而获得待识别的半导体裸芯片的ID信息，其中通过切割晶片来获得半导体裸芯片，并且对于每个半导体裸芯片唯一的形式是半导体裸芯片的切割表面上的锯齿状图案。
根据上述构造，可外部地拍摄锯齿状图案的图像。因此，即使当半导体裸芯片出错时也可通过拍摄锯齿状图案的图像获得ID信息。相比于传统方法，可很大程度地有助于半导体裸芯片的识别。进一步，这里的锯齿状图案并不是为了识别半导体裸芯片而特别形成的。因此，可抑制能够有助于识别半导体裸芯片的半导体裸芯片的芯片面积及其制造步骤数量的增加。
附图说明
本发明的这些和其它的目的、优点和特性结合本发明特殊实施例附图的描述变得显而易见。
在图中：
图1是说明半导体IC的普通制造方法的示意图；
图2是显示图1中说明的制造方法的流程图；
图3是依据第一实施例的半导体裸芯片的示意平面图；
图4是说明半导体裸芯片和探针板之间的连接；
图5说明晶片检测装置的原理结构的框图；
图6是依据第一实施例在半导体裸芯片上记录ID信息的方法的流程图。
图7是依据第二实施例说明半导体裸芯片和探针板之间的连接；
图8是依据第三实施例说明识别半导体裸芯片的方法的示意图；
图9是依据第三实施例显示识别半导体裸芯片的方法的流程图；
图10是依据第四实施例说明识别半导体裸芯片的方法的示意图。
具体实施方式
参照附图，下面详细描述本发明的优选实施例。
第一实施例
图3是依据第一实施例的半导体裸芯片的示意平面图。
半导体裸芯片是由半导体衬底1及其上形成的IC构成的。主电路形成于半导体衬底1的主表面的区域2中，而熔断元件f11到f19和焊盘p11到p19按预定顺序布置在衬底1的主表面的区域3中。
在第一实施例中，9个熔断元件构成ID信息记录部件，其通过每个熔断元件是否被熔断(熔断状态)以及9个熔断元件的顺序来表示半导体裸芯片的ID信息。
基于熔断元件是否被熔断，每个熔断元件代表二进制值。用9个熔断元件，可代表9比特的ID信息。用户通过看熔断状态和9个熔断元件的顺序来视觉上读取ID信息。
ID信息的数字和熔断元件之间、及熔断状态和二进制值之间的对应可以是任何类型的，只要该对应是为每个半导体裸芯片按常规确定的。显示在图3中的例子代表ID信息“101101111”，例如，假设熔断元件f11代表最高数字，而熔断元件f19代表最低数字，并且每个熔断元件当熔断时代表“0”。
熔断元件具有拉长的形状，以一端连接相应的焊盘和另一端连接到接地电极4。在两端之间的部分是被压缩的。以此构造，在压缩部分上将熔断元件熔断要比其他部分上更容易，并且因此可以避免在不期望的部分上熔断。
用于熔断元件的材料优选和用于主电路的材料相同。以此构造，可降低半导体裸芯片的生产成本。例如，多晶硅、铝、铜和钨可用作用于熔断元件的材料。
熔断元件布置在其上形成了主电路的主表面上，并且可在和形成主电路相同的步骤中形成。这样，可降低半导体裸芯片的生产成本。
如上所述，依据第一实施例的半导体裸芯片包括形成于半导体衬底1的主表面上用于记录ID信息的熔断元件。这些熔断元件从外部是外部可见的，因此，即使当半导体裸芯片有故障时，对于用户获得ID信息还是可能的。因此，可很大程度地有助于半导体裸芯片的识别。
进一步，熔断元件可比形成非易失性存储器采用更少的制造步骤来形成。因此，可很大程度地降低半导体裸芯片的生产成本。
接着，下面描述在半导体裸芯片上记录ID信息的方法。
图4说明在半导体裸芯片和探针板之间的连接的实例。
探针板5提供有用于检查主电路和用于记录ID信息的部件。在图4中所示的探针板5仅显示了用于记录ID信息的部件。记录部件包括探针6和开关7。
探针6与各自的焊盘接触。开关7***在探针6和电源8之间连接的各自的布线中，并依据从测试器传送的控制信号来开和关，其将在以后描述。
以这样的构造，当打开任何一个开关7时，为相应的熔断元件提供电流，其接着将元件熔断。在图4显示的实例中，熔断元件f12和f15被熔断。
图5是说明晶片检查装置的示意结构的框图。
晶片检查装置提供有探针板5、探针9和测试器10。
探针9包括用于放置晶片11的基座。通过移动基座，探针板5的探针开始接触形成于晶片11上的焊盘。测试器10给探针板5传送控制信号。
图6是显示依据第一实施例在半导体裸芯片上记录ID信息的方法的流程图。
在晶片检查步骤(参见图2中的步骤S53)期间进行ID信息的记录。这时，晶片11已经被放置在探针9的基座上。
步骤S11：探针9传送晶片11，并使探针与各自的焊盘接触。
步骤S12：测试器10获得将要记录的表示“10110111”的ID信息。
步骤S13：测试器10基于获得的ID信息的各个数字的二进制值，确定是否将熔断元件熔断(熔断的必要性)。依据ID信息的数字和熔断元件之间、以及熔断状态和二进制数字之间预定的对应，确定是否熔断。在本实施例中，熔断元件f12和f15被设置为“熔断”，而剩余的熔断元件被设置为“不熔断”。
步骤S14：测试器10依据确定的熔断必要性产生控制信号。控制信号打开待熔断的熔断元件的开关，以及关闭不被熔断的熔断元件的开关。测试器10传送产生的控制信号给探针板5。依据传送的控制信号控制每个开关的开和关。结果，熔断了熔断元件f12和f15。
第二实施例
第二实施例不同于第一实施例在于，通过按压ID信息记录部件来记录ID信息。和第一实施例共有的特性在下面不予描述。
图7示出依据第二实施例在半导体裸芯片和探针板之间的连接。
焊盘p21到p29放置在半导体裸芯片的衬底1的主表面的区域3中。
在第二实施例中，9个焊盘构成了ID信息记录部件，其通过每个焊盘是否被标记(标记状态)和9个焊盘的顺序来表示半导体裸芯片的ID信息。
探针板13提供有用于记录ID信息的部件，其包括探针14、激励器15和开关16。
由激励器15来支持探针14。当提供电源时，激励器15移动探针14以使探针按压各个焊盘。开关16***在激励器15和电源8之间连接的各个布线中，并依据从测试器传送的控制信号来打开和关闭。
基于焊盘是否被标记，每个焊盘代表二进制值。用户通过看标记状态和9个焊盘的顺序来从可视地读取ID信息。
虽然优选用于焊盘的材料和用于主电路是相同的材料，但用于焊盘的材料也可是任意的塑料材料。以这种构造，可降低半导体裸芯片的生产成本。例如，金属布线材料可被用作焊盘的材料。
在如第一实施例中的晶片检查步骤期间，执行ID信息的记录。和第一实施例不同的是激励器15以探针14按压焊盘p22和p25。作为按压的结果，标记了焊盘p22和p25。
按压比熔断对处理目标的周围环境破坏得更小。这使在焊盘之间的节距更窄，从而可减小半导体裸芯片的尺寸。
第三实施例
图8是说明依据第三实施例识别半导体裸芯片的方法的示意图。
半导体裸芯片由半导体衬底21和形成于其上的图像传感器电路24构成。成像电路22和电压调节电路23形成于半导体衬底21的主表面上。电压调节器电路23包括熔断元件f31到t33、焊盘p31到p33和电阻元件r31到r33。
第三实施例的特性部分在于，熔断元件的熔断部分上的锯齿状图案被用于识别半导体裸芯片。在微观中，锯齿状图案对于每个半导体裸芯片都是唯一的，并因此可用于半导体裸芯片的识别。照相机27拍摄每个半导体裸芯片的锯齿状图案的图像，并且在记录媒体28中记录图像的数据。
图像传感器电路24包括电压调节器电路23作为标准设备。电压调节器电路23是用于调节施加给成像电路22的电压的电路，并且提供有用于调节电阻值的熔断元件。因为熔断元件用于识别半导体裸芯片，所以无需提供任何特殊的ID信息记录部件。
图9是显示依据第三实施例识别半导体裸芯片的方法的流程图。
取得的实例是指定装运后已被返回的大批半导体裸芯片的例子。
这里，布置在半导体裸芯片上的熔断元件已被适当地熔断。
步骤S21：查找半导体裸芯片上已被熔断的熔断元件，并拍摄熔断元件的熔断部分的锯齿状图案的图像。只要每个半导体裸芯片以相同的方式被处理，则如何处理多于一个的熔断元件被熔断的情况可以是任意方式的。例如，可拍摄全部的锯齿状图案的图像。也可依据预定的规则选择目标来拍摄图像，并拍摄被选目标的图像。
步骤S22：记录与ID信息关联的记录媒体上的锯齿状图案的图像。
在装运前，对所有半导体裸芯片执行上述步骤S21和S22。
步骤S23：装运半导体裸芯片。
步骤S24：返回半导体裸芯片。
步骤S25：查找在返回的半导体裸芯片上被熔断的熔断元件，并拍摄熔断元件的熔断部分上的锯齿状图案的图像。
步骤S26：将拍摄图像中的锯齿状图案和记录媒体中记录的图像中的多个锯齿状图案比较。用通常的图案匹配方法进行比较。
步骤S27：如果拍摄的图像中的锯齿状图案和记录媒体中记录的图像中的锯齿状图案之一相匹配，则读出与匹配的锯齿状图案相关联的所记录的ID信息。从而可指定批号数。
如上所述，依据第三实施例的识别半导体裸芯片的方法使用了布置在半导体衬底21的主表面上的熔断元件。这些熔断元件是外部可见的，从而，对于用户即使当半导体裸芯片有故障时仍可获得ID信息。因此，可很大程度上有助于半导体裸芯片的识别。
进一步，图像传感器电路24提供有熔断元件作为标准设备。因此，可抑制半导体裸芯片的制造步骤数量的增加，这是因为无需为识别半导体裸芯片而配备任何额外的ID信息记录部件。
第四实施例
图10是说明依据第四实施例识别半导体裸芯片的方法的示意图。
第四实施例不同于第三实施例之处在于，半导体裸芯片的侧表面(切割面)用作对于半导体裸芯片唯一的形式。和第三实施例共同的特性不在以下描述。
半导体裸芯片是通过切割晶片获得，切割表面也是同时通过切割晶片而获得的。用切割机进行晶片的切割。
第四实施例的特性部分在于，半导体裸芯片的切割表面上的锯齿状图案被用于识别半导体裸芯片。在微观中，锯齿状图案对于每个半导体裸芯片是唯一的，从而可被用于半导体裸芯片的识别。照相机27拍摄每个半导体裸芯片的锯齿状图案的图像，并且将图像的数据记录在记录媒体28。由照相机27拍摄的半导体裸芯片的目标部分可以是任意部分，只要该部分是共同地设置于每个半导体裸芯片的。例如，可拍摄半导体裸芯片的整个周边的图像。另一个例子，可拍摄半导体裸芯片的预定部分的图像。
如上所述，依据第四实施例识别半导体裸芯片的方法使用半导体裸芯片的侧面。侧表面外部可见，从而，对于用户即使当半导体裸芯片有故障时仍可获得ID信息。因此，可很大程度上有助于半导体裸芯片的识别。
进一步，侧表面并不是为了识别半导体裸芯片而特别提供的。因此，可抑制半导体裸芯片的制造步骤数量的增加。
[修改的实例]
(1)在第一和第二实施例中，熔断和按压被引用作处理的实例。但是，本发明并不限于这些实例，激光也可用作可供选择的方法。当用激光将熔断元件熔断时，焊盘和布线不是必需的，因为无需施加电流。
(2)在第一和第二实施例中，构成ID信息记录部件的部件是一维布置的。但是，本发明不限于该实例，这些部件也可二维地布置。
(3)在第一和第二实施例中，没有额外的部件放置在衬底之上的ID信息记录部件上。但是，本发明并不限于这样的实例，如果ID信息记录部件从外部是外部可见的。例如，ID信息记录部件可由半透明材料覆盖。
(4)第三实施例描述了包含熔断元件作为标准设备的电路。但是，本发明并不限于该实例，熔断元件可特殊地提供以便识别半导体裸芯片。
(5)第三实施例描述了图像传感器电路。但是，本发明并不限于该实例，如果电路包含作为标准设备的熔断元件，则可用任何的电路获得同样的效果。
虽然参照附图经由实例充分地描述了本发明，应当清楚各种改变和修改对于本领域技术人员是显而易见的。因此，除非是离开了本发明范围的别的改变和修改，它们都应被认作包含在本发明之中。

Claims (12)

1.一种具有其ID信息的半导体裸芯片，包括：
半导体衬底；和
由按预定顺序布置在半导体衬底上以便外部可见的多个片段构成的ID信息记录部件，每个片段通过处理在外观上可变，其中
ID信息记录部件通过处理后每个片段的外观和片段的顺序相结合来表示ID信息。
2.如权利要求1所述的半导体裸芯片，进一步包括：
布置在半导体衬底上方以便与片段一一对应的多个焊盘，其中
每个片段具有与相应焊盘连接的第一部分和与在半导体衬底上提供的接地电极相连的第二部分，并且通过利用向其提供的电流来熔断以便切割片段从而在外观上可变。
3.如权利要求2所述的半导体裸芯片，其中
每个片段具有在位于片段的相对端部的第一和第二部分之间压缩的拉长形状。
4.如权利要求1所述的半导体裸芯片，进一步包括：
形成于半导体衬底的主表面上的主电路，其中
该片段和主电路由相同的材料制成。
5.如权利要求1所述的半导体裸芯片，进一步包括：
形成于半导体衬底的主表面上的主电路，其中
该片段布置在主表面上方。
6.一种在半导体裸芯片上记录半导体裸芯片的ID信息的方法，该半导体裸芯片包含布置在半导体衬底上以便外部可见的多个片段，该方法包括：
获得二进制数形式的ID信息，二进制数的数字一一对应于该片段；和
基于相应的数字的二进制值选择性地处理片段。
7.如权利要求6所述的记录ID信息的方法，其中
主电路形成于半导体衬底的主表面上，
该片段是可熔断的，以便利用向其施加的电流进行切割，和
利用在主电路的检查中使用的探针板上添加的记录探针，通过选择性地给片段施加电流来进行处理。
8.如权利要求6所述的记录ID信息的方法，其中
主电路形成于半导体衬底的主表面上，
片段由塑料材料制成，和
利用在主电路的检查中使用的探针板上添加的记录探针，通过选择性地按压片段来进行处理。
9.一种识别半导体裸芯片的方法，包括：
拍摄图像的步骤，每张图像显示了对于每个半导体裸芯片唯一的形式，以及在记录媒体上记录与用于识别半导体裸芯片的ID信息相关联的图像；和
拍摄图像的步骤，该图像显示了对于待识别的半导体裸芯片唯一的形式，并将拍摄的图像中显示的唯一形式与记录在记录媒体中的图像中显示的唯一形式进行比较，从而获得待识别的半导体裸芯片的ID信息，其中
半导体裸芯片包含已被熔断的熔断元件，并且每个半导体裸芯片的唯一形式是熔断元件的熔断部分表面上的锯齿状图案。
10.如权利要求9所述的识别半导体裸芯片的方法，其中
半导体裸芯片包括图像传感器电路，和
熔断元件包括在图像传感器电路之中。
11.一种识别半导体裸芯片的方法，包括：
拍摄图像的步骤，其中每张图像显示了对于每个半导体裸芯片唯一的形式，以及在记录媒体上记录与用于识别半导体裸芯片的ID信息相关联的图像；和
拍摄图像的步骤，该图像显示了对于待识别的半导体裸芯片唯一的形式，并将拍摄的图像中显示的唯一形式与记录在记录媒体中的图像中显示的唯一形式进行比较，从而获得待识别的半导体裸芯片的ID信息，其中
通过切割晶片来获得半导体裸芯片，并且对于每个半导体裸芯片唯一的形式是半导体裸芯片的切割表面上的锯齿状图案。
12.一种具有其ID信息的半导体裸芯片，包括：
半导体衬底；和
由按预定顺序布置在半导体衬底上以便外部可见的多个片段构成的ID信息记录部件，该片段已经通过处理在外观上选择性地可变，其中
ID信息记录部件通过处理后的外观和片段的顺序相结合来表示ID信息。
CNA2005100878271A 2004-06-15 2005-06-15 半导体裸芯片、其上记录id信息的方法、及其识别方法 Pending CN1713348A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004176592 2004-06-15
JP176592/04 2004-06-15

Publications (1)

Publication Number Publication Date
CN1713348A true CN1713348A (zh) 2005-12-28

Family

ID=35459661

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100878271A Pending CN1713348A (zh) 2004-06-15 2005-06-15 半导体裸芯片、其上记录id信息的方法、及其识别方法

Country Status (4)

Country Link
US (1) US20050275062A1 (zh)
KR (1) KR100683355B1 (zh)
CN (1) CN1713348A (zh)
TW (1) TWI255472B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895158A (zh) * 2016-04-23 2016-08-24 华为技术有限公司 芯片中的die id的读取电路以及芯片
CN106098577A (zh) * 2015-04-28 2016-11-09 英飞凌科技股份有限公司 集成电路衬底及其制造方法
CN106443399A (zh) * 2016-09-08 2017-02-22 上海华岭集成电路技术股份有限公司 一种防止芯片熔丝误熔断的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483213B2 (en) * 2017-09-13 2019-11-19 Stmicroelectronics S.R.L. Die identification by optically reading selectively blowable fuse elements

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663902A (en) * 1996-07-18 1997-09-02 Hewlett-Packard Company System and method for disabling static current paths in fuse logic
KR100389040B1 (ko) * 2000-10-18 2003-06-25 삼성전자주식회사 반도체 집적 회로의 퓨즈 회로
US6657905B1 (en) * 2002-05-17 2003-12-02 Micron Technology, Inc. Clamping circuit for the Vpop voltage used to program antifuses

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098577A (zh) * 2015-04-28 2016-11-09 英飞凌科技股份有限公司 集成电路衬底及其制造方法
US10020264B2 (en) 2015-04-28 2018-07-10 Infineon Technologies Ag Integrated circuit substrate and method for manufacturing the same
CN106098577B (zh) * 2015-04-28 2019-10-08 英飞凌科技股份有限公司 集成电路衬底及其制造方法
US10672716B2 (en) 2015-04-28 2020-06-02 Infineon Technologies Ag Integrated circuit substrate and method for manufacturing the same
CN105895158A (zh) * 2016-04-23 2016-08-24 华为技术有限公司 芯片中的die id的读取电路以及芯片
CN105895158B (zh) * 2016-04-23 2020-01-31 华为技术有限公司 芯片中的die id的读取电路以及芯片
CN106443399A (zh) * 2016-09-08 2017-02-22 上海华岭集成电路技术股份有限公司 一种防止芯片熔丝误熔断的方法
CN106443399B (zh) * 2016-09-08 2020-11-13 上海华岭集成电路技术股份有限公司 一种防止芯片熔丝误熔断的方法

Also Published As

Publication number Publication date
KR20060048371A (ko) 2006-05-18
TWI255472B (en) 2006-05-21
TW200605109A (en) 2006-02-01
US20050275062A1 (en) 2005-12-15
KR100683355B1 (ko) 2007-02-15

Similar Documents

Publication Publication Date Title
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1183593C (zh) 半导体装置
CN1568429A (zh) 使用上部层图形提供对晶片承载的半导体器件的电流控制
CN1779983A (zh) 光学装置
CN1819187A (zh) 半导体装置及胶囊型半导体封装
CN1245744C (zh) 半导体元件的制造方法以及半导体元件
CN1691344A (zh) 光学器件及其制造方法
CN101030573A (zh) 半导体晶片、半导体器件及半导体器件的制造方法
CN1507042A (zh) 半导体装置
CN101047146A (zh) 半导体器件的制造方法
CN1259767A (zh) 晶片级封装及其制造方法以及由其制造半导体器件的方法
CN1781155A (zh) 存储电路装置及其制造方法
CN1779962A (zh) 半导体装置及其制造方法
CN1307793A (zh) 带有弹性封装的一电子器件的组件
CN101069277A (zh) 包括检测探针的探针卡制造方法和探针卡、探针卡检查***
CN1713348A (zh) 半导体裸芯片、其上记录id信息的方法、及其识别方法
CN109427605B (zh) 半导体制造设备和使用其制造半导体器件的方法
CN101030579A (zh) 半导体晶片、半导体芯片、半导体器件及晶片测试方法
CN1571928A (zh) 装配及测试一种电子模块的方法
CN100350611C (zh) 半导体集成电路器件
CN1607637A (zh) 制造半导体器件的方法
CN1293633C (zh) 半导体集成电路装置及半导体集成电路装置的制造方法
CN1763933A (zh) 印刷电路板与引入其的电路单元
CN1692498A (zh) 摄像装置及其制造方法
CN1523672A (zh) 半导体集成电路器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication