CN1694605A - 双面印刷电路板的制造方法 - Google Patents

双面印刷电路板的制造方法 Download PDF

Info

Publication number
CN1694605A
CN1694605A CNA2005100783110A CN200510078311A CN1694605A CN 1694605 A CN1694605 A CN 1694605A CN A2005100783110 A CNA2005100783110 A CN A2005100783110A CN 200510078311 A CN200510078311 A CN 200510078311A CN 1694605 A CN1694605 A CN 1694605A
Authority
CN
China
Prior art keywords
conductor layer
insulating base
manufacture method
hole
electrolytic copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100783110A
Other languages
English (en)
Other versions
CN100505990C (zh
Inventor
高吉勇一
長谷川峰快
津田泰
糸川晶儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1694605A publication Critical patent/CN1694605A/zh
Application granted granted Critical
Publication of CN100505990C publication Critical patent/CN100505990C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

制备在两面具有金属箔的绝缘底板，形成贯通金属箔以及绝缘底板的通孔部。在通孔部的内周面以及金属箔的表面形成无电解铜镀层，在无电解铜镀层的整个面上形成电解铜镀层。然后，除去通孔部的内周面以及通孔部周边部的区域以外的电解铜镀层，其后，加工金属箔形成导体图案。

Description

双面印刷电路板的制造方法
技术领域
本发明涉及在绝缘底板的两面形成导体图案的双面印刷电路板的制造方法。
背景技术
在各种电气设备或者电子设备中使用印刷电路板。在印刷电路板中，有在绝缘性塑料等绝缘底板的一面形成用铜等金属箔制成的导体图案的单面印刷电路板，以及在绝缘底板的两面形成导体图案的双面印刷电路板。
在双面印刷电路板中，为进行在绝缘底板的两面设置的导体图案之间的电气接触使用由金属电镀形成的通孔。在通孔中有贯通两面的导体图案以及绝缘底板那样设置的通孔和贯通一侧的导体图案以及绝缘底板那样设置的盲孔。
在特开2003-8204号公报中，公开了可以形成细微图案弯曲性高、尺寸精度高而且可以防止端子间电气导通的双面印刷电路板的制造方法。下面说明特开2003-8204号公报中公开的双面印刷电路板的制造方法。
首先，制备在绝缘底板的两面形成金属箔的毛坯。然后在形成贯通绝缘底板以及两面的金属箔的通孔后，在金属箔的表面形成无电解铜镀层。
接着，通过腐蚀金属箔进行图案加工，形成包含通孔部的周边部的导体图案。接着在除通孔部的内周面以及周边部的区域在无电解铜镀层上形成抗镀膜后，把抗镀膜作为掩膜在通孔部的内周面以及周边部的区域的无电解铜镀层上形成电解铜镀层。接着，除去除抗镀膜、电解铜镀层下的区域以外的无电解铜镀层。最后用被覆层覆盖。
这样，在通过使用特开2003-8204号公报中记载的制造方法形成的双面印刷电路板中，仅在通孔部的内周面以及周边部的区域中形成电解铜镀层，在通孔部的内周面以及周边部的区域以外，因为不形成电解铜镀层而弯曲性高。
但是，在通过使用特开2003 8204号公报中记载的制造方法形成的双面印刷电路板中，通孔周边部的电解金属镀层的厚度容易不均匀。
其结果，在进行双面印刷电路板和半导体元件等电子部件或者其他配线电路底板的连接时有可能降低电气连接可靠性。
发明内容
本发明的目的是提供一种弯曲性和电气连接可靠性都高的双面印刷电路板的制造方法。
本发明人，根据进行各种实验以及研究的结果，发现在通孔周边部的电解金属镀层的厚度容易不均匀的问题是由于在形成电解金属镀层时通孔周边部的电流密度升高引起的。于是，应该谋求在形成电解金属镀层时使电流密度均匀化，研究出以下的发明。
根据本发明的一个方面，双面印刷电路板的制造方法包含制备在两面具有导体层的绝缘底板的工序；形成贯通所述导体层中的至少一方以及所述绝缘底板的通孔的工序；在通孔的内周面以及导体层的表面形成导电体层的工序；在导电体层的整个面上形成电解金属镀层的工序；在除了通孔的内周面以及通孔周边部的区域以外部分除去电解金属镀层的工序；在除去电解金属镀层后，加工导体层形成导体图案的工序。
在该双面印刷电路板的制造方法中，制备在两面具有导体层的绝缘底板，形成贯通至少一方的导体层以及绝缘底板的通孔。在通孔的内周面以及导体层的表面形成导电体层，在导电体层的整个面上形成电解金属镀层。然后，在除了通孔的内周面以及通孔周边部的区域以外的部分除去电解金属镀层，其后加工导体层形成导体图案。
在这种场合，因为在形成电解金属镀层时在导电体层的整个面上形成电解金属镀层，所以包含通孔周边部电流密度变得均匀。因此，可以使通孔周边部的电解金属镀层的厚度均匀。另外，在形成电解金属镀层后，因为除去通孔的内周面以及通孔周边部的区域以外的电解金属镀层，因此可以使弯曲性增高。其结果，可以得到弯曲性以及电气连接可靠性都高的双面印刷电路板。
形成通孔的工序也可以包含作为通孔形成贯通导体层的两方以及绝缘底板的透孔的工序。
形成通孔的工序也可以包含形成贯通导体层的一方以及绝缘底板的孔的工序。
所述制造方法也可以包含在除去电解金属镀层后在除了通孔周边部的区域以外的部分使导体层变薄的工序。
在这一场合，因为通孔周边部的区域以外的导体层的厚度变薄，所以可以更加提高双面印刷电路板的弯曲性。
制备绝缘底板的工序，也可以包含作为绝缘底板制备在两面具有导体层的柔性底板的工序。柔性底板具有柔软性。因此，可以更加提高双面印刷电路板的弯曲性。
制备绝缘底板的工序，也可以包含制备在两面具有作为导体层的金属膜的绝缘底板的工序。
形成导电体层的工序也可以包含作为导电体层形成无电解金属镀层的工序。
形成导电体层的工序也可以包含作为导电体层形成碳层的工序。
制备在两面具有导体层的绝缘底板的工序也可以包含在第一金属层上形成第一热塑性树脂层的工序；在第二金属层上形成第二热塑性树脂层的工序；在第一热塑性树脂层上重合第二热塑性树脂层，形成第一金属层、第一热塑性树脂层、第二热塑性树脂层以及第二金属层的叠层体的工序；和加压以及加热叠层体的工序。
在这种场合，可以不使用粘接剂，制作在两面具有导体层的绝缘底板。
所述制造方法也可以进一步具有在绝缘底板上形成树脂层使覆盖导体图案的工序。在这种场合，通过树脂层可以保护导体图案。
根据本发明，可以制造弯曲性以及电气连接可靠性都高的双面印刷电路板。
附图说明
图1是表示本发明的第一实施形态中的双面印刷电路板的制造工序的断面图；
图2是表示本发明的第二实施形态中的双面印刷电路板的制造工序的断面图。
具体实施方式
下面说明涉及本实施形态的双面印刷电路板的制造方法。首先，在第一实施形态中，说明在作为通孔形成贯通导体层的两方以及绝缘底板的通孔部的场合的双面印刷电路板的制造方法，在第二实施形态中，说明在作为通孔形成贯通导体层的一方以及绝缘底板的盲孔部的场合的双面印刷电路板的制造方法。
(1)第一实施形态
图1是表示涉及第一实施形态的双面印刷电路板的制造工序的断面图。在第一实施形态中双面印刷电路板是柔软电路板。
首先，如图1(a)所示，制备两面形成金属箔2a、2b的绝缘底板1。金属箔2a、2b由铜形成，绝缘底板1由聚酰亚胺树脂层形成。这里，绝缘底板1的厚度t0优选大于等于12.5μm而小于等于125μm，金属箔2a、2b的厚度t1优选分别大于等于5μm而小于等于35μm。形成这一金属箔2a、2b的绝缘底板1的制造方法后述。
接着，如图1(b)所示，在规定位置形成贯通金属箔2a、2b以及绝缘底板1的通孔部6。通孔部6通过钻加工、冲压加工或者激光加工等形成。通孔部6的内径优选为大于等于25μm而小于等于500μm。
接着在绝缘底板1以及金属箔2a、2b上形成导电体层。在第一实施形态中，作为导电体层使用无电解铜镀层3。具体说，在绝缘底板1以及金属箔2a、2b的表面上涂布钯催化剂后，浸渍在镀铜液中。由此，如图1(c)所示，在通孔部6的内周面6a以及金属箔2a、2b的表面上形成无电解铜镀层3。通过该无电解铜镀层3金属箔2a和金属箔2b电气连接。无电解铜镀层3的厚度例如为0.3μm。
其后，如图1(d)所示，在无电解铜镀层3的整个面上进行电解镀铜形成电解铜镀层4。例如电解铜镀层4的厚度优选为大于等于5μm而小于等于20μm。
接着，如图1(e)所示，在通孔部6以及通孔周边部6b的区域形成抗蚀层(未图示)，通过进行腐蚀，除去通孔部6以及周边部6b以外的区域的电解铜镀层4。
这里，周边部6b，例如优选是从通孔部6的中心半径为大于等于100μm而小于等于500μm的区域。
进而，如图1(f)所示，在除去通孔部6以及周边部6b以外的区域的电解铜镀层4以后，对通孔部6的周边部6b以外的区域的无电解铜镀层3以及金属箔2a、2b进行腐蚀，使金属箔2a、2b变薄。这一腐蚀，例如是使用过硫酸苏打的软腐蚀。通过这一腐蚀除去的厚度，可以通过腐蚀的温度、时间或者腐蚀液(过硫酸苏打)的浓度控制。
通过腐蚀除去的厚度，优选为大于等于1μm而小于等于10μm。另外，在腐蚀后的金属箔2a、2b的厚度2t不满5μm的场合，导体图案断线的可能性增高，在腐蚀后的金属箔2a、2b的厚度2t大于20μm的场合，弯曲性降低。因此，金属箔2a、2b的厚度2t，优选为均匀的大于等于5μm而小于等于20μm。
接着，在对通过腐蚀变薄的金属箔2a、2b进行使用酸的洗净处理后，在金属箔2a、2b的表面上形成抗光层(未图示)，通过曝光处理以及显影处理把金属箔2a、2b图案加工成希望的形状。
由此，如图1(g)所示，形成导体图案21a、21b。该导体图案21a、21b的宽度例如是75μm，间距例如是75μm。
进而，如图1(h)所示，使用由附有粘接剂的聚酰亚胺树脂形成的被覆层5覆盖导体图案21a、21b、无电解铜镀层3以及电解铜镀层4。被覆层5的厚度例如为20μm。在这一场合，使导体图案21a的端子部(导体)11露出。
其后，通过进行无电解镀镍/金，在露出的导体图案21a的接触部11上形成无电解金镀层7。该无电解镀镍/金的厚度优选镍为大于等于1μm而小于等于5μm，金为大于等于0.05μm而小于等于0.2μm。
通过以上的处理，因为在形成图1(d)所示电解铜镀层4时在无电解铜镀层3的整个面上形成电解铜镀层4，所以包含通孔部6的周边部电流密度变得均匀。因此，可以使通孔部6的周边部6b(图1(e))的电解铜镀层4的厚度均匀。另外，在形成电解铜镀层4后，使用图1(e)的工序除去通孔部6的内周面6a以及周边部6b的区域以外的电解铜镀层4，进而因为通过图1(f)的工序使金属箔2a、2b的厚度变薄，因此可以更加提高双面印刷电路板的弯曲性。再有，因为绝缘底板1具有柔软性，所以可以更加提高双面印刷电路板的弯曲性。其结果，可以得到弯曲性和电气连接可靠性都高的双面印刷电路板。
下面说明在两面形成金属箔2a、2b的绝缘底板1的制造方法。在两面形成金属箔2a、2b的绝缘底板1不使用粘接剂在绝缘底板1的两面形成金属箔2a、2b。
具体说，在金属箔2a表面涂布聚酰胺酸树脂溶液后，通过干燥以及加热聚酰胺酸树脂溶液使之硬化，在金属箔2a表面形成聚酰亚胺树脂层。另外，通过在金属箔2b表面涂布热塑性聚酰亚胺树脂溶液后使之干燥，在金属箔2b表面形成热塑性聚酰亚胺树脂层。其后，在热塑性聚酰亚胺树脂层上重合聚酰亚胺树脂层，通过使用热压进行加热以及加压使两者结合。这样做，不使用粘接剂在绝缘底板1的两面形成金属箔2a、2b。
(2)第二实施方式
下面，图2是表示涉及第二实施形态的双面印刷电路板的制造工序的断面图。涉及第二实施形态的双面印刷电路板的制造工序和涉及第一实施形态的双面印刷电路板的制造工序的不同有以下几点。
首先，如图2(a)所示，制备在两面形成金属箔2a、2b的绝缘底板1。金属箔2a、2b由铜形成，绝缘底板1由聚酰亚胺树脂层形成。这里，绝缘底板1的厚度t0优选大于等于12.5μm而小于等于125μm，金属箔2a、2b的厚度t1优选分别大于等于5μm而小于等于35μm。
接着，如图2(b)所示，在规定位置形成贯通金属箔2a以及绝缘底板1的盲孔部6c。盲孔部6c通过钻加工、冲压加工或者激光加工等形成。盲孔部6c的内径优选为大于等于25μm而小于等于500μm。
接着在绝缘底板1以及金属箔2a、2b上形成导电体层。在第二实施形态中，和第一实施形态同样作为导电体层使用无电解铜镀层3。亦即，如图2(c)所示，在盲孔部6c的内周面6d以及金属箔2a、2b的表面上形成无电解铜镀层3。通过该无电解铜镀层3金属箔2a和金属箔2b电气连接。无电解铜镀层3的厚度例如为0.3μm。
其后，如图2(d)所示，在无电解铜镀层3的整个面上进行电解镀铜形成电解铜镀层4。电解铜镀层4的厚度例如优选为大于等于5μm而小于等于20μm。
接着，如图2(e)所示，在盲孔部6c以及盲孔周边部6e的区域形成抗蚀层(未图示)，通过进行腐蚀，除去盲孔部6c以及周边部6e以外的区域的电解铜镀层4。
这里，周边部6e，例如优选是从盲孔部6c的中心半径为大于等于100μm而小于等于500μm的区域。
进而，如图2(f)所示，在除去盲孔部6c以及周边部6e以外的区域的电解铜镀层4以后，对盲孔部6c的周边部6e以外的区域的无电解铜镀层3以及金属箔2a、2b进行腐蚀，使金属箔2a、2b变薄。
通过这一腐蚀除去的厚度，优选为大于等于1μm而小于等于10μm。另外，腐蚀后的金属箔2a、2b的厚度2t，优选为均匀的大于等于5μm而小于等于20μm。
接着，在对通过腐蚀变薄的金属箔2a、2b进行使用酸的洗净处理后，在金属箔2a、2b的表面上形成抗光层(未图示)，通过曝光处理以及显影处理把金属箔2a、2b图案加工成希望的形状。
由此，如图2(g)所示，形成导体图案21a、21b。该导体图案21a、21b的宽度例如是50μm，间距例如是50μm。
进而，如图2(h)所示，使用由附有粘接剂的聚酰亚胺树脂形成的被覆层5覆盖导体图案21a、21b、无电解铜镀层3以及电解铜镀层4。被覆层5的厚度例如为20μm。在这一场合，使导体图案21a的接触(导体)部11露出。
其后，通过进行无电解镀镍/金，在露出的导体图案21a的接触部11上形成无电解金镀层7。该无电解镀镍/金的厚度优选镍为大于等于1μm而小于等于5μm，金为大于等于0.05μm而小于等于0.2μm。
通过以上的处理，因为在形成图2(d)所示电解铜镀层4时在无电解铜镀层3的整个面上形成电解铜镀层4，所以包含盲孔部6c的周边部电流密度变得均匀。因此，可以使周边部6e、图2(e)的电解铜镀层4的厚度均匀。另外，在形成电解铜镀层4后，使用图2(e)的工序除去盲孔部6c的内周面6d以及周边部6e的区域以外的电解铜镀层4，进而因为通过图2(f)的工序使盲孔部6c的周边部6e的区域以外的导体图案21a、21b的厚度变薄，因此可以更加提高双面印刷电路板的弯曲性。再有，因为绝缘底板1具有柔软性，所以可以更加提高双面印刷电路板的弯曲性。其结果，可以得到弯曲性和电气连接可靠性都高的双面印刷电路板。
(3)权利要求的各构成要素和实施形态的各部分的对应
在第一以及第二实施形态中，金属箔2a、2b相当于导体层或者金属膜，无电解铜镀层3相当于导电体层或者无电解金属镀层，电解铜镀层4相当于电解金属镀层，金属箔2a、2b相当于第一以及第二金属层，聚酰亚胺树脂层相当于第一树脂层，热塑性聚酰亚胺树脂层相当于第二树脂层，被覆层5相当于树脂层。金属箔2a、聚酰亚胺树脂层、热塑性聚酰亚胺树脂层、金属箔2b相当于叠层体。
在第一实施形态中，通孔部6相当于通孔以及透孔。
在第二实施形态中，盲孔部6相当于通孔以及孔。
(4)其他实施形态
在上述第一以及第二实施形态中，作为绝缘底板1的材质就使用聚酰亚胺树脂层的场合进行了说明，但是不限定于此，作为绝缘底板也可以使用其他任意柔软性高的绝缘性塑料薄膜。例如也可以使用聚酰亚胺薄膜、聚对苯二甲酸亚乙酯薄膜、聚萘甲酸亚乙酯薄膜、聚醚腈薄膜、聚醚砜薄膜、聚氯乙烯薄膜等。
特别，因为作为绝缘底板1的材质在耐热性、尺寸稳定性、电气特性、机械特性、耐药品特性等方面具有优良的性质，所以优选使用聚酰亚胺薄膜、聚对苯二甲酸亚乙酯薄膜、聚萘甲酸亚乙酯薄膜。
在上述第一以及第二实施形态中，作为导体层由金属箔2a、2b形成，但是不限于此，也可以使用铜合金、金、铝等其他金属膜作为导体层。
在上述第一以及第二实施形态中，作为电解金属镀层使用电解铜镀层4，但是不限于此，也可以使用电解金镀层等其他电解金属镀层。
再有，虽然就不使用粘接剂在上述绝缘底板1的两面上形成金属箔2a、2b的工序进行了说明，但是不限于此，也可以使用粘接剂在绝缘底板1的两面形成金属箔2a、2b的工序。
在这种场合，作为粘接剂，可以使用热固性粘接剂、热塑性粘接剂、粘合剂等。另外，也可以组合这些使用。
另外，在上述第一以及第二实施形态中，无电解铜镀层3在金属箔2a、2b上形成，但是不限于此，也可以使用无电解金镀层等铜以外的无电解金属镀层代替无电解铜镀层3作为导电体层，也可以涂布碳黑层。此外，在使用碳黑层代替无电解铜镀层3的场合，在图1(c)的工序中，优选除去通孔部6的周边部6b的碳黑层，只在通孔部6的内周面6a残留碳黑层。另外，根据需要作为无电解金属镀层上的前处理，也可以以不大于5μm的厚度形成电解金属镀层。
另外，在第一以及第二实施形态中，使用由附有粘接剂的聚酰亚胺树脂形成的被覆层覆盖导体图案21a，但是不限于此，在导体图案21a上作为树脂层也可以把树脂薄膜作为层压板。该树脂薄膜，可以用感光性树脂形成，也可以用非感光性树脂形成。例如，在感光性树脂的场合，可以通过曝光和显影形成开口部，在非感光性树脂的场合，可以通过化学腐蚀形成开口部。另外，也可以粘贴预先形成开口部的树脂薄膜。
[实施例]
在本实施例中，根据上述第一以及第二实施形态制作双面印刷电路板，进行评价。
(第一实施例)
在本第一实施例中，制备在由厚度为25μm的聚酰亚胺树脂层形成的绝缘底板1的两面形成由厚度为18μm的铜形成的金属箔2a、2b的毛坯。
然后通过激光加工形成直径100μm的通孔部6。接着在绝缘底板1以及金属箔2a、2b上作为导体层形成厚度为0.3μm的无电解铜镀层3。接着在形成的无电解铜镀层3的整个面上形成厚度为15μm电解铜镀层4。
接着，在电解铜镀层4形成后，在通孔部6的周边部6b形成抗蚀膜，通过腐蚀除去通孔部6的内周面6a以及周边部6b以外的区域的电解铜镀层4。这里，在第一实施例中周边部6b取以通孔部6的中心直径为250μm的范围。
进而，把通孔部6的内周面6a以及周边部6b以外的区域的各金属箔2a、2b的厚度腐蚀掉6μm使之变薄，取各金属箔2a、2b的厚度为12μm。
接着，使用抗光剂，通过腐蚀金属箔2a、2b，形成宽度为75μm、间距为75μm的导体图案21a、21b。
最后，使端子部11露出，同时形成厚度为20μm的被覆层5，得到双面电路板。
(第二实施例)
在本第二实施例中，制备在由厚度为25μm的聚酰亚胺树脂层形成的绝缘底板1的两面形成由厚度为18μm的铜形成的金属箔2a、2b的毛坯。
然后通过激光加工形成直径75μm的盲孔部6c。接着在绝缘底板1以及金属箔2a、2b上作为导体层形成厚度为0.3μm的无电解铜镀层3。接着在形成的无电解铜镀层3的整个面上形成厚度为15μm的电解铜镀层4。
接着，在电解铜镀层4形成后，在盲孔部6c的周边部6e形成抗蚀膜，通过腐蚀除去盲孔部6c的内周面以及周边部6e以外的区域的电解铜镀层4。这里，在第二实施例中周边部6e取以盲孔部6c的中心直径为175μm的范围。
进而，把盲孔部6c的内周面6d以及周边部6e以外的区域的各金属箔2a、2b的厚度腐蚀掉6μm使之变薄，取各金属箔2a、2b的厚度为12μm。
接着，使用抗光剂，通过腐蚀金属箔2a、2b，形成宽度为50μm、间距为50μm的导体图案21a、21b。
最后，使端子部11露出，同时形成厚度为20μm的被覆层5，得到双面电路板。
(第一比较例)
在第一比较例中，和第一实施例同样，制备在由厚度为25μm的聚酰亚胺树脂层形成的绝缘底板1的两面形成由厚度为18μm的铜形成的金属箔2a、2b的毛坯。
然后通过激光加工形成直径100μm的通孔部。接着在绝缘底板1以及金属箔上作为导体层形成厚度为0.3μm的无电解铜镀层3。接着形成抗蚀膜使通孔部6的内周面6a以及周边部6b露出。在通孔部6的内周面6a以及周边部6b的无电解铜镀层3上形成厚度为15μm电解铜镀层4。第一比较例中的周边部，和第一实施例同样，取以通孔部6的中心直径为250μm的范围。
接着，除去抗镀膜，接着作为抗光膜的前处理，使用酸进行洗净处理。通过这一洗净处理，除去无电解铜镀层3。
接着，使用抗光剂，通过腐蚀金属箔2a、2b，形成宽度为75μm、间距为75μm的导体图案21a、21b。
最后，使端子部11露出，同时形成厚度为20μm的被覆层5，得到双面电路板。
(第二比较例)
在第二比较例中，和第二实施例同样，制备在由厚度为25μm的聚酰亚胺树脂层形成的绝缘底板1的两面形成由厚度为18μm的铜形成的金属箔2a、2b的毛坯。
然后通过激光加工形成直径75μm的盲孔部6c。接着在绝缘底板1以及金属箔上作为导体层形成厚度为0.3μm的无电解铜镀层3。接着形成抗蚀膜使盲孔部6c的内周面6d以及周边部6e露出。在盲孔部6c的内周面6d以及周边部6e的无电解铜镀层3上形成厚度为15μm的电解铜镀层4。第二比较例中的周边部6e，和第二实施例同样，取以盲孔部6c的中心直径为175μm的范围。
接着，除去抗镀膜，接着作为抗光膜的前处理，使用酸进行处理。此时，除去无电解铜镀层3。
接着，使用抗光剂，通过腐蚀金属箔2a、2b，形成宽度为50μm、间距为50μm的导体图案21a、21b。
最后，使端子部11露出，同时形成厚度为20μm的被覆层5，得到双面电路板。
(评价)
取32点测定在上述第一、第二实施例以及第一、第二比较例中制造的双面印刷电路板中通孔部或者盲孔部的周边部6b、6e的厚度，求平均值以及标准偏差。
另外，把半导体元件用焊锡焊接在第一、第二实施例以及第一、第二比较例的双面印刷电路板后进行热周期试验。以30分钟的周期重复1000次-40°和125°后，进行导通检查。
另外进行第一、第二实施例以及第一、第二比较例的双面印刷电路板的弯曲性试验(遵照JIS C5016)。该弯曲性试验表示到在双面印刷电路板上形成的导体图案产生断线时的弯曲次数。下面，用表来表示各测定结果及试验结果。
[表1]
    厚度平均值(μm)   厚度标准偏差(μ m)   厚度的最大值和最小值的差(μm)  连接可靠性   弯曲性(周期)
第一实施例     29.6   0.5   2.0  无异常   4000
第二实施例     29.8   0.5   1.9  无异常   3900
第一比较例     30.9   1.9   7.5  断线   1200
第二比较例     30.8   1.8   8.0  断线   1000
如表1所示，第一实施例的周边部的厚度平均值为29.6μm，第一比较例的周边部的厚度平均值为30.9μm。另外，第二实施例的周边部的厚度平均值为29.8μm，第二比较例的周边部的厚度平均值为30.8μm。
另外，第一实施例的周边部的厚度标准偏差为0.5μm，第一比较例的周边部的厚度标准偏差为1.9μm。另外，第二实施例的周边部的厚度标准偏差为0.5μm，第二比较例的周边部的厚度标准偏差为1.8μm。再有，第一实施例的最大值和最小值的差为2.0μm，第二实施例的最大值和最小值的差为1.9μm，第一比较例的最大值和最小值的差为7.5μm，第二比较例的最大值和最小值的差为8.5μm。
另外，在第一实施例以及第二实施例的热周期试验中的导通检查中无异常，而在第一比较例以及第二比较例的热周期试验中的导通检查中发生断线。
再有，第一实施例的弯曲性试验的结果为4000周期，第二实施例的弯曲性试验的结果为3900周期，第一比较例的弯曲性试验的结果为1200周期，第二比较例的弯曲性试验的结果为1000周期。
由上可知，使用第一实施例的制造方法制造的双面印刷电路板比之使用第一比较例的制造方法制造的双面印刷电路板，电解铜镀层4的厚度无分散，电气连接可靠性和弯曲性都高。同样可知，使用第二实施例的制造方法制造的双面印刷电路板比之使用第二比较例的制造方法制造的双面印刷电路板，电解铜镀层4的厚度无分散，电气连接可靠性和弯曲性都高。

Claims (10)

1.一种双面印刷电路板的制造方法，包含：
制备在两面具有导体层的绝缘底板的工序；
形成贯通所述导体层中的至少一方以及所述绝缘底板的通孔的工序；
在所述通孔的内周面以及所述导体层的表面形成导电体层的工序；
在所述导电体层的整个面上形成电解金属镀层的工序；
除了所述通孔的内周面以及所述通孔的周边部的区域以外，除去所述电解金属镀层的工序；和
在除去所述电解金属镀层后，加工所述导体层、形成导体图案的工序。
2.根据权利要求1所述的制造方法，其中，所述形成通孔的工序包含形成贯通所述导体层的两方以及绝缘底板的透孔作为所述通孔的工序。
3.根据权利要求1所述的制造方法，其中，所述形成通孔的工序包含形成贯通所述导体层的一方以及所述绝缘底板的孔的工序。
4.根据权利要求1所述的制造方法，它还包含在除去所述电解金属镀层后在除所述通孔周边部区域以外使所述导体层变薄的工序。
5.根据权利要求1所述的制造方法，其中，所述制备绝缘底板的工序包含制备在两面具有导体层的柔性底板作为所述绝缘底板的工序。
6.根据权利要求1所述的制造方法，其中，所述制备绝缘底板的工序包含制备在两面具有作为导体层的金属膜的绝缘底板的工序。
7.根据权利要求1所述的制造方法，其中，所述形成导电体层的工序包含形成无电解金属镀层作为所述导电体层的工序。
8.根据权利要求1所述的制造方法，其中，所述形成导电体层的工序包含形成碳层作为所述导电体层的工序。
9.根据权利要求1所述的制造方法，其中，所述制备在两面具有导体层的绝缘底板的工序包含：
在第一金属层上形成第一树脂层的工序；
在第二金属层上形成第二树脂层的工序；
在所述第一树脂层上重合所述第二树脂层，形成所述第一金属层、所述第一树脂层、所述第二树脂层以及所述第二金属层的叠层体的工序；和
加压以及加热所述叠层体的工序。
10.根据权利要求1所述的制造方法，它还具存在所述绝缘底板上形成树脂层、使其覆盖所述导体图案的工序。
CNB2005100783110A 2004-05-07 2005-04-29 双面印刷电路板的制造方法 Expired - Fee Related CN100505990C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004138098 2004-05-07
JP2004138098A JP4330486B2 (ja) 2004-05-07 2004-05-07 両面プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
CN1694605A true CN1694605A (zh) 2005-11-09
CN100505990C CN100505990C (zh) 2009-06-24

Family

ID=34941182

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100783110A Expired - Fee Related CN100505990C (zh) 2004-05-07 2005-04-29 双面印刷电路板的制造方法

Country Status (6)

Country Link
US (1) US7281327B2 (zh)
EP (1) EP1594352B1 (zh)
JP (1) JP4330486B2 (zh)
CN (1) CN100505990C (zh)
AT (1) ATE388614T1 (zh)
DE (1) DE602005005105T2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101466207B (zh) * 2007-12-19 2011-11-16 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN101677493B (zh) * 2008-09-19 2011-12-28 欣兴电子股份有限公司 线路板与线路结构的制作方法
CN101600307B (zh) * 2008-06-05 2012-05-23 欣兴电子股份有限公司 线路板
CN104521069B (zh) * 2012-08-29 2017-02-22 日立化成株式会社 连接器和柔性配线板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330486B2 (ja) * 2004-05-07 2009-09-16 日東電工株式会社 両面プリント配線板の製造方法
KR101102337B1 (ko) * 2008-05-28 2012-01-03 엘지전자 주식회사 연성필름
US20100047535A1 (en) * 2008-08-22 2010-02-25 Lex Kosowsky Core layer structure having voltage switchable dielectric material
US9930789B2 (en) 2010-04-12 2018-03-27 Seagate Technology Llc Flexible printed circuit cable with multi-layer interconnection and method of forming the same
KR102119581B1 (ko) * 2013-07-15 2020-06-08 엘지이노텍 주식회사 기판 제조 방법 및 그 기판
US20170013715A1 (en) * 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
JP7403315B2 (ja) * 2017-08-21 2023-12-22 住友電工プリントサーキット株式会社 プリント配線板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5819154B2 (ja) 1978-03-10 1983-04-16 安立電気株式会社 スル−ホ−ルプリント板の製造方法
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
JPH07120852B2 (ja) 1987-06-24 1995-12-20 株式会社フジクラ フレキシブル回路基板の製造方法
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5421083A (en) * 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes
JPH1187886A (ja) 1997-09-11 1999-03-30 Ngk Spark Plug Co Ltd プリント配線板の製造方法
JP2000151068A (ja) 1998-11-06 2000-05-30 Mitsui Mining & Smelting Co Ltd 新規なプリント配線板および多層プリント配線板の製造方法
JP3048360B1 (ja) 1999-04-06 2000-06-05 日東電工株式会社 両面プリント配線板およびその製造方法
JP2003008204A (ja) 2001-06-21 2003-01-10 Nitto Denko Corp 両面プリント配線板の製造方法
JP2003234572A (ja) 2002-02-06 2003-08-22 Nitto Denko Corp 両面配線基板の製造方法
JP4330486B2 (ja) * 2004-05-07 2009-09-16 日東電工株式会社 両面プリント配線板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101466207B (zh) * 2007-12-19 2011-11-16 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN101600307B (zh) * 2008-06-05 2012-05-23 欣兴电子股份有限公司 线路板
CN101677493B (zh) * 2008-09-19 2011-12-28 欣兴电子股份有限公司 线路板与线路结构的制作方法
CN104521069B (zh) * 2012-08-29 2017-02-22 日立化成株式会社 连接器和柔性配线板

Also Published As

Publication number Publication date
US7281327B2 (en) 2007-10-16
JP4330486B2 (ja) 2009-09-16
JP2005322706A (ja) 2005-11-17
DE602005005105D1 (de) 2008-04-17
EP1594352A1 (en) 2005-11-09
EP1594352B1 (en) 2008-03-05
CN100505990C (zh) 2009-06-24
ATE388614T1 (de) 2008-03-15
DE602005005105T2 (de) 2009-03-12
US20060016072A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
CN1694605A (zh) 双面印刷电路板的制造方法
CN1697592A (zh) 印刷线路板,其生产方法和半导体器件
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1805657A (zh) 配线电路基板
CN1750736A (zh) 包括嵌入式无源元件的印刷电路板及其制造方法
CN1191000C (zh) 柔性布线板以及柔性布线板的制造方法
CN1439174A (zh) 具有电镀电阻器的印刷电路板的制造方法
CN1601611A (zh) 带电路的悬浮支架基板及其制造方法
CN1794900A (zh) 印刷电路板及其制造方法
CN1722935A (zh) 包含嵌入式无源芯片的pcb的制造方法
CN1790684A (zh) 具有窗的球栅阵列基板及其制造方法
CN1842254A (zh) 双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板
CN1663329A (zh) 柔性电路可印刷板上通路孔的制造
CN1893054A (zh) 配线电路基板
CN1190115C (zh) 用于制造印刷线路板的复合材料
CN1891018A (zh) 印刷电路板、其制造方法以及电路装置
CN1658739A (zh) 带电路的悬浮支架基板制造方法
CN1956628A (zh) 制造刚柔印刷电路板的方法
CN1289225A (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
CN1830233A (zh) 制造印刷电路板的方法以及印刷电路板
CN102215640B (zh) 电路板制作方法
CN1741136A (zh) 线路板
CN1610488A (zh) 布线电路板的制造方法
CN101052266A (zh) 布线电路基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20110429