CN1677965A - 采用多相上变频器结构的数字调制器 - Google Patents
采用多相上变频器结构的数字调制器 Download PDFInfo
- Publication number
- CN1677965A CN1677965A CN200510058969.5A CN200510058969A CN1677965A CN 1677965 A CN1677965 A CN 1677965A CN 200510058969 A CN200510058969 A CN 200510058969A CN 1677965 A CN1677965 A CN 1677965A
- Authority
- CN
- China
- Prior art keywords
- filter
- heterogeneous
- cycle
- polyphase
- heterogeneous component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims abstract description 5
- 230000004044 response Effects 0.000 claims description 10
- 230000008676 import Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 description 10
- 238000005070 sampling Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005316 response function Methods 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
- H03C3/40—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明公开了一种采用多相上变频器结构的数字调制器。上变频电路包括在每个输入多相周期提供Np个多相分量的多相分量生成器，其中在由时钟定义的每个输入多相周期上Np＞2。存储器存储来自在当前多相周期之前的至少一个多相周期的多相分量。多个滤波器处理存储在存储器中的多相分量。每个滤波器处理多个多相分量以生成对应于该滤波器的滤波后的多相分量。复用器以预定顺序输出滤波后的多相分量以生成滤波后的输出信号。在一个实施例中，每个滤波器采用同样的函数关系以生成滤波后的多相分量。在另一个实施例中，存储器是移位寄存器。滤波器可以是任意复杂度的。
Description
技术领域
本发明涉及数字信号处理。
背景技术
一种用于以数字数据流调制RF信号的方法采用了数字调制器，该数字调制器接受一般在实部和虚部格式中的数字基带输入，并以IF采样速率输出数字信号。然后，该数字IF信号被数模转换器(DAC)转换为模拟信号。模拟IF信号与本地振荡器混频以生成经调制的RF载波。
这些调制器要求某些形式的均衡器，以补偿增益随频率的变化。通常，所需的均衡关于IF载波频率将不是对称的。例如，与数字调制器相关联的非对称增益滚降(roll-off)的一个来源是DAC的sin(x)/x响应，所述DAC被用来从数字信号中产生IF波形。另外，IF或随后的RF链中的放大器、滤波器和混频器的响应也具有要求均衡的增益函数。该均衡通过使IF信号失真来补偿这些后IF增益函数，使得IF信号中的失真抵消了由后IF组件所引入的失真。
在现有技术的调制器中，均衡滤波器要么被放置在DAC后，要么被放置在DAC前，要么被放置在数字调制器前。如果滤波器被放置在DAC后，则需要复杂的模拟滤波器设计，它不可重新编程或者适应发射器响应中的变化。
原则上，可以对基带数据进行预强调(pre-emphasize)，以提供所需的对信道非理想频率响应的校正。在这样的***中，基带数据被失真使得所引入的失真和信道失真的组合彼此抵消。在这样的情形中，在DAC之后可采用更简单的模拟滤波器。然而，因为所需响应通常是关于IF载波非对称的，所以需要具有复数系数或实-虚和虚-实交叉项的滤波器。在接近基带信号的奈奎斯特(Nyquist)极限的频率处，不是总能获得提供所期望响应的校正滤波器。
第三种方法采用在数字调制器和DAC之间的数字滤波器。尽管这种方法简化了滤波器设计，但是其要求数字滤波器以DAC采样速率运行。在高IF频率处，这样的滤波器对于许多应用来说太昂贵了。
发明内容
本发明包括上变频电路。该上变频电路包括在每个输入多相周期(polyphase cycle)提供Np个多相分量(polyphase component)的多相分量生成器，其中，在由时钟所定义的每个输入多相周期上Np＞2。存储器存储来自在当前多相周期之前的至少一个多相周期的多相分量。多个滤波器处理存储在存储器中的多相分量。每个滤波器处理多个多相分量，以生成对应于该滤波器的滤波后的多相分量。这些滤波器可以是线性的或者是非线性的，具有有限冲激响应或者无限冲激响应。复用器以预定顺序输出滤波后的多相分量以生成滤波后的输出信号。在一个实施例中，每个滤波器采用同样的函数关系以生成滤波后的多相分量。在一个实施例中，存储器是移位寄存器。滤波器可以是任意复杂度的。在一个实施例中，多相分量生成器在每个多相周期中接收一对数字信号。
附图说明
图1～图3是使用数字调制器的现有技术RF发射器的框图。
图4图示了基于多相滤波上变频器的数字调制器。
图5是根据本发明一个实施例的调制器的框图。
图6图示了图5所示的FIR滤波器中的一个。
图7是根据本发明另一个实施例的调制器的框图。
具体实施方式
参照图1～图3，可以更容易地理解本发明提供其优点的方式，其中，图1～图3是采用数字调制器的现有技术RF发射器的框图。参照图1，RF链10接收在11和12处示出的实和虚数字数据流。数字调制器13对这些数据流进行上变频以提供数字IF数据流，数字IF数据流被DAC 14转换为模拟信号。DAC 14的输出经过IF滤波器15滤波，然后在混频器16中与本地振荡器混频以生成RF信号，该RF信号被RF滤波器17滤波以提供RF输出。如上所述，用于校正非恒定增益的一种方法是采用复数IF滤波器15，复数IF滤波器15被定制为IF链中的特定组件。
用于补偿这些非理想响应函数的第二种方法是采用在数字调制器13和DAC 14之间的数字滤波器21，如RF链20中所示。因为该数字滤波器是可编程的，所以克服了以上所讨论的与定制的模拟滤波器相关联的问题。然而，数字滤波器21必须以DAC采样速率运行。在高频处，这样的数字滤波器很昂贵，并且很难或甚至不能实现。
用于补偿非理想响应函数的第三种现有技术的方法是利用复数滤波器23使到数字调制器的输入数据失真，如RF链25中所示，使得由滤波器23引入的失真与由调制链的剩余部分引入的失真的组合彼此抵消。如上所述，这样的滤波器在许多感兴趣的应用中很难实现。
本发明通过在数字调制器中并入滤波功能，克服了与图2中所示的现有技术数字设计相关联的问题。现在参照图4，图4图示了基于多相滤波上变频器的数字调制器，多相滤波上变频器以输出采样速率的1/4产生IF输出。在31和32处示出的I和Q数据流被多相滤波器33和34处理，以提供多相分量Ik(n)和Qk(n)。改变奇数索引分量的符号以产生所期望的IF频率，然后，通过高速复用器(MUX)35将多相分量合成以形成IF输出37。也可以用一组复数旋转器(complex rotator)替换符号变化，以产生可编程的IF频率。
本发明基于这样的观察：应用到数字IF输出的任何数字滤波算法可被重写为一个或多个应用到多相分量Ik(n)和Qk(n)的滤波操作。因为对多相分量操作的滤波器只需要以输入数据速率运行，所以克服了以上所讨论的关于采用在数字调制器之后的数字滤波器的问题。现在参照图5，图5是根据本发明一个实施例的调制器100的框图。为了简化下面的讨论，数字调制器100对每对I和Q输入执行3点插值，因而生成6个多相分量。另外，调制器100中所采用的滤波器是3抽头(tap)有限冲激响应(FIR)滤波器。通过应用6个等同的滤波器103～108来实现该FIR滤波器。下面将详细讨论更多一般实施例。
输入数据流I(n)和Q(n)被数字调制器101转换为多相分量。在每个输入时钟周期的期间内，数字调制器101输出Np个多相分量。数字调制器101的输出被载入到移位寄存器102中，移位寄存器102保持当前多相分量Ik(n)和Qk(n)，以及许多先前生成的多相分量的集合或部分集合，例如Ik(n-1)和Qk(n-1)，以及图5中所示的I0(n-2)。必须被存储的先前生成的多相分量的数目取决于FIR滤波器103～108的抽头数。复用器110顺序地读取FIR滤波器的输出，以提供滤波后的输出信号。
通过首先考虑其后跟随有3抽头FIR滤波器的采用了3点插值的传统数字调制器的输出，可以更容易地理解本发明提供其优点的方式。这种情形下，在I(n)和Q(n)的多相输出被读取之后，数字调制器的输出是序列I0(n)、Q0(n)、I1(n)、Q1(n)、I2(n)、Q2(n)、I0(n-1)、Q0(n-1)、I1(n-1)、Q1(n-1)、I2(n-1)、Q2(n-1)、I0(n-2)、Q0(n-2)、I1(n-2)、Q1(n-2)、I2(n-2)、Q2(n-2)等等。当该序列被3抽头FIR滤波器滤波时，每个多相分量将被该多相分量与输出序列中在该分量两侧的两个多相分量的加权和取代。例如，I0(n-1)将被w1Q2(n)+W2I0(n-1)+w3Q0(n-1)取代。
如上所述，对传统数字调制器的输出进行操作的FIR滤波器必须以DAC采样速率运行，其中，DAC采样速率远高于数字调制器的输入处的采样速率。本发明通过使用多个FIR滤波器计算数字调制器内的滤波后的多相分量值，克服了该问题，其中，所述多个FIR滤波器以远低于DAC采样速率的时钟速率运行。
再次参照图5所示的实施例，每个FIR滤波器对每个输入周期计算其中一个滤波后的多相分量。复用器110读取FIR滤波器的输出，以提供滤波后的调制信号。
现在参照图6，图6图示了图5所示的FIR滤波器103～108中的一个。FIR滤波器120经由输入131～133连接到图5所示的移位寄存器102的三个单元。每个输入连接到一个乘法器，所述乘法器将输入乘上加权因子。乘法器示出在121～123处。加法器124将乘法器的输出相加，以提供输入132上的多相分量的滤波后的输出。应当注意，FIR滤波器中的加权值可以彼此不同。具体地说，在对多相分量操作的FIR滤波器中，是移位寄存器102中所存储的分量的负数的加权值可被用来提供符号变化。因而，不必在数字调制器中提供该功能。还应当注意，通过在执行乘法之前，增加具有相等抽头加权值的输入从而减少所需乘法器的数目，可以实现对称FIR滤波器。还应注意，经常可以改变滤波器大小，使得最大抽头是单位增益，从而不需要乘法器。
本发明的上述实施例采用了3抽头滤波器，因而，只需要来自先前和随后的多相分量集合中的一个多相分量。在这个实施例中计算的来自先前生成的多相分量集合中的滤波后的分量增加了来自当前集合中的一个分量，即Q2(n)，以及来自两个周期前计算的集合中的一个多相分量，即I0(n-2)。因而，移位寄存器只需要存储8个多相分量。
通常，必须存储的多相分量的数目取决于滤波器的抽头数。定义一个周期为与输入I和Q值的一个集合相对应的多相分量的生成期间。在第n周期的开头，数字调制器101接收I(n)和Q(n)。然后，数字调制器101计算多相分量Ik(n)和Qk(n)。在第n周期的结尾，移位寄存器102的内容被下移Np个位置，其中Np是在第n周期期间生成的多相分量的数目。在图5和图6所示的示例中，Np为6。
在第n+1周期期间，计算与更早周期相对应的滤波后的多相分量。此时，移位寄存器102中存储了第n-2周期的至少一部分、第n-1周期和第n周期的多相分量。更早周期的身份和存储的多相分量的数目取决于滤波器的抽头数、Nt和Np。如果Nt小于2Np，则滤波器可以以图5所示的方式连接到存储多相分量的在先集合的移位寄存器单元。也就是说，在第n周期期间计算的滤波后的多相分量是对应于输入I(n-1)和Q(n-1)的多相分量。
另一方面，如果抽头数大于多相分量数目的两倍，则滤波器中的至少一个将需要将在第n+1周期内被计算的多相分量，因而是不可获得的。另外，滤波器中的至少一个将需要来自第n-2周期的多相分量，因而移位寄存器102需要存储来自四个周期的多相分量。这种情形下，滤波器将需要连接到存储来自第n-2周期或更早周期的多相分量的移位寄存器单元，而不是如图5所示那些与第n-1周期相对应的单元。为了讨论的目的，假定这样选择Nt和Np，使得存储第n-2周期多相分量的移位寄存器单元连接到滤波器。于是，在第n周期生成的滤波后的多相分量将是与在第n-2周期生成的多相分量相对应的多相分量，并且在多相分量的生成中存在两个周期的延时。
本发明的上述实施例采用线性FIR滤波器来对数字调制信号滤波。然而，也可采用任何形式的数字滤波器。通常，每个滤波器可计算与其连接的多相分量的任意函数。例如，滤波器可计算包括各种多相分量的乘积的加权和的滤波输出。
此外，任何滤波器可以连接到来自多于一个周期的多相分量。如果滤波器需要来存储在移位寄存器102中的自未先前周期的分量，则滤波器也可以包括用于存储先前生成的多相分量的寄存器或其他形式的存储器。
本发明的上述实施例采用了Np个独立滤波器，每个用于数字调制器所提供的一个多相分量。这种布置将每个滤波器的计算工作负荷减了Np倍。如果滤波器要求更多时间，则也可以构造采用更多滤波器的实施例。
现在参照图7，图7是根据本发明另一个实施例的调制器200的框图。调制器200采用数字调制器201，以在每个周期上生成6个多相分量。为了简化下面的讨论，假定在每个周期上生成6个多相分量，并且应用到IF信号上的滤波器仍为3抽头FIR滤波器。另外，数字调制器201的多相输出被存储在第一移位寄存器203中。在每隔一个周期中，移位寄存器204的内容被下移12个位置，并且在移位寄存器203中所存储的在先前两个周期内生成的12个多相分量被移至移位寄存器204中的前12个位置。
调制器200采用了两组FIR滤波器以进一步减少每个滤波器上的计算负荷。第一组滤波器包括示出在210处的6个滤波器。示例性滤波器被示出在211～213。为了讨论的目的，假定该滤波器组对在奇数周期上生成的多相分量进行操作。第二组滤波器也包括6个滤波器。该组的示例性滤波器被示出在221～223。因为滤波器组210对在奇数周期上生成的多相分量操作，所以滤波器组220对在偶数周期上生成的多相分量操作。因为每个滤波器现在有两个周期来完成其计算，所以滤波器可以以输入时钟的一半速率来运行。但是，复用器240必须以输出时钟速率运行。
图7所示的实施例采用了两个移位寄存器。但是，第一移位寄存器可以是任何形式的存储寄存器或存储器，其存储在偶数周期上或者在奇数周期上生成的多相分量。如果移位寄存器204在偶数周期上移位，则该存储器必须存储在奇数周期上生成的多相分量。这种情形下，在移位寄存器204完成其12个位置的移位后，在偶数周期上生成的多相分量可以被直接传送进移位寄存器204。
如果滤波器设计允许在比输入周期的一半更小的时间帧内进行滤波器计算，则两个或更多的滤波器可以被模拟多个滤波器的数据处理器所取代。这样的实施例在滤波器计算要求小于T/2但大于T/Np的情形中是有用的，其中，1/T是数字调制器201的输入频率，Np是每个输入周期由数字调制器201生成的多相分量的数目。
从前述的描述和附图中，对本发明的各种修改对于本领域的技术人员来说是清楚的。因此，本发明只由权利要求的范围限定。
Claims (6)
1.一种上变频电路，包括：
用于定义输入多相周期的序列的时钟；
在每个输入多相周期提供Np个多相分量的多相分量生成器，其中Np＞2；
存储来自在当前多相周期之前的至少一个多相周期的所述多相分量的存储器；
多个滤波器，每个滤波器处理被存储在所述存储器中的多个所述多相分量，以生成与该滤波器相对应的滤波后的多相分量；和
以预定顺序输出所述滤波后的多相分量以生成滤波后的输出信号的复用器。
2.根据权利要求1所述的上变频电路，其中，每个滤波器采用相同的函数关系以生成所述滤波后的多相分量。
3.根据权利要求1所述的上变频电路，其中，所述存储器包括移位寄存器。
4.根据权利要求1所述的上变频电路，其中，所述滤波器是有限冲激响应滤波器。
5.根据权利要求1所述的上变频电路，其中，所述滤波器生成取决于所述多相分量的非线性组合的滤波后的多相分量。
6.根据权利要求1所述的上变频电路，其中，所述多相分量生成器在每个多相周期中接收一对数字信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/814,472 | 2004-03-29 | ||
| US10/814,472 US7450659B2 (en) | 2004-03-29 | 2004-03-29 | Digital modulator employing a polyphase up-converter structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1677965A true CN1677965A (zh) | 2005-10-05 |
Family
ID=34887718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510058969.5A Pending CN1677965A (zh) | 2004-03-29 | 2005-03-25 | 采用多相上变频器结构的数字调制器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7450659B2 (zh) |
| EP (1) | EP1583225B1 (zh) |
| JP (1) | JP2005287003A (zh) |
| CN (1) | CN1677965A (zh) |
| DE (1) | DE602005000367T2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108900202A (zh) * | 2018-06-13 | 2018-11-27 | 华南理工大学 | 一种并行的频点灵活可调的∑-δ调制器及其工作方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7081597B2 (en) * | 2004-09-03 | 2006-07-25 | The Esab Group, Inc. | Electrode and electrode holder with threaded connection |
| EP1878227A2 (en) * | 2005-05-04 | 2008-01-16 | Thomson Licensing | Multiple channel modulator |
| US7898478B2 (en) | 2007-02-28 | 2011-03-01 | Samsung Electronics Co., Ltd. | Method and system for analog beamforming in wireless communication systems |
| US7714783B2 (en) * | 2007-08-02 | 2010-05-11 | Samsung Electronics Co., Ltd. | Method and system for analog beamforming in wireless communications |
| US7929918B2 (en) * | 2007-08-13 | 2011-04-19 | Samsung Electronics Co., Ltd. | System and method for training the same type of directional antennas that adapts the training sequence length to the number of antennas |
| US7714781B2 (en) * | 2007-09-05 | 2010-05-11 | Samsung Electronics Co., Ltd. | Method and system for analog beamforming in wireless communication systems |
| US20090121935A1 (en) * | 2007-11-12 | 2009-05-14 | Samsung Electronics Co., Ltd. | System and method of weighted averaging in the estimation of antenna beamforming coefficients |
| US8051037B2 (en) * | 2008-01-25 | 2011-11-01 | Samsung Electronics Co., Ltd. | System and method for pseudorandom permutation for interleaving in wireless communications |
| US8165595B2 (en) * | 2008-01-25 | 2012-04-24 | Samsung Electronics Co., Ltd. | System and method for multi-stage antenna training of beamforming vectors |
| US8280445B2 (en) * | 2008-02-13 | 2012-10-02 | Samsung Electronics Co., Ltd. | System and method for antenna training of beamforming vectors by selective use of beam level training |
| US8417191B2 (en) | 2008-03-17 | 2013-04-09 | Samsung Electronics Co., Ltd. | Method and system for beamforming communication in high throughput wireless communication systems |
| US8478204B2 (en) * | 2008-07-14 | 2013-07-02 | Samsung Electronics Co., Ltd. | System and method for antenna training of beamforming vectors having reuse of directional information |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4393456A (en) * | 1981-03-19 | 1983-07-12 | Bell Telephone Laboratories, Incorporated | Digital filter bank |
| KR0170301B1 (ko) * | 1995-10-30 | 1999-04-15 | 김광호 | 복합위상여파기와 이를 이용한 타이밍 오차 보상장치 및 그 방법 |
| US6085077A (en) * | 1997-01-21 | 2000-07-04 | Us Air Force | Hardware efficient digital channelized receiver |
| US6738601B1 (en) * | 1999-10-21 | 2004-05-18 | Broadcom Corporation | Adaptive radio transceiver with floating MOSFET capacitors |
| US6583675B2 (en) * | 2001-03-20 | 2003-06-24 | Broadcom Corporation | Apparatus and method for phase lock loop gain control using unit current sources |
| KR100395213B1 (ko) * | 2001-03-22 | 2003-08-21 | 주식회사 버카나와이어리스코리아 | 직교 신호 발생기 및 직교 신호 위상 오류 보정 방법 |
| SE0101175D0 (sv) * | 2001-04-02 | 2001-04-02 | Coding Technologies Sweden Ab | Aliasing reduction using complex-exponential-modulated filterbanks |
| US7170880B2 (en) * | 2001-10-16 | 2007-01-30 | Conexant, Inc. | Sample rate change between single-carrier and multi-carrier waveforms |
| US7145972B2 (en) * | 2001-10-18 | 2006-12-05 | The Aerospace Corporation | Polyphase channelization system |
| AU2003237796A1 (en) * | 2002-01-24 | 2003-09-02 | Matsushita Electric Industrial Co., Ltd. | Method of and system for power line carrier communications |
| US6876319B2 (en) | 2002-09-20 | 2005-04-05 | Intersil Americas Inc. | Integrated modulator and demodulator configuration |
| US20050175130A1 (en) * | 2004-02-10 | 2005-08-11 | Tony Yang | Current mode image rejection mixer and method thereof |
-
2004
- 2004-03-29 US US10/814,472 patent/US7450659B2/en active Active
-
2005
- 2005-02-09 JP JP2005032931A patent/JP2005287003A/ja active Pending
- 2005-03-10 EP EP05251447A patent/EP1583225B1/en not_active Expired - Fee Related
- 2005-03-10 DE DE602005000367T patent/DE602005000367T2/de active Active
- 2005-03-25 CN CN200510058969.5A patent/CN1677965A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108900202A (zh) * | 2018-06-13 | 2018-11-27 | 华南理工大学 | 一种并行的频点灵活可调的∑-δ调制器及其工作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1583225A1 (en) | 2005-10-05 |
| DE602005000367D1 (de) | 2007-02-08 |
| DE602005000367T2 (de) | 2007-09-27 |
| US7450659B2 (en) | 2008-11-11 |
| EP1583225B1 (en) | 2006-12-27 |
| JP2005287003A (ja) | 2005-10-13 |
| US20050213683A1 (en) | 2005-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1677965A (zh) | 采用多相上变频器结构的数字调制器 | |
| Claasen et al. | On stationary linear time-varying systems | |
| JP3621710B2 (ja) | 動的適応性等化器システム及び方法 | |
| US5831879A (en) | Digital transmit filter | |
| JPH0828649B2 (ja) | ディジタルフィルタ | |
| GB2419482A (en) | Analog to digital signal conversion circuit and method | |
| US4843613A (en) | Digitally implemented modulators | |
| US20050171989A1 (en) | Digital filter design method and device, digital filter design program, and digital filter | |
| JPH11239040A (ja) | ディジタルフィルタおよび通信装置 | |
| CN1815893B (zh) | 利用滤波器乘积的线性校正器 | |
| CN102025377A (zh) | 一种改进型级联积分梳妆插值滤波器 | |
| JP5603890B2 (ja) | 信号発生方法および信号発生システム | |
| US6313772B1 (en) | Complex carrier signal generator for determining cyclic wave shape | |
| CN113037248A (zh) | 一种基于分段频域优化的小数延时滤波器设计方法 | |
| MXPA00008270A (es) | Modulador digital de vsb. | |
| JP2885121B2 (ja) | ディジタルフィルタ | |
| US7161989B1 (en) | CIC qam modulator | |
| Bertolucci et al. | Highly parallel sample rate converter for space telemetry transmitters | |
| WO2015052598A1 (en) | Multi-branch down converting fractional rate change filter | |
| US7065145B2 (en) | Digital carrierless amplitude and phase modulation (CAP) transmitter using vector arithmetic structure (VAS) | |
| WO2004036746A1 (ja) | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ | |
| JPH04273740A (ja) | Ｇｍｓｋ（ガウス最小シフトキーイング）変調用ディジタル回路装置 | |
| JP3008842B2 (ja) | ディジタルフィルタ | |
| EP0781469B1 (en) | Adaptive filter | |
| JP3373654B2 (ja) | 変調信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |