CN1665964A - 电化学制造结构的多步释放方法 - Google Patents

电化学制造结构的多步释放方法 Download PDF

Info

Publication number
CN1665964A
CN1665964A CN038160390A CN03816039A CN1665964A CN 1665964 A CN1665964 A CN 1665964A CN 038160390 A CN038160390 A CN 038160390A CN 03816039 A CN03816039 A CN 03816039A CN 1665964 A CN1665964 A CN 1665964A
Authority
CN
China
Prior art keywords
etching
substrate
technology
mask
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN038160390A
Other languages
English (en)
Other versions
CN100567581C (zh
Inventor
A·L·科恩
M·S·洛卡德
D·S·麦克弗森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microfabrica Inc
Original Assignee
Microfabrica Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microfabrica Inc filed Critical Microfabrica Inc
Publication of CN1665964A publication Critical patent/CN1665964A/zh
Application granted granted Critical
Publication of CN100567581C publication Critical patent/CN100567581C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00126—Static structures not provided for in groups B81C1/00031 - B81C1/00119
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y10/00—Processes of additive manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/202—Coaxial filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/005—Manufacturing coaxial lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/06—Coaxial lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/183—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers at least one of the guides being a coaxial line
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/042—Micromirrors, not used as optical switches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrochemistry (AREA)
  • Electromagnetism (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Micromachines (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

多层结构是由至少一种结构材料(例如，铜)和至少一种牺牲材料(例如，铜)电化学制造而成的，该至少一种结构材料构造为定义所期望的结构，且粘结到衬底上，该至少一种牺牲材料包围该所期望的结构。在形成该结构之后，通过多阶段蚀刻操作去除牺牲材料。在一些实施例中，要被去除的牺牲材料可以位于通道等中，或位于衬底上或位于附加的部件中。多阶段蚀刻操作可被清洁操作或屏障材料去除操作等分离开。通过与结构材料或衬底相接触可适当地固定多个屏障，或通过牺牲材料适当地单独固定它们，因此在去除了所有剩余的牺牲材料之后能自由地去除它们。

Description

电化学制造结构的多步释放方法
相关申请
本申请要求在2002年5月7日递交的第60/379,184号和在2002年6月27日递交的第60/392,531号的美国临时专利申请的优先权，这两个申请所提及的全部内容以参考的方式合并于此。
技术领域
本发明通常涉及电化学制造和关联的通过一层覆盖一层地构筑沉积材料而形成三维结构的领域。具体而言，其涉及埋入在牺牲材料中的微结构的形成，和经由两个或多个独特的蚀刻操作从牺牲材料中释放这些微结构。
背景技术
Adam L Cohen发明了一种从多个粘结层形成三维结构(例如部件，元件，器件等)的技术，该技术是公知的电化学制造技术。该技术由California的Burbank的MEMGen公司商业化推广，命名为EFABTM。在2000年2月22日公开的美国专利第6,027,630号中描述了此项技术。此项电化学沉积技术允许使用一种独特的掩模技术选择地沉积一种材料，该掩模技术包括使用掩模，该掩模包括位于支承结构上的图形化的适形材料，该支承结构独立于将在上面进行电镀的衬底。当希望使用掩模执行电沉积时，在电镀液存在的同时使掩模的适形部分与衬底相接触，因此掩模的适形部分与衬底的接触禁止在选定的位置沉积。为了方便，这些掩模一般称为适形接触掩模；该掩模技术一般称为适形接触掩模电镀工艺。更具体而言，在California的Burbank的MEMGen公司的术语中，这些掩模通常称为INSTANT MASKTM以及此工艺称为INSTANT MASKINGTM或INSTANT MASKTM电镀。使用适形接触掩模电镀的选择性沉积可用于形成单层材料或可用于形成多层结构。专利6,027,630的教导中所提及的全部内容以参考的方式合并于此。由于递交了产生上述专利的专利申请，所以公开了各种有关适形接触掩模电镀(即，INSTANT MASK)和电化学制造的文献：
1.A.Cohen、G.Zhang、F.Tseng、F.Mansfeld、U.Frodis和P.Will，“EFAB：Batch production of functional，fully-dense metalparts with micro-scale features”，Proc.9th Solid Freeform Fabrication，The University of Texas at Austin，p161，Aug.1998。
2.A.Cohen、G.Zhang、F.Tseng、F.Mansfeld、U.Frodis和P.Will，“EFAB：Rapid，Low-Cost Desktop Micromachining of HighAspect Ratio True 3-D MEMS”，Proc.12th IEEE Micro ElectroMechanical Systems Workshop，IEEE，p244，Jan 1999。
3.A.Cohen，“3-D Micromachining by ElectrochemicalFabrication”，Micromachine Devices，March 1999。
4.G.Zhang、A.Cohen、U.Frodis、F.Tseng、F.Mansfeld和P.Will，“EFAB：Rapid Desktop Manufacturing of True 3-DMicrostructures”，Proc.2nd International Conference on IntegratedMicroNanotechnology for Space Applications，The Aerospace Co.，Apr.1999。
5.F.Tseng、U.Frodis、G.Zhang、A.Cohen、F.Mansfeld和P.Will，“EFAB：High Aspect Ratio，Arbitrary 3-D MetalMicrostructures using a Low-Cost Automated Batch Process”，3rdinternational Workshop on High Aspect Ratio MicroStructure Technology(HARMST’99)，June 1999。
6.A.Cohen、U.Frodis、F.Tseng、G.Zhang、F.Mansfeld和P.Will，“EFAB：Low-Cost，Automated Electrochemical BatchFabrication of Arbitrary 3-D Microstructures”，Micromachining andMicrofabrication Process Technology，SPIE 1999 Symposium onMicromachining and Microfabrication，September 1999。
7.F.Tseng、G.Zhang、U.Frodis、A.Cohen、F.Mansfeld和P.Will，“EFAB：High Aspect Ratio，Arbitrary 3-D MetalMicrostructures using a Low-Cost Automated Batch Process”，MEMSSymposium，ASME 1999 international Mechanical Engineering Congressand Exposition，November，1999。
8.A.Cohen，“Electrochemical Fabrication(EFABTM)”，Chapter19 of The MEMS Handbook，edited by Mohamed Gad-EL-Hak，CRCPress，2002。
9.“Microfabrication-Rapid Prototyping’s Killer Application”，pages1-5 of the Rapid Prototyping Report，CAD/CAM Publishing，Inc.，June1999。
这九个文献的公开文件中所提及的全部内容以参考的方式合并于此。
可以按照如在上述专利和公开文件中所提及的多种不同方式执行电化学沉积工艺。在一种方式中，此工艺包括在形成将要形成的每层结构期间执行的三个分离的操作：
1.在衬底的一个或多个期望的区域上通过电沉积选择地沉积至少一种材料。
2.然后，通过电沉积覆盖沉积至少一种另外的材料，以使增加的沉积覆盖先前选择地沉积的区域和衬底的没有接收到任何先前施加选择性沉积的区域。
3.最后，平坦化这些在第一和第二操作期间沉积的材料，以制造期望厚度的第一层光滑表面，其具有至少一个含有该至少一种材料的区域和至少一个含有至少另一种材料的区域。
在形成第一层之后，紧贴着先前处理的层并粘附在该先前处理层的平滑表面形成一个或多个附加层。通过一次或多次重复第一至第三操作形成这些附加层，其中每个连续层的形成过程将先前形成的层和原始衬底视为新的增厚的衬底。
一旦完成了形成所有层的过程，通常通过蚀刻工艺去除沉积的多种材料的至少一种的至少一部分，以暴露或释放希望形成的三维结构。
执行包含在第一操作中的选择性电沉积的优选方法是利用适形接触掩模电镀。在此类电镀中，首先形成一个或多个适形接触(CC)掩模。CC掩模包括在其上粘结或形成图形化的适形介电材料的支承结构。按照将要电镀的材料的特定截面形成每一掩模的适形材料。对于将要被电镀的每个独特的横截面图形来说，需要至少一个CC掩模。
CC掩模的支承一般为由金属形成的类似盘形的结构，其将被选择性地电镀并且其中要电镀的材料将被溶解。在此类典型方法中，该支承用作电镀工艺中的阳极。在另一可选的方法中，该支承可用多孔的或别的有孔材料替代，在电镀操作期间，在沉积材料从阳极末梢到沉积表面的路径上沉积材料穿过该多孔材料。在另一个方法中，CC掩模能共用公用支承，即，用于电镀多层材料的适形介电材料的多个图形可位于单个支承结构的不同区域。当单个支承结构包含多个电镀图形时，整个结构称为CC掩模，而单个电镀掩模称作“子掩模”。在目前的应用中，只在涉及一个特定点时，才进行这样的区分。
在执行第一操作的可选择的沉积的准备过程中，将该CC掩模的适形部分放置为对准并压靠在衬底的选定的、在其上将进行沉积的部分(或在先前形成的层上或在一层的先前沉积部分上)。CC掩模和衬底之间的压靠是以这样的方式进行的：CC掩模的适形部分中的所有孔穴容纳电镀液。接触衬底的CC掩模的适形材料用作电沉积的屏障，而CC掩模中的填充电镀液的孔穴是用作当加载合适的电势和/或电流时，从阳极(例如，CC掩模的支承)将材料传送到衬底的非接触部分(其在电镀操作期间用作阴极)的路径。
在图1(a)至1(c)中示出了CC掩模和CC掩模电镀的一个例子。图1(a)示出了CC掩模8的侧视图，CC掩模8由在阳极12上图形化的适形或可变形的(例如，弹性体的)绝缘体10组成。该阳极具有两个作用。图1(a)也描述了与掩模8分离的衬底6。一个作用是作为用于图形化的绝缘体10的支承材料，以维持其整体性和排列，由于该图形可能具有拓扑的复杂性(即，包括绝缘体材料的隔离“岛”)。另一个作用是作为电镀操作的阳极。在图1(b)中示出了CC掩模电镀通过简单地将绝缘体压到衬底上，然后在绝缘体中穿过孔隙26a和26b电沉积材料而可选择地将材料22沉积在衬底6上。在沉积之后，将CC掩模与衬底6分离，最好是不破坏它，如图1(c)所示。CC掩模电镀处理与“贯穿-掩模”电镀处理相区别，由于在贯穿-掩模电镀(through-mask plating)工艺中，会发生掩模材料从衬底上破坏性地分离。由于对于贯穿-掩模电镀，CC掩模电镀可选择地和同时地在整个层上沉积材料。电镀区域可由一个或多个分离的电镀区域组成，这些分离的电镀区域可属于正在形成的单个结构或属于正在同时形成的多个结构。在CC掩模电镀中由于各个掩模在去除工艺中没有被有意地破坏，所以可在多个电镀操作中使用。
在图1(d)至1(f)中示出了CC掩模和CC掩模电镀的另一个例子。图1(d)示出了与掩模8′分离开的阳极12′，掩模8′包括图形化的适形材料10′和支承结构20。图1(d)也描述了与掩模8′分离的衬底6。图1(e)给出了与衬底6相接触的掩模8′。图1(f)给出了由电流从阳极12′流到衬底6所产生的沉积22′。图1(g)给出了在与掩模8′分离之后的衬底6上的沉积22′。在此例中，将一种合适的电解液定位在衬底6和阳极12′之间，来自溶液或阳极中的一个或来自两者的离子流从掩模中的开口流到沉积材料的衬底。此类掩模可称为非阳极(anodeless)INSTANT MASKTM(AIM)或非阳极适形接触(ACC)掩模。
不像贯穿-掩模电镀，CC掩模电镀允许将要形成的CC掩模完全与在其上将要发生电镀的衬底的制造过程分离(例如，与正在被形成的三维(3D)结构分离)。可以用各种方式形成CC掩模，例如，可以使用光刻工艺。在结构制造前而不是在结构制造过程中，可同时制造出所有掩模。此分离使得能形成简单的、低成本的、自动的、独立的、和内部-干净的“超小型工具机厂(Desktop Factory)。”，该“超小型工具机厂”能设置在任何地方以制造3D结构，不用任何所需的清洁房间的过程，如通过服务工作部等可执行光刻。
在图2(a)至2(f)中给出了上面讨论的电化学制造工艺的例子。这些图显示了包含了沉积第一材料2和第二材料4的工艺，第一材料2是要牺牲材料，第二材料4是结构材料。在此例中，CC掩模8包括图形化的适形材料(例如，一种弹性介电材料)10和由沉积材料2制成的支承12。CC掩模的适形部分压靠在衬底6上，电镀液14位于适形材料10中的孔穴16中。然后，来自电源18的电流经由(a)成双作为阳极的支承12和(b)成双作为阴极的衬底6而穿过电镀液14。图2(a)给出了电流的流动使电镀液中的材料2和来自阳极12的材料2可选择地传输到并电镀到阴极6上。在用CC掩模8将第一沉积材料2电镀到衬底6上之后，如图2(b)所示去除CC掩模8。图2(c)描述了作为已经覆盖沉积(即，非选择地沉积)在先前沉积的第一沉积材料2上以及衬底6的其它部分上的第二沉积材料4。通过穿过一种合适的电镀液(未示出)的从由第二材料组成的阳极(未示出)到阴极/衬底6的电镀产生覆盖沉积。然后平坦化整个两-材料层以获得如图2(d)所示的精确厚度和平坦度。如图2(e)所示，在重复所有层的工艺之后，由第二材料4(即，结构材料)形成的多层结构20嵌入在第一材料2(即，牺牲材料)中。蚀刻该嵌入结构以获得所期望的器件，即，结构20，如图2(f)所示。
在图3(a)至3(c)中示出了示范性的人工电化学制造***32的各个部件。***32由几个子***34、36、38和40组成。在图3(a)到3(c)的每个图的上部描述了衬底支持子***34，且其包括几个部件：(1)托架48，(2)在其上沉积多个层的金属衬底6，和(3)线性滑块42，线性滑块42能响应来自致动器44的驱动力相对于托架48上下移动衬底6。子***34也包括指示器46，用于测量衬底垂直位置的差，其可用于设置或确定层的厚度和/或沉积厚度。子***34还包括可精确地安装在子***36上的托架48的脚68。
在图3(a)的下部示出的CC掩模子***36包括几个部件：(1)CC掩模8，其实际上是由共用公用支承/阳极12的多个CC掩模(即，子掩模)制成，(2)精密X-台54，(3)精密Y-台56，(4)在其上可安装子***34的脚68的框架72，和(5)用于容纳电解液16的槽58。子***34和36也包括合适的电连接(未示出)，电连接用于连接到驱动CC掩模处理的合适的电源。
在图3(b)的下部示出了覆盖沉积子***38，且其包括几个部件：(1)阳极62，(2)用于容纳电镀液66的电解液槽64，和(3)在其上可安装子***34的脚68的框架74。子***38也包括合适的电连接(未示出)，电连接用于将阳极连接到用于驱动覆盖沉积处理的合适电源上。
在图3(c)的下部示出了平坦化子***40，其包括研磨盘52和用于平坦化该沉积的相关联动作与控制***(未示出)。
除了上述教导，6,027,630专利表示电镀方法可用于结合绝缘材料。特别地，其表示：尽管关于两种金属、多种材料，例如多聚物、陶瓷和半导体材料，描述了电镀方法，然而或者可以通过描述的电镀方法沉积任意数目的金属，或者是在贯穿电镀方法而发生的分离工艺中沉积任意数目的金属。其还表示：可以在不明显导电的沉积(例如，一个绝缘层)上沉积薄的电镀基，例如通过溅射，以使能继续电镀。其甚至还表示：在允许选择性地去除支承材料的电镀元件中可以包括多种支承材料。
在Henry Guckel的标题为“通过多级深X光光刻使用牺牲金属层形成微结构(Formation of Microstructures by Multiple Level Deep X-rayLithography with Sacrificial Metal layers)”的美国专利第5,190,637号中教导了另一种用于从电镀金属形成微结构(即使用电化学制造技术)的方法。此专利教导利用掩模暴露形成金属结构。在一个暴露的电镀基上电镀第一层的第一金属，以填充光刻胶的空隙，然后去除光刻胶，在第一层和电镀基上电镀第二金属。然后将第二金属暴露的表面车削到一个高度，其暴露第一金属以制造出延伸跨过第一和第二金属的均匀平面。然后，可通过将光刻胶层加到第一层上及而后重复用于制造第一层的工艺来开始形成第二层。然后重复该工艺直到形成完整的结构，且通过蚀刻去除第二金属。通过浇注在电镀基或先前层上形成光刻胶，及通过由X-射线或UV辐射穿过图形化的掩模使光刻胶曝光以形成光刻胶中的空隙。
甚至考虑到这些教导，在电化学制造领域的技术中仍然需要改进产品的可靠性，增强后层制造工艺操作的控制，使后层制造处理变得容易，且甚至克服可能导致产品缺陷的工艺缺陷。
发明内容
本发明的多个方面的一些实施例的一个目的是改进电化学制造产品的可靠性。
本发明的多个方面的一些实施例的一个目的是改进后层制造工艺操作的控制，克服可能导致产品缺陷的工艺缺陷。
本发明的多个方面的一个目的是使后层制造处理变得容易。
本发明的多个方面的一些实施例的一个目的是克服可能导致产品缺陷的工艺缺陷。
在回顾了在此的教导之后，本领域普通技术人员将容易理解本发明的各个方面的其它目的和优点。在此所清楚地提及的或另外从在此的教导中确定的本发明的各个方面，可以单独描述上述目的的任意一个或组合地描述，或可选地不描述上述目的的任意一个，但替代地描述从在此的教导中确定的一些其它目的。并非希望通过本发明的任何单个方面描述所有这些目的，即使在关于一些方面的情况下。
本发明的第一方面提供一种用于从多个粘结层制造多层三维结构的电化学制造工艺，该工艺包括：(A)通过在衬底上沉积至少一种牺牲材料和至少一种结构材料而形成一层，其中衬底可以包括先前沉积的层，且其中沉积多种材料的至少一种包括电沉积操作；(B)重复(A)一次或多次，以形成多个层，且使连续的层紧邻和粘结先前形成的层而形成；(C)执行第一蚀刻操作以从多个层或从衬底去除至少一种材料的至少第一部分；及(D)执行与第一蚀刻操作不同的第二蚀刻操作，以从多个层或从衬底去除至少一种材料的至少一部分。
本发明的第二方面提供一种用于从多个粘结层制造三维结构的电化学制造工艺，该工艺包括：(A)通过在衬底上沉积至少一种牺牲材料和至少一种结构材料而形成一层，其中衬底可以包括先前沉积的层，且其中沉积多种材料的至少一种包括电沉积操作；(B)重复(A)一次或多次，以形成多个层，且使连续的层紧邻和粘结先前形成的层而形成；(C)执行第一蚀刻操作以从多个层或从衬底去除至少一种材料的至少第一部分；(D)在执行第一蚀刻操作之后，执行***操作；及(E)在***操作之后，执行第二蚀刻操作，以从多个层或从衬底去除至少一种材料的至少一部分。
基于回顾在此的教导，本领域普通技术人员将理解本发明的其它方面。本发明的其它方面可以包括对本发明的上述方面的组合和/或对一个或多个实施例的多个方面的增加。本发明的其它方面可以包括能在实施上面的本发明的一个或多个方法方面使用的装置。本发明的这些其它方面可以提供上述多个方面的组合，以及提供在上面没有特别提及的配置、结构、功能关系和工艺。
附图说明
图1(a)至1(c)示意性地描述了CC掩模电镀工艺的各个阶段的侧视图，而图1(d)至1(g)示意性地描述了使用不同类型的CC掩模的CC掩模电镀工艺的各个阶段的侧视图；
图2(a)至2(f)示意性地描述了一种电化学制造工艺的各个阶段的侧视图，其应用于形成一个特别的结构，其中选择地去除一种牺牲材料，而覆盖沉积一种结构材料；
图3(a)至3(c)示意性地描述了多个示范性子部件的侧视图，其可以用在手动实施图2(a)至2(f)所述的电化学制造方法的过程中；
图4(a)至4(i)示意性地描述了使用粘结掩模电镀形成结构的第一层，其中覆盖沉积第二材料覆盖了位于第一材料的沉积位置与第一材料本身之间的开口；
图5(a)描述了第一组实施例的基本步骤的方块图；
图5(b)至(d)描述了扩展到图5的操作2的可选样例的方块图；
图6(a)描述了第二组实施例的方块图；
图6(b)描述了第三组实施例的方块图；
图7(a)至7(d)示意性地提供了侧视图，描述了应用于多个层的特定组的、图6(b)的实施例的各个阶段；
图8(a)至8(c)示意性地提供了侧视图，描述了应用于多个层的特定组的、图6(a)至6(d)的实施例的各个阶段；
图9(a)至9(c)示意性地提供了侧视图，描述了应用于多个层的特定组的和应用于能被校正的一类结构缺陷的、图6(a)至6(d)的实施例的各个阶段；
图10(a)和10(b)描述了第四和第五组实施例的方块图；
图11描述简化的RF滤波器的透视图，该RF滤波器可以被电化学制造成，且能从结构材料的后处理多阶段或多步骤释放中获益。
图12(a)至12(e)示意性地描述了蚀刻和渗透工艺的各个阶段，被看作在水平面(与衬底的平面平行的面)中路上穿过类似于图11的RF滤波器元件的四个分支的一个的同轴传输线，在此可以看到中心导体以及穿过外部导体每一侧的蚀刻孔；
图13描述了图10的RF滤波器的透视图，其具有附加的屏蔽结构，其形成为围绕结构的中心部分的“烟囱”；
图14(a)和14(b)描述了图12的结构，其另外具有临时蚀刻停止层(在图14(a)中示出为透明的，在图14(b)中示出为不透明的)，屏蔽该结构的多个臂的末梢区域，末梢区域位于“烟囱”区域的外部；
图15描述了与图10和12至14的RF滤波器器件相同的RF滤波器的透视图，但具有不同形式的蚀刻屏障，其有助于提供多阶段蚀刻效应；
图16描述了图15的RF滤波器的视图，其中臂的内侧部分连同蚀刻屏障没有完全延伸到衬底的事实更加清晰可见；
图17(a)描述了图15和16的滤波器的多个同轴臂的一个臂和蚀刻屏障的端部视图，而17(b)描述了相同结构的但具有双蚀刻屏障的端部视图；
图18(a)和18(b)描述了与第六和第七组实施例相关的工艺操作的方块图；
图19(a)至19(e)示意性地描述了实施图18(a)的工艺的侧视图。
具体实施方式
图1(a)至1(g)，2(a)至2(f)和3(a)至3(c)描述了已知的一种形式的电化学制造的各个特征。在上面参考的6,027,630专利中、在各个先前合并的出版物中和在此以参考方式合并的各个其它专利与专利申请中提及了其它的电化学制造技术，还可从在这些出版物、专利和应用中描述的各个方法的组合中得到其它方法，或者其它方法可由本领域普通技术人员从在此所提及的教导中以其它方式知晓或发现。所有的这些技术可与本发明的各个方面的各个实施例结合，以获得改进的实施例，还有其它的实施例可从在此明确提及的各个实施例的组合中得到。
图4(a)至4(i)描述了一种多层制造工艺的单层的形成过程的各个阶段，其中在第一金属上以及在第一金属的开口中沉积第二金属，其沉积形成该层的一部分。在图4(a)中，示出了衬底82的侧视图，如图4(b)所示在其上浇注可图形化的光刻胶84。在图4(c)中示出了由固化、曝光和显影该光刻胶而得到的光刻胶图形。光刻胶84的图形化产生了开口或孔隙92(a)至92(c)，它们从光刻胶的表面86穿过光刻胶的厚度延伸到衬底82的表面88。在图4(d)中，示出了已经电镀进开口92(a)至92(c)中的金属94(例如，镍)。在图4(e)中，已经从衬底上去除(即，化学剥除)了光刻胶以暴露衬底82的没有用第一金属94覆盖的区域。在图4(f)中示出了在衬底82的完全暴露部分(其是导电的)上和在第一金属94(其也是导电的)上覆盖电镀的第二金属96(例如，银)。图4(g)描述了完成的此结构的第一层，其是将第一和第二金属平坦化到暴露第一层及设定第一层的厚度这样的高度而得到的。在图4(h)中示出了几次重复图4(b)至4(g)中示出的工艺步骤以形成多层结构而得到的结果，其中每层由两种材料组成。在大多数的应用中，如图4(i)所示，去除这些材料中的一种以得到所期望的3-D结构98(例如，部件或器件)。
与使用了不同类型的图形化掩模和掩模技术的电化学制造技术相结合，可使用在此公开的各个实施例、可选的方式和技术。例如，可使用适形接触掩模和掩模操作，可使用接近掩模和掩模操作(即，使用通过接近衬底即使没有接触至少选择地屏蔽衬底的掩模的操作)，可使用非适形掩模和掩模操作(即，基于掩模接触面不非常符合的掩模和操作)和可使用粘结掩模和掩模操作(与只和其接触相反，使用粘结到衬底上的掩模，在衬底上发生选择性的沉积或者蚀刻的掩模和操作)。
图5(a)描述了第一组实施例的操作的基本单元的方块图。方块102表示在第一操作(即，操作1)中形成了多个层(例如，通过电化学制造)，该多个层包括：(1)所期望的结构，其由至少一种结构材料形成；和(2)牺牲的支承结构，其由至少一种牺牲材料形成。方块104表示第二操作(即，操作2)将包括为了去除该至少一种牺牲材料的期望部分而执行多个蚀刻操作，其中使用期望的蚀刻剂和期望的工艺执行每个蚀刻操作。在目前的应用中，一些实施例包括通过“硬停止”(即，固定或基本固定的结束点或对于蚀刻操作的结果)与其他分离地使用两个或多个蚀刻操作。其它实施例将使用硬停止分离蚀刻操作。
图5(b)至5(d)描述了扩展到图5的操作2的各个可选实施例的例子上的方块图。在图5(b)中，其表示操作2包括至少两个单元：(1)使用第一种蚀刻剂的第一蚀刻112；和(2)使用第二种蚀刻剂的第二蚀刻114，且第二蚀刻剂与第一蚀刻剂不同。在图5(c)中，其表示操作2包括至少两个单元：(1)使用蚀刻剂和第一工艺的第一蚀刻122；和(2)使用蚀刻剂和第二工艺的第二蚀刻124，且第二工艺与第一工艺不同。在图5(d)中，其表示操作2包括至少两个单元：(1)使用第一种蚀刻剂和第一工艺的第一蚀刻132；和(2)使用第二种蚀刻剂和第二工艺的第二蚀刻134，其中第二蚀刻剂与第一蚀刻剂不同，且第二蚀刻工艺与第一蚀刻工艺不同。为了目前应用的目的，不考虑变化蚀刻的时间以构成不同的蚀刻工艺，但变化温度，变化搅拌的类型或缺少激励或所使用的流动，明显的变化蚀刻剂的浓度，或变化其它参数可构成不同的工艺。
在图6(a)中，其表示操作2包括至少三个单元：(1)第一蚀刻142，(2)在第一蚀刻后保留的多个层的至少一部分上执行后处理步骤144，和(3)第二蚀刻146。图6(a)还提供了可包括在第二任务144中执行的五个例子：(A)执行中间蚀刻154，(B)用一种材料渗透第一蚀刻留下的空隙的至少一部分164，(C)将各个部分切开以将它们彼此分离174，(D)沉积另外的材料184，和(E)通过不是蚀刻操作的操作，如平坦化操作，去除一些材料194。
在图6(b)中，其表示操作2包括至少三个单元：(1)第一蚀刻142，(2)执行***操作148，和(3)第二蚀刻146。图6(b)还提供了可包括在***任务148中执行的三个例子：(A)更换正在使用的蚀刻剂158，(B)清洁衬底以从局部化的区域去除饱和的蚀刻剂168，和(C)关于蚀刻剂重新定位该结构，例如，通过根据重力旋转以改善效率，通过将该结构的不同部分沉浸到蚀刻剂中或从蚀刻剂中提出该结构的一部分等178。在(B)中提及的清洁可采用在蒸馏水或其它可有利于去除饱和的蚀刻剂的物质中漂洗的方式。其可包括该结构的搅拌或清洗液的定向流动。
在图7(a)至7(d)、8(a)至8(c)和9(a)至9(c)中描述了实际执行上述实施例的各种情况的例子。
图7(a)至7(d)描述了一个例子，在其中与单个牺牲材料结合使用了单个结构材料。在此实施例中，所期望的多层结构202被三级材料包围。该多层结构被牺牲材料204的第一区域包围(除了该结构与衬底210接触的地方)。牺牲材料204的第一区域被结构材料的屏障206(例如，薄的屏障)包围(除了其与衬底210接触的地方)。屏障206依次被牺牲材料208的第二区域包围(除了其与衬底210接触的地方)。牺牲材料的第一和第二区域可以是用于构建该多层(例如，不管所期望的结构的侧向尺寸如何，可固定侧向构建尺寸，且同样地不是所期望的结构的部分通常由牺牲材料形成)的工艺的结果。在目前的实施例中，屏障206形成为允许当进行蚀刻区域208时存在受控的蚀刻停止。在此工艺中，优选地是使用不侵蚀结构材料的蚀刻剂执行牺牲材料的蚀刻，尽管其可用一种对于屏障206的材料比对于208的材料具有较慢(例如，慢的超过大约10倍和甚至优选地慢的超过大约100倍)蚀刻率的蚀刻剂进行。一旦到达了屏障206，停止蚀刻，能够进行一些其它的后面的层制造行为。然后可使用选择的、不侵蚀(或侵蚀其速度很低)牺牲材料204的蚀刻剂蚀刻结构材料206。如果希望，在此点可进行另外的后面的层制造行为，然后当准备时进行对牺牲材料的最后去除以暴露或释放所期望的多层结构202。在一个实施例中，牺牲材料可以是铜，结构材料可以是镍，且同样地可恰当地选择蚀刻剂以蚀刻掉一个而不蚀刻掉另外一个。在图7(b)至7(d)中以实例解释了多步骤蚀刻工艺的各个阶段。图7(b)描述了去除外部牺牲材料之后的阶段，图7(c)描述了去除屏障之后的阶段，和图7(d)描述了释放所期望的结构的最后阶段。
图8(a)至8(c)描述了与结构材料一起使用两种不同的牺牲材料的例子。在此工艺中，在蚀刻处理期间仍然实现停止点，蚀刻操作的数目减少到两个而代替图7(a)至7(d)中描述的使用三个的实施例。有可能外部的牺牲材料可以与结构材料相同。在图8(a)中，所期望的多层结构202完全被第一牺牲材料204包围(除了与衬底214接触的区域)，其依次完全被第二牺牲材料212包围(除了与衬底214接触的区域)。第一蚀刻用于去除第二牺牲材料212，而第二蚀刻用于去除第一牺牲材料204。在这两个蚀刻之间可进行任意的所期望的后面的层制造。
图9(a)至9(c)描述了用缺陷203形成所期望的多层结构202。这些缺陷示出为很窄的“细流”，由与结构202的材料相同的材料形成。这些缺陷可由在坏的固定CC掩模下电镀的结构材料形成(此现象可称为“焊瘤”)，可由在平坦化处理期间涂抹进牺牲材料中的结构材料形成(此现象称为“涂抹”)，或可由电镀进牺牲材料中的裂缝中的结构材料形成(此现象称为“带”，且一般导致垂直延伸和在一个侧向尺寸上延伸但另一个侧向尺寸很窄的结构)。第一蚀刻操作导致去除牺牲材料204，如图9(b)所示，但在后面留下缺陷。由于缺陷很窄，于是可用结构材料蚀刻剂去除缺陷，而对如图9(c)所示的结构的所期望的部分的破坏很小。由于用于侵蚀缺陷的蚀刻剂也侵蚀结构202，于是控制蚀刻时间就很重要。为了改进控制，可在稀释的形式或在低于正常温度下使用选择的蚀刻剂。
图10(a)描述了第四组实施例的方块图。在此组实施例中，如图7(a)至7(d)的例子，蚀刻屏障可由屏障材料形成，该屏障材料可与结构材料的一种相同或不同。基于这样的事实选择屏障材料，可以蚀刻掉牺牲材料，而不蚀穿屏障材料，甚至在一些实施例中如果屏障材料被蚀刻剂破坏了也是可以接受的。在此组的实施例中，蚀刻屏障可以形成为结构部件的一个永久部分，即使其结构不是想要的设计的一部分。在这些实施例中，屏障材料的结构不对想要的结构的使用产生不利影响。在这些实施例的一些中，屏障材料可以包括可去除的部分以及将成为该结构的一个永久部分的部分。在这些实施例的一些中，屏障的可去除部分可由例如蚀刻操作、平坦化操作或其它加工操作来去除。在一些实施例中，不像图7(a)至7(d)的例子，蚀刻屏障可构建为允许蚀刻进入到该结构的一个部分而禁止蚀刻剂到达该结构的不同部分。
图10(a)的工艺开始于操作1，标记为附图标记242。操作1要求形成多个层，以使实现3个结果：(1)由至少一种结构材料形成的所期望的结构；(2)由至少一种牺牲材料形成的牺牲的支承结构；和(3)由屏障材料形成的蚀刻屏障，其中蚀刻屏障包括可去除的部件，且也可包括永久的结构部件。
在执行操作1之后，工艺前进到操作2，单元244，其可选择地要求增加任意的另外所期望的蚀刻屏障部件。这些屏障部件可被定位在期望的位置，且以任意适当的方式保持在适当位置，例如，通过粘结或压靠。这些另外的屏障部件可以是导电材料或介电材料，刚性材料或适形材料。
在完成操作2之后，工艺前进到操作3，单元246，其要求执行一个或多个可以或不可以与各个所期望的中间操作混合在一起蚀刻操作。工艺从操作3前进到操作4，单元248，其要求去除至少一个蚀刻屏障。
在完成操作4之后，工艺前进到操作5，单元250，其要求执行一个或多个可以或不可以与各个其它操作混合在一起蚀刻操作。操作5的完成可导致从牺牲材料中完全释放所期望的结构或释放可以是非完全的，工艺可以返回到单元244，操作2或返回到单元248，操作4。
图10(b)描述了第五组实施例的方块图，在其中又使用了蚀刻屏障，其中蚀刻屏障或者不粘结到结构材料或衬底上，或者以容易去除的方式粘结到结构材料或衬底上。此种粘结通常是有最小的特性，希望直到可安全地去除的时刻到来为止，都禁止偶然地去除屏障材料。另一选择为，最小的粘结结构能保证蚀刻屏障的移动不对另外的蚀刻操作产生不利影响。几例最小粘结结构可以是很薄的水平或垂直延伸的类似柱或网的结构。通过夹住该材料和猛折类似柱或网的部分能去除屏障材料。通过给它们通电流可能会破坏该薄的部分，或通过受控的蚀刻操作可能会将它们去除，该受控的蚀刻操作在侵蚀粘结部分的同时也侵蚀所期望的结构，但是如果粘结的部分足够脆弱，就能在对该结构产生不可接受的破坏量之前去除它们。
图10(b)的工艺开始于操作1，单元262。操作1要求形成多个层，以使：(1)形成所期望的结构，其包括至少一种结构材料；(2)形成牺牲的支承结构，其包括至少一种牺牲材料；(3)由屏障材料形成至少一个蚀刻屏障，其中蚀刻屏障或者不粘结到结构材料上，或者以容易去除的方式粘结到结构材料上。
工艺从操作1前进到操作2，然后到操作3，这些操作与在图10(a)中所要求的相同，并给出为相同的附图标记。
然后工艺前进到操作4，单元264，其要求在停止操作3的蚀刻或不停止的情况下去除至少一个蚀刻屏障。对蚀刻屏障的去除明显地改进了在先前被屏障保护的区域中的蚀刻处理。操作4的完成可以表示从牺牲材料中完全释放了所期望的结构，或者其可以表示到达了从此工艺可返回到操作2或另外以不同的方式继续的过渡状态。在一些实施例中，停止操作3，执行不同的操作(例如，用介电材料填充蚀刻的区域)。
图10(a)和10(b)的工艺的实施例可在各种环境下使用。一些这样的环境可以包括期望将介电材料或其它材料定位在选择的位置处，而适当地仍保留至少一些牺牲材料以防止结构的不同部分在被一种渗透材料锁定在适当的位置之前彼此相对移动。
电化学制造的某些器件和结构需要用作该结构一部分的介电或其它材料，或从其中受益，或需要它们的部件彼此之间保持特定的几何关系(例如，如设计的那样)，而不是通过应力、惯性力、热效应等破坏它们。在一些情况下，可期望用另一种结构材料限制由主要结构材料构成的部件的移动。尽管有这些益处，但不希望在制造期间基于层重叠层结合第二或第三种结构材料。
使用电化学制造制成的RF同轴部件(如在美国临时专利申请第60/392,531号中所公开的那样)，表示多个器件的例子，其可从部分蚀刻、渗透、完全蚀刻和潜在的更进一步的渗透的组合中获益。随着它们以其它方式缩短(shorting)，这些同轴器件可在特性或特征方面从填充在中心导体和屏蔽之间的间隔中的介电(或其它)材料中获益，其将使该器件无效，这是由于薄的、较差支承的中心导体与屏蔽接触。真正地，即使没有这样的接触，如果中心导体和屏蔽之间的间隔不是如设计的那样，性能可能会被折衷。
图11示出了与如在申请60/392,531中所提及的RF滤波器类似的结构，但为了解释的目的而进行了简化。在通过去除牺牲材料释放了图11中的结构之后，一般地然后可引入介电材料(例如，通过使其经由将其从该结构的开口或穿过蚀刻孔314引入而进入到中心导体322和屏蔽302之间的间隔)。然而，如果中心导体已经从其所期望的位置移开，则引入介电材料不能救助它。
图10(a)的工艺可应用于保证适当地制造该结构。通过蚀刻此种结构，如在图11中、在两个阶段中，能在第一阶段期间，在持续到蚀刻的第二阶段之前，将新材料(例如，介电材料)引入到蚀刻区域的至少一部分中。具体而言，在RF滤波器的情况下，可从其希望的位置明显获益的中心导体320的一部分是处于四臂交错区域的区域中，此处侧面通道中心导体相交(meet)。因此在此例中，通过在最后蚀刻之前，在中心导体和屏蔽之间的期望区域中引入介电材料，可期望将该结构的一部分的位置相对于该结构的另一部分的位置(例如，中心导体320的位置相对于屏蔽302的位置)而固定，接下来，蚀刻掉保留的牺牲材料，如果希望，则可将介电材料引入到整个结构中。
在图12(a)至12(e)中示意性地给出了该方法的实例。在图12(a)中，顶视图示出了同轴元件的一部分的平面，其中选择该平面以横截中心导体332以及蚀刻和渗透孔326，牺牲材料334填充中心导体332和外部导体屏蔽338之间的间隔。在一些实施例中，牺牲材料可位于屏蔽的外面。在图12(b)中，示出了已经蚀刻掉的同轴元件内部的一个区域342，而留下一些牺牲材料334以固定中心导体332，因此防止其从该位置移开。接下来，如图12(c)所示，用介电材料344填充蚀刻区域342。使用正在固定中心导体332的介电材料344，现在可能蚀刻掉剩余的牺牲材料332，留下开口内部区域346和348，如图12(d)所示。最后，如果需要，能够使用与介电材料344相同或不同的材料填充得到的开口内部的空间，如图12(e)所示。
可以用不同的方式实现图12(a)至12(e)中给出示例的蚀刻和渗透方法。例如，此种方法可以包括以两个或多个阶段中执行的蚀刻。
在图13、14(a)与14(b)的帮助下解释了蚀刻和渗透实施例的第一个例子。在此例中，(1)设置不被蚀刻的基本上完全屏蔽的区域(除了该结构自身的内部)，以使仅在选择的区域发生蚀刻，(2)发生蚀刻，(3)在执行最初的蚀刻之后，进行渗透，其给所期望的区域提供介电支承或限制，(4)至少部分地去除屏蔽，(5)蚀刻原始屏蔽的区域，和(6)对最初屏蔽的区域进行所期望的介电渗透。在目前的例子中更具体为，屏蔽包括作为所期望结构的一部分的永久结构，不是所期望的(或需要的)设计功能的一部分的但增加其会增加处理的便利性永久结构，和在使用之后去除的临时屏蔽结构。
首先，要被优先蚀刻的选定区域(例如，交叉区域)350是被由结构材料制成的“烟囱”结构348包围。烟囱区域另外由一片形成在临时层或在形成层之后加到该结构上的结构材料356界定，其中该片具有位于优先要被蚀刻的区域350上的开口，该片屏蔽其它处的牺牲材料，并作为蚀刻停止。图14(a)示出了位于图13的结构上的临时层，整个结构包括显示为好像是部分透明的牺牲材料。该片(即，临时层)被像任意层一样制造，并且直到其被后面的操作平坦化掉为止，其都被连接到烟囱的侧壁上。
接下来，在图14(a)的结构上执行受时间控制的蚀刻，其去除位于中心“烟囱”区域中的牺牲材料，包括位于中心导体和屏蔽之间的牺牲材料，结果是蚀刻剂进入了屏蔽的侧部的蚀刻孔352中。如果一旦到达中心导体就停止蚀刻，则适当地保留稍微位于蚀刻屏蔽外部的蚀刻材料，以适当地保持内部的导体。在图14(b)中示出了该工艺的状态，其中的板示出为不透明的。
接下来，在中心导体和屏蔽之间穿过蚀刻孔引入介电材料，且最好可选地填充作为阱的烟囱区域。可在电化学制造装置中通过包括适当的蚀刻站和渗透站而执行此蚀刻和渗透步骤。
接下来，通过平坦化，例如研磨，去除或擦除先前形成的临时层，以保存该结构，使其除了“交叉”区域和潜在地被介电材料填充的烟囱区域之外，其开口配置与图13的结构类似。
接下来，蚀刻剩余的牺牲材料。将在从EFAB机器去除该结构之后进行此蚀刻，或在该机器中执行。如果期望如此，可执行另外的渗透。
在图15、16与17(a)的帮助下解释了蚀刻和渗透实施例的第二个例子。在此例中，设置不完整的屏蔽(即，不能完全阻止蚀刻剂进入的屏蔽)，以放慢在这些区域中的蚀刻，以使在屏蔽的和未屏蔽的区域之间实现不同的蚀刻率。在此例中更具体为，屏蔽屏障不粘结到作为结构的一部分保留的结构材料上，且它们也不粘结到衬底上。在此例中，屏障被牺牲材料包围，以使一旦蚀刻所有包围的牺牲材料，可从该结构去除屏障或屏障可离开该结构(即，从上到下地蚀刻该结构)，因此允许或使位于最初的屏蔽区域中的蚀刻产生不同。作为屏蔽延迟的结构，优选地是在一些区域完成蚀刻，而在其它区域没有完成。然后可中断最初的蚀刻，清洗该结构，在选择的区域(例如，进行了完全蚀刻的区域)执行渗透，重新开始蚀刻和进行蚀刻直到在所有区域完成蚀刻为止，且如果期望如此就执行接下来的渗透。在其它实施例中，可形成多于两个蚀刻阶段的蚀刻，同时执行多于两个的渗透。
在一些实施例中，构造屏蔽以形成延伸的蚀刻路径，蚀刻剂必须经过该路径到达期望的蚀刻位置(即，通过延伸的路径长度延迟了蚀刻)。在其它实施例中，并非基于延长路径的长度，而是代替地基于缩小蚀刻剂到达所期望的蚀刻位置所必须穿过的开口的尺寸，实现了延迟蚀刻(即，基于缩小流动路径的横截面而延迟了蚀刻)。依然是在另外其它实施例中，可更多地基于这两个可选方式的更平衡的组合而延迟蚀刻。在一些实施例中，蚀刻屏障可具有基本上固体的壁，其只允许蚀刻剂通过围绕其周界去除屏蔽，而在其它实施例中，壁是有孔的，以使蚀刻剂能以较短路径的导向方式去除屏障。
第二种方法。在第二种方法中，随同滤波器一起制造了蚀刻屏障，其极大地放慢了关于“交叉”区域在“交叉”区域外部的滤波器区域中的蚀刻。最后，这些屏障完全被释放，且从该器件中被去除(或从其中离开)。第二种方法的优点是不需要第一种方法中的去除临时层的平坦化步骤。结果，易于在EFAB机器的外部执行完整的释放和渗透处理。
图15、16和17(a)示出了图11的RF部件，但代替在图12、13和14(a)中使用的烟囱结构，设计蚀刻屏障362以使基本上但并非完全包围该部件的四“臂”的每一臂，而将四壁的交汇部分打开或更直接地暴露给蚀刻剂。在存在屏障的地方，在蚀刻剂能进入外部导体的侧部中的孔中之前，必须首先蚀刻掉屏障和屏蔽的外表面之间的材料，由此开始向中心导体内部行进。在第一阶段的蚀刻之后，第一阶段的蚀刻计时为去除中心导体和屏蔽之间的交汇或交叉区域中的材料，能将介电材料导入到此中心区域，在此之后，能继续蚀刻直到去除了所有牺牲材料。在蚀刻期间的一些点上，屏障将被释放和能被允许离开(假设以一种从上到下的方式进行蚀刻)，或可以其它方式被去除。由于在此区域中，仅有蚀刻孔位于侧壁或过滤器中，可删除蚀刻屏障的顶部，以使仅需要两个垂直的壁，尽管这将加速它们与该器件的分离。
图17(a)描述了一个臂的端面视图，其中可看到中心导体370的端部，其被同轴线的外部导体327包围，该外部导体包括蚀刻孔374，直到沿着路径376去除牺牲材料，并且直到去除了屏障382和外部导体372之间的所有牺牲材料和屏障382倍才能进入蚀刻孔374。
图17(b)描述了同轴元件，其包括中心导体390和与包围屏障394和398一起都被填充了蚀刻剂388的外部导体392。结合在一起的屏障产生了到达开口382的蚀刻路径396，与图17(a)所示的相比相当大延长了路径。在一些实施例中，此种附加的延迟是必要的或是希望的，以保证完全蚀刻交汇区域中的材料。
图18(a)和18(b)描述了两个不同组的实施例，它们使用了用于从多层结构蚀刻牺牲材料的多阶段蚀刻操作，该结构也从衬底形成，该衬底包括牺牲材料(例如，位于通道等)和/或粘结到多层结构上的包括牺牲材料(例如，位于通道等)的部件。这些实施例在各种环境下都是可以使用的。例如，当从衬底或其它部件上去除牺牲材料所需要的时间比从多层结构去除牺牲材料的时间多时，与图18(a)的工艺相关联的实施例可以有利于使多层结构暴露给蚀刻的时间量最小。对于与图18(b)相关的实施实际上相反。
图18(a)的工艺开始于操作1，单元402，其要求从多个层形成该结构，其中该结构是在具有要被蚀刻的材料的衬底上形成的，或粘结到含有要被蚀刻的材料的部件上。多个层包括由至少一种结构材料形成的所期望的构造的结构，且它们包括由至少一种牺牲材料形成的牺牲的支承结构。
在形成该结构之后，工艺前进到操作2，单元404。操作2要求形成屏障元件，或者与操作1结合，或者在完成操作1之后。
工艺从操作2前进到操作3，单元406。操作3要求执行一个或多个蚀刻操作，这些操作或者被中间操作分离或者不被分离，其中蚀刻操作从衬底或部件上去除牺牲材料的至少一部分。
在操作3之后，工艺前进到操作4，其要求去除保护性的至少一个蚀刻屏障，至少部分地去除制成该多层结构的材料。
工艺从操作4前进到操作5，单元410。操作5要求执行一个或多个从多层结构的多个层去除牺牲材料的另外的蚀刻操作，其中蚀刻操作可被执行中间操作分离开或不被分离开。
图18(b)的工艺与图18(a)的类似，只有一些微小的改变。尽管图18(a)的工艺的操作2形成或要求保护多层结构的材料的蚀刻屏障，而图18(b)的操作2要求防止衬底或部件最初被蚀刻剂侵蚀的蚀刻屏障。
图18(b)的工艺的操作3与图18(a)的工艺的操作5类似，其中执行蚀刻操作以从制成多层结构的多个层去除牺牲材料。
图18(a)和18(b)的每个工艺的操作4类似，它们要求去除蚀刻屏障。
图18(b)的工艺的操作5与图18(a)的工艺的操作3类似，其要求执行一个或多个从衬底或部件上去除牺牲材料的蚀刻操作。
在这些组实施例中，第五操作可完成从牺牲材料释放该结构、衬底或部件，或另一选择为，接着这些操作可执行将完成该工艺的另外操作。
还应该知道：图18(a)的操作5不仅包括从多个层蚀刻牺牲材料，并且也可以包括从衬底或部件蚀刻牺牲材料。类似地，图18(b)的操作5并不局限于从衬底或部件去除牺牲材料，并且也可以包括从制成该结构的多个层去除另外的牺牲材料。
在图19(a)至19(e)中描述了接着图18(a)的工艺的一例实施例。
图19(a)描述了位于衬底454上的多层结构452，其中衬底包括被牺牲材料462填充的通道456。多层结构452包括牺牲材料462的区域和结构材料464的区域。尽管用单个操作在图19(a)的牺牲材料上执行蚀刻以获得图19(e)的结构是很好的，但是这是不可能的。如果从通道456去除牺牲材料462需要很长的蚀刻时间，则如果在蚀刻出整个通道456所需要的整个时段期间将多层结构暴露给蚀刻剂，可能会对结构材料464或内层界面产生明显的破坏。同样地，在一些环境下，不希望在单个操作中从图19(a)所示的状态跳到图19(e)所示的状态。同样地，在此实施例中，将执行多个操作以到达图19(e)所描述的最后目标。
在图19(b)中，将作为屏障层的另外的层472加到多层结构上。该屏障层可由结构材料形成或由不同的材料形成。希望此屏障层阻止用于从通道456去除牺牲材料的蚀刻剂到达结构材料464。如表示的那样，可与结构的最后一层相邻地形成此屏障层，或另一选择为，除了与结构材料的外环连接之外，该屏障层可被一层或多层牺牲材料与所期望的结构间隔开。在恰当地放置了屏障层472之后，将蚀刻剂加到该合并的多层结构、衬底和屏障层上，其中通过蚀刻侵蚀位于通道456中的牺牲材料。使蚀刻进行一段时间，以使相信恰当地使通道很大程度上摆脱了牺牲材料或完全摆脱了牺牲材料。
如图19(c)所示，在多层结构的第一层附近的通道中保留了少量的牺牲材料。在基本上清洁了通道456的最初蚀刻之后，如图19(d)所示去除屏障层472。可以经由平坦化操作或蚀刻操作去除屏障层，假设在蚀刻操作中使用优先去除屏障层而不破坏结构材料的合适的蚀刻剂。
接下来，重新加蚀刻剂，因此蚀刻剂能从多层结构去除牺牲材料，其从顶层开始而向下进行，而同时蚀刻剂能穿过衬底继续清洁通道，因此在将结构材料464对于蚀刻剂的暴露维持为最小的同时，通道和多层结构都被清除了牺牲材料。
在图19(e)中示出了得到的蚀刻结构、部分和部件或器件。可希望或不希望与最后的结构一起保留侧壁，且如果期望其可以被去除，例如通过在最后蚀刻操作之前或之后的切割来去除。
本领域普通技术人员可以知晓：在此描述的方法不局限于描述的具体几何形状或器件，而可以应用到希望执行多阶段蚀刻的多个宽泛变化的情形，或者为了结合另外的材料(例如，稳定结构的同时)或不是为了结合的目的，或者为了这样的目的，与为了实现所希望的目的相比，其防止将特定的材料或几何尺寸不适当地暴露给蚀刻剂。类似地，本领域普通技术人员可以知晓：上述工艺包括的变化包括操作数目的变化、与操作相关的参数的变化、蚀刻剂的变化和形成给定的多层结构和多层结构的给定部分而选择的实际工艺的变化。
可能会有多个可选的实施例，例如，位于两种牺牲材料之间的屏障可粗略地与所期望的结构的形状一致，或其可采用被认为是有益的一些其它复杂形状。在其它可选方式中，并非所有的蚀刻屏障完全包围所期望的多层结构，因此使某些蚀刻剂接触所期望的多层结构的某些区域，当不使其接触该结构的存在有不同结构材料的其它区域。可以包括多于三个的蚀刻操作。可包括多层结构材料。在另外的可选的实施例中，并非所需要的所有材料都与衬底接触，并非所需要的所有材料完全包围其它材料。在一些实施例中，可以用化学蚀刻剂完全执行蚀刻操作而在其它实施例中，可执行在其它实施例中，可以执行电化学蚀刻操作。
由于多个原因可执行实施例的各个实施例的各种多阶段操作。例如，这样的原因可包括但不局限于(1)在将如一个很脆的多层结构202的多层结构暴露到潜在的危害之前，允许分离该多层结构，该多层结构是同时形成在共用的衬底上的；(2)允许快速反应的蚀刻剂去除大部分的牺牲材料(该蚀刻剂与该结构材料起负反应)，然后在暴露所期望的多层结构之前切换为不同的蚀刻剂；(3)当将所期望的三维结构暴露给蚀刻剂时，允许更统一的蚀刻时间；及(4)允许一种蚀刻剂接触所期望的多层结构的某一部分，以去除一种牺牲材料，但不接触所期望的多层结构的另一部分，由于其可能破坏位于该位置的第二结构材料。
下面所叙述的专利申请和专利所提及的全部内容在此以参考的方式合并于此。每个专利申请或专利的主旨包括在表中，以有助于读者找到教导的具体类型。无意将主旨的合并限制到那些具体指明的主旨中，但是代替地，将合并包括到在这些申请中发现的所有主旨中。在这些合并的申请中的教导可以多种方式与即时的申请相结合：例如，可从教导的结合中得到改进的生产结构的方法，可得到改进的装置等。
在2000年1月20日提交的、题目为“An Apparatus forElectrochemical Fabrication Comprising a Conformable Mask”的美国专利申请第09/488,142号是产生上述6,027,630专利的申请的一个分案。此申请描述了适形接触掩模电镀和电化学制造的基础，包括各种可选的可用于实施EFAB的方法和装置，以及用于构筑适形接触掩模的各种方法和装置。
在2002年10月1日提交的、题目为“Monolithic Structure IncludingAlignment and/or Retention Fixtures for Accepting Components”的美国专利申请第60/415,374号，通常关于永久的或临时的用于接收多个部件的对准和/或保持结构。优选地经由多个沉积操作(例如，电沉积操作)以单片集成电路的形式形成该结构。该结构一般包括两个或多个定位固定装置，其控制或帮助部件彼此之间的相对定位，这些特征包括：(1)定位向导或停止件，其在一个或多个方位或方向固定或至少部分地限制部件的定位，(2)保持元件，其将已定位的元件保持在所期望的方位或位置，及(3)定位和/或保持元件，其接收和保持调整模型，在调整模型中可固定部件，其从而能用于精确调整部件的位置和/或方位。
在2003年4月21日提交的、题目为“Methods of ReducingDiscontinuities Between Layers of Electrochemically FabricatedStructures”的美国专利申请第**/***,***号(对应于MEMGen DocketNO.P-US026-A-MG)，通常用于指导多个提供用于从多个材料粘结层制造出三维结构的电化学制造的方法和装置的实施例，该方法和装置包括用于减少相邻层之间的转换的不连续性的操作和结构。一些实施例改进了生产的结构(特别是在与具有偏移边缘的层相关联的转换区域中)与从表示三维结构的原始数据中得到的结构的意料尺寸之间的一致性。一些实施例利用了选择的和/或覆盖化学的和/或电化学蚀刻工艺，或它们的组合工艺。一些实施例在形成单层期间利用了多步沉积或蚀刻操作。
在2003年5月7日提交的、题目为“EFAB With Selective TransferVia Instant Mask”的美国专利申请第**/***,***号(对应于MEMGenDocket NO.P-US029-A-MG)，通常关于三维结构，该三维结构是通过在先前沉积的材料上穿过图形化掩模中的空隙沉积第一材料而用电化学方式制造成的，其中该图形化掩模至少临时粘结到衬底或材料的先前形成层上，并经由传送工具而形成和图形化到该衬底上，该传送工具图形化为能传送先前掩模材料的所期望的图形。在一些实施例中，在传送到衬底之后，将先前的材料传送进掩模材料，而在其它实施例中，在传送期间或之前传送前先前的材料。在一些实施例中，多层是在另一层的顶上形成一层以构建多层结构。在一些实施例中，掩模材料用作一种建造材料，而在其它实施例中，掩模材料被代替，每一层被一种不同的例如导电或介电材料所代替。
在2003年5月7日提交的、题目为“Three-Dimensional ObjectFormation Via Selective Inkjet Printing & Electrodeposition”的美国专利申请第**/***,***号(对应于MEMGen Docket NO.P-US030-A-MG)，通常关于三维结构，该三维结构是通过在先前沉积的材料上穿过图形化掩模中的空隙沉积第一材料而用电化学方式制造成的，其中该图形化掩模至少临时粘结到衬底或材料的先前形成层上，并直接从由计算机控制的分配设备(例如，喷墨嘴或阵列或喷出设备)选择地分配的材料形成和图形化。在一些实施例中，多层是在另一层的顶上形成一层以构建多层结构。在一些实施例中，掩模材料用作建造材料，而在其它实施例中，掩模材料被代替，每一层被一种不同的例如导电或介电材料所代替。
在2002年10月15日提交的、题目为“Methods of and Apparatus forMaking High Aspect Ratio Microelectromechanical Structures”的美国专利申请第10/271,574号，通常关于本发明的展示用于经由电化学喷出(ELEXTM)工艺形成结构(例如，HARMS-类结构)的技术的多个实施例。优选实施例经由穿过无阳极的适形接触掩模的沉积执行该喷出工艺，该接触掩模最初被压靠在衬底上，当沉积变厚时该衬底然后被逐步推掉或分离。通过在掩模和衬底元件之间引入相对复杂的动作，沉积的图形会在沉积的过程中变化。通过组合ELEXTM工艺、选择的沉积、覆盖沉积、平坦化、蚀刻和EFABTM的多层操作，可以形成更复杂的结构。
在2002年12月20日提交的、题目为“EFAB Methods of andApparatus Including Spray Metal or Powder Coating Processes”的美国专利申请第60/435,324号，通常关于本发明的展示用于经由组合合并的电化学制造工艺和热喷射工艺形成结构的技术的多个实施例。在第一组实施例中，经由适形接触掩模处理进行选择地沉积，且在覆盖沉积中使用热喷射以填充由选择的沉积处理留下的空隙。在第二组实施例中，使用经由适形接触掩模处理的选择性沉积，以在图形中放置第一材料，该图形与被金属热喷射占用的网络图形相似。在这些其它实施例中，覆盖沉积第二材料，以填充在第一图形中留下的空隙，将两个沉积平坦化到稍微高过所期望的层厚度的共同水平面，去除第一材料(例如，通过蚀刻)，且将第三材料喷射进由蚀刻材料留下的空隙。将在第一和第二组实施例中得到的沉积平坦化到制备中所期望的层厚度，用于增加附加层以从多个粘结层形成三维结构。在其它实施例中，可以使用附加的材料和不同的工艺处理。
在2002年11月26日提交的、题目为“Multi-cell Masks and Methodsand Apparatus for Using Such Masks to Form Three-dimensionalStructures”的美国专利申请第60/429,483号，通常关于经由在多个重叠层和粘结层中沉积一种或多种材料而用电化学方式制造成的多层结构。经由多元可控掩模获得了选择性沉积。另一选择为，经由覆盖沉积和经由多元掩模的选择性去除材料，获得网络选择性沉积。掩模的各个单元可包括含有可沉积的材料的电极或能从衬底接收蚀刻掉的材料的电极。另一选择为，各个单元可包括允许或禁止离子在衬底和外部电极之间流动的通道，且其包括能用于选择地允许或禁止离子流动和由此禁止明显的沉积或蚀刻的电极或控制元件。
在2002年11月26日提交的、题目为“Non-Conformable Masks andMethods and Apparatus for Forming Three-dimensional Structures”的美国专利申请第60/429,484号，通常关于从多个重叠层和粘结层形成多层结构(例如，器件)的电化学制造。通常使用独立于在其上操作的衬底的掩模以实现选择性图形化。这些掩模允许在衬底上选择地沉积材料或它们允许选择地蚀刻衬底，其中用一种选定的材料填充产生的空隙之后，将其平坦化以有效地获得对选定的材料的选择性沉积。可以用一种接触的方式或接近的方式使用掩模。在接触的方式中，掩模和衬底物理地相配以形成基本独立的处理穴(pocket)。在接近的方式中，掩模和衬底充分靠近以允许形成适当独立的处理穴(pocket)。在一些实施例中，掩模可具有适形接触表面(即，具有足够的变形的面，该变形能与衬底的表面基本一致以用其形成密封)或它们可具有半刚性或甚至刚性表面。可执行后沉积蚀刻操作以去除快速沉积物(薄的不需要的沉积物)。
在2002年12月3日提交的、题目为“Miniature RF and MicrowaveComponents and Methods for Fabricating Such Components”的美国专利申请第10/309,521号，通常关于指挥或控制部件的RF和微波辐射，这些部件设置为单片集成电路，可由多个电沉积操作和/或多个材料沉积层形成，可以包括开关、电感、天线、传输线、滤波器和/或其它有源或无源部件。部件可包括非辐射入口和非辐射出口通道，其对从结构材料上分离牺牲材料是有用的。优选的形成处理使用电化学制造技术(例如，包括选择性沉积，整块沉积、蚀刻操作和平坦化操作)和后沉积工艺(例如，选择性蚀刻操作和/或后填充操作)。
在2003年5月7日提交的、题目为“Methods for FabricatingThree-Dimensional Structures Including Surface Treatment of a FirstMaterial in Preparation for Deposition of a Second Material”的美国专利申请第**/***,***号(对应于MEMGen Docket NO.P-US049-A-MG)，通常关于一种由至少第一和第二材料的多个粘结层制造三维结构的方法，其中第一材料是导电材料，且其中多个层的每一层包括在沉积第二材料之前处理第一材料的表面。对第一材料的表面的处理或者(1)降低了将第二材料沉积到第一材料上的敏感性，或者(2)易于或迅速去除沉积在已处理的第一材料的表面上任意第二材料。在一些实施例中，对第一表面的处理包括在通过电沉积工艺(例如，电镀或电泳工艺)进行沉积第二材料的同时在表面上形成介电覆盖物。
在2003年3月13日提交的、题目为“Electrochemical FabricationMethod And Apparatus for Producing Three-Dimensional StructuresHaving Improved Surface Finish”的美国专利申请第10/387,958号，通常关于由多个沉积材料层制造三维结构(例如，部件或器件)的电化学制造工艺，其中通过去除材料或规定沉积材料的选定表面的操作产生形成一些层的至少一些部分。在一些实施例中，去除或规定操作在各层或在一层的不同部分之间变化，以得到不同的表面质量。在其它实施例中，可以不用变化去除或规定操作而获得变化的表面质量，但通过依靠去除或规定操作和由这些操作所使用的不同材料之间的不同交叉而代替。
在2003年5月7日提交的、题目为“Methods and Apparatus forMonitoring Deposition Quality During Conformable Contact Mask PlatingOperations”的美国专利申请第**/***,***号(对应于MEMGen DocketNO.P-US057-A-SC)，通常关于一种电化学制造(例如，EFAB)工艺和装置，其公开为在选择性沉积期间设置监测至少一个电参数(例如，电压)，其中用监测的参数帮助确定形成的沉积质量。如果监测参数表示在沉积中发生了问题，可执行多个补救操作，以成功地完全形成该结构。
在2003年5月7日提交的、题目为“Conformable Contract MaskingMethods with and Apparatus Utilizing in Situ Cathodic Activation of aSubstrate”的美国专利申请第**/***,***号(对应于MEMGen DocketNO.P-US059-A-SC)，通常关于一种电镀工艺(例如，适形接触掩模电镀和电化学制造工艺)，该工艺包括表面上的在位反应(situ activation)，将说明在该表面上进行的沉积。至少一种要被沉积的材料具有高于开电路电压的有效沉积电压，且其中能将沉积控制参数设置为这样的值：能将电压控制为处于有效沉积电压和开电路电压之间的值，以使没有明显的沉积发生，但能发生衬底的至少一部分的表面反应。在经由电镀液在包括该至少一种材料的阳极和衬底之间建立电接触之后，加载电压或电流以激活表面而没有明显的沉积发生，且此后不切断电接触，使沉积发生。
在2003年5月7日提交的、题目为“Electrochemical FabricationMethods with Enhanced Post Deposition Processing”的美国专利申请第**/***,***号(对应于MEMGen Docket NO.P-US060-A-SC)，通常关于一种由多个粘结层制造三维结构的方法，该多个粘结层设置为每层包括至少一种结构材料(例如，镍)和至少一种牺牲材料(例如，铜)，在完全形成所有的层之后，将从结构材料上蚀刻掉该牺牲材料。包含亚氯酸盐(例如，Ethone C-38)的铜蚀刻剂与侵蚀抑制剂(例如，硝酸钠)相结合，以防止在去除牺牲材料期间使结构材料起凹点。一种简单的用于烘干蚀刻结构而不会引起表面粘在一起的烘干工艺，包括在蚀刻后在水中浸润该结构，然后在酒精中浸润，然后将该结构放进烘干炉中烘干。
在2003年5月7日提交的、题目为“Methods of and Apparatus forForming Three-Dimensional Structures Integral with Semiconductor Basecircuitry”的美国专利申请第**/***,***号(对应于MEMGen DocketNO.P-US061-A-MG)，通常关于一种改进的能使用作为衬底的半导体基底电路形成三维结构的电化学制造工艺。该结构的电功能部分由粘结到电路的接触焊盘上的结构材料(例如，镍)形成。通过利用适当的屏障层保护铝接触焊盘和硅结构不受到铜扩散的破坏。在一些实施例中，经由使用无电的镍电镀的焊接剂块形成技术而将镍加到铝接触焊盘上。在其它实施例中，使用选择的无电的铜电镀或直接金属化直接在介电无源层上电镀牺牲材料。在其它实施例中，屏蔽结构材料的沉积位置，然后沉积牺牲材料，去除屏蔽罩，然后沉积结构材料。
在2003年5月7日提交的、题目为“Methods of and Apparatus forMolding Structures Using Sacrificial Metal Patterns”的美国专利申请第**/***,***号(对应于MEMGen Docket NO.P-US064-A-MG)，通常关于模型结构，用于生产模型结构的方法和装置。模型的至少一部分表面特征是从多层电化学制造结构(例如，由EFABTM形成工艺制造)形成的，一般包括具有位于1微米至100微米范围内的分辨率的特征。如有必要，分层结构与其它模型部件结合，将模型材料注射进该模型并硬化。该分层结构与任意的其它模型部件一起被去除(例如，通过蚀刻)，以获得模型制品。在一些实施例中，分层结构的多个部分保持在模型制品中，且在其它实施例中，在部分或完全去除分层结构之后，附加了另外一种模型材料。
在2003年5月7日提交的、题目为“Electrochemically FabricatedStructures Having Dielectric or Active Bases and Methods of andApparatus for Producing Such Structures”的美国专利申请第**/***,***号(对应于MEMGen Docket NO.P-US065-A-MG)，通常关于多层结构，该分层结构是在临时(例如，导电)衬底上以电化学方式制造的，此后与永久(例如，介电的、图形化的、多材料的或其它功能的)衬底结合，并去除临时衬底。在一些实施例中，从顶层到底层形成结构，以使结构的底层粘结到永久衬底上，而在其它实施例中，从底层到顶层形成结构，然后进行双衬底交换。永久衬底可以是与分层结构结合(例如，通过粘结)的固体，或者其可如可流动的材料一样起动，该可流动的材料与结构的一部分相邻或部分围绕结构的一部分而凝固，在凝固期间进行结合。在粘结到永久衬底之前可以从牺牲材料上释放多层结构，或可在粘结之后将其去除。
在2003年5月7日提交的、题目为“Electrochemically FabricatedHermetically Sealed Microstructures and Methods of and Apparatus forProducing Such Structures”的美国专利申请第**/***,***号(对应于MEMGen Docket NO.P-US066-A-MG)，通常关于多层结构，该多层结构是由至少一种结构材料(例如，镍)、至少一种牺牲材料(例如，铜)和至少一种密封材料(例如，焊接剂)以电化学方式制成的。在一些实施例中，使多层结构具有所期望的结构，其至少部分地和紧挨着被牺牲材料包围，牺牲材料依次几乎全部被结构材料包围。包围的结构材料包括位于表面中的开口，蚀刻剂穿过开口能侵蚀和去除在其中发现的陷获的牺牲材料。密封材料位于开口附近。在去除了牺牲材料之后，该盒被排空或用所期望的气体或液体来填充。因此，使密封材料流动，密封开口，并重新凝固。在其它实施例中，加上后层形成的盖子或其它屏蔽。
在2003年5月7日提交的、题目为“Methods of and Apparatus forElectrochemically Fabricated Structures Via Interlaced Layers or ViaSelective Etching and Filling of Viods”的美国专利申请第**/***,***号(对应于MEMGen Docket NO.P-US068-A-MG)，通常关于多层结构，该多层结构是这样以电化学的方式制造出来的：通过沉积第一材料、选择地蚀刻第一材料(例如，经过掩模)、沉积第二材料以填充由蚀刻产生的空隙、然后平坦化该沉积物以使结合正在生成的层，且此后将另外的层加到先前形成的层上。第一和第二沉积可以是覆盖或可选择的类型。可有变化(例如，变化为：图形；与沉积、蚀刻、和/或平坦化操作相关联的参数的数目或存在；操作的顺序，或沉积的材料)或没有变化地重复用于形成连续层的形成工艺。其它实施例使用与一些层相关联的沉积材料和与其它层相关联的沉积材料相交织的操作而形成了多层结构。
本发明还有多个其它实施例。这些实施例中的一些可基于在此以参考方式合并于此的多个教导的教导组合。一些实施例可以没有使用任何覆盖沉积工艺和/或它们没有使用平坦化工艺。一些实施例可包括在单个层或不同层上选择地沉积多种不同的材料。一些实施例可以使用不是电沉积工艺的覆盖沉积工艺。一些实施例可以使用不是接触掩模工艺的、且甚至不是电沉积工艺的选择性沉积工艺。一些实施例可以使用镍作为结构材料而其它实施例可以使用不同的材料，如金、银、或其它任意的能与铜和/或一些其它牺牲材料分离开的可电沉积的材料。一些实施例可以使用铜作为牺牲材料，而其它实施例可以使用银或其它材料。一些使用镍作为结构材料和使用铜作为牺牲材料的实施例，可以被使用一种氯酸钠和氢氧化铵基蚀刻剂，如由NEW Haven CT的Entone-OMI出售的Enstip C-38，选择地蚀刻。这种蚀刻剂能以稀释的形式使用或甚至具有加入的如腐蚀抑制剂(例如，硝酸钠)的成分，以进一步改进该工艺的可选择性。总而言之，本发明其中的教导、另外的很多实施例、设计和使用的可选方式对于本领域普通技术人员来说是易于理解的。因此，并非将本发明局限于上述特别解释的实施例、可选方式和使用方法，而替代地，本发明由此后所显示的权利要求来限制。

Claims (30)

1.一种用于从多个粘结层制造多层三维结构的电化学制造工艺，该工艺包括：
(A)通过在衬底上沉积至少一种牺牲材料和至少一种结构材料而形成一层，其中衬底包括先前沉积的层，且其中沉积多种材料的至少一种包括电沉积操作；
(B)重复(A)一次或多次，以形成多个层，且使连续的层紧邻和粘结先前的层而形成；
(C)执行第一蚀刻操作以从多个层或从衬底去除至少一种材料的至少第一部分；及
(D)执行与第一蚀刻操作不同的第二蚀刻操作，以从多个层或从衬底去除至少一种材料的至少一部分。
2.如权利要求1所述的工艺，另外包括：
(E)提供多个执行掩模，其中每个掩模包括图形化的介电材料，其包括至少一个开口，在形成一层的至少一部分期间穿过该开口能进行沉积，且其中每个掩模包括支承该图形化介电材料的支承结构；
其中至少多个选择性的沉积操作包括：
(1)接触衬底和选择的执行掩模的介电材料；
(2)提供电镀液，引导电流穿过位于阳极和衬底之间的选择的掩模中的至少一个开口，因此在衬底上沉积选择的沉积材料，以形成一层的至少一部分；及
(3)从衬底分离该选择的执行掩模。
3.如权利要求1所述的工艺，其中多个选择性的沉积操作包括：
(1)在衬底的表面上设置粘结的图形化掩模，其中该掩模包括至少一个开口；
(2)提供电镀液，引导电流穿过位于阳极和衬底之间的粘结掩模中的至少一个开口，因此在衬底上沉积选择的沉积材料，以形成一层的至少一部分；及
(3)从衬底分离该掩模。
4.如权利要求1所述的工艺，其中第一蚀刻操作包括使用至少第一蚀刻剂和第一组蚀刻参数，且其中第二蚀刻操作包括使用至少第二蚀刻剂和第二组蚀刻参数。
5.如权利要求4所述的工艺，其中第一和第二蚀刻剂彼此不同。
6.如权利要求5所述的工艺，其中第一蚀刻剂选择性地侵蚀形成多层结构的多种材料的一种，而基本上与形成多层结构的其它材料不发生反应。
7.如权利要求4所述的工艺，其中第一组蚀刻参数与第二组蚀刻参数彼此不同。
8.如权利要求4所述的工艺，其中第一和第二蚀刻操作被***的操作分离开。
9.如权利要求1所述的工艺，其中第一蚀刻操作去除第一材料，而第二蚀刻操作去除与第一材料不同的第二材料。
10.如权利要求1所述的工艺，其中第一蚀刻操作结束于硬停止。
11.如权利要求1所述的工艺，其中三维结构被一种材料保护而不受第一蚀刻剂和蚀刻操作的影响，该材料基本上包围该结构，其受第一蚀刻剂的侵蚀不明显。
12.一种用于从多个粘结层制造三维结构的电化学制造工艺，该工艺包括：
(A)通过在衬底上沉积至少一种牺牲材料和至少一种结构材料而形成一层，其中衬底包括先前沉积的层，且其中沉积多种材料的至少一种包括电沉积操作；
(B)重复(A)一次或多次，以形成多个层，且使连续的层紧邻和粘结先前的层而形成；
(C)执行第一蚀刻操作以从多个层或从衬底去除至少一种材料的至少第一部分；
(D)在执行第一蚀刻操作之后，执行***操作；及
(E)在***操作之后，执行第二蚀刻操作，以从多个层或从衬底去除至少一种材料的至少一部分。
13.如权利要求12所述的工艺，另外包括：
(F)提供多个执行掩模，其中每个掩模包括图形化的介电材料，其包括至少一个开口，在形成一层的至少一部分期间穿过该开口能进行沉积，且其中每个掩模包括支承该图形化介电材料的支承结构；
其中至少多个选择性的沉积操作包括：
(1)接触衬底和选择的执行掩模的介电材料；
(2)提供电镀液，引导电流穿过位于阳极和衬底之间的选择的掩模中的至少一个开口，因此在衬底上沉积选择的沉积材料，以形成一层的至少一部分；及
(3)从衬底分离该选择的执行掩模。
14.如权利要求12所述的工艺，其中多个选择性的沉积操作包括：
(1)在衬底的表面上设置粘结的图形化掩模，其中该掩模包括至少一个开口；
(2)提供电镀液，引导电流穿过位于阳极和衬底之间的粘结掩模中的至少一个开口，因此在衬底上沉积选择的沉积材料，以形成一层的至少一部分；及
(3)从衬底分离该掩模。
15.如权利要求14所述的工艺，其中第一蚀刻操作包括使用至少第一蚀刻剂和第一组蚀刻参数，且其中第二蚀刻操作包括使用至少第二蚀刻剂和第二组蚀刻参数。
16.如权利要求15所述的工艺，其中第一和第二蚀刻剂彼此不同。
17.如权利要求16所述的工艺，其中第一蚀刻剂选择性地侵蚀形成多层结构的多种材料的一种，而基本上与形成多层结构的其它材料不发生反应。
18.如权利要求17所述的工艺，其中结构材料的至少一种包括镍，牺牲材料的至少一种包括铜，且其中第一蚀刻剂基本上选择为铜，而且基本上不与镍起反应。
19.如权利要求12所述的工艺，其中***操作是从被第一蚀刻操作蚀刻的至少一个表面去除蚀刻剂的操作。
20.如权利要求19所述的工艺，其中第二蚀刻操作所使用的蚀刻剂与第一蚀刻操作所使用的相同，且其中第二蚀刻操作继续在被第一蚀刻操作蚀刻的至少一个表面的至少一部分上操作。
21.如权利要求20所述的工艺，其中该工艺另外包括：
(F)至少一个在第二蚀刻操作之后执行的第二***操作；及
(G)至少一个在第二***操作之后执行的第三蚀刻操作。
22.如权利要求12所述的工艺，其中***操作去除蚀刻屏障，该蚀刻屏障在第一蚀刻操作期间保护多层结构或衬底的至少一部分。
23.如权利要求22所述的工艺，其中第二蚀刻操作用于去除位于先前保护的表面周围的材料。
24.如权利要求22所述的工艺，其中通过使用平坦化操作至少部分地进行去除该蚀刻屏障。
25.如权利要求23所述的工艺，其中在该蚀刻屏障保护多层结构的至少一部分的同时，第一蚀刻操作去除牺牲材料的至少一部分，该牺牲材料位于通道中、或被印压在衬底上或被印压在衬底中。
26.如权利要求25所述的工艺，其中第二蚀刻操作侵蚀形成多个层的一部分的牺牲材料。
27.如权利要求12所述的工艺，其中形成多个层包括形成所期望的结构和至少一个临时蚀刻屏障，该至少一个临时蚀刻屏障被粘结到衬底上或粘结到位于至少一层上的结构材料上。
28.如权利要求12所述的工艺，其中形成多个层包括形成所期望的结构和至少一个临时蚀刻屏障，该至少一个临时蚀刻屏障仅粘结到牺牲材料上。
29.如权利要求28所述的工艺，其中在已经去除了包围数量的牺牲材料之后，临时的屏障离开所期望的结构。
30.如权利要求12所述的工艺，其中***操作包括根据蚀刻剂或重力重新适应该结构。
CNB038160390A 2002-05-07 2003-05-07 电化学制造结构的多步释放方法 Expired - Fee Related CN100567581C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US37918402P 2002-05-07 2002-05-07
US60/379,184 2002-05-07
US39253102P 2002-06-27 2002-06-27
US60/392,531 2002-06-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 200810180741 Division CN101445945A (zh) 2002-05-07 2003-05-07 电化学制造结构的多步释放方法

Publications (2)

Publication Number Publication Date
CN1665964A true CN1665964A (zh) 2005-09-07
CN100567581C CN100567581C (zh) 2009-12-09

Family

ID=29423660

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038160390A Expired - Fee Related CN100567581C (zh) 2002-05-07 2003-05-07 电化学制造结构的多步释放方法

Country Status (4)

Country Link
US (1) US7303663B2 (zh)
CN (1) CN100567581C (zh)
AU (1) AU2003228976A1 (zh)
WO (1) WO2003095709A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109279569A (zh) * 2017-07-21 2019-01-29 英飞凌科技股份有限公司 Mems器件和用于mems器件的制造方法
CN112441555A (zh) * 2019-08-30 2021-03-05 中国科学院微电子研究所 一种微纳金属三维结构的制备方法
CN115852370A (zh) * 2021-09-24 2023-03-28 西安隆基乐叶光伏科技有限公司 一种tco镀膜载板和清洗载板上tco膜层的方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158200A1 (en) * 2002-10-29 2007-07-12 Microfabrica Inc. Electrochemical fabrication processes incorporating non-platable metals and/or metals that are difficult to plate on
US7239219B2 (en) 2001-12-03 2007-07-03 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
US7259640B2 (en) * 2001-12-03 2007-08-21 Microfabrica Miniature RF and microwave components and methods for fabricating such components
US20080105646A1 (en) * 2002-05-07 2008-05-08 Microfabrica Inc. Multi-step Release Method for Electrochemically Fabricated Structures
US9614266B2 (en) 2001-12-03 2017-04-04 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
US20050067292A1 (en) * 2002-05-07 2005-03-31 Microfabrica Inc. Electrochemically fabricated structures having dielectric or active bases and methods of and apparatus for producing such structures
WO2003095710A2 (en) * 2002-05-07 2003-11-20 Memgen Corporation Methods of and apparatus for electrochemically fabricating structures
WO2003095711A2 (en) 2002-05-07 2003-11-20 Memgen Corporation Electrochemically fabricated structures having dielectric or active bases
US20050104609A1 (en) * 2003-02-04 2005-05-19 Microfabrica Inc. Microprobe tips and methods for making
EP1576206A2 (en) * 2002-05-07 2005-09-21 Microfabrica Inc. Method of and apparatus for forming three-dimensional structures
US20050142739A1 (en) * 2002-05-07 2005-06-30 Microfabrica Inc. Probe arrays and method for making
US20060108678A1 (en) * 2002-05-07 2006-05-25 Microfabrica Inc. Probe arrays and method for making
US20040065554A1 (en) * 2002-05-07 2004-04-08 University Of Southern California Method of and apparatus for forming three-dimensional structures integral with semiconductor based circuitry
US20070045121A1 (en) * 2002-05-07 2007-03-01 Microfabrica Inc. Electrochemically fabricated hermetically sealed microstructures and methods of and apparatus for producing such structures
US20080211524A1 (en) * 2003-02-04 2008-09-04 Microfabrica Inc. Electrochemically Fabricated Microprobes
US10416192B2 (en) 2003-02-04 2019-09-17 Microfabrica Inc. Cantilever microprobes for contacting electronic components
US20080157793A1 (en) * 2003-02-04 2008-07-03 Microfabrica Inc. Vertical Microprobes for Contacting Electronic Components and Method for Making Such Probes
TWI238513B (en) 2003-03-04 2005-08-21 Rohm & Haas Elect Mat Coaxial waveguide microstructures and methods of formation thereof
US10297421B1 (en) 2003-05-07 2019-05-21 Microfabrica Inc. Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures
US20080105355A1 (en) * 2003-12-31 2008-05-08 Microfabrica Inc. Probe Arrays and Method for Making
US7335463B2 (en) * 2004-12-16 2008-02-26 Palo Alto Research Center, Inc. Electroplated three dimensional ink jet manifold and nozzle structures using successive lithography and electroplated sacrificial layers
US7169649B2 (en) * 2004-12-16 2007-01-30 Palo Alto Research Center, Inc. Wafer scale integration of electroplated 3D structures using successive lithography, electroplated sacrificial layers, and flip-chip bonding
CN101274734A (zh) 2006-12-30 2008-10-01 罗门哈斯电子材料有限公司 三维微结构及其形成方法
EP1973189B1 (en) 2007-03-20 2012-12-05 Nuvotronics, LLC Coaxial transmission line microstructures and methods of formation thereof
US7755174B2 (en) 2007-03-20 2010-07-13 Nuvotonics, LLC Integrated electronic components and methods of formation thereof
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
JP5639194B2 (ja) * 2010-01-22 2014-12-10 ヌボトロニクス，エルエルシー 熱制御
US8917150B2 (en) * 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) * 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
WO2013010108A1 (en) 2011-07-13 2013-01-17 Nuvotronics, Llc Methods of fabricating electronic and mechanical structures
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
EP3095159A4 (en) 2014-01-17 2017-09-27 Nuvotronics, Inc. Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
US10511073B2 (en) 2014-12-03 2019-12-17 Cubic Corporation Systems and methods for manufacturing stacked circuits and transmission lines
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
KR102595355B1 (ko) * 2017-12-28 2023-10-30 삼성디스플레이 주식회사 증착 장치 및 그것을 이용한 증착 방법
US11262383B1 (en) 2018-09-26 2022-03-01 Microfabrica Inc. Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making
CN113292040B (zh) * 2021-05-31 2023-05-19 成都海威华芯科技有限公司 一种mems滤波器和制备方法
CN115821338B (zh) * 2023-02-07 2023-04-28 河南工学院 基于可重复使用芯模的太赫兹金属镀层空芯矩形波导腔体电铸制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2512086C3 (de) * 1975-03-19 1978-11-30 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung freitragender, dünner Metallstrukturen
US5190637A (en) * 1992-04-24 1993-03-02 Wisconsin Alumni Research Foundation Formation of microstructures by multiple level deep X-ray lithography with sacrificial metal layers
US5685491A (en) * 1995-01-11 1997-11-11 Amtx, Inc. Electroformed multilayer spray director and a process for the preparation thereof
US20010014409A1 (en) * 1997-04-04 2001-08-16 Cohen Adam L. Article, method, and apparatus for electrochemical fabrication
JP3269827B2 (ja) * 1997-04-04 2002-04-02 ユニバーシティ・オブ・サザン・カリフォルニア 電気化学製造のための物品、方法、および装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109279569A (zh) * 2017-07-21 2019-01-29 英飞凌科技股份有限公司 Mems器件和用于mems器件的制造方法
CN109279569B (zh) * 2017-07-21 2023-07-21 英飞凌科技股份有限公司 Mems器件和用于mems器件的制造方法
CN112441555A (zh) * 2019-08-30 2021-03-05 中国科学院微电子研究所 一种微纳金属三维结构的制备方法
CN115852370A (zh) * 2021-09-24 2023-03-28 西安隆基乐叶光伏科技有限公司 一种tco镀膜载板和清洗载板上tco膜层的方法

Also Published As

Publication number Publication date
AU2003228976A1 (en) 2003-11-11
AU2003228976A8 (en) 2003-11-11
US7303663B2 (en) 2007-12-04
CN100567581C (zh) 2009-12-09
WO2003095709A2 (en) 2003-11-20
US20040007468A1 (en) 2004-01-15
WO2003095709A3 (en) 2005-05-06

Similar Documents

Publication Publication Date Title
CN1665964A (zh) 电化学制造结构的多步释放方法
JP4554357B2 (ja) 電気化学的に成型加工され、気密的に封止された微細構造および上記微細構造を製造するための方法および装置
US20200354848A1 (en) Electrochemical Fabrication Methods Incorporating Dielectric Materials and/or Using Dielectric Substrates
US20050202180A1 (en) Electrochemical fabrication methods for producing multilayer structures including the use of diamond machining in the planarization of deposits of material
US8601405B2 (en) Methods of and apparatus for electrochemically fabricating structures via interlaced layers or via selective etching and filling of voids
US20120114861A1 (en) Electrochemical Fabrication Methods for Producing Multilayer Structures Including the use of Diamond Machining in the Planarization of Deposits of Material
US20100314257A1 (en) Methods of Reducing Interlayer Discontinuities in Electrochemically Fabricated Three-Dimensional Structures
US20050067292A1 (en) Electrochemically fabricated structures having dielectric or active bases and methods of and apparatus for producing such structures
US20040004002A1 (en) Electrochemically fabricated structures having dielectric or active bases and methods of and apparatus for producing such structures
US20050194258A1 (en) Electrochemical fabrication methods incorporating dielectric materials and/or using dielectric substrates
US20050072681A1 (en) Multi-step release method for electrochemically fabricated structures
US7384530B2 (en) Methods for electrochemically fabricating multi-layer structures including regions incorporating maskless, patterned, multiple layer thickness depositions of selected materials
US7527721B2 (en) Electrochemical fabrication method for producing multi-layer three-dimensional structures on a porous dielectric
US7517462B2 (en) Electrochemical fabrication methods incorporating dielectric materials and/or using dielectric substrates
US11211228B1 (en) Neutral radical etching of dielectric sacrificial material from reentrant multi-layer metal structures
US7524427B2 (en) Electrochemical fabrication methods incorporating dielectric materials and/or using dielectric substrates
US20050176238A1 (en) Electrochemical fabrication methods incorporating dielectric materials and/or using dielectric substrates
CN101445945A (zh) 电化学制造结构的多步释放方法
CN1692181A (zh) 以电化学方式制造的密封微结构以及制造此种结构的方法和装置
US8512578B2 (en) Multi-step release method for electrochemically fabricated structures
US20050215046A1 (en) Electrochemical fabrication methods incorporating dielectric materials and/or using dielectric substrates
KR20040064191A (ko) 적층박막전주가공물과 그 제작방법.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209

Termination date: 20180507