CN1656564A - 存储电路的参考电压的产生 - Google Patents

存储电路的参考电压的产生 Download PDF

Info

Publication number
CN1656564A
CN1656564A CNA038118440A CN03811844A CN1656564A CN 1656564 A CN1656564 A CN 1656564A CN A038118440 A CNA038118440 A CN A038118440A CN 03811844 A CN03811844 A CN 03811844A CN 1656564 A CN1656564 A CN 1656564A
Authority
CN
China
Prior art keywords
integrated circuit
bit line
unit
redundant
interconnects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038118440A
Other languages
English (en)
Other versions
CN100570745C (zh
Inventor
汉斯-奥利弗·约阿希姆
高岛大三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Toshiba Corp
Original Assignee
Infineon Technologies AG
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Toshiba Corp filed Critical Infineon Technologies AG
Publication of CN1656564A publication Critical patent/CN1656564A/zh
Application granted granted Critical
Publication of CN100570745C publication Critical patent/CN100570745C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种改进的参考电压的产生。按照一种实施例，存储模块包括通过字线和位线相互连接的存储单元。提供多个参考单元。一个位线包括一个参考单元。存储模块的位线分割成位线组。在一个组内的某些参考单元相互连接，用以平均掉参考单元的电荷变化，改善了读出窗口。

Description

存储电路的参考电压的产生
技术领域
本发明涉及存储集成电路(IC)，具体地说，涉及一种铁电存储集成电路。
背景技术
已经对于铁电金属氧化物陶瓷材料，如铅锆钛酸盐(PZT)进行了研究，使其可用在铁电半导体存储设备中。图1表示的是常规的铁电存储单元105，它具有晶体管130和铁电电容器140。电容器电极142耦合到板极线170，另一个电容器电极141耦合到晶体管，所说的晶体管根据耦合到晶体管栅极的字线150的状态(有效或无效)选择性地将电容器耦合到位线160或者从位线160上断开。多个存储单元经过字线和位线相互连接以形成阵列。读出放大器耦合到位线以访问存储单元。
将信息作为剩余极化存储在电容器内。当读出存储单元时，在位线上产生读出信号。读出信号电压或者是VHI或者是VLO，取决于在存储单元中存储的是逻辑1还是逻辑0。读出信号通过读出放大器与参考电压进行比较，并且放大所说的读出信号。参考电压被设定成VHI和VLO之间(读出窗口)的电平。在一般情况下，对于工作电压约为2.5伏的集成电路，VLO约为0.6伏，VHI约为1.2伏。
可通过使用参考单元电路产生参考电压。在一般情况下，为每个位线提供一个参考单元，并预先使其偏置，以产生参考电压。参考单元类似于存储单元，只是参考单元要耦合到参考字线和参考板极线上。实现预先偏置的方法例如是，向这个参考单元写入一个“0”，以产生参考电荷，这个参考电荷随后与接收单元信号(如非切换读出的“0”)的位线相反的位线共享。应该选择参考单元的大小，以产生与规则的存储单元相比更大的单元电容。这是因为参考信号(参考单元的“0”信号)应该在实际存储单元的“0”和“1”信号之间。
读出信号与参考单元在参考位线上产生的参考电压进行比较。在一般情况下，读出信号有一个电压范围的分布，如图2所示。这可能出于各种理由，如过程发生变化，或者不同单元承受的位线电容有差异。对于参考电压266进行选择，使其在逻辑0的读出信号分布204和逻辑1的读出信号分布206之间，从而可以可提供最佳的读出窗口294。
与阵列的存储单元类似，由参考单元产生的电荷也有一个分布的范围268。参考信号的这个分布有效地减小了这个读出窗口。例如，有效地减小了逻辑1信号读出窗口296，使其在参考单元分布的末端和逻辑1的读出信号分布(298)的始端之间。这可能会引起读出失败，特别是对于因为操作电压下降产生的具有较小的读出窗口的未来的电路，更是如此。
为了减小不同的参考单元之间的变化，在参考单元晶体管374和电容器376之间，通过导线378相互连接具有n个位线BL0-BLn-1的阵列的参考单元3140-314n-1。例如，在Kang等人的文章“脉冲调谐的电荷控制电路，用于在1T1C FeRAM上均匀的主位线和参考位线的电压产生”(超大规模集成电路汇编论文集，第125页，2001年6月)中描述了在阵列中所有有参考单元的相互连接，在这里参照引用了这篇文章，用于所有的目的。然而，在这一方案中，一个参考单元失效，将导致整个阵列失效。
从以上的讨论可知，希望能够提供改进的参考单元电路，它可以减小参考单元电荷的分布，而没有。
发明内容
本发明涉及存储集成电路(IC)，具体地说，涉及存储集成电路中参考电压的产生。在一个实施例中，存储集成电路包括具有多个存储单元的存储模块。存储单元通过在第二方向的字线和位线在第一方向相互连接。为存储模块提供多个存储单元。一个字线包括一个参考单元。在一个实施例中，存储模块分成多个组，其中在一个组内的至少某些参考单元相互连接，以便平均掉参考单元的电荷变化。平均掉参考单元电荷变化，将产生较窄的参考电压分布，这就增大了读出窗口。这改进了可靠性，并且提高了生产效率。
附图说明
图1表示常规的铁电电容器；
图2表示在一个常规的铁电存储阵列中读出信号的分布；
图3表示常规的参考单元电路；
图4表示按照本发明的一个实施例的参考单元电路；
图5表示按照本发明的一个实施例的参考单元的分布。
具体实施方式
本发明涉及具有改进的参考单元电路的铁电存储集成电路。图4表示本发明的一个实施例。如图所示，其中表示的是一个存储阵列402。存储阵列包括通过字线、位线和板极线相互连接的，比如图1所示的多个铁电存储单元。字线和板极线在第一方向，而位线在第二方向。在一个实施例中，存储阵列包括第一和第二模块421a-b。其它数目的存储模块也可能是有益的。读出放大器库475(SA库)沿字线和板极线方向定位在模块之间。模块的位线耦合到读出放大器库的读出放大器上。行解码器485定位在模块沿位线方向的一侧上。行解码器例如包括字线和板极线驱动器。
在一个实施例中，参考单元都耦合到位线的一端，产生了模块的一个参考单元区432。比如，将参考单元定位在位线的与耦合到读出放大器库的那一端相对的端部。在这个相对端或位线的另外的部分上提供参考单元也是有益的。
一对位线耦合到读出放大器库中的一个读出放大器上，形成一列415。从这个位线对中的一个位线上选择一个单元。所选的单元在它的对应的位线上产生一个读出信号。这个位线对的另一个位线用作参考位线。在参考位线上的参考单元将产生参考电压。读出信号在参考位线上与参考电压进行比较。
在一个实施例中，在一个开路的位线结构中安排阵列的存储单元。下面较详细地描述阵列的列415。这个列包括一对位线450a和450b，分别来自存储模块421a和421b中的每一个。每个位线都包括多个存储单元405的一个参考单元414。每个位线提供不止一个参考单元也可能是有益的。还可以按照另外类型的结构来安排存储阵列，例如用折叠的位线结构。在折叠的结构中，一个位线对中的位线来自于同一存储模块。另外的结构，如串行结构，也可能是有益的。例如在Takashima等人的文章“高密度链式铁电随机存取存储器(链式FRAM)”(固态电路的IEEE期刊，33卷，787-792页，1998年5月)中就描述了这种串行结构，在这里参照引用了这篇文章用于所有的目的。
在集成电路的处理过程中，可能发生使存储单元不可操作的缺陷。为了提高效率，要提供存储单元的冗余模块490。冗余模块包括一个或多个冗余元件492。图中所示的冗余模块是存储模块的一个分开的单元，这是为了讨论的需要。应该理解，冗余模块不一定要与存储模块分开。在一个实施例中，冗余元件包括多个位线。冗余元件例如便于实现列的冗余性。位线的数目例如在2-8之间。其它大小的冗余元件也是有益的。在一般情况下，冗余元件的数目与位线的数目相同。提供具有不同数目的位线的冗余元件也是有益的。可以选择在一个冗余元件中位线的数目以适应电路的需要。
在一个实施例中，存储阵列与冗余单元分开，每个阵列都可由冗余元件代替。如果在存储阵列的冗余单元中发生一个或多个有缺陷的单元，则可以通过用冗余元件替换它来修复有缺陷的冗余单元。可以修复的有缺陷的冗余单元的数目等于在冗余模块中冗余元件的数目。通过常规的技术例如融丝法就可以实现冗余性。
按照本发明的一个实施例，相互连接在存储阵列的冗余单元内的至少某些参考单元，以便平均掉参考单元的电荷变化。优选地，在一个冗余单元内的所有的参考单元都是相互连接的。
如以上所述，本发明能够平均掉参考单元的分布而不会对常规的参考单元方案产生不利的影响。图5表示按照本发明的一个实施例的参考单元的分布。如图所示，与图2的常规的参考单元方案相比，参考单元的分布568窄得多。参考单元分布的变窄导致较大的读出窗口(如对于逻辑1的读出信号的298)。此外，通过只相互连接在冗余单元内的参考单元，一个或多个有缺陷的冗余单元不会对整个阵列产生不利的影响。而且，可以利用冗余元件修复在冗余单元内有缺陷的冗余单元(一个或多个)。
虽然参照各个实施例已经具体地表示并描述了本发明，但本领域的普通技术人员应该认识到，在不偏离本发明的构思和范围的条件下，可以进行各种改进和变化。因此本发明的范围不应该参照以上的描述确定，而是应该参照以下所附的权利要求书及其等效物的全部范围来确定。

Claims (27)

1.一种集成电路，包括：
存储模块，具有多个存储单元；
多个字线，它们沿第二方向耦合存储单元；
多个位线，它们沿第一方向耦合存储单元；
多个参考单元，其中所述位线包括参考存储单元；和
存储模块的位线分割成位线组，其中一个组内的至少一些参考单元相互连接，以平均掉参考单元的电荷变化。
2.如权利要求1所述的集成电路，其中，将所述存储单元安排成串行结构。
3.如权利要求1所述的集成电路，其中，将所述存储单元安排成折叠的位线结构。
4.如权利要求1所述的集成电路，其中，将所述存储单元安排成开路的位线结构。
5.如权利要求1所述的集成电路，其中，所述各存储单元是铁电存储单元。
6.如权利要求5所述的集成电路，其中，将所述存储单元安排成串行结构。
7.如权利要求5所述的集成电路，其中，将所述存储单元安排成折叠的位线结构。
8.如权利要求5所述的集成电路，其中，将所述存储单元安排成开路的位线结构。
9.如权利要求1所述的集成电路，其中，至少一些组内的各组内参考存储单元相互连接。
10.如权利要求9所述的集成电路，其中，所述相互连接的参考单元在参考存储单元的电容器和晶体管之间相互连接。
11.如权利要求9所述的集成电路，其中，还包括具有至少一个冗余元件的冗余模块，其中一个冗余元件包括n个冗余位线，以修复这个存储模块中有缺陷的位线，这里的n是大于或等于2的整数。
12.如权利要求11所述的集成电路，其中，所述相互连接的参考单元在参考存储单元的电容器和晶体管之间相互连接。
13.如权利要求1所述的集成电路，其中，一个组内的各参考存储单元相互连接。
14.如权利要求13所述的集成电路，其中，所述相互连接的参考单元在参考存储单元的电容器和晶体管之间相互连接。
15.如权利要求13所述的集成电路，其中，还包括具有至少一个冗余元件的冗余模块，其中一个冗余元件包括n个冗余位线，以修复这个存储模块中有缺陷的位线，这里的n是大于或等于2的整数。
16.如权利要求15所述的集成电路，其中，所述各组包括n个位线。
17.如权利要求16所述的集成电路，其中，所述相互连接的参考单元在参考存储单元的电容器和晶体管之间相互连接。
18.如权利要求1所述的集成电路，其中，所述存储模块的位线形成多列，所述列具有耦合到读出放大器的第一和第二位线。
19.如权利要求18所述的集成电路，其中，所述相互连接的参考单元在参考存储单元的电容器和晶体管之间相互连接。
20.如权利要求18所述的集成电路，其中，还包括具有至少一个冗余元件的冗余模块，其中，一个冗余元件包括n个冗余位线，以修复这个存储模块中有缺陷的位线，这里的n是大于或等于2的整数。
21.如权利要求20所述的集成电路，其中，所述各组包括n个位线。
22.如权利要求21所述的集成电路，其中，所述相互连接的参考单元在参考存储单元的电容器和晶体管之间相互连接。
23.如权利要求17所述的集成电路，其中，一个组内的各参考存储单元相互连接。
24.如权利要求23所述的集成电路，其中，所述相互连接的参考单元在参考存储单元的电容器和晶体管之间相互连接。
25.如权利要求23所述的集成电路，其中，还包括具有至少一个冗余元件的冗余模块，其中：一个冗余元件包括n个冗余位线，以修复这个存储模块中有缺陷的位线，这里的n是大于或等于2的整数。
26.如权利要求25所述的集成电路，其中，所说各组包括n列。
27.如权利要求26所述的集成电路，其中，所述相互连接的参考单元在参考存储单元的电容器和晶体管之间相互连接。
CNB038118440A 2002-09-04 2003-08-11 存储集成电路 Expired - Fee Related CN100570745C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/064,955 2002-09-04
US10/064,955 US6687150B1 (en) 2002-09-04 2002-09-04 Reference voltage generation for memory circuits

Publications (2)

Publication Number Publication Date
CN1656564A true CN1656564A (zh) 2005-08-17
CN100570745C CN100570745C (zh) 2009-12-16

Family

ID=30442228

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038118440A Expired - Fee Related CN100570745C (zh) 2002-09-04 2003-08-11 存储集成电路

Country Status (7)

Country Link
US (1) US6687150B1 (zh)
EP (1) EP1535284B1 (zh)
JP (1) JP2006503388A (zh)
KR (1) KR100711971B1 (zh)
CN (1) CN100570745C (zh)
DE (1) DE60327215D1 (zh)
WO (1) WO2004023488A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015172715A1 (zh) * 2014-05-16 2015-11-19 华为技术有限公司 一种铁电存储器
CN105741874A (zh) * 2014-12-08 2016-07-06 中芯国际集成电路制造(上海)有限公司 用于快闪存储器的双位线读出电路和读出方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004013961A (ja) * 2002-06-04 2004-01-15 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US7444557B2 (en) * 2004-07-15 2008-10-28 Freescale Semiconductor, Inc. Memory with fault tolerant reference circuitry
KR100696775B1 (ko) * 2006-02-17 2007-03-19 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
GB2575508B (en) 2018-07-13 2020-07-15 X Fab Semiconductor Foundries Gmbh Improvements in and relating to flash memory
US11398266B1 (en) * 2021-01-08 2022-07-26 Micron Technology, Inc. Integrated assemblies having memory cells with capacitive units and reference-voltage-generators with resistive units
US11443788B1 (en) 2021-03-17 2022-09-13 Micron Technology, Inc. Reference-voltage-generators within integrated assemblies

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2828530B2 (ja) * 1991-10-22 1998-11-25 シャープ株式会社 不揮発性記憶装置
US5844832A (en) * 1996-08-22 1998-12-01 Samsung Electronics Co., Ltd. Cell array structure for a ferroelectric semiconductor memory and a method for sensing data from the same
DE19652230A1 (de) 1996-12-16 1998-06-18 Teves Gmbh Alfred Elektromechanisch betätigbare Scheibenbremse
KR100298439B1 (ko) * 1998-06-30 2001-08-07 김영환 비휘발성 강유전체 메모리
JP3620992B2 (ja) * 1999-04-23 2005-02-16 株式会社 沖マイクロデザイン 半導体記憶装置
KR100339416B1 (ko) * 1999-09-15 2002-05-31 박종섭 칼럼 리던던시 회로를 구비한 비휘발성 강유전체 메모리 장치 및 그의 페일 어드레스 구제방법
KR100335133B1 (ko) * 2000-01-28 2002-05-04 박종섭 불휘발성 강유전체 메모리 장치 및 그에 따른 구동방법
KR100434316B1 (ko) * 2001-06-29 2004-06-04 주식회사 하이닉스반도체 강유전체 메모리의 레퍼런스 장치 및 그의 구동 방법
KR100463599B1 (ko) * 2001-11-17 2004-12-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그의 구동방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015172715A1 (zh) * 2014-05-16 2015-11-19 华为技术有限公司 一种铁电存储器
CN105097010A (zh) * 2014-05-16 2015-11-25 华为技术有限公司 一种铁电存储器
CN105097010B (zh) * 2014-05-16 2018-03-16 华为技术有限公司 一种铁电存储器
CN105741874A (zh) * 2014-12-08 2016-07-06 中芯国际集成电路制造(上海)有限公司 用于快闪存储器的双位线读出电路和读出方法
CN105741874B (zh) * 2014-12-08 2019-10-25 中芯国际集成电路制造(上海)有限公司 用于快闪存储器的双位线读出电路和读出方法

Also Published As

Publication number Publication date
US6687150B1 (en) 2004-02-03
KR20050024284A (ko) 2005-03-10
KR100711971B1 (ko) 2007-05-02
EP1535284A1 (en) 2005-06-01
DE60327215D1 (de) 2009-05-28
EP1535284B1 (en) 2009-04-15
CN100570745C (zh) 2009-12-16
JP2006503388A (ja) 2006-01-26
WO2004023488A1 (en) 2004-03-18

Similar Documents

Publication Publication Date Title
CN1153218C (zh) 铁电存储器装置
JP2002026277A (ja) メモリデバイス及びその駆動方法
CN1218260A (zh) 铁电随机存取存储器及测试短寿命单元的方法
CN100570745C (zh) 存储集成电路
CN101080820A (zh) 减少字线耦合噪声的置乱方法
JP4033625B2 (ja) 強誘電体メモリ
CN101271728B (zh) 一种抑制小信号干扰的铁电存储器存储阵列结构
JP4033624B2 (ja) 強誘電体メモリ
KR100633426B1 (ko) 메모리용 플렉시블 리던던시
CN100461294C (zh) 铁电体存储器
US5619447A (en) Ferro-electric memory array architecture and method for forming the same
JPH0793978A (ja) 半導体メモリおよび半導体メモリの駆動方法
CN1190796C (zh) 具有基准电位的集成存储器与这种存储器的运行方法
CN1650370A (zh) 链接记忆架构中冗余
CN1659708A (zh) 单元群组中记忆单元的可变电容
KR100427041B1 (ko) 강유전체 메모리 장치에서의 기준전압 발생 장치
KR100314472B1 (ko) 강유전체 메모리
CN1256495A (zh) 铁电存储器装置
JP2001229666A (ja) メモリ装置及びそのデータ読出し方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216

Termination date: 20100811