CN1650426A - 半导体装置及叠层型半导体装置 - Google Patents

半导体装置及叠层型半导体装置 Download PDF

Info

Publication number
CN1650426A
CN1650426A CNA028294971A CN02829497A CN1650426A CN 1650426 A CN1650426 A CN 1650426A CN A028294971 A CNA028294971 A CN A028294971A CN 02829497 A CN02829497 A CN 02829497A CN 1650426 A CN1650426 A CN 1650426A
Authority
CN
China
Prior art keywords
mentioned
semiconductor element
wiring
semiconductor device
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028294971A
Other languages
English (en)
Inventor
大野贵雄
吉田英治
三泽洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1650426A publication Critical patent/CN1650426A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

本发明利用下述半导体装置来形成叠层型半导体装置，该半导体装置的特征在于：包括在一个主表面上配置有多个电极的半导体元件、以及在绝缘基板上配置有多个导电层的布线基板上述布线基板沿着上述半导体元件的外边缘部配置成大致コ字状；该布线基板中的上述导电层的一端连接到上述半导体元件的电极；并且上述导电层的另一端在该半导体元件的另一个主表面侧上、向与该半导体元件不同的方向引出。

Description

半导体装置及叠层型半导体装置
技术领域
本发明涉及一种半导体装置，进一步涉及一种由层叠半导体元件而形成的叠层型半导体装置。
背景技术
近年来，随着半导体装置的高性能化，正在普及层叠多个半导体元件的叠层型半导体装置。在这种叠层型半导体装置中，布线于层叠半导体元件间的布线方法一般是引线接合方式。
在图1中，示出了使用引线接合方式来进行布线的叠层型半导体装置100的结构例。
参照图1，在内插层(interposer)111上，通过绝缘体103设置半导体元件101，并且在该半导体元件101上通过绝缘体104设置半导体元件102。此外，在半导体元件101上，配置未图示出的有源元件、无源元件等，通过使用导线107的引线接合方式，进行从与这些元件连接的布线连接部105到上述内插层的接触部109的布线。
同样地，在半导体元件102上配置有未图示的有源元件、无源元件等，通过使用导线108的引线接合方式，进行从与这些元件连接的布线连接部106到上述内插层的接触部109的布线。此外，利用成型(MOLD)树脂110将上述半导体元件101、102及导线107、108等固定到上述内插层111上。
在使用如上述的引线接合方式的叠层型半导体装置100的情况下，就会担心因导线的环形形状的差异、或布线连接部和导线的连接部的电阻值的偏差等引线接合加工的偏差而引起的问题。
此外，由于为了用导线进行布线而必须露出半导体元件上的布线连接部，因此在层叠半导体元件的情况下，通常就会产生必须限制使上段半导体元件比下段半导体元件尺寸更小，而存在所谓的限制了形成叠层型半导体装置时的设计自由度的问题。
发明内容
在此，本发明的目的在于提供一种解决了上述课题、新颖且有用的半导体装置。本发明的具体课题在于提供一种具有与现有的半导体元件的布线即引线接合相比布线精度高、加工偏差小的布线以及半导体元件的半导体装置。
本发明的另一个课题在于，不限制层叠半导体元件时的尺寸，提高叠层型半导体装置的设计自由度。
在本发明中，使用半导体装置来解决上述课题，该半导体装置的特征在于：包括在一个主表面上配置有多个电极的半导体元件和在绝缘基板上配置有多个导电层的布线基板上述布线基板沿上述半导体元件的外边缘部配置成大致コ字状；该布线基板中的上述导电层的一端连接到上述半导体元件的电极，并且上述导电层的另一端在该半导体元件另一个主表面侧上、向与该半导体元件不同的方向引出。
根据本发明，由于沿上述半导体元件的外边缘部而形成有采用上述布线基板的上述导电层的布线，因此与以环状形成的现有导线布线相比，能够使形成布线部时的布线长度最短，并且能够将布线长度的偏差抑制为最小值。
根据本发明，在绝缘基板上配置导电层而作为布线基板，沿着上述半导体元件的外边缘配置该布线基板，由此能够在上述布线基板上层叠其它半导体元件。由此，能够在半导体元件的上面层叠与该半导体元件相同尺寸或比该半导体元件尺寸大的半导体元件，在形成层叠型半导体元件时的半导体元件尺寸就不会受到限制，提高叠层型半导体装置的设计自由度。
附图说明
图1是表示采用现有的引线接合式布线的叠层型半导体装置的结构的图。
图2是表示根据本发明的叠层型半导体装置的结构中、半导体元件的尺寸相同的情况下的结构例的图。
图3是表示根据本发明的叠层型半导体装置的结构中、半导体元件的尺寸不同的情况下的结构例的图。
图4是表示图2中所示的叠层型半导体装置的布线方法的图。
图5是表示图4中所示的布线方法的详细的图。
图6A是表示半导体元件的简要外观的立体图，图6B是表示在图6A中所示的半导体元件中设置有叠层部件的简要外观的立体图。
图7A是表示根据本发明的叠层部件的平面图(其1)，图7B是将图7A中所示的叠层部件弯曲而形成安装于半导体元件上时的形状的立体图(其1)。
图8A是表示根据本发明的叠层部件的平面图(其2)，图8B是将图8A中所示的叠层部件弯曲而形成安装于半导体元件上时的形状的立体图(其2)。
图9A是表示根据本发明的半导体元件的布线连接方法的剖视图(其1)，图9B表示图9A中所示的半导体元件的布线连接方法的立体图(其1)。
图10A是表示根据本发明的半导体元件的布线连接方法的剖视图(其2)，图10B是表示图10A中所示的布线连接方法的立体图(其2)。
图11A是表示根据本发明的半导体元件的布线连接方法的剖视图(其3)，图11B是表示图11A中所示的布线连接方法的立体图(其3)。
图12A～C是表示根据本发明的半导体元件的布线连接方法的工序的剖视图(其1)。
图13A～B是表示根据本发明的半导体元件的布线连接方法的工序的剖视图(其2)。
图14A是表示利用成型(MOLD)树脂固定图2所示的叠层型半导体装置的结构的图，图14B是表示利用成型(MOLD)树脂固定图3所示的叠层型半导体装置的结构的图。
图15A是表示使用图14B中所示的叠层型半导体装置的受光装置的结构图(其1)，图15B是表示使用图14B中所示的叠层型半导体装置的受光装置的结构图(其2)。
图16是图2中所示的叠层型半导体装置的变更例。
具体实施方式
根据图2～图15来说明本发明的实施方式。
图2是表示根据本发明的叠层型半导体装置10的结构的剖视图。参照图2，上述叠层型半导体装置10简要构成为在内插层11上配置半导体元件1～3的结构。半导体元件1～3由各叠层部件4～6保持，该叠层部件4～6从该半导体元件1～3的各自下表面到侧表面、进而沿着上表面的外边缘而设置。
在上述半导体元件1～3中，分别形成有未图示的例如有源型元件、无源型元件等元件，设置与这些元件连接的布线连接部1a～3a，并且在该布线连接部1a～3a上分别设置有布线接触部1b～3b。上述布线接触部1b～3b与在上述叠层部件4～6上设置的后述布线部连接。
由上述布线部和在与该布线部连接的上述叠层部件4～6的下部设置的各叠层接触部1c～3c形成上述叠层型半导体装置10的布线。形成的布线通过叠叠接触部1c连接到上述内插层的接触部9。在后面将详细描述这样的布线结构。
如此，由于通过使用代替现有的引线接合的具有布线部的叠层部件来形成叠层型半导体装置，所以能够在半导体元件的布线连接部上的空间设置半导体元件，能够层叠如图2中所示的相同尺寸的半导体元件来形成层叠型半导体部件。
并且，在使用这样的叠层部件形成叠层型半导体部件的情况下，不仅能由相同尺寸的半导体元件来形成叠层型半导体装置，如图3所示，还可以由不同尺寸的半导体元件来形成叠层型半导体装置，并不限制形成叠层型半导体装置时的半导体元件的尺寸。
图3是使用上述叠层部件，分别由不同尺寸的上述半导体元件1、半导体元件2′及半导体元件3′形成叠层型半导体装置20的结构的剖视图。其中，图中对于之前说明过的部分赋予相同的参考符号，并省略说明。
参照图3，在上述半导体元件1的上面，层叠比该半导体元件1尺寸小的半导体元件2′，还有在上述内插层11上，层叠比该半导体元件2′大且比该半导体元件1小的半导体元件3′。上述半导体元件1～3由各叠层部件4′～6′保持，该叠层部件4′～6′从该半导体元件1～3的各下表面到侧面、进而沿着上表面的外边缘进行设置。
在上述半导体元件1、2′、3′的一个主表面(上表面)上，分别形成有未图示的例如有源型元件、无源型元件等元件，设置有与这些元件连接的布线连接部1a、2a′、3a′，并且在该布线连接部1a、2a′、3a′上分别设置有布线接触部1b、2b′、3b′。上述布线接触部1b、2b′、3b′与设置在上述叠层部件4′～6′上的后述的布线部连接。
由上述布线部件和在与该布线部连接的上述叠层部件4′～6′的下部设置的各叠层接触部1c～3c形成上述叠层型半导体装置10的布线。形成的布线通过叠层接触部1c连接到上述内插层的接触部9。
如本图所示，通过使用上述叠层部件，能够在半导体元件之上形成层叠比该半导体元件大的半导体元件的叠层型半导体装置。即，由于没有限制形成叠层型半导体装置时的半导体元件的尺寸，所以能够起到提高设计叠层型半导体装置时的自由度的效果。
接下来，关于根据上述叠层部件的布线方法的详细内容，以下根据图4来进行说明。图4是将图2中所示的叠层型半导体装置的一部分放大的图。其中，图中，对于之前说明过的部分赋予相同的参考符号，并省略一部分说明。
参照图4，首先，以上述叠层部件4的情况为例进行参考时，该叠层部件4的简要构成为：将由绝缘体形成的薄板弯曲成为大致コ字状，从上述半导体元件1的下表面沿侧表面、上表面的外边缘而形成的布线基板4a；在该布线基板4a的与上述半导体元件1内接的一侧面上形成的布线部4b；在该布线部件4b的内侧形成的由绝缘体形成的保护层4c。
此外，上述布线部4b通过上述半导体元件1的上表面侧(设置上述布线接触部的一侧)的上述布线基板4a的贯通孔，而引出到该布线基板4a的外侧，并在该布线部4b上形成有接触电极4g。同样地，上述布线部4b在上述半导体元件1的下表面侧(与上述上表面侧相对的一侧)通过上述布线基板4a的贯通孔，而引出到该布线基板4a的外侧，并在该布线部4b上形成有接触电极4f。
上述接触电极4g与接触于在上述叠层部件5配置的布线部5b的接触电极5f连接，上述接触电极4f通过在上述内插层11上形成的布线部(未图示)电连接到在其下表面设置的接触部9。此外，上述布线部4b和上述布线接触部1b通过接触电极4h连接。
在上述叠层部件5上配置的布线部5b，与上述布线部4b的情况相同，也构成由布线基板5a和保护层5c夹持的结构，并沿上述半导体元件2的下表面、外边缘及上表面而形成。
此外，上述布线部5b从上述半导体元件2的上表面侧(形成有布线接触部的一侧)的上述布线基板5a的贯通孔引出，并在该布线部5b上形成有接触电极5g。此外，上述布线部5b和上述布线接触部2b通过接触电极5h而连接。
接下来，当参照上述叠层部件6时，在该叠层部件6上配置的布线部6b，与上述布线部4b及5b的情况相同，也构成由布线基板6a和保护层6c夹持的结构，并沿上述半导体元件3的下表面、外边缘及上表面而形成。
此外，上述布线部6b从上述半导体元件3的下表面侧的上述布线基板6a的贯通孔引出，并在该布线部6b上形成有接触电极6f。上述布线部6b通过接触电极6f及5g与上述布线部5b连接。此外，上述布线部6b和上述布线接触部3b通过接触电极6h连接。
如此，半导体元件1～3的各布线连接部1a～3a及上述内插层11的上述接触部9通过上述叠层部件4～6而电连接。此外，上述叠层部件4～6还起到保持各上述半导体元件1～3的作用。进一步，按以叠层部件5为例，下面利用图5来详细说明利用这种叠层部件的结构的详细内容。
图5是进一步放大上述叠层部件5及上述半导体元件2的图。其中，图中，对于之前说明过的部分赋予相同的参考符号，并省略一部分说明。
在这样的结构中，上述半导体元件2例如是Si半导体芯片，该半导体芯片具有25μm或25μm以上的厚度，设置有未图示的有源元件、无源元件，配置有与这些元件电连接的例如由A1构成的上述布线接触部2a。并且，在上述布线接触部2a上形成有布线接触部2b。
如上所述，上述布线基板5a从上述半导体元件2的下表面沿侧表面、以及上表面的外边缘进行配置，由绝缘体薄膜例如厚度20～75μm程度的聚酰亚胺形成。
在上述布线基板5a的内侧形成的上述布线部5b由厚度2～10μm的铜(Cu)形成。
此外，覆盖上述布线部5b而形成的保护层5c由具有折叠性(tuck)的绝缘体形成的薄膜例如厚度5μm的聚酰亚胺膜形成。在上述保护层5c上，若使用具有粘接性的例如聚酰亚胺的双面胶带，则能够通过该双面胶带的粘接力将上述布线部5b和上述布线基板5a固定到上述半导体元件2上。因此，不需要特别使用成型树脂等固定用凝固剂。
此外，上述布线部5b，在上述半导体元件2的下表面侧，通过在上述布线基板5a上形成的贯通孔5d而引出到该布线基板5a的外侧，并且，在Ni(2μm)/Au(0.5μm)镀层上形成焊接镀层(10μm)，以形成布线电极5f。
同样地，上述布线部5b，在上述半导体元件1的上表面侧，通过在上述布线基板5a上形成的贯通孔5e而引出到该布线基板5a的外侧，并且，在Ni(2μm)/Au(0.5μm)镀层上形成焊接镀层(10μm)，以形成布线电极5g。
此外，上述布线5b和上述布线接触部2b通过在上述布线部5b表面上形成的上述接触电极5h进行电连接。上述接触电极5h由Au的柱状凸起、或在Ni(2μm)/Au(0.5μm)镀层的上面形成的焊接镀层(10μm)构成。
在利用根据本发明的叠层部件的叠层型半导体装置中，由于形成了沿半导体元件的外边缘的布线形状，所以与现有的引线接合式比较，由于不需要引线接合的布线空间，所以能够进一步小型化。
并且，在半导体元件的上表面或下表面配置其它半导体元件而形成层叠结构是很容易的。即，如上所述，例如能够形成在半导体元件的上面装载与该半导体元件相同尺寸、或更大的其它半导体元件的叠层结构，不会限制层叠的半导体元件的尺寸并扩宽了叠层型半导体装置的设计自由度。
此外，在上述半导体部件5中，构成为上述布线部5b与上述半导体元件2相连接的面，被由绝缘物形成的上述保护层5c覆盖的结构。因此，在利用上述叠层部件5时，不需要在上述半导体元件2的与上述布线部5b对向的面上形成绝缘膜。
并且，在利用多个根据本发明的叠层型半导体装置进行安装的情况下，由于形成由上述布线基板5a覆盖上述布线部5b的结构，所以不存在该布线部5b与邻接的其它叠层型半导体装置的布线部接触而导致电短路的问题。因此，能够以狭窄间隙来设置根据本发明的叠层型半导体装置。
此外，在利用上述叠层部件5，而进行利用上述布线部5b的布线的情况下，与现有的引线方式相比，布线长度的偏差减小，布线长的长度相同，可实现精度非常高的布线。这对于考虑到在今后推进高性能化的SiP(***内封装)情况，例如在电性能、高速化等方面是有利的。
接下来，关于在半导体元件中安装上述半导体叠层部件的方法，利用图6A～B来进行说明。其中图中，对于之前说明过的部分赋予相同的参考符号，并省略说明。
图6A是上述半导体装置2的立体图。在上述半导体元件中，如上所述，形成有未图示的例如有源型元件、无源型元件等元件，设置与这些元件连接的布线接触部2a，并且在该布线接触部2a上分别设置布线接触部2b。
图6B是在上述半导体元件2上安装了上述叠层部件5后的立体图。示出了在上述半导体元件1安装有四个上述叠层部件5的立体图。在上述半导体元件2安装上述叠层部件5时，必须将上述叠层部件5的上述接触电极5h(本图中未示出，在图5中表示)接触到上述布线接触部2b。由于需要进行正确的位置对合，所以在上述叠层部件5上设置对准标记5i。
此外，如这样在半导体元件上安装叠层部件，在层叠之前将上述半导体元件2及叠层部件5组装的图6B的状态下，还可以进行单独的性能试验。
接下来，关于上述叠层部件的制造方法，以下根据图7A～B来进行说明。
图7A是将图7B中所示的大致コ字状向上弯曲的上述叠层部件5在平面上进行展开的图。上述叠层部件5按以下要领进行制造。
首先，在由聚酰亚胺形成的上述布线基板5a的表面上形成对应于上述半导体元件2的厚度、且与上述布线接触部2b的位置相对应的、例如由Cu形成的上述布线部5b。
并且，以覆盖上述布线部5b的一部分的方式，形成由聚酰亚胺形成的上述保护层5c而形成上述叠层部件5。
在上述布线基板5a及上述保护层5c中使用聚酰亚胺是因为在形成叠层型半导体装置的工序中存在例如成型(MOLD)工序(175℃)、回流焊接工序(240℃)、基板安装时的加热工序(260℃)等曝露于高温下的工序，而对耐热性有要求。如果是具有耐热性的绝缘体，也可使用其它材料。
图7B是将上述叠层部件5弯曲成为大致コ字状，并形成在上述半导体元件2上安装的状态的立体图。
此外，上述叠层部件5是用于层叠上述半导体元件2和与该半导体元件2尺寸相同的半导体元件的情况下的叠层部件，而在下面图8A～B中示出了层叠不同尺寸的半导体元件的情况下的叠层部件的制造方法的例子。
图8A是将图3中所示的层叠尺寸不同的半导体元件的、弯曲成大致コ字状的上述叠层部件4′展开成平面的平面图。
参照图8A，由聚酰亚胺形成的布线基板4a′，为了层叠不同尺寸的半导体元件，如图所示，而形成将梯形和长方形进行组合的形状。在此，在上述布线基板4a′上，形成由上述叠层部件4′所保持的半导体元件、以及与在该半导体元件上层叠的其它半导体元件的布线接触部对应的由例如Cu形成的布线部4b′。
并且，以覆盖上述布线部4b′的一部分的方式，形成例如由聚酰亚胺形成的上述保护层4c′而形成上述叠层部件5。
图8B是将上述叠层部件4′弯曲成为大致コ字状并成为在上述半导体元件1上安装的状态的立体图。如图3所示，由上述叠层部件4′保持上述半导体元件1，并且在该叠层部件4′的上面层叠比该半导体元件1小的上述半导体元件2′。
接下来，关于叠层部件的向半导体元件的设置方法，以下在图9A、B～图13A、B中进行说明。
图9A～B是表示在上述半导体元件1设置上述叠层部件5的设置方法的图，图9A表示其剖视图，图9B表示其立体图。其中图中，对于之前说明过的部分赋予相同的参考符号，并省略说明。
参照图9A，上述半导体元件2容纳于弯曲成大致コ字状的上述叠层部件5的コ字状空间内。在带温度控制的部件201上装载有上述叠层部件5。在此，一边通过上述带温度控制的部件来进行上述叠层部件5及上述半导体元件2的温度控制，一边通过连接工具200，将上述布线接触部2b、与上述叠层部件5的上述接触电极5h(在本图中未示出，图5中示出)进行电连接。该连接是通过作为上述接触电极5h的构成材料一部分的回流焊接处理来进行的。此时，对应于上述布线接触部2b及上述接触电极5h的数量，一个点一个点地进行连接。
图9B是图9A中所示的设置方法的立体图，如图所示，通过连接工具200，一个点一个点地连接上述布线接触部2b及上述接触电极5h。此外，图9A～B所示的设置方法能够变化为如下所示的图10A～B。
图10A～B是将图9A～B中所示的上述叠层部件5设置于上述半导体元件1的设置方法的变更例，图10A表示其剖视图，图10B表示其立体图。其中图中，对于之前说明过的部分赋予相同的参考符号，并省略说明。
参照图10A，在本图中，在图9A中所使用的上述连接工具200变更为连接工具300。这是为了，改变连接工具的形状，而同时对多个上述布线接触部2b和上述接触电极5h进行连接。
参照图10B，利用上述连接工具300，同时对多个上述布线接触部2b和上述接触电极5h的连接位置进行连接。因此，与上述图9A～B的情况相比，提高上述布线接触部2b和上述接触电极5h连接作业的效率。
此外，为了进一步提高上述布线接触部2b和上述接触电极5h连接作业的效率，也可将连接方法变更为下图11A～B。其中图中，对于之前说明过的部分赋予相同的参考符号，并省略说明。
参照图11A，在本图中，使用连接工具400，该连接工具400是比上述连接工具300更大的连接工具。在本图所示的布线连接方法中，使用连接工具400，同时连接所有的要连接的上述布线接触部2b和上述接触电极5h。
图11B是图11A中所示的连接方法的立体图，同时对所有的多个上述叠层部件5、及各叠层部件5的上述布线接触部2b和上述接触电极5h进行连接。因此，与上述图10A～B所示的情况相比，能够进一步提高作业效率。
此外，以下作为在上述半导体元件2上安装上述叠层部件5，进而连接上述布线接触部2b与上述接触电极5h，并在该半导体元件2设置该叠层部件5的工序的例子，利用下面的图12A～C按顺序进行说明。
图12A～C是按顺序表示在上述半导体元件2上设置上述叠层部件5的设置工序的图。其中图中，对于之前说明过的部分赋予相同的参考符号，并省略说明。
首先，参照图12A，最初进行成为平面的上述叠层部件5的上述接触电极5h(本图中未图示，图5中表示)的向上述布线接触部2b的连接作业。
此后，如图12B所示，进行上述叠层部件5的弯曲加工，首先从上述半导体元件2的上表面沿着侧表面进行该叠层部件5的弯曲加工。
接下来，如图12C所示，沿着上述半导体元件2的下表面弯曲上述叠层部件5，并完成该叠层部件5的向上述半导体元件2的设置。此外，图12A～C所示的工序也可变化为如下面的图13A～B所示。
图13A～B是按顺序表示在上述半导体元件1上设置上述叠层部件5的工序的图。其中图中，对于之前说明过的部分赋予相同的参考符号，并省略说明。
首先，参照图13A，将预先按本图所示的形状弯曲的上述叠层部件5沿着该半导体元件2的下表面及侧表面的外边缘而装载于上述半导体元件2。
此后，如图13B所示，弯曲上述叠层部件5。然后，如上述图9A～B的说明所示，将上述布线接触部2b与上述接触电极5h连接。此外，此时的上述布线接触部2b与上述接触电极5h的连接方法，可以是图10A～B中所示的方法，此外也可以按图11A～B所示的方法进行。
如此，将上述布线接触部2b与上述接触电极5h连接，弯曲上述叠层部件5，在上述半导体元件2上设置上述叠层部件5的顺序，可以进行任意的变换，即使进行顺序的改变，也可以进行同样的设置。
接下来，用图14A、B～图15A、B来说明利用叠层部件而形成的叠层型半导体装置的实施方式的例子。
图14A～B是利用根据本发明的叠层部件而形成的叠层型半导体装置的例子。其中图中，对于之前说明过的部分赋予相同的参考符号，并省略说明。
首先，参照图14A，本图所示的叠层型半导体装置10A是图2中所示的上述叠层型半导体装置10的变更例。
在本实施方式中，在上述内插层11上利用成型(MOLD)树脂500固定上述半导体元件1～3及上述叠层部件4～6。在图2所示的叠层型半导体装置10的情况下，由于通过上述叠层部件4～6将上述半导体元件1～3固定在上述内插层11上，因此具有不需要现有的叠层型半导体装置中所必需的成型树脂的效果。但是，如本图14A所示，由上述成型树脂500固定上述半导体元件1～3及层叠用部件4～6的情况下，通过进行固定来增加稳定，在对上述层叠型半导体元件10A施加冲击时，能够进一步降低产生半导体元件的剥离等问题的可能性，具有进一步提高可靠性的效果。
此外，图14B是图3中所示的叠层型半导体装置20的变更例。
在本实施方式中，利用成型树脂500在上述内插层11固定上述半导体元件1、2′、3′及上述叠层部件4′、5′、6′。在此情况下，同样地，在由上述成型树脂500固定上述半导体元件1、2′、3′和上述叠层部件4′、5′、6′的情况下，通过进行固定来增加稳定，在对上述层叠型半导体元件20A施加冲击时，能够进一步降低产生半导体元件的剥离等问题的可能性，具有进一步提高可靠性的效果。
并且，在下面的图15A～B中示出在本图14B所示的叠层型半导体装置20A上承载具备光接收部的半导体元件的实施例。
图15A是在上述叠层型半导体装置20A的上述半导体元件3上承载光接收部600的例子的、叠层型半导体装置20B的剖视图。其中图中，对于之前说明过的部分赋予相同的参考符号，并省略说明。
在上述叠层型半导体装置20B中，在上述成型树脂500的上部设置开口部501，在上述半导体元件3上承载有光接收部600。在上述光接收部600中，例如可以使用指纹传感器、光接收元件等。
此外，在上述半导体元件1～2中，承载驱动电路、输出电路、运算电路等。如这样的根据本发明的叠层型半导体装置中，与现有的产品比较，由于不需要引线接合的空间，所以能够将整个组件小型化。此外，在半导体元件的布线接触部上的空间内，可以层叠其它半导体元件，还可以层叠与该半导体元件相同尺寸或更大的半导体元件。即，在叠层型半导体装置中，由于没有限制层叠的半导体元件的尺寸，所以具有设计自由度大这样的优点。此外，由于形成了用绝缘体覆盖布线部分的结构，所以在安装多个叠层型半导体装置的情况下，在邻接的半导体装置中不会产生布线接触的问题，因此可进行高密度安装。
此外，在图15B中，示出了作为图15A所示的叠层型半导体装置20B的变更例的、叠层型半导体装置20C的剖视图。
在本图所示的上述叠层型半导体装置20C的情况下，成型树脂500A中使用透过光的材质。因此，不需要在成型树脂中设置开口部。在上述叠层型半导体装置20C中，与现有的产品比相，也可以将整个组件小型化。此外，在此情况下，与现有的产品相比，可以将整个组件小型化，此外，由于在叠层型半导体装置中不限制层叠的半导体元件的尺寸，所以具有设计自由度大这样的优点。并且，由于形成了用绝缘体覆盖布线部分的结构，所以在安装多个叠层型半导体装置的情况下，在邻接的半导体装置中不会产生布线接触的问题，因此可进行高密度安装。
如上所述，对本发明的优选实施例进行了说明，但是本发明并没有限定于上述特定的实施例，而是可以在权利要求的范围所记载的宗旨内进行各种变形·变更。
例如，图16示出了在图2所示的上述叠层型半导体装置10中、不使用半导体元件2及3、仅使用上述半导体元件1及叠层部件4并在上述半导体元件1的上面具备上述光接收部600的半导体装置10B的例子。其中图中，对于之前说明过的部分赋予相同的参考符号，并省略说明。
在上述半导体装置10B的情况下，不进行层叠，而以单层使用半导体元件。此时，可以将现有的这种倒装式结合中存在困难的光接收部600作为指纹传感器来使用。此情况下，具有将用手指施加按压的压力，由上述布线基板4a成为缓冲材料而吸收应力的效果。
此外，除此以外，本发明的半导体装置也可根据需要进行变形·变更，并不限定为在实施方式中所述的内容。

Claims (11)

1.一种半导体装置，其特征在于：
包括在一个主表面上配置有多个电极的半导体元件、以及在绝缘基板上配置有多个导电层的布线基板；
上述布线基板沿着上述半导体元件的外边缘部配置成大致コ字状：该布线基板中的上述导电层的一端连接到上述半导体元件的电极并且上述导电层的另一端在该半导体元件的另一个主表面侧上、向与该半导体元件不同的方向引出。
2.根据权利要求1所述的半导体装置，其特征在于，上述布线基板由上述绝缘基板、和在其一个表面上配置的上述导电层以及选择性地覆盖该导电层的保护绝缘层构成。
3.根据权利要求1所述的半导体装置，其特征在于，上述导电层电连接到安装上述半导体元件的安装板的接触部。
4.根据权利要求1所述的半导体装置，其特征在于，上述导电层电连接到在其它半导体元件上配置的电极。
5.根据权利要求1所述的半导体装置，其特征在于，上述导电层通过在上述绝缘基板上形成的贯通孔、从该绝缘基板的上述一个表面向另一个表面引出。
6.根据权利要求1所述的半导体装置，其特征在于，上述导电层由金属材料形成。
7.根据权利要求1所述的半导体装置，其特征在于，上述绝缘基板由聚酰亚胺形成。
8.根据权利要求2所述的半导体装置，其特征在于，上述保护绝缘层由聚酰亚胺形成。
9.根据权利要求2所述的半导体装置，其特征在于，上述保护绝缘层具有粘接性，利用该粘接性将上述布线基板固定到上述半导体元件上。
10.根据权利要求9所述的半导体装置，其特征在于，上述保护绝缘层是绝缘树脂的双面胶带。
11.一种叠层型半导体装置，其特征在于，利用权利要求1～10中任意一项中所述的半导体装置的、层叠多个半导体元件而形成。
CNA028294971A 2002-12-17 2002-12-17 半导体装置及叠层型半导体装置 Pending CN1650426A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/013198 WO2004055891A1 (ja) 2002-12-17 2002-12-17 半導体装置および積層型半導体装置

Publications (1)

Publication Number Publication Date
CN1650426A true CN1650426A (zh) 2005-08-03

Family

ID=32587958

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028294971A Pending CN1650426A (zh) 2002-12-17 2002-12-17 半导体装置及叠层型半导体装置

Country Status (5)

Country Link
US (1) US7196418B2 (zh)
JP (1) JP4208840B2 (zh)
CN (1) CN1650426A (zh)
TW (1) TWI236759B (zh)
WO (1) WO2004055891A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110770643A (zh) * 2017-06-15 2020-02-07 夏普株式会社 照明装置及显示装置
US11171170B2 (en) 2015-07-28 2021-11-09 Sony Corporation Image sensor package with flexible printed circuits

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4145301B2 (ja) * 2003-01-15 2008-09-03 富士通株式会社 半導体装置及び三次元実装半導体装置
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
GB2429582B (en) * 2004-05-11 2009-02-11 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating the same
FR2871076A1 (fr) * 2004-06-04 2005-12-09 Univ Lille Sciences Tech Dispositif pour desorption par rayonnement laser incorporant une manipulation de l'echantillon liquide sous forme de gouttes individuelles permettant leur traitement chimique et biochimique
WO2006088270A1 (en) * 2005-02-15 2006-08-24 Unisemicon Co., Ltd. Stacked package and method of fabricating the same
KR100652518B1 (ko) * 2005-07-06 2006-12-01 삼성전자주식회사 수납식 적층 패키지 및 그를 이용한 반도체 모듈
KR100668857B1 (ko) * 2005-07-07 2007-01-16 주식회사 하이닉스반도체 적층형 패키지
JP5010208B2 (ja) * 2006-08-17 2012-08-29 三菱重工業株式会社 半導体素子モジュール及びその製造方法
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
KR100813625B1 (ko) * 2006-11-15 2008-03-14 삼성전자주식회사 반도체 소자 패키지
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US9601412B2 (en) * 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
US20110024890A1 (en) * 2007-06-29 2011-02-03 Stats Chippac, Ltd. Stackable Package By Using Internal Stacking Modules
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
CN101569008B (zh) 2007-09-19 2012-05-02 日本电气株式会社 半导体装置及其制造方法
EP2308087B1 (en) 2008-06-16 2020-08-12 Tessera, Inc. Stacking of wafer-level chip scale packages having edge contacts
US8283776B2 (en) * 2010-01-26 2012-10-09 Qualcomm Incorporated Microfabricated pillar fins for thermal management
US9842797B2 (en) 2011-03-07 2017-12-12 Texas Instruments Incorporated Stacked die power converter
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US10128219B2 (en) 2012-04-25 2018-11-13 Texas Instruments Incorporated Multi-chip module including stacked power devices with metal clip
US11201096B2 (en) * 2019-07-09 2021-12-14 Texas Instruments Incorporated Packaged device with die wrapped by a substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JPH088389A (ja) * 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JP3602000B2 (ja) * 1999-04-26 2004-12-15 沖電気工業株式会社 半導体装置および半導体モジュール
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP2001085592A (ja) * 1999-09-17 2001-03-30 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001332580A (ja) * 2000-05-23 2001-11-30 Nec Corp 半導体装置及びその製造方法
JP2002329835A (ja) * 2001-05-02 2002-11-15 Sony Corp 導通接続部品、その製造方法及び半導体装置
JP2003007899A (ja) * 2001-06-27 2003-01-10 Sony Corp 半導体装置及びその製造方法
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171170B2 (en) 2015-07-28 2021-11-09 Sony Corporation Image sensor package with flexible printed circuits
CN110770643A (zh) * 2017-06-15 2020-02-07 夏普株式会社 照明装置及显示装置
CN110770643B (zh) * 2017-06-15 2022-03-04 夏普株式会社 照明装置及显示装置

Also Published As

Publication number Publication date
TW200411892A (en) 2004-07-01
JPWO2004055891A1 (ja) 2006-04-20
TWI236759B (en) 2005-07-21
US20050161793A1 (en) 2005-07-28
WO2004055891A9 (ja) 2004-11-18
WO2004055891A1 (ja) 2004-07-01
US7196418B2 (en) 2007-03-27
JP4208840B2 (ja) 2009-01-14

Similar Documents

Publication Publication Date Title
CN1650426A (zh) 半导体装置及叠层型半导体装置
CN1160782C (zh) 半导体集成电路装置
CN1183593C (zh) 半导体装置
CN1118098C (zh) 半导体集成电路器件
CN1246899C (zh) 半导体装置
CN1815733A (zh) 半导体装置及其制造方法
CN1207785C (zh) 半导体器件、电子装置的制造方法、电子装置和携带式信息终端
CN1259024C (zh) 用于指纹识别的半导体装置
CN1162901C (zh) 半导体装置的制造方法
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN1459855A (zh) 半导体器件及其制造方法
US20080265397A1 (en) Chip-Stacked Package Structure
CN1945817A (zh) 半导体器件及其制造方法
CN1359154A (zh) 半导体器件
CN1516898A (zh) 半导体装置及其制造方法
CN1841728A (zh) 半导体模块及其制造方法
CN1320965A (zh) 半导体封装及其制造方法
CN1901178A (zh) 继电板及具有继电板的半导体器件
CN1531069A (zh) 电子装置及其制造方法
CN1812082A (zh) 半导体器件
CN1641874A (zh) 多芯片封装
CN1577840A (zh) 半导体器件的堆叠封装
CN1763933A (zh) 印刷电路板与引入其的电路单元
CN1482677A (zh) 电子元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Applicant before: Fujitsu Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication