CN1638042A - 半导体器件的制作方法 - Google Patents

半导体器件的制作方法 Download PDF

Info

Publication number
CN1638042A
CN1638042A CNA2004101048593A CN200410104859A CN1638042A CN 1638042 A CN1638042 A CN 1638042A CN A2004101048593 A CNA2004101048593 A CN A2004101048593A CN 200410104859 A CN200410104859 A CN 200410104859A CN 1638042 A CN1638042 A CN 1638042A
Authority
CN
China
Prior art keywords
semiconductor device
manufacture method
liquid
fluorine
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101048593A
Other languages
English (en)
Other versions
CN100466173C (zh
Inventor
大沼英人
井上弘毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1638042A publication Critical patent/CN1638042A/zh
Application granted granted Critical
Publication of CN100466173C publication Critical patent/CN100466173C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的是提供一种半导体器件的制作方法，该方法使用促进晶化的元素进行晶化，之后通过吸杂以减少晶质半导体膜中的该元素的浓度，从而抑制在该晶质半导体膜中产生小孔。为了实现上述目的，本发明的结构之一的特征是在去除形成在半导体膜上的氧化硅膜时，使用由包含氟和显示界面活性的物质的液体构成的蚀刻剂。

Description

半导体器件的制作方法
技术领域
本发明涉及一种半导体器件的制作方法，尤其涉及抑制在晶质半导体膜中产生小孔的半导体器件的制作方法。
背景技术
作为在低温短时间内形成包含硅的晶质半导体膜的方法，有一种方法是通过使用促进晶化的元素来制作具有良好特性的包含非晶质硅的半导体膜的制作方法(参考专利文件1，日本专利公开，H8-213316)。
在该方法中，在玻璃衬底上形成非晶硅膜，然后在非晶硅膜之上形成包含镍的膜，之后，通过加热以晶化该非晶硅膜使其成为晶质硅膜。
接着，进一步在晶质硅膜上中间夹作为蚀刻阻挡膜的氧化膜形成非晶硅膜，再次执行加热处理使晶质硅膜中的镍向该非晶硅膜中扩散，从而降低晶质硅膜中的镍的浓度。
扩散有镍元素的非晶质硅膜被去除，但是，在晶化时因加热而使其表面形成了氧化膜。所以，用氢氟酸清除该氧化膜之后去除非晶硅膜，再去除作为蚀刻阻挡膜的氧化膜，这样就可以获取具有良好特性的晶质硅膜。
根据该方法，可以以低温、快速地获得晶质硅膜，并且可以减低晶质硅膜中的镍浓度。
通过上述步骤制作的晶质硅膜适合应用于薄膜晶体管或电容等。
发明内容
但是，对通过使用促进晶化的元素而被晶化的晶质硅膜执行吸杂处理后，由于在执行吸杂处理时的加热而在促进晶化的元素的移动目的地的非晶硅膜504(其中一部分也有可能被晶化。下文中称作吸杂位置)上形成了自然氧化膜505。如上所述，吸杂位置504是要被去除的，但如果晶质硅膜和吸杂位置504连接形成，由于晶质硅膜507和吸杂位置504的主要成分同样是硅，所以晶质硅膜507会被去除吸杂位置504时使用的蚀刻剂而去除。为了防止出现这种情况，在晶质硅膜507和吸杂位置504之间形成由氧化硅膜形成的蚀刻阻挡膜503(参考图5)。
虽然这些吸杂位置和氧化硅膜在接下来的工序中将被去除，但如用氢氟酸或缓冲氟酸来去除氧化膜，则晶质硅膜上的有些地方会产生小孔。
晶质硅膜是作为薄膜晶体管的激活层或电容而被使用的，如果晶质硅膜层中出现开孔，则后面形成的栅绝缘膜的被覆盖性就变坏，因而成为漏泄电流或绝缘耐压不良的原因。针对于此，本发明的目的是提供一种抑制该开孔发生的蚀刻方法以及半导体器件的制作方法。
作为解决上述问题的方法，本发明的结构之一的特征是：在去除形成在包含硅的半导体膜(例如硅膜)上的氧化硅膜时，使用由包含氟和显示界面活性的物质的液体构成的蚀刻剂。
通过采用该结构，即使相对于包含氟的液体蚀刻速度高的物质偏析到硅膜中，由于包含了显示界面活性的物质，可以仅仅选择除去氧化硅膜，从而抑制了在硅膜中产生开孔。
本发明的其他结构的特征是：在通过使用促进晶化的元素而实现了结晶化的晶质硅膜上形成氧化硅膜；在该氧化硅膜上形成非晶硅膜并通过执行加热处理将残存在所述晶质硅膜中的所述促进晶化的元素移动到所述非晶质硅膜；使用由包含氟和显示界面活性的物质的液体构成的蚀刻剂去除在所述加热处理中形成在所述非晶质硅膜上的氧化硅膜。
通过采用该结构，即使非晶硅膜中的促进晶化的元素以及促进晶化的元素和硅的化合物发生偏析，也因包含显示界面活性的物质而可以仅仅选择去除氧化硅膜，从而抑制在非晶质硅膜中产生小孔，结果是可以抑制在硅膜中产生小孔。
本发明的其他结构的特征是：在上述结构中，在去除形成在所述非晶质硅膜上的氧化硅膜后，去除所述非晶质硅膜，并使用由包含氟和显示界面活性的物质的液体构成的蚀刻剂来去除形成在所述晶质硅膜上的氧化硅膜。
另外，本发明的其他结构的特征是：当去除形成在通过使用促进晶化的元素而实现结晶化的晶质硅膜上的氧化硅膜时，使用由包含氟和显示界面活性的物质的液体构成的蚀刻剂。
本发明的其他结构的特征是：使用由包含氟和显示界面活性的物质的液体构成的蚀刻剂去除当对通过使用促进晶化的元素而实现结晶化的晶质硅膜照射激光等电磁能时形成在所述晶质硅膜上的氧化硅膜。
本发明的其他结构的特征是：在制作使用了根据促进晶化的元素而实现结晶化的晶质硅膜的半导体器件时，在形成栅绝缘膜之前，使用由包含氟和显示界面活性的物质的液体构成的蚀刻剂去除形成在所述晶质硅膜上的氧化硅膜。
本发明的其他结构的特征是：在对通过使用促进晶化的元素而实现结晶化的晶质硅膜进行沟道掺杂之前，使用由包含氟和显示界面活性的物质的液体构成的蚀刻剂去除形成在所述晶质硅膜上的氧化硅膜。
本发明的其他结构的特征是：在包括将通过使用促进晶化的元素而实现结晶化的晶质硅膜加工成所希望的形状；并形成由覆盖所述晶质硅膜的氧化硅膜构成的绝缘膜的步骤的半导体器件的制作方法中，当在所述绝缘层提供开口部分以和所述氧化硅膜获取导通时，使用由包含氟和显示界面活性的物质的液体构成的蚀刻剂。
通过采用该结构，即使促进晶化的元素以及促进晶化的元素和硅的化合物偏析到晶质硅膜中，也因使用包含显示界面活性的物质，所以可以仅仅选择去除氧化硅膜，从而抑制在晶质硅膜中发生开孔。
本发明的其他结构的特征是：在上述结构中，所述半导体器件是薄膜晶体管。
本发明的其他结构的特征是：在上述结构中，所述半导体器件是电容。
本发明的其他结构的特征是：在上述结构中，所述显示界面活性的物质是有机溶剂。
本发明的其他结构的特征是：在上述结构中，所述显示界面活性的物质是界面活性剂。
本发明的其他结构的特征是：在上述结构中，所述显示界面活性的物质是有机酸。
本发明的其他结构的特征是：在上述结构中，所述显示界面活性的物质是界面活性剂和有机溶剂。
本发明的其他结构的特征是：在上述结构中，所述显示界面活性的物质是界面活性剂和有机酸。
本发明的其他结构的特征是：在上述结构中，所述包含氟的液体是氢氟酸。
本发明的其他结构的特征是：在上述结构中，所述包含氟的液体是氢氟酸和氟化铵的混合液。
本发明的其他结构的特征是：在上述结构中，由包含氟和显示界面活性的物质的液体构成的蚀刻剂是包含界面活性剂和氟的pH值为5或更大，优选为5.5或更大的液体。
本发明的结构之一的特征是：一种半导体器件的制作方法，包括以下步骤：对使用促进晶化的元素而实现结晶化的晶质硅膜照射激光；以及使用包含氟和显示界面活性的物质的液体去除根据所述激光照射而形成在所述晶质硅膜表面的氧化硅膜。
本发明的其他结构的特征是：一种半导体器件的制作方法，包括以下步骤：
在通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜上形成第一氧化硅膜，并且所述第一晶质半导体膜包括硅；
在所述第一氧化硅膜上形成包括非晶硅的第二半导体膜；
执行加热处理，其间第二氧化硅膜形成在所述第二半导体膜上；以及
使用包含氟和显示界面活性的物质的液体去除所述第二氧化硅膜。
本发明的其他结构的特征是：一种半导体器件的制作方法，包括以下步骤：
在通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜上形成第一氧化硅膜，并且所述第一晶质半导体膜包括硅；
在所述第一氧化硅膜上形成包括非晶硅的第二半导体膜；
执行加热处理，
去除所述第二半导体膜；以及
使用包含氟和显示界面活性的物质的液体去除形成在所述第一晶质半导体膜上的所述第一氧化硅膜。
本发明的其他结构的特征是：一种半导体器件的制作方法，包括以下步骤：
对通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜照射激光，并且所述第一晶质半导体膜包括硅；
使用包含氟和显示界面活性的物质的液体去除因所述激光照射而形成在所述第一晶质半导体膜表面的第一氧化硅膜；
在所述第一晶质半导体膜上形成第二氧化硅膜；
在该第二氧化硅膜上形成包括非晶硅的第二半导体膜；
执行加热处理，其间第三氧化硅膜形成在所述第二半导体膜上；以及
使用包含氟和显示界面活性的物质的液体去除所述第三氧化硅膜。
本发明的其他结构的特征是：一种半导体器件的制作方法，包括以下步骤：
对通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜照射激光，并且所述第一晶质半导体膜包括硅；
使用包含氟和显示界面活性的物质的液体去除因所述激光照射而形成在所述第一晶质半导体膜表面的第一氧化硅膜；
在所述第一晶质半导体膜上形成第二氧化硅膜；
在该第二氧化硅膜上形成包括非晶硅的第二半导体膜；
执行加热处理，
去除所述第二半导体膜；以及
使用包含氟和显示界面活性的物质的液体去除形成在所述第一晶质半导体膜上的所述第二氧化硅膜。
本发明的其他结构的特征是：一种半导体器件的制作方法，包括以下步骤：
在通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜上形成第一氧化硅膜，并且所述第一晶质半导体膜包括硅；
在所述第一氧化硅膜上形成包括非晶硅的第二半导体膜；
执行加热处理，其间第二氧化硅膜形成在所述第二半导体膜上；
使用包含氟和显示界面活性的物质的液体去除所述第二氧化硅膜；
去除所述第二半导体膜；以及
使用包含氟和显示界面活性的物质的液体去除形成在所述第一晶质半导体膜上的所述第一氧化硅膜。
本发明的其他结构的特征是：一种半导体器件的制作方法，包括以下步骤：
对通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜照射激光，并且所述第一晶质半导体膜包括硅；
使用包含氟和显示界面活性的物质的液体去除因所述激光照射而形成在所述第一晶质半导体膜表面的第一氧化硅膜；
在所述第一晶质半导体膜上形成第二氧化硅膜；
在该第二氧化硅膜上形成包括非晶硅的第二半导体膜；
执行加热处理，其间第三氧化硅膜形成在所述第二半导体膜上；
使用包含氟和显示界面活性的物质的液体去除所述第三氧化硅膜；
去除所述第二半导体膜；以及
使用包含氟和显示界面活性的物质的液体去除形成在所述第一晶质半导体膜上的所述第二氧化硅膜。
本发明的其他结构的特征是：一种半导体器件的制作方法，包括以下步骤：
对通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜进行图形化以形成所希望形状的晶质半导体膜，并且所述第一晶质半导体膜包括硅；
使用包含氟和显示界面活性的物质的液体去除形成在所述第一晶质半导体膜表面的第一氧化硅膜；以及
形成覆盖所述第一晶质半导体膜的栅绝缘膜。
本发明的其他结构的特征是：一种半导体器件的制作方法，包括以下步骤：
形成通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜，并且所述第一晶质半导体膜包括硅；
使用包含氟和显示界面活性的物质的液体去除形成在所述第一晶质半导体膜的一个表面的第一氧化硅膜；
在所述第一晶质半导体膜的所述表面上形成第二氧化硅膜；
掺入杂质以控制所述半导体器件的  值；以及
形成薄膜晶体管。
本发明的其他结构的特征是：一种半导体器件的制作方法，包括以下步骤：
形成通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜，并且所述第一晶质半导体膜包括硅；
在覆盖所述第一晶质半导体膜的绝缘膜中形成接触孔；
使用包含氟和显示界面活性的物质的液体去除形成在所述接触孔内的所述第一晶质半导体膜的表面的第一氧化硅膜；以及
形成和所述第一晶质半导体膜连接的金属布线。
本发明的其他结构的特征是：在上述结构的半导体器件的制作方法中，所述显示界面活性的物质是有机溶剂、有机酸以及界面活性剂中的一种或多种。
本发明的其他结构的特征是：在上述结构的半导体器件的制作方法中，所述包含氟的液体是至少包含氢氟酸的液体。
本发明的其他结构的特征是：在上述结构的半导体器件的制作方法中，所述包含氟的液体是至少包含氢氟酸和氟化铵的液体。
本发明的其他结构的特征是：在上述结构的半导体器件的制作方法中，所述包含氟和界面活性剂的液体的pH值是5或更大。
本发明的其他结构的特征是：在上述结构的半导体器件的制作方法中，所述包含氟和界面活性剂的液体的pH值是5.5或更大。
通过应用本发明，可以抑制产生穿透半导体膜的小孔，结果是可以抑制在晶质半导体膜中开孔。据此，可以防止使用该晶质半导体膜而形成的薄膜晶体管或电容中的栅绝缘膜的被覆性不良、绝缘耐压不良，并抑制发生漏泄电流，减少因上述原因导致的不良，并且可以期待提高成品率和可靠性。
另外，根据本发明制作的半导体器件以及发光器件，因为其心脏部分的显示半导体特性的元件的可靠性以及成品率被提高，所以能够被制作为低成本但高可靠性的器件。
附图说明
在附图中，
图1A至图1G是表示实施模式1的图；
图2A至图2D是表示实施模式2的图；
图3A和图3B是表示实施例1的图；
图4是表示栅漏泄电流的测量数据的图；
图5是表示常规的例子的图；
图6A至图6E是表示应用了本发明的电子器件。
具体实施模式
实施模式1
下面将参考附图给出本发明的实施模式的说明。值得注意的是，本发明可以以多种不同形式被执行，只要是本领域的人员就很容易明白本发明的形式、以及详情等可以被更改或修改。所以，对本发明的解释不受本发明的实施模式所记载内容的限制。
在本实施模式中，将参考附图1A至1G说明当去除在进行吸杂时由形成在晶质硅膜表面的氧化硅膜构成的蚀刻阻挡物以及形成于由形成在该蚀刻阻挡物上的非晶硅膜构成的吸杂位置上的自然氧化膜(氧化硅膜)时，在晶质硅膜表面不产生小孔的方法。
首先，在衬底100上形成基底绝缘膜101后，形成非晶硅膜，使用促进晶化的元素对该非晶硅膜进行晶化从而形成晶质硅膜102(图1A)。
衬底100可以是例如玻璃衬底、石英衬底、结晶玻璃等绝缘衬底，虽然也可以使用陶瓷衬底、不锈钢衬底、金属衬底(钽、钨、钼等)、半导体衬底、塑料衬底(聚酰亚胺、丙烯、聚对苯二甲酸乙二醇酯、聚碳酸酯、聚芳酯、聚苯醚砜等)等，但要使用至少能承受工艺中产生的热的材料。本实施模式使用玻璃衬底。
基底膜101是为了防止衬底100中的碱金属或碱土金属扩散到晶质硅膜102中而提供的。这是因为上述元素会给晶质硅膜的半导体特性带来负面影响。氧化硅、氮化硅、氮氧化硅、氧氮化硅等可以作为基底膜101的材料，并以单层或者叠层而形成。注意，如果是没有碱金属或碱土金属扩散担忧的衬底，则不必特意提供基底绝缘膜。
在本实施模式中，制作层叠结构的基底绝缘膜101。作为第一层绝缘膜，由厚度为50nm的氮氧化硅膜形成；作为第二层绝缘膜，由厚度为100nm的氧氮化硅膜形成。值得注意的是，氮氧化硅膜和氧氮化硅膜中氮和氧的比例不同。前者比后者含有更多的氮。第一层基底膜根据等离子体CVD的方法，使用SiH4、N2O、NH3、H2作为原料气体，在压力为0.3Torr、射频功率为50W、射频频率为60MHz、衬底温度为400℃的条件下形成。第二层基底膜同样根据等离子体CVD的方法，使用SiH4、N2O作为原料气体，在压力为0.3Torr、射频功率为150W、射频频率为60MHz、衬底温度为400℃的条件下形成。
接着，在基底绝缘膜上形成25nm～100nm(优选30nm～60nm)厚的非晶硅膜。作为制作方法，可以采用已知的例如溅射、减压CVD或等离子体CVD的方法。本实施模式采用等离子体CVD的方法形成50nm厚的膜作为非晶硅膜。
接着对非晶硅膜执行结晶化。结晶化使用促进非晶硅膜的晶化的元素通过加热处理而被执行。作为促进晶化的元素，典型的是镍。通过使用这样的促进晶化的元素，跟没有使用该元素的情况相比，因为可以在低温、短时间的条件下执行晶化工艺，所以可以使用玻璃等耐热性较差的衬底。该促进非晶硅晶化的元素除了镍，还包括铁、钯、锡、铅、钴、白金、铜、金等。可以使用其中的一种或多种。
作为上述元素的掺杂方法，可以举出例如将该元素的盐溶解在溶剂中并用旋涂法或浸渍法等进行涂敷的方法。溶剂可以使用有机溶剂或水等，但由于要直接接触硅膜，所以选择不会对半导体特性产生不良影响的溶剂是首要的。另外，对于盐来说，也是同样的。
在本实施模式中，将介绍使用Ni作为促进晶化的元素的一个例子。Ni可以使用醋酸盐或硝酸盐的10ppm水溶液。将该水溶液通过旋涂法涂敷在非晶硅膜上，由于硅膜的表面具有疏水性，有可能不能均匀地涂敷，所以优选预先用臭氧水等对非晶硅膜表面进行处理，以形成极薄的氧化膜。
其它可能的导入促进晶化元素到非晶硅膜的方法包括离子注入法；在包含Ni的水蒸气气氛中加热；以及以Ni材料作为靶的溅射法。
接着，进行加热处理以晶化非晶硅膜。由于使用催化剂元素，这一过程可以在500℃～650℃的温度下进行1分钟～24小时左右完成。根据该晶化处理，非晶硅膜变成晶质硅膜102。这时，可以施加磁场，配合该磁气能源以实现晶化，使用高输出的微波也无妨。在本实施模式中，使用竖型炉对非晶硅膜执行500℃下1小时的加热处理，之后，执行550℃下4小时的加热处理，从而形成晶质硅膜102。
然后，可以执行使用激光的晶化处理。通过减低晶质硅膜102中的缺陷以提高结晶度。作为激光振荡器，可使用脉冲振荡型或连续振荡型气体或固态以及金属激光振荡器进行激光结晶。作为气体激光器，可以使用准分子激光器、Ar激光器、Kr激光器等，而作为固态激光器，可以使用YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、蓝宝石激光器，可使用氦镉激光器、铜蒸汽激光器、金蒸汽激光器作为金属激光器。在固态激光器的激光介质晶体中掺杂元素Cr3+、Cr4+、Nd3+、Er3+、Ce3+、Co2+、Ti3+、Yb3+或V3+中的一种或多种作为杂质。
从激光振荡器振荡出的激光束可以通过使用光学***以线形形状发出。可以使用传统的圆柱形透镜或凹面镜获得线形激光束。激光束可以以范围为0.01MW/cm2～100MW/cm2的功率密度在空气气氛中、其氧浓度受控的气氛中、N2气氛中或真空中辐射。此外，在使用脉冲激光器的情况下，优选频率为30Hz～300Hz，并且激光能量密度为100mJ/cm2～1500mJ/cm2(代表性地为200mJ/cm2～500mJ/cm2)。激光束可以辐射同时交叠的通过以FWHM计算的50～98％。注意，本实施模式中晶化气氛采用大气气氛。
在本实施模式中，如在大气气氛中照射激光，则在晶质硅膜102上形成自然氧化膜的氧化硅膜。由于不能控制该膜的性质，所以理想的是除去该膜。
在该情况下，如果使用包含氟和显示界面活性的物质的液体，则即使镍以及/或镍硅化物偏析到下层的晶质硅膜102中，也可以在选择性良好的情况下仅仅对氧化硅膜执行蚀刻，结果是可以抑制晶质硅膜102中产生小孔。作为包含氟和显示界面活性的物质的液体的一个例子，可以举出HF为约0.3wt％、NH4F为约40wt％、包含0.01wt％～0.1wt％的界面活性剂的液体；或HF为约0.1wt％、NH4F为约17wt％、包含0.01wt％～0.1wt％的界面活性剂的液体等。也可以不是上述组合成分，而使用包含HF和H4F以及界面活性剂的液体；或者包含HF和界面活性剂的pH值为5优选为5.5或更大的液体；或者包含HF和有机溶剂的液体；或者包含HF和有机酸的液体；或者包含HF、界面活性剂和有机溶剂的液体；或者包含HF、界面活性剂和有机酸的液体。注意，蚀刻可以在室温下执行，处理时间虽取决于氧化膜的厚度和品质，但大约是45秒就可以。
作为显示界面活性的物质如以上所述可以举出有机溶剂、有机酸、界面活性剂等，使用其中之一种或多种。另外，理想的是包含界面活性剂的蚀刻剂的pH值为5、优选5.5或更大。
接着，在晶质硅膜上形成氧化硅膜103(图1B)。在氧元素气氛中执行UV光的照射、热氧化法、臭氧水或过氧化氢的处理等，从而形成氧化硅膜103。接着，用溅射法或CVD法形成吸杂位置。当用溅射法形成时，通过堆积50nm厚的含有氩元素的非晶硅膜形成吸杂位置104。吸杂位置是在下述沉积条件下形成的：沉积压强0.3Pa、气体(Ar)流速50(sccm)、沉积功率3kW、衬底温度150℃(图1C)。此外，在上述条件下，非晶硅膜中含有的氩元素的原子浓度在3×1020/cm3～6×1020/cm3的范围中，氧的原子浓度在1×1019/cm3～3×1019/cm3的范围中。然后，使用快速退火装置在650℃下加热3分钟进行吸杂。
通过执行加热处理，晶质硅膜102中的促进晶化的元素的至少一部分向吸杂位置104移动。通过这时的加热处理，在吸杂位置104上形成由氧化硅膜构成的自然氧化膜105(图1D)。
之后，用包含氟和显示界面活性的物质的液体除去自然氧化膜105。通过使用包含氟和显示界面活性的物质的液体，即使镍以及/或镍硅化物的偏析到下层的吸杂位置104中，也可以在选择性良好的情况下仅仅对由氧化硅膜构成的自然氧化膜105进行蚀刻，结果是可以减少在吸杂位置104以及其下层的蚀刻阻挡物103中产生小孔(图1E)。
作为包含氟和显示界面活性的物质的液体的一个例子，可以举出HF为约0.3wt％、NH4F为约40wt％、包含0.01wt％～0.1wt％的界面活性剂的液体；或HF为约0.1wt％、NH4F为约17wt％、包含0.01wt％～0.1wt％的界面活性剂的液体等。也可以不是上述组合成分，而使用包含HF和NH4F以及界面活性剂的液体；或者包含HF和界面活性剂的pH值为5或更大、优选为5.5或更大的液体；或者包含HF和有机溶剂的液体；或者包含HF和有机酸的液体；或者包含HF、界面活性剂和有机溶剂的液体；或者包含HF、界面活性剂和有机酸的液体。注意，蚀刻可以在室温下执行，处理时间大约是55秒左右。
作为显示界面活性的物质如以上所述可以举出有机溶剂、有机酸、界面活性剂等，使用其中之一种或多种。另外，理想的是包含界面活性剂的蚀刻剂的pH值为5、优选5.5或更大。
接着，用含有TMAH(氢氧化四甲铵)的水溶液在60℃左右的温度下对吸杂位置104进行加热，从而蚀刻吸杂位置。此时，由于蚀刻阻挡物103是氧化硅膜，TMAH基的蚀刻速度低，所以硅膜的吸杂位置104能够很好地被选择蚀刻(图1F)。
在这时，如以上所述，自然氧化膜105根据包含氟和显示界面活性的物质的液体而被去除，这样即使镍以及/或镍硅化物的偏析到吸杂位置104，也不会产生小孔，而且在蚀刻阻挡物中也没有开孔，所以晶质硅膜102不会暴露给TMAH，因此可以使起因于TMAH的小孔不发生。
接着，和蚀刻自然氧化膜105同样，用包含氟和显示界面活性的物质的液体蚀刻并除去蚀刻阻挡物103。蚀刻阻挡膜103虽然不是自然氧化膜，但作为吸杂的蚀刻阻挡膜而使用的氧化硅膜中有可能包含大量的镍，而在执行这之后的处理中有污染激活层的担忧，所以优选去除该蚀刻阻挡膜。
通过使用包含氟和显示界面活性的物质的液体，即使镍以及/或镍硅化物的偏析到下层的晶质硅膜102中，也可以在选择性良好的情况下仅仅对由氧化硅膜构成的蚀刻阻挡物103进行蚀刻，结果是可以减少在晶质硅膜102中产生小孔。
作为包含氟和显示界面活性的物质的液体的一个例子，可以举出HF为约0.3wt％、NH4F为约40wt％、包含0.02wt％的氟基的界面活性剂的液体；或HF为约0.1wt％、NH4F为约17wt％、包含0.02wt％的碳化氢基的界面活性剂的液体等。也可以不是上述组合成分，而使用包含HF和NH4F以及界面活性剂的液体；或者包含HF和界面活性剂的pH值为5或更大、优选为5.5或更大的液体；或者包含HF和有机溶剂的液体；或者包含HF和有机酸的液体；或者包含HF、界面活性剂和有机溶剂的液体；或者包含HF、界面活性剂和有机酸的液体。注意，蚀刻可以在室温下执行，处理时间大约是35秒左右。
作为显示界面活性的物质如以上所述可以举出有机溶剂、有机酸、界面活性剂等，使用包含其中之一种或多种以及氟的液体。另外，理想的是包含界面活性剂的蚀刻剂的pH值为5、优选5.5或更大。
根据上述方法，可以获取品质更好的晶质硅膜106(图1G)，当使用该晶质硅膜来制作薄膜晶体管或电容时，可以抑制发生对其特性带来负面影响的开孔现象。
本实施模式的结构是用由包含氟和显示界面活性的物质的液体构成的蚀刻剂将执行激光照射后的自然氧化膜、吸杂后的自然氧化膜105、以及蚀刻阻挡膜103的三个地方去除，然而本发明也可以仅对其中的一个地方或两个地方使用该蚀刻剂。
这是由于促进晶化的元素的偏析根据加热处理的条件或添加的该元素的浓度有可能在吸杂位置104、晶质硅膜102中的任何一方发生，也有可能不在其中一方发生，所以有可能根据条件仅仅对自然氧化膜105和蚀刻阻挡膜103中的一方使用由包含氟和显示界面活性的物质的液体构成的蚀刻剂就足够了。
实施模式2
本实施模式将参考附图2A至2D说明使用本发明制作薄膜晶体管以及电容的方法。
根据需要，给在实施模式1获得的晶质硅膜106掺杂微量的杂质以控制阈值，执行所谓的沟道掺杂。为了获取要求的阈值，用离子掺杂法掺杂硼或磷等。
然后，如图2A所示，按所希望的形状执行图案化，获取岛形状的晶质硅膜301a～301d。在晶质硅膜上涂敷光致抗蚀剂，暴露出预定的掩膜形状，并烘烤，从而在晶质半导体膜上形成掩膜，利用该掩膜，根据干式蚀刻法对晶质硅膜进行蚀刻从而完成图案化。干式蚀刻法的气体可以使用CF4、O2等。
接着，形成覆盖晶质半导体膜301a～301d的栅绝缘膜300。用等离子体CVD、溅射法等形成厚度约40～150nm的含硅的绝缘膜作为栅绝缘膜300。在本实施模式中，用等离子体CVD法形成115nm厚的氧氮化硅膜作为栅绝缘膜300。
注意，可以在执行沟道掺杂之前和形成栅绝缘膜之前用包含氟和显示界面活性的物质的液体蚀刻并去除形成在晶质硅膜102上的自然氧化膜(没有图示出。由氧化硅构成)。由于不能控制自然氧化膜的膜的品质，有可能发生杂质的导入性出现变动；或者不具备作为栅绝缘膜被使用的特性。所以，如在执行上述步骤之前形成了自然氧化膜，理想的是去除该自然氧化膜。通过使用包含氟和显示界面活性的物质的液体，即使镍以及/或镍硅化物的偏析到下层的晶质硅膜102中，也可以在选择性良好的情况下仅仅对由氧化硅膜构成的自然氧化膜进行蚀刻，结果是可以减少在晶质硅膜102中产生小孔。
作为包含氟和显示界面活性的物质的液体的一个例子，可以举出HF为约0.3wt％、NH4F为约40wt％、包含0.01wt％～0.1wt％的界面活性剂的液体；或HF为约0.1wt％、NH4F为约17wt％、包含0.01wt％～0.1wt％的界面活性剂的液体等。也可以不是上述组合成分，而使用包含HF和NH4F以及界面活性剂的液体；或者包含HF和界面活性剂的pH值为5或更大、优选为5.5或更大的液体；或者包含HF和有机溶剂的液体；或者包含HF和有机酸的液体；或者包含HF、界面活性剂和有机溶剂的液体；或者包含HF、界面活性剂和有机酸的液体。注意，蚀刻可以在室温下执行，处理时间由实验者根据氧化膜的膜质、膜的厚度适当决定。
作为显示界面活性的物质如以上所述可以举出有机溶剂、有机酸、界面活性剂等，使用其中之一种或多种。另外，理想的是包含界面活性剂的蚀刻剂的pH值为5、优选5.5或更大。
接下来，在栅绝缘膜上形成30nm厚的氮化钽(TaN)302作为第一导电层，并在第一导电层上形成370nm厚的钨(W)303膜作为第二导电层。TaN膜和W膜都可以通过溅射法形成。TaN膜可以在氮气氛中使用Ta作为靶而形成，W膜可以使用W作为靶而形成。
注意在本实施模式中第一导电层是30nm厚的TaN膜，第二导电层是370nm厚的W膜，但是第一和第二导电层们也可以由选自Ta、W、Ti、Mo、Al、Cu、Cr、以及Nd中的任何元素，或由主要含有上述元素的合金材料或复合材料形成。此外，可以使用以掺杂了例如磷的杂质元素的多晶硅膜为代表的半导体膜。也可以使用AgPdCu合金。可以适当地选择它们的结合。第一导电层的膜的厚度在20～100nm的范围，第二导电层的膜的厚度在100～400nm的范围。在本实施模式中，导电层使用两层的叠层，但是也可以采用一层或叠置三层或多层。
通过光刻曝光工艺形成由抗蚀剂构成的掩膜以对导电层进行蚀刻从而形成电极和布线。在第一蚀刻处理中，在第一和第二蚀刻条件下进行蚀刻。使用由抗蚀剂构成的掩膜进行蚀刻以形成栅电极和布线。蚀刻条件可以适当选择。
此处，使用ICP(电感耦合等离子体)蚀刻。第一蚀刻条件是：CF4、Cl2、O2用作蚀刻气体，气流比率为25/25/10(sccm)，并在1.0Pa压强下，在线圈电极上施加500W的RF功率(13.56MHz)产生等离子体以进行蚀刻。在衬底(样品台)侧施加150W的RF功率(13.56MHz)，以施加实质为负的自偏置电压。在第一蚀刻条件下蚀刻W膜以使第一导电层的边缘具有锥形的形状。
接下来，在第二蚀刻条件下进行蚀刻。使用气流比率为30/30(sccm)的CF4和Cl2作为蚀刻气体，在残留抗蚀剂制成的掩膜的情况下，并在1.0Pa压强下在线圈电极上施加500W的RF功率(13.56MHz)以产生等离子体来进行大约15秒的蚀刻。在衬底(样品台)侧施加20W的RF功率(13.56MHz)以施加实质为负的自偏置电压。在混合CF4和Cl2的第二蚀刻条件下，W膜和TaN膜被蚀刻到相同的程度。为了执行不在栅绝缘膜上残留残渣的蚀刻，可以以10～20％左右的比例增加蚀刻时间。未被电极覆盖的栅绝缘膜在该第一蚀刻中被蚀刻了约20nm～50nm，根据施加到衬底侧的偏置电压的效果，第一和第二导电层的边缘部分变为锥形。
在不除去抗蚀剂制成的掩膜的情况下进行第二蚀刻处理。使用气流比率为24/12/24(sccm)的SF6、Cl2和O2作为蚀刻气体进行第二蚀刻处理，在1.3Pa压强下，在线圈电极上施加700W的RF功率(13.56MHz)以产生等离子体来进行约25秒的蚀刻。将10W的RF功率(13.56MHz)施加到衬底(样品台)侧以施加实质为负的自偏置电压。W膜通过该蚀刻条件被选择性地蚀刻从而形成具有第二形状的导电层。这时，第一导电层几乎没有被蚀刻。根据第一、第二蚀刻处理，形成由第一导电层302a～302d、第二导电层303a～303d构成的栅电极。
在不除去抗蚀剂掩膜的情况下进行第一掺杂。这样，以低浓度将赋予N型的杂质掺杂到结晶半导体层中。第一掺杂可以通过离子掺杂或离子注入实现。离子掺杂可以以1×1013～5×1014原子/cm2的剂量、40kV～80kV的加速电压来执行。在本实施模式中离子掺杂在50kV的加速电压下进行。赋予N型的杂质可以是以磷(P)或砷(As)为典型的周期表15族的元素。本实施模式中使用磷(P)。第一导电层被用作掩膜以形成第一杂质区(N--区)304，该区以自对准的方式掺入低浓度杂质。
接下来，除去抗蚀剂制成的掩膜。然后，形成新的抗蚀剂制成的掩膜，在比第一掺杂更高的加速电压下进行第二掺杂。第二掺杂中也加入赋予N型的杂质。离子掺杂可以使用1×1013～3×1015原子/cm2的剂量、60kV～120kV的加速电压执行。在本实施模式中离子掺杂在3.0×1015原子/cm2的剂量和65kV的加速电压下进行。第二掺杂使用第二导电层作为抵挡杂质元素的掩膜进行掺杂，从而将杂质元素掺入到第一导电层下的半导体层中。
通过第二掺杂，在晶体半导体层与第一导电层重叠的部分中的不与第二导电层重叠的部分、或不被掩膜覆盖的部分上形成第二杂质区(N-区)305。赋予N型的杂质以范围为1×1018原子/cm3～5×1019原子/cm3的浓度被掺入到第二杂质区。此外，赋予N型的杂质以范围为1×1019原子/cm3～5×1021原子/cm3的高浓度被掺杂到即不被第一形状的导电层覆盖也不被掩膜覆盖的暴露的部分(第三杂质区：N+区)306、307。半导体层存在着N+区，其一部分只被掩膜覆盖。这部分的赋予N型的杂质的浓度相比在第一掺杂中掺入的杂质浓度未改变，所以继续称作为第一杂质区(N--区)。
注意在本实施模式中每个杂质区都通过两次掺杂处理而形成，然而，本发明并不仅限于此。可以通过适当地确定条件，执行一次或多次掺杂以形成具有所需杂质浓度的杂质区。
接下来，除去抗蚀剂制成的掩膜后，形成新的抗蚀剂制成的掩膜以进行第三掺杂。通过第三掺杂，在形成P沟道TFT的半导体层中形成第四杂质区(P+区)308、309和第五杂质区(P-区)310、311，其中加入了与第一和第二导电层中的杂质元素相反导电性的杂质元素。
在第三掺杂中，第四杂质区(P+区)在不被抗蚀剂掩膜覆盖并且不与第一导电层重叠的部分上形成。第五杂质区(P-区)在不被抗蚀剂掩膜覆盖、但与第一导电层重叠、并且不与第二导电层重叠的部分上形成。赋予P型的杂质元素可以是硼(B)、铝(Al)、镓(Ga)等，其中每个均是周期表13族的元素。
在本实施模式中，通过使用乙硼烷(B2H6)的离子掺杂将硼用作P型杂质元素以形成第四和第五杂质区。使用1×1016原子/cm2的剂量以及80kV的加速电压进行离子掺杂。
注意，当执行第三掺杂处理时，形成N沟道型TFT的部分被由抗蚀剂构成的掩膜覆盖。
通过第一和第二掺杂，第四杂质区(P+区)以及第五杂质区(P-区)被掺入不同浓度的磷。然而，在所有的第四杂质区(P+区)和第五杂质区(P-区)中，进行第三掺杂以使赋予P型的杂质元素的浓度为1×1019～5×1021原子/cm2。因此，第四杂质区(P+区)以及第五杂质区(P-区)毫无问题地作为P沟道TFT的源区和漏区发挥作用。
在本实施模式中，第四杂质区(P+区)以及第五杂质区(P-区)通过一次的第三掺杂形成，然而，第四杂质区(P+区)以及第五杂质区(P-区)也可以根据每次掺杂条件通过多次掺杂处理形成。
根据上述掺杂处理，形成第一杂质区(N--区)304；第二杂质区(N-区)305；第三杂质区(N+区)306、307；第四杂质区(P+区)308、309；以及第五杂质区(P-区)310、311。
接下来，除去抗蚀剂掩膜并形成第一钝化膜312。作为第一钝化膜，使用等离子体CVD法或溅射法形成100nm～200nm厚的含硅的绝缘膜。
在本实施模式中，使用等离子体CVD法形成厚度为100nm的含氮的氧化硅膜。在使用含氮的氧化硅膜的情况下，可以使用根据等离子体CVD法由SiH4、N2O和NH3形成的氧氮化硅膜，或使用由SiH4、N2O形成的氧氮化硅膜，或使用用Ar稀释SiH4、N2O的气体而形成的氧氮化硅膜。此外，可以使用由SiH4、N2O和H2形成的氢化氧氮化硅膜作为第一钝化膜。当然，第一钝化膜312不限于如本实施模式中所描述的氧氮化硅膜的单层结构，而是也可以使用其它具有单层或叠层结构的含有硅的绝缘层。
接下来，在第一钝化膜312上形成层间绝缘膜313。该层间绝缘膜313可以是无机绝缘膜或有机绝缘膜。无机绝缘膜可以是使用CVD法形成的氧化硅膜，使用SOG(玻璃上旋涂)法涂敷的氧化硅膜。有机绝缘膜可以是聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯或正型光敏有机树脂、负型光敏有机树脂、以及由硅(Si)和氧(O)结合的骨骼结构构成，且以至少包含氢的材料作为取代基，或者至少包含氟、烷基、芳香族碳化氢中的一种材料作为取代基，也就是硅氧烷的膜。也可以使用上述材料的叠层。
本实施模式用硅氧烷形成层间绝缘膜313。在整个表面上涂敷硅氧烷基聚合物，之后进行10分钟的50～200℃温度下的加热处理以干燥，并执行进一步的1～12小时的300～450℃温度下的烘烤从而形成层间绝缘膜。根据该烘烤，在整个表面上形成1μm厚的硅氧烷膜。该工艺由于可以在烘烤硅氧烷基聚合物的同时，用第一钝化膜312的氢元素氢化半导体层或激活半导体层的杂质，因此可以减少工序，简化工艺。氢化是指利用包含在第一钝化膜中的氢来终止半导体层中的悬挂键。
当使用硅氧烷以外的材料形成层间绝缘膜时，为了实现氢化和激活化，需要进行加热处理。这种情况下，在形成层间绝缘膜之前需要另外进行加热处理。加热处理在氧浓度1ppm以下，优选在0.1ppm以下的氮气氛中400至700℃的温度下执行。本实施模式执行1小时在410℃的温度下的加热处理作为激活处理。注意，除了加热处理以外，还可以应用激光退火法或快速热退火(RTA)法。
可以在形成第一钝化膜312之前进行加热处理以实现激活化，但是，在构成第一导电层302a～302d和第二导电层303a～303d的材料是热敏性材料的情况时，如本实施模式那样，为了保护布线等，优选在形成第一钝化膜312之后进行加热处理。此外，在形成第一钝化膜之前进行加热的情形中，由于第一钝化膜312还未形成，所以不能使用该钝化膜中含有的氢进行氢化。在这种情况下，可以使用等离子体激发的氢(等离子体氢化)、或在含有3％～100％的氢的气氛下在300℃～450℃下加热1～12个小时来完成氢化。
之后，可以根据CVD法形成覆盖层间绝缘膜313的氮氧化硅膜或氧氮化硅膜。该膜在当蚀刻后面形成的导电膜时，可以作为蚀刻阻挡膜发挥作用，以防止层间绝缘膜被过度蚀刻。而且，可以用溅射法在其上形成氮化硅膜。因为该氮化硅膜有可以抑制碱金属离子移动的功能，所以可以抑制来自后面形成的像素电极的锂元素、钠等的金属离子移动到半导体薄膜。
接着，对层间绝缘膜执行图案化和蚀刻处理，从而形成到达晶质半导体层301a～301d的接触孔。接触孔的蚀刻用CF4、O2、He的混合气体蚀刻硅氧烷膜，接着，用CHF3的气体蚀刻并除去栅绝缘膜的氧化硅膜而完成。
此时，因为将接触孔开口，所以晶质硅膜102的表面是暴露出来的状态，在该暴露出来的面上有可能形成自然氧化膜(没有图示出)。如果形成这样的自然氧化膜，有使布线和晶质硅膜之间的电阻变高，驱动电压上升，而不能工作的担忧，所以，理想的是在形成布线之前去除该自然氧化膜。
自然氧化膜的去除可以通过使用包含氟和显示界面活性的物质的液体来执行，通过使用该液体，即使镍以及/或镍硅化物的偏析到晶质硅膜的形成接触孔的部分，也可以在选择性良好的情况下仅仅对由氧化硅膜构成的自然氧化膜进行蚀刻，结果是减少了在晶质硅膜中产生小孔。
作为包含氟和显示界面活性的物质的液体一个例子，可以举出HF为约0.3wt％、NH4F为约40wt％、包含0.01wt％～0.1wt％的界面活性剂的液体；或HF为约0.1wt％、NH4F为约17wt％、包含0.01wt％～0.1wt％的界面活性剂的液体等。也可以不是上述组合成分，而使用包含HF和NH4F以及界面活性剂的液体；或者包含HF和界面活性剂的pH值为5或更大、优选为5.5或更大的液体；或者包含HF和有机溶剂的液体；或者包含HF和有机酸的液体；或者包含HF、界面活性剂和有机溶剂的液体；或者包含HF、界面活性剂和有机酸的液体。注意，蚀刻可以在室温下执行，处理时间为15～40秒。
接着，在接触孔中层叠金属膜，并对其执行图案化以形成源电极和漏电极。在本实施模式中，在含有氮的钛膜上分别依序层叠钛-铝合金膜和钛膜100、350、100nm之后，按所希望的形状执行图案化和蚀刻处理从而形成由三叠层形成的源电极和/或漏电极314～321。
第一层的包含氮原子的钛膜是根据以钛作为靶，在氮和氩的流量比为1∶1的条件下的溅射法而形成。如将上述包含氮的钛膜形成在硅氧烷基的层间绝缘膜上，则膜不容易剥落，而且可以形成和晶质硅膜有低电阻连接的布线。
如上所述，应用本发明可以制作出薄膜晶体管以及电容。如根据本实施模式来形成薄膜晶体管以及电容，不但可以排除由自然氧化膜引起的不便，而且可以抑制产生给显示半导体特性的晶质硅膜的特性带来负面影响的小孔，从而可以期待提高可靠性和成品率。
注意，本实施模式可以任意和实施模式1组合使用。另外，在本实施模式中，使用包含氟和显示界面活性的物质的液体来除去氧化膜的工艺是在执行沟道掺杂之前以及形成源布线、漏布线之前进行的，然而本发明也可以仅仅适用于上述之一方。
这是因为，镍等促进晶化的元素的偏析根据加热处理的条件或该元素的添加浓度有可能发生，也有可能不发生。
实施例1
本实施例将参考图3A和3B说明使用根据本发明制作的薄膜晶体管以及电容来制作发光器件的例子。
本实施例说明的发光器件是指将在成对的电极之间夹持含有发光物质的层，并通过在电极之间流通电流来发光的元件按矩阵排列的发光显示器件。发光元件的发光机理如下：当给夹着有机化合物层的一对电极施加电压时，由阴极注入的电子和由阳极注入的空穴在有机化合物层的发光中心相互复合形成分子激发。随后，当该分子激发返回基态时，通过释放能量发生发光。
受激状态已知两种类型的激发态，受激单重态和受激三重态。发光被认为能够在任何一种状态中被执行。所以，根据元件的特征，单重受激状态的元件或三重受激状态的元件可以在一个发光器件中混合存在。例如在RGB的三色中，可以使用三重受激状态的元件作为红色，并使用单重受激状态的元件作为蓝色和绿色。另外，选择三重受激状态的元件普遍发光效率高，这对降低驱动电压有好处。
发光元件的材料使用低分子、高分子、具有低分子和高分子的中间性质的中分子的发光材料。本实施例因为根据蒸发沉积法来形成场致发光层，所以使用低分子的发光材料。高分子材料因可以溶解在溶剂中，所以可以用旋涂法或喷墨法来涂敷。另外，不仅仅是有机材料，还可以使用有机材料和无机材料的复合材料。
形成发光元件的第一电极401，并使其重叠于根据实施模式2形成的薄膜晶体管的漏电极的一部分。第一电极是作为发光元件的阳极或阴极被使用的电极。当第一电极是阳极时，优选使用功函数大的金属、合金、导电性化合物、以及上述的混合物。功函数的大体目标是4.0eV或更多。具体材料的例子包括ITO(氧化铟锡)、在氧化铟中混合了2～20％的氧化锌(ZnO)的IZO(氧化铟锌)、在氧化铟中混合了2～20％的氧化硅(SiO2)的ITSO、金(Au)、白金(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、或金属材料的氮化物(TiN)等。
当第一电极被用作阴极时，优选使用功函数小(功函数是3.8eV或更少)的金属、合金、导电性化合物、以及上述的混合物。具体材料除了归属于元素周期表中的第1族或第2族的元素，也就是Li或Cs等的碱金属；Mg、Ca、Sr等的碱土金属；以及上述的合金(Mg:Ag、Al:Li)或化合物(LiF、CsF、CaF2)，还包括使用包含稀土金属的过渡金属。但是，由于本实施例的第二电极具有半透明性，所以还可以使用层叠这些金属或包含这些金属的合金的极薄的膜和ITO、IZO、ITSO或其他金属(包含合金)形成的叠层。
本实施例将第一电极401当作阳极使用，其材料使用ITSO。当电极使用ITSO时，如执行真空烘烤，则可以提高发光器件的可靠性。
另外，本实施例中第一电极在薄膜晶体管的源电极和漏电极形成后形成，但是也可以首先形成第一电极，之后形成薄膜晶体管的电极。
形成绝缘膜402，并使其覆盖和像素部分的薄膜晶体管连接的作为像素电极的第一电极401的边沿部分。该绝缘膜402被称作为堤坝或分隔墙。绝缘膜402可以使用无机绝缘膜或有机绝缘膜。无机绝缘膜可以使用根据CVD法形成的氧化硅膜或使用根据SOG(玻璃上旋涂)法涂敷而形成的氧化硅膜等。有机绝缘膜可以是光敏性或非光敏性的聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯或正型光敏有机树脂、负型光敏有机树脂、以及可以是使用由硅(Si)和氧(O)结合的骨骼结构构成，且以至少包含氢的材料作为取代基，或者至少包含氟、烷基、芳香族碳化氢中的一种材料作为取代基，也就是硅氧烷的膜。另外，也可以使用上述材料的叠层。如果使用光敏性的有机物来形成绝缘膜，则可以形成曲率半径连续变化的形状的开口部分，当蒸发沉积场致发光层时，不容易发生分段断裂，所以光敏性的有机物是合适的材料。本实施例使用光敏性的聚酰亚胺。
然后，使用蒸发沉积装置移动蒸发源以执行蒸发沉积。蒸发沉积在被抽真空成5×10-3Torr(0.665Pa)或更小，优选10-4～10-6Torr的沉积室中被执行。在进行沉积时，有机化合物提前通过电阻加热蒸发，并在沉积中闸门打开时分散向衬底的方向。被蒸发的有机化合物向上分散并穿过金属掩膜中设置的开口部分沉积在衬底上，以形成场致发光层403(从第一电极侧开始依序为空穴注入层、空穴输运层、发光层、电子输运层、电子注入层)。注意，场致发光层403的结构也可以不是该结构，而用单层、混合层来形成。
形成场致发光层403后，接着形成和场致发光层403连接的第二电极404。在本实施例中，由于第一电极401是阳极，第二电极404就作为阴极而形成。阴极材料可以使用先前叙述的材料，本实施例在形成很薄的包含Li的材料后，用溅射法形成ITSO膜作为有半透明性的第二电极(阴极)404。
在本实施例中，第一电极401和第二电极404双方都是由半透明性材料形成，所以可以从衬底的顶面、底面两侧获取光。当然，可以通过控制其中之一方的电极的半透明性，或者根据从场致发光层到衬底侧所使用的材料，可以仅仅从顶面或仅仅从底面来获取发光。
图3B是顶面发光结构的一个例子，且是将像素电极501和薄膜晶体管的电极形成在不同层的例子。第一层间绝缘膜502和第二层间绝缘膜503可以使用和图2所示的层间绝缘膜313相同的材料制作，其组合也可以任意执行。在此上述各层均用硅氧烷来形成。从第二层间绝缘膜503侧依次层叠Al-Si、TiN、ITSO从而形成像素电极501，当然，像素电极也可以是单层、双层、或者四层、四层以上的结构。
另一方面，当用溅射法形成第二电极404时，有可能因溅射而给电子注入层的表面或电子注入层和电子输运层的界面造成损伤。该损伤有可能给发光元件特性带来负面影响。为了防止出现这种情况，在距离第二电极404最近的位置上提供不容易受溅射损伤的材料。作为这样不容易受溅射损伤并且能够用于场致发光层403的材料可以举出氧化钼(MoOx)。但是，MoOx是适合作为空穴注入层的材料，所以要在和第二电极404连接的位置提供MoOx，就需要将第二电极404当作阳极使用。
因此，该情况下第一电极401作为阴极而形成，之后按顺序形成电子注入层、电子输运层、发光层、空穴输运层、空穴注入层(MoOx)、第二电极(阳极)，另外，像素的驱动用薄膜晶体管需要是N沟道型。MoOx用蒸发沉积法形成，使用X＝3或更多的MoOx是合适的。
之后，用等离子CVD法形成包含氮的氧化硅膜作为第二钝化膜405。当使用包含氮的氧化硅膜时，可以通过等离子体CVD法形成由SiH4、N2O、NH3制作的氧氮化硅膜，或者由SiH4、N2O制作的氧氮化硅膜，或者由用Ar稀释SiH4、N2O的气体而形成的氧氮化硅膜。另外，第一钝化膜可以应用由SiH4、N2O、H2制作的氢化氧氮化硅膜。当然，第二钝化膜405不限于单层结构，也可以是单层结构或叠层结构的其他包含硅的绝缘膜。另外，也可以形成氮化硅膜或类金刚石碳膜来代替包含氮的氧化硅膜。
接着，使用密封剂键合对面衬底。可以在对面衬底和元件衬底之间的空间填充干燥过的氮等惰性气体，也可以在整个像素部分涂敷密封剂，并在其上形成对面衬底。密封剂适合使用紫外线固化树脂等。也可以给密封剂掺杂干燥剂或维持一定间距的颗粒。
如上所述，使用根据本发明制作的薄膜晶体管可以制作出发光器件。应用本发明而制作的半导体元件由于抑制了在作为半导体层的晶质硅膜中产生小孔，所以可靠性和成品率都很好，结果是可以获得可靠性和成品率高并且低成本的优越的发光器件。
实施例2
在本实施中将示出在对通过使用促进晶化的元素而被晶化的晶质硅膜吸杂后，使用包括界面活性剂的蚀刻剂来除去蚀刻阻挡膜时，以及在没有使用界面活性剂的蚀刻剂的情况下去除蚀刻阻挡膜时，测量栅漏泄电流的结果。本测量是在施加30V的栅电压的状态下，使用厚度为110nm的绝缘膜(添加了氮的氧化硅膜)，面积为1mm2的电容TEG而执行的。
图4表示栅漏泄电流的正态概率分布图。在图中，○以及●小区表示以3倍时间进行过度蚀刻的情况；△以及▲小区表示5倍的时间的情况；以及小区表示以10倍的时间进行过度蚀刻的情况，虚线表示没有添加界面活性剂的情况；而实线表示添加了界面活性剂的情况。
另外，纵座标轴表示累计度数；横座标轴表示栅漏泄电流。漏泄的电流越小越好，表示在没有发生异常的条件下以某值为中心的近于正态分布的分布。
根据图4，在没有使用界面活性剂的情况下执行蚀刻时的样品中存在着多个极大的栅漏泄电流，显示出明显的异常值。而且，可以得知随着蚀刻时间的增加，异常值的程度和频度也在增加。另一方面，在使用界面活性剂的情况下执行蚀刻的样品在执行3倍和5倍的过度蚀刻时显示出近于正态分布的分布，即使是执行10倍的过度蚀刻，显示异常的样品也很少，并且其程度轻微。
如上所述，执行应用本发明的蚀刻，可以大幅度地抑制半导体元件发生异常，可以以高成品率形成具有良好特性的元件。
实施例3
本发明可以应用于电子器件如摄影机、数码相机、护目镜显示器(头戴式的显示器)、导航***、声频播放设备(汽车音响，音响组合等等)、个人计算机、游戏机、便携式信息终端(移动计算机，便携式电话，移动式游戏机或电子书等等)、以及包括记录媒质的放像设备(具体地说是能够处理诸如数字万能碟盘(DVD)之类的记录媒质中的数据并具有能够显示其图像的显示器的装置)。这些电子器件的具体例子在图6A到6D中示出。
图6A示出了一种壁挂式显示器件，其包括机壳6001、显示部分6003、扬声器单元6004等。本发明可以应用于显示部分6003的制作。通过使用本发明，可以以低成本制作具有高可靠性的器件。
图6B示出了一种数码相机，其包括主体6101、显示部分6102、图像接收部分6103、操作键6104、外部连接端口6105、快门6106等。本发明可以应用于显示部分6102。通过使用本发明，可以以低成本制作具有高可靠性的相机。
图6C示出了一种个人计算机，其包括主体6201、机壳6202、显示部分6203、键盘6204、外部接口6205、鼠标6206等。本发明可以应用于显示部分6203。通过使用本发明，可以以低成本制作具有高可靠性的个人计算机。
图6D示出了一种移动式计算机，其包括主体6301、显示部分6302、开关6303、操作键6304、红外光接口6305等。本发明可以应用于显示部分6302。通过使用本发明，可以以低成本制作具有高可靠性的移动式计算机。
图6E示出了一种移动式游戏设备，其包括壳体6401、显示部分6402、扬声器6403、操作键6404、记录媒介的***部分6405等。本发明可以应用于显示部分6402。通过使用本发明，可以以低成本制作具有高可靠性的游戏设备。
如以上所述，本发明的适用范围极为广泛，可以使用在所有领域的电子器件上。另外，由于提高了产品的可靠性，制造商的可靠度也得到了提高。
本申请以2003年12月25日在日本专利局提交的申请序列号为No.2003-431369的日本专利申请为基础，其内容在此处引用作为参考。
而且，虽然在本发明的实施模式和实施例中使用了硅膜，但是本发明并不局限于此，可以使用包括了硅的半导体膜或其他半导体膜来执行本发明。

Claims (63)

1.一种半导体器件的制作方法，包括以下步骤：
在通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜上形成第一氧化硅膜，并且所述第一晶质半导体膜包括硅；
在所述第一氧化硅膜上形成包括非晶硅的第二半导体膜；
执行加热处理，其间第二氧化硅膜形成在所述第二半导体膜上；以及
使用包含氟和显示界面活性的物质的液体去除所述第二氧化硅膜。
2.一种半导体器件的制作方法，包括以下步骤：
在通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜上形成第一氧化硅膜，并且所述第一晶质半导体膜包括硅；
在所述第一氧化硅膜上形成包括非晶硅的第二半导体膜；
执行加热处理；
去除所述第二半导体膜；以及
使用包含氟和显示界面活性的物质的液体去除形成在所述第一晶质半导体膜上的所述第一氧化硅膜。
3.一种半导体器件的制作方法，包括以下步骤：
对通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜照射激光，并且所述第一晶质半导体膜包括硅；
使用包含氟和显示界面活性的物质的液体去除因所述激光照射而形成在所述第一晶质半导体膜表面的第一氧化硅膜；
在所述第一晶质半导体膜上形成第二氧化硅膜；
在该第二氧化硅膜上形成包括非晶硅的第二半导体膜；
执行加热处理，其间第三氧化硅膜形成在所述第二半导体膜上；以及
使用包含氟和显示界面活性的物质的液体去除所述第三氧化硅膜。
4.一种半导体器件的制作方法，包括以下步骤：
对通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜照射激光，并且所述第一晶质半导体膜包括硅；
使用包含氟和显示界面活性的物质的液体去除因所述激光照射而形成在所述第一晶质半导体膜表面的第一氧化硅膜；
在所述第一晶质半导体膜上形成第二氧化硅膜；
在该第二氧化硅膜上形成包括非晶硅的第二半导体膜；
执行加热处理，
去除所述第二半导体膜；以及
使用包含氟和显示界面活性的物质的液体去除形成在所述第一晶质半导体膜上的所述第二氧化硅膜。
5.一种半导体器件的制作方法，包括以下步骤：
在通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜上形成第一氧化硅膜，并且所述第一晶质半导体膜包括硅；
在所述第一氧化硅膜上形成包括非晶硅的第二半导体膜；
执行加热处理，其间第二氧化硅膜形成在所述第二半导体膜上；
使用包含氟和显示界面活性的物质的液体去除所述第二氧化硅膜；
去除所述第二半导体膜；以及
使用包含氟和显示界面活性的物质的液体去除形成在所述第一晶质半导体膜上的所述第一氧化硅膜。
6.一种半导体器件的制作方法，包括以下步骤：
对通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜照射激光，并且所述第一晶质半导体膜包括硅；
使用包含氟和显示界面活性的物质的液体去除因所述激光照射而形成在所述第一晶质半导体膜表面的第一氧化硅膜；
在所述第一晶质半导体膜上形成第二氧化硅膜；
在该第二氧化硅膜上形成包括非晶硅的第二半导体膜；
执行加热处理，其间第三氧化硅膜形成在所述第二半导体膜上；
使用包含氟和显示界面活性的物质的液体去除所述第三氧化硅膜；
去除所述第二半导体膜；以及
使用包含氟和显示界面活性的物质的液体去除形成在所述第一晶质半导体膜上的所述第二氧化硅膜。
7.一种半导体器件的制作方法，包括以下步骤：
对通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜进行图形化以形成所希望形状的晶质半导体膜，并且所述第一晶质半导体膜包括硅；
使用包含氟和显示界面活性的物质的液体去除形成在所述第一晶质半导体膜表面的第一氧化硅膜；以及
形成覆盖所述第一晶质半导体膜的栅绝缘膜。
8.一种半导体器件的制作方法，包括以下步骤：
形成通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜，并且所述第一晶质半导体膜包括硅；
使用包含氟和显示界面活性的物质的液体去除形成在所述第一晶质半导体膜的一个表面的第一氧化硅膜；
在所述第一晶质半导体膜的所述表面上形成第二氧化硅膜；
掺入杂质以控制所述半导体器件的  值；以及
形成薄膜晶体管。
9.一种半导体器件的制作方法，包括以下步骤：
形成通过使用促进晶化的元素而实现结晶化的第一晶质半导体膜，并且所述第一晶质半导体膜包括硅；
在覆盖所述第一晶质半导体膜的绝缘膜中形成接触孔；
使用包含氟和显示界面活性的物质的液体去除形成在所述接触孔内的所述第一晶质半导体膜的表面的第一氧化硅膜；以及
形成和所述第一晶质半导体膜连接的金属布线。
10.根据权利要求1的半导体器件的制作方法，其中所述显示界面活性的物质是有机溶剂、有机酸以及界面活性剂中的一种或多种。
11.根据权利要求2的半导体器件的制作方法，其中所述显示界面活性的物质是有机溶剂、有机酸以及界面活性剂中的一种或多种。
12.根据权利要求3的半导体器件的制作方法，其中所述显示界面活性的物质是有机溶剂、有机酸以及界面活性剂中的一种或多种。
13.根据权利要求4的半导体器件的制作方法，其中所述显示界面活性的物质是有机溶剂、有机酸以及界面活性剂中的一种或多种。
14.根据权利要求5的半导体器件的制作方法，其中所述显示界面活性的物质是有机溶剂、有机酸以及界面活性剂中的一种或多种。
15.根据权利要求6的半导体器件的制作方法，其中所述显示界面活性的物质是有机溶剂、有机酸以及界面活性剂中的一种或多种。
16.根据权利要求7的半导体器件的制作方法，其中所述显示界面活性的物质是有机溶剂、有机酸以及界面活性剂中的一种或多种。
17.根据权利要求8的半导体器件的制作方法，其中所述显示界面活性的物质是有机溶剂、有机酸以及界面活性剂中的一种或多种。
18.根据权利要求9的半导体器件的制作方法，其中所述显示界面活性的物质是有机溶剂、有机酸以及界面活性剂中的一种或多种。
19.根据权利要求1的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸。
20.根据权利要求2的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸。
21.根据权利要求3的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸。
22.根据权利要求4的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸。
23.根据权利要求5的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸。
24.根据权利要求6的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸。
25.根据权利要求7的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸。
26.根据权利要求8的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸。
27.根据权利要求9的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸。
28.根据权利要求1的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸和氟化铵。
29.根据权利要求2的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸和氟化铵。
30.根据权利要求3的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸和氟化铵。
31.根据权利要求4的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸和氟化铵。
32.根据权利要求5的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸和氟化铵。
33.根据权利要求6的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸和氟化铵。
34.根据权利要求7的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸和氟化铵。
35.根据权利要求8的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸和氟化铵。
36.根据权利要求9的半导体器件的制作方法，其中所述包含氟和显示界面活性的物质的液体至少包含氢氟酸和氟化铵。
37.根据权利要求1的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5或更大。
38.根据权利要求2的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5或更大。
39.根据权利要求3的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5或更大。
40.根据权利要求4的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5或更大。
41.根据权利要求5的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5或更大。
42.根据权利要求6的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5或更大。
43.根据权利要求7的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5或更大。
44.根据权利要求8的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5或更大。
45.根据权利要求9的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5或更大。
46.根据权利要求1的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5.5或更大。
47.根据权利要求2的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5.5或更大。
48.根据权利要求3的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5.5或更大。
49.根据权利要求4的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5.5或更大。
50.根据权利要求5的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5.5或更大。
51.根据权利要求6的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5.5或更大。
52.根据权利要求7的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5.5或更大。
53.根据权利要求8的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5.5或更大。
54.根据权利要求9的半导体器件的制作方法，其中所述包含氟和界面活性剂的液体的pH值是5.5或更大。
55.根据权利要求1的半导体器件的制作方法，其中所述半导体器件被安装在包括选自显示器、照相机、计算机、便携式信息终端、以及游戏机的电子器件中。
56.根据权利要求2的半导体器件的制作方法，其中所述半导体器件被安装在包括选自显示器、照相机、计算机、便携式信息终端、以及游戏机的电子器件中。
57.根据权利要求3的半导体器件的制作方法，其中所述半导体器件被安装在包括选自显示器、照相机、计算机、便携式信息终端、以及游戏机的电子器件中。
58.根据权利要求4的半导体器件的制作方法，其中所述半导体器件被安装在包括选自显示器、照相机、计算机、便携式信息终端、以及游戏机的电子器件中。
59.根据权利要求5的半导体器件的制作方法，其中所述半导体器件被安装在包括选自显示器、照相机、计算机、便携式信息终端、以及游戏机的电子器件中。
60.根据权利要求6的半导体器件的制作方法，其中所述半导体器件被安装在包括选自显示器、照相机、计算机、便携式信息终端、以及游戏机的电子器件中。
61.根据权利要求7的半导体器件的制作方法，其中所述半导体器件被安装在包括选自显示器、照相机、计算机、便携式信息终端、以及游戏机的电子器件中。
62.根据权利要求8的半导体器件的制作方法，其中所述半导体器件被安装在包括选自显示器、照相机、计算机、便携式信息终端、以及游戏机的电子器件中。
63.根据权利要求9的半导体器件的制作方法，其中所述半导体器件被安装在包括选自显示器、照相机、计算机、便携式信息终端、以及游戏机的电子器件中。
CNB2004101048593A 2003-12-25 2004-12-24 半导体器件的制作方法 Expired - Fee Related CN100466173C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP431369/2003 2003-12-25
JP2003431369 2003-12-25
JP431369/03 2003-12-25

Publications (2)

Publication Number Publication Date
CN1638042A true CN1638042A (zh) 2005-07-13
CN100466173C CN100466173C (zh) 2009-03-04

Family

ID=34857505

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101048593A Expired - Fee Related CN100466173C (zh) 2003-12-25 2004-12-24 半导体器件的制作方法

Country Status (3)

Country Link
US (1) US7507617B2 (zh)
KR (1) KR101124192B1 (zh)
CN (1) CN100466173C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104122015A (zh) * 2013-04-25 2014-10-29 三美电机株式会社 物理量检测元件以及物理量检测装置
CN107919270A (zh) * 2017-11-03 2018-04-17 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
CN110890277A (zh) * 2018-09-07 2020-03-17 无锡华润上华科技有限公司 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法
US11205712B2 (en) 2017-11-03 2021-12-21 HKC Corporation Limited Methods of manufacturing low-temperature polysilicon thin film and transistor
US11309407B2 (en) 2017-11-03 2022-04-19 HKC Corporation Limited Methods of manufacturing low-temperature polysilicon thin film and transistor

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2848810B1 (fr) * 2002-12-19 2005-11-11 Pol Jean Marie Robert Thiry Fil orthodontique a caracteristiques mecaniques elevees et a faible frottement dans les attaches
US7276402B2 (en) * 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7439111B2 (en) * 2004-09-29 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100646937B1 (ko) * 2005-08-22 2006-11-23 삼성에스디아이 주식회사 다결정 실리콘 박막트랜지스터 및 그 제조방법
JP5537102B2 (ja) * 2009-09-11 2014-07-02 株式会社東芝 半導体装置の製造方法
KR102129540B1 (ko) * 2010-01-20 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6292104B2 (ja) * 2014-11-17 2018-03-14 三菱電機株式会社 窒化物半導体装置の製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4886765A (en) * 1988-10-26 1989-12-12 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making silicides by heating in oxygen to remove contamination
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP3727387B2 (ja) 1994-09-29 2005-12-14 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法、デバイス、液晶表示装置、薄膜トランジスタおよび電子機器
US6337229B1 (en) * 1994-12-16 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of making crystal silicon semiconductor and thin film transistor
US5514610A (en) * 1995-03-17 1996-05-07 Taiwan Semiconductor Manufacturing Company Method of making an optimized code ion implantation procedure for read only memory devices
US5695661A (en) * 1995-06-07 1997-12-09 Micron Display Technology, Inc. Silicon dioxide etch process which protects metal
US6027960A (en) * 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US6015724A (en) * 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
JP3910229B2 (ja) * 1996-01-26 2007-04-25 株式会社半導体エネルギー研究所 半導体薄膜の作製方法
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6133119A (en) * 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US6355509B1 (en) * 1997-01-28 2002-03-12 Semiconductor Energy Laboratory Co., Ltd. Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
JP3942683B2 (ja) * 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP4242461B2 (ja) * 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5849643A (en) * 1997-05-23 1998-12-15 Advanced Micro Devices, Inc. Gate oxidation technique for deep sub quarter micron transistors
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295346B2 (ja) * 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3754184B2 (ja) * 1997-07-16 2006-03-08 株式会社半導体エネルギー研究所 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3939399B2 (ja) * 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US6117796A (en) * 1998-08-13 2000-09-12 International Business Machines Corporation Removal of silicon oxide
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6337235B1 (en) * 1999-03-26 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW515104B (en) * 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
JP4939690B2 (ja) * 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
TW559868B (en) * 2001-08-27 2003-11-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2003303770A (ja) * 2002-04-11 2003-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7276402B2 (en) 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104122015A (zh) * 2013-04-25 2014-10-29 三美电机株式会社 物理量检测元件以及物理量检测装置
CN107919270A (zh) * 2017-11-03 2018-04-17 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
US11205712B2 (en) 2017-11-03 2021-12-21 HKC Corporation Limited Methods of manufacturing low-temperature polysilicon thin film and transistor
US11309407B2 (en) 2017-11-03 2022-04-19 HKC Corporation Limited Methods of manufacturing low-temperature polysilicon thin film and transistor
CN110890277A (zh) * 2018-09-07 2020-03-17 无锡华润上华科技有限公司 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法
CN110890277B (zh) * 2018-09-07 2022-05-10 无锡华润上华科技有限公司 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法

Also Published As

Publication number Publication date
US7507617B2 (en) 2009-03-24
US20060134891A1 (en) 2006-06-22
KR20050065423A (ko) 2005-06-29
KR101124192B1 (ko) 2012-03-27
CN100466173C (zh) 2009-03-04

Similar Documents

Publication Publication Date Title
CN1293607C (zh) 半导体膜、半导体器件和它们的生产方法
CN1320599C (zh) 制造半导体器件的方法
CN1293647C (zh) 半导体器件及其制造方法
CN1258806C (zh) 半导体器件的制造方法
CN1620208A (zh) 显示器件
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1264199C (zh) 半导体器件的制造方法
CN1638040A (zh) 激光照射方法以及晶质半导体膜的制作方法
CN1311549C (zh) 布线和制造布线的方法以及布线板和制造布线板的方法
CN1214451C (zh) 激光退火方法以及半导体器件制造方法
CN1873933A (zh) 半导体器件及其制造方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1912739A (zh) 曝光掩模以及使用其的半导体器件的制造方法
CN1581439A (zh) 半导体器件以及用于制造半导体器件的方法
CN1405861A (zh) 激光辐照装置、激光辐照方法、以及半导体器件制造方法
CN1638039A (zh) 激光照射装置、激光照射方法及晶质半导体膜的制作方法
CN1434668A (zh) 发光器件及其制造方法
CN1427451A (zh) 半导体器件及其制造方法
CN1912740A (zh) 曝光掩模
CN1505161A (zh) 半导体器件，显示器件，发光器件以及其制作方法
CN1599523A (zh) 显示器件及其制造方法
CN1417859A (zh) 半导体器件
CN1555098A (zh) 半导体器件及其制造方法
CN1581440A (zh) 半导体器件制造方法以及激光辐照设备
CN1421907A (zh) 薄膜晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20171224