CN1581439A - 半导体器件以及用于制造半导体器件的方法 - Google Patents

半导体器件以及用于制造半导体器件的方法 Download PDF

Info

Publication number
CN1581439A
CN1581439A CNA2004100556822A CN200410055682A CN1581439A CN 1581439 A CN1581439 A CN 1581439A CN A2004100556822 A CNA2004100556822 A CN A2004100556822A CN 200410055682 A CN200410055682 A CN 200410055682A CN 1581439 A CN1581439 A CN 1581439A
Authority
CN
China
Prior art keywords
laser
crystal
semiconductor film
film
crystal grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100556822A
Other languages
English (en)
Other versions
CN1581439B (zh
Inventor
小路博信
下村明久
古山将树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1581439A publication Critical patent/CN1581439A/zh
Application granted granted Critical
Publication of CN1581439B publication Critical patent/CN1581439B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的是提供一种使用用于促使结晶的金属元素来控制晶向的结晶方法，其中对具有对准的晶向的结晶半导体膜辐照脉冲激光一次以形成具有小晶粒的结晶半导体膜，在相邻晶粒中对准晶向的有序间隔以栅格图形形成小晶粒。本发明的又一目的是提供一种用于制造结晶半导体膜的方法。鉴于上述目的，本发明提供一种具有以栅格图形形成晶粒的结晶半导体膜，其中相邻的晶粒中晶向对准，并还提供具有该结晶半导体膜的薄膜晶体管。特别地在本发明中，为形成具有相邻晶粒中对准晶向的晶粒，将用于促使结晶的金属元素选择性地添加，以形成结晶半导体膜并且此后优选地辐照脉冲激光。

Description

半导体器件以及用于制造半导体器件的方法
技术领域
本发明涉及具有使用高结晶度的结晶半导体膜形成的薄膜晶体管的半导体器件。本发明也涉及用于制造其的结晶方法。
背景技术
近来，关于使用薄膜晶体管的复杂半导体器件的研究有了进展。特别是在需要快速和高功能性的半导体器件中，需要获得具有高迁移率的薄膜晶体管(在下文也称作TFT)。
为增强半导体膜的结晶度，以将用于促使结晶的以镍元素(Ni)为代表的金属元素添加、构成、或涂敷到半导体膜，然后对其进行热处理的方式来进行结晶，以形成结晶半导体膜(例如，参考专利文献1)。
当将用于促使结晶的以Ni为代表的金属元素用于该结晶步骤中时，可获得具有大晶粒的结晶半导体膜，并获得在其中晶粒边界很可能结合的结晶半导体膜，由此在晶粒中具有较少的缺陷。
另外，作为不同于热处理的结晶方法，研究了激光辐照的结晶方法。常规地，以在脉冲振荡中将紫外光束辐照到非晶或多晶硅层方式来进行由激光辐照的结晶，以形成包括一组硅单晶晶粒的硅薄膜(例如，参考专利文献2)。在根据专利文献2的激光结晶中，在结束辐照的位置和下一次开始辐照的位置之间的矩形紫外光束的传播距离被设定为40μm或更小，并且传播距离与沿移动方向测量的紫外光束的宽度之比设定在0.1至5％的范围。专利文献2公开了获得的硅单晶晶粒具有相对基底材料表面的近似<100>的优选取向。
据报导，当结晶中使用偏振激光时，在垂直于偏振方向的方向上，通过优化激光辐照的条件形成脊(参考非专利文献1)。非专利文献1描述了脊之间的间隔取决于波长和激光的辐照角度，其在p偏振激光中用λ/(1±sinθ)表示，其中λ为激光的波长而θ为激光的辐照角度。
非专利文献1在图2A中公开了第一线性脉冲激光辐照形成线性脊。而且，非专利文献1在图2B中公开了在相对第一激光辐照的方向90°角度的第二线性脉冲激光辐照形成脊的栅格图形。
非专利文献1报导了在超高真空的薄膜形成室中，用脉冲Nd:YAG激光器辐照形成在玻璃衬底上的非晶硅膜的试验，其中温度设定为与衬底的温度相同，为350℃。
[专利文献1]
未审专利公开H7-161634公告
[专利文献2]
未审专利公开H10-41234公告
[非专利文献1]
“AM-LCD 2000”，Y.Nakata，A.Shimoyama，以及S.Horita所著，第265-268页。
在根据专利文献1的结晶方法中，形成了许多具有从200至300μm的大尺寸的柱形晶体的集合体(每个结合体还称为晶域)。在一个晶域中的晶体具有相同的晶体取向。然而，在相邻的晶域中取向是不同的，并且它们之间具有边界。当通过在一个晶域中形成沟道形成区来制造TFT时，可以获得高的电特性。
然而，晶域随机地形成，因此很难在一个晶域中形成沟道形成区。因此，很难在一个晶域中形成分别设置在像素部分和驱动电路部分中的所有沟道形成区。
结果，尽管当这种结晶半导体膜用作TFT的有源层(包括沟道形成区和掺杂区的岛形半导体膜)时具有高迁移率的优点，但是存在小差异的风险，该小差异是由于在沟道形成区的相邻晶域(具有不同晶向的晶域)之间晶粒边界的缺失或存在，或由于形成的晶域大小不同而导致在各个TFT之间特性的变化。
设置在像素部分或驱动电路部分中的TFT的电特性变化引起施加到每个像素电极的电流和电压的变化，这成为观测者可见的显示不均匀。
目前，这种变化是可接收的并且它不会导致任何问题。然而，将来，当进一步小型化像素尺寸并要求更精确的图像时，这种变化就会变成严重的问题。将来，随着栅布线的宽度更窄，沟道形成区的尺寸(沟道宽度)变得更小。因此，存在会形成在沟道形成区中的晶域之间具有晶粒边界的TFT的风险。与具有没有晶粒边界的沟道形成区的TFT相比，这种TFT的特性(迁移率、S值、开启电流、关断电流等)变化，因此这种变化就会引起显示不均匀。
根据专利文献2中公开的结晶方法，在结束辐照的位置和下一次开始辐照的位置之间的矩形紫外光束的传播距离被设定为40μm或更小，并且传播距离与沿移动方向测量的紫外光束的宽度之比设定在0.1至5％的范围。在专利文献2的实施例1中，用脉冲紫外激光辐照非晶硅层中的任意点100次。
由于将激光多次辐照到硅层，例如100次，因此在这种结晶方法中，该工艺过程花费太多时间。
特别地，当通过使用金属如Ni来控制晶向从而形成的结晶半导体膜受到多次激光辐照时，则不可能保持它的晶向。换句话说，当如专利文献1所示在使用金属元素形成具有受控晶向的结晶半导体膜之后，如专利文献2描述的情况所示将激光辐照许多次时，不可能保持具有受控晶向的结晶半导体膜。
另外，如非专利文献1中所示，只有当在一定的条件下相对第一激光辐照方向以90°角进行第二激光辐照时，脊才形成栅格图形，该一定的条件为在具有设置为350℃的衬底温度的真空薄膜形成室中辐照Nd:YAG激光。因此，在这种方法中，激光辐照花费太多时间。这表示制造半导体器件或薄膜晶体管花费太多的时间，因此该方法不适于批量生产。
发明内容
因此，本发明的目的是提供一种用于制造结晶半导体膜的方法，该方法包括步骤：使用含用于促使结晶同时控制晶向的金属的材料结晶半导体膜，并对具有受控晶向的结晶半导体膜辐照脉冲激光一次以便形成具有小晶粒的结晶半导体膜，该小晶粒以有序间隔以栅格图形排列，具有在相邻晶粒中对准的晶向。本发明的另一目的是提供由上述方法制造的结晶半导体膜。并且本发明又一目的是提供具有这种结晶半导体膜的薄膜晶体管和制造该薄膜晶体管的方法。而且本发明的再一目的是提供具有该薄膜晶体管的半导体器件以及制造该半导体器件的方法。
在鉴于上述问题产生的本发明中，通过对非晶半导体膜辐照脉冲振荡激光(在下文中称作脉冲激光)，形成包含具有在相邻的晶粒中对准的晶向的有序形成的晶粒的结晶半导体膜。而且，在本发明中，使用上述结晶半导体膜形成薄膜晶体管。在本发明中，优选将用于促使结晶的金属元素(在下文中简单地称作金属元素)选择性地添加到非晶半导体膜中，以形成结晶半导体膜，然后用脉冲激光辐照。
应注意的是，在本发明中可以使用选自镍(Ni)、铁(Fe)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、铟(In)和锡(Sn)中的一种或多种金属元素。
应注意的是，具有有序形成的晶粒的结晶半导体膜是指，其中脊形成栅格图形并且通过将脉冲激光辐照到非晶半导体膜在脊之间形成晶粒的结晶半导体膜。术语“脊”在此用于表示凸起部分，其为晶粒彼此碰撞的位置中不规则形成的薄膜的***部分。脊形成栅格图形表示，在特别是形成薄膜晶体管的大部分区域中脊形成栅格图形，并且对于脊在整个结晶半导体膜中形成栅格图形是不必要的。
特别地，在本发明中，晶粒的尺寸，其为脊之间的间隔，几乎等于辐照到结晶半导体膜的脉冲激光的发射波长(在下文中简单地称作波长)。而且，通过脉冲激光的波长控制晶粒的尺寸。而且，通过辐照到结晶半导体膜的脉冲激光的入射角θ可以控制晶粒的大小。应注意设定入射角θ设定为满足0°＜θ＜90°的不等式，优选地20°≤θ≤45°的不等式。
并且本发明通过只辐照脉冲激光一次就能使脊形成栅格图形。只辐照一次脉冲激光意味着只对作为辐照物体的非晶半导体膜或结晶半导体膜扫描脉冲激光一次。然而，使用脉冲激光多次照射以激光辐照的结晶半导体膜中的任意点(任意辐照点)。例如，当半导体膜具有约50nm的厚度时，在具有能量密度设置为350至450mJ/cm2的范围并且照射数量(number of shots)设定在20至40的范围的条件下，用脉冲准分子激光辐照。
在本发明中，使用光学***将脉冲激光优选地成形为线性。应注意的是，这里所用的术语“线性”不严格表示线，而是表示具有大长宽比的矩形(或长方形)。例如，尽管线性仍包括在矩形中，将具有长宽比为2或更大(优选地在10至10000的范围)的矩形形状称作线性。结果，可辐照到大面积，由此提高批量生产。
作为脉冲激光器，本发明中可使用Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器、或金蒸汽激光器。
如本发明，在使用促使结晶的金属元素进行结晶的情况下，当金属元素不利地影响TFT的电特性时，有必要除去或减少金属元素。在除去或减少金属元素中，使用吸气工艺。
在本发明中，激光辐照离析出(segregate)在脊中的以Ni为代表的金属元素。因此，当进行吸气时，可在吸气槽中有效地吸出金属元素。特别地，优选以这种方式进行吸气，该方式为在激光辐照后，将添加有惰性气体的半导体膜形成为具有形成的脊的结晶半导体膜上的吸气槽。换句话说，由于以Ni为代表的所有的金属元素在脊中都离析，其为结晶半导体膜的尖端(tip)，因此在最靠近脊的位置通过形成吸气槽提高吸气效率。这些吸气槽需要通过蚀刻等被除去。可选地，结晶半导体膜中的预定区域可用作吸气槽。例如，通过使用成为源区或漏区的掺杂区作为吸气槽，可以在成为沟道区的区域中减少或除去金属元素。
另外，当如本发明所示形成结晶半导体膜时，在形成栅格图形的脊中，例如在脊的尖端中，金属元素离析。也可通过使用氢氟酸等除去脊来进行吸气步骤。在这种情况下，不必要形成吸气槽。
更优选地，对结晶半导体膜进行平整化工艺。
在具有对准的晶向的晶粒中，由此形成的结晶半导体膜可用于形成薄膜晶体管的沟道形成区。而且，能在具有对准的晶向的其中一个晶粒中形成沟道形成区，并能形成不具有晶粒边界的薄膜晶体管(在由于晶体生长的晶体碰撞位置处形成的晶粒边界)。在这种时候，可以在相邻的脊之间形成栅电极。结果，可减少或避免在沟道形成区中的晶粒边界中的不利影响。
将脉冲激光分开地辐照到具有这种薄膜晶体管的半导体器件中的像素部分和驱动电路部分。而且，在像素部分中，脉冲激光可以分开地辐照到电容元件和TFT，特别是连接到发光元件或用于驱动它的液晶元件的驱动器TFT。而且，添加金属元素的区域可被分开。
[发明的有利效果]
本发明提供了通过控制晶粒尺寸以及根据脉冲激光辐照控制晶向而形成的结晶半导体膜，晶粒尺寸是在脊之间的间隔。可减少形成的薄膜晶体管之间的变化以具有对准的晶向的晶粒，至少在具有对准晶向的晶粒中形成的沟道形成区的薄膜晶体管之间。结果，可以制造具有一致电特性并具有减少了显示不均匀的半导体器件。
另外，通过形成薄膜晶体管，可减少或避免晶粒边界中的不利效果，在该薄膜晶体管中沟道形成区形成在一个晶粒中。结果，可制造具有一致电特性和更高迁移率的薄膜晶体管。
另外，根据本发明，可分开地制造形成在半导体器件的像素部分和驱动电路部分中的结晶半导体膜。
附图说明
在附图中：
图1A至1G是描述用于制造本发明的薄膜晶体管的一种方法的剖面图；
图2A至2E是描述用于制造本发明的薄膜晶体管的一种方法的剖面图；
图3A至3D是描述用于制造本发明的薄膜晶体管的一种方法的剖面图；
图4A至4F是描述用于制造本发明的薄膜晶体管的一种方法的剖面图；
图5A至5C是描述用于制造本发明的薄膜晶体管的一种方法的剖面图；
图6是描述本发明的结晶半导体膜的图；
图7A和7B是描述本发明的结晶半导体的布局的图；
图8A至8C是描述本发明的有源矩阵衬底的图；
图9A至9C是描述用于制造本发明的有源矩阵衬底的一种方法的图；
图10A至10D是描述用于制造本发明的像素部分的一种方法的图；
图11A至11E是描述制造本发明的结晶半导体膜的原理图；
图12A至12B是描述本发明的发光器件的图；
图13A至13B是描述本发明的液晶显示器件的图；以及
图14A至14H是描述本发明的电子仪器的图。
具体实施方式
基于附图在下文中说明本发明的实施模式以及实施例。然而，由于本发明可包含在许多不同的模式中，因此那些本领域技术人员很容易理解在不脱离下文限定的本发明的范围和内容的各种改变和改进下可以以各种方式改变并改进本发明的模式和细节。因此，本发明不限于实施模式和实施例的描述。另外，对整个用于说明实施模式和实施例的附图的相同部件或具有相同功能的部件给出相同的附图标记。并不再重复对这种部件的说明。
实施模式
(实施模式1)
本发明的实施例详细说明用于制造结晶半导体膜的方法。
首先，如图1A所示，在具有绝缘表面的衬底100上形成基膜。例如，玻璃衬底如硼硅酸钡玻璃、或硼硅酸铝玻璃、石英衬底、或SUS衬底可用作衬底100。另外，尽管由柔性合成树脂如以PET、PES、PEN为代表的丙烯或塑料等构成的衬底趋向于对上述衬底的抗热性方面表现较差，但是当其可抵抗在制造工艺中产生的热时可使用由柔性合成树脂构成的衬底。
设置基膜101以便防止包括在衬底100中的碱土金属或碱金属，如Na，扩散进半导体膜而使半导体器件具有不利效果的特性。因此，每个基膜由绝缘膜如氧化硅、氮化硅、或氧氮化硅形成，其可抑止碱土金属和碱金属扩散到半导体膜中。在本实施模式中，形成10至400nm厚的氧氮化硅膜(优选50至300nm)。另外，基膜101可具有叠层结构。例如，形成厚度10至200nm(优选50至100nm)的氮氧化硅膜(组分比：Si＝32％、O＝27％、N＝24％、H＝17％)，并在其上层叠50至200nm(优选100至150nm)厚的氮氧化硅膜(组分比：Si＝32％、O＝59％、N＝7％、H＝2％)。
以如玻璃衬底、SUS衬底、或塑料衬底的任何方式在使用包括碱金属或碱土金属的衬底的情况下，提供基膜以防止杂质扩散是有效的。当杂质扩散不会导致任何显著问题，例如当使用石英衬底时，不总是需要设置基膜。
在基膜101上形成非晶半导体膜102。将非晶半导体膜102的膜厚度设置在25至100nm的范围内(优选在30至60nm的范围)。另外，不仅是硅而且硅锗也可用作非晶半导体。在使用硅锗的情况下，锗的浓度优选在0.01至4.5原子％。将具有40nm厚的硅基半导体膜(也称为非晶硅膜)用于本实施。
接下来，如图1B所示，在非晶半导体膜102中添加金属元素。注意，添加金属元素表示在非晶半导体膜102的表面上形成金属元素，以便至少促使结晶。如此描述的，通过添加金属元素可以在低温下结晶非晶半导体膜。而且，可以控制晶粒的取向以形成所谓的晶域。
在这种情况下，形成掩模103以便将金属元素添加到预定位置中。尽管其后将金属元素添加到整个衬底，但在非晶半导体膜102上只将金属元素添加到掩模103的开口(用于添加金属元素的窗口)。
例如，在非晶半导体膜102上，通过如旋涂方法或浸渍方法的涂敷方法，选择性地施加Ni溶液(包括水溶液和醋酸媒介)，以形成包括Ni的膜104(然而，这种膜很薄以至可能不会被观察到)。
在这种情况下，为改进非晶半导体膜102的表面的可润湿性，以及用Ni溶液在其整个表面涂敷，期望通过在氧气气氛中UV光辐照、通过热氧化方法、通过使用包括氢氧基的臭氧水、或通过使用过氧化氢工艺形成10至50厚的氧化膜(未图示)。在形成掩模103之前或之后形成氧化膜。
可选地，以通过离子注入工艺将Ni离子注入，在包括Ni的水蒸气气氛中进行热处理、或在Ar等离子体下使用Ni材料作为靶进行溅射的方式，将Ni添加到非晶半导体膜。在本实施模式中，在形成氧化膜之后形成掩模103，然后通过旋涂方法施加包括10ppm的醋酸Ni的水溶液。
此后，在500℃至550℃的温度范围加热非晶半导体膜102进行2至20小时，以结晶非晶半导体膜，以便形成结晶半导体膜。通过该热处理，晶体从通过图1C所示的箭头表示的方向添加Ni的位置上生长。与晶体生长没有形成掩模的情况相比晶粒的尺寸很大。而且，控制晶粒的晶向并形成具有对准的晶向的所谓晶域。
在热处理中，优选逐渐改变加热温度。这是由于最初的低温热处理可从非晶半导体膜中提取氢等，由此在结晶中减小膜的粗糙度。可选地，可以施加磁场以结合其磁能结晶半导体膜，或还使用高输出的微波。在本实施模式下，在使用立式炉在500℃的温度下热处理1小时后，在550℃的温度下进行热处理4小时。
接下来，使用氢氟酸蚀刻除去在结晶半导体膜表面上形成的氧化膜。然后，如图1D所示在结晶非晶半导体膜102后，用脉冲激光105辐照非晶半导体膜102。尽管本实施模式说明了用脉冲激光辐照进行结晶的非晶半导体膜102的情况，脉冲激光也可辐照非晶半导体膜。换句话说，用脉冲激光辐照半导体膜。
通过对结晶半导体膜的整个表面只扫描脉冲激光105一次，脊就可以形成栅格图形。在本实施模式下，在能量密度设置为420mJ/cm2以及照射数量设置为25的条件下，辐照脉冲准分子激光(XeCl，发射波长308nm)。线性激光器具有400μm×120mm的尺寸。
然后，如图1E所示，在结晶半导体膜表面上有序地形成称为脊的凸起部分106。脊的大小取决于激光辐照的条件。具体地，其大小随能量密度和照射数量而增加。脊是凸起部分，其为在晶粒碰撞的位置中不规则形成的膜的***部分。当脊有序地形成时，晶粒107也可有序地形成。图1E是描述脊形状的典型剖面图。
具体地，脊200有序地形成，晶粒201也如图6所示有序地形成。并且相邻的晶粒具有相同的晶向，并形成所谓的晶域202。
在脊之间的间隔取决于脉冲激光105的波长。换句话说，由于在本实施例中用具有308nm的发射波长的准分子激光辐照，在脊之间的间隔，其为晶粒的尺寸，约为308nm。
因此，当使用具有527nm的发射波长的YLF激光器时，获得具有约527nm的晶粒尺寸的结晶半导体膜。
另外，当使用Nd:YAG激光器的二次谐波(发射波长532nm)时，获得具有约532nm的晶粒尺寸的结晶半导体膜。
特别地，当如本实施模式，将金属元素添加到预定位置中并对其进行热处理时，可增大晶粒。因此，当使用具有更长波长的脉冲激光时，可保持大的晶粒。
注意，用于促使结晶的金属元素在脊106中离析。例如，当Ni用作金属元素以形成结晶硅膜时，在脊中离析出硅化镍(NiSi2、Ni3Si2、Ni2Si等)。当由此硅化镍在结晶硅膜的脊中离析时，Ni不再存在于脊外部。因此可有效地除去以Ni为代表的金属元素。
在图1F中，以下面的方式进行吸气步骤，该方式为在具有金属元素离析的脊上形成具有添加的惰性元素，例如Ar的非晶半导体膜108，并对其进行热处理。另外，使用从其中除去的脊106可以进行吸气步骤。
通过CVD或使用具有Si的靶溅射可以形成非晶半导体膜108。例如，通过操作高频电源将高频施加到靶，并且在溅射装置中使用永磁体进一步施加磁场。另外，将0.5至3kW的电功率施加到靶(具有12英寸的尺寸)。优选地，在这种情况下，以从室温(25℃)至300℃的温度加热衬底100。由此，形成了变成吸气槽的非晶半导体膜108。
更优选地，从衬底100之上提供加热的Ar气体并将其喷射到与形成的具有非晶半导体膜108的表面相对的表面上。优选地，将Ar气体的流速设定在10至50sccm范围内。尽管需要考虑沉积条件或吞吐量来确定处理时间，优选地将该时间设定在1至20分钟的范围内，优选地大约5分钟。
优选地，当在半导体膜上形成非晶半导体膜108时形成氧化膜，以提高可润湿性并防止膜被剥离。通过使用臭氧水或将硫酸、盐酸、或硝酸与过氧化氢水混合的水溶液处理而形成的薄膜(化学氧化物)可以用作氧化膜。可选地，通过在氧气气氛中的等离子体处理、或通过在包括氧气的气氛中通过紫外线辐照产生臭氧进行氧化。
如图1E所示，在本实施例的模式中，当用激光辐照结晶半导体膜时，在半导体膜表面上形成氧化膜。因此，不除去氧化膜而利用氧化膜形成非晶半导体膜108。
而且，以这样的方式进行吸气步骤，该方式为将杂质元素注入到一部分杂质区以形成吸气槽，然后对其进行热处理。
由于在本实施模式中，在通过脉冲激光结晶之后进行吸气步骤，因此可在结晶半导体膜中的非晶状态被减少之后进行吸气步骤。因此，在吸气槽中可有效地吸出用于促使结晶的金属元素。注意可在吸气步骤之后进行脉冲激光结晶。
此后，如图1G所示，通过湿法蚀刻、干法蚀刻、或通过使用CMP(化学机械抛光)方法抛光除去非晶半导体膜108。例如，通过使用以联氨或氢氧化四甲基铵(TMAH，化学式：(CH3)4NOH))为代表的碱溶液进行湿法蚀刻来除去非晶半导体膜108。
因此，通过使用氢氟酸基蚀刻剂的湿法蚀刻除去氧化膜。优选地，表面活性剂包括在氢氟酸基蚀刻剂中。
另外，当在沟道形成区、漏区、或源区中存在硅化镍等时，它成为电流通路，其导致关电流的增加。因此，在用于形成本实施模式的结晶半导体膜的步骤中，有效地吸出金属元素是重要的。
当不除去脊106而只除去非晶半导体膜108和氧化膜时，脊106保留。因此，此时对结晶半导体膜的表面进行平整化工艺。参考实施模式2用于平整化工艺的工序。
将由此形成的结晶半导体膜构图成如图2A所示的预定形状，因此形成岛形结晶半导体膜111和112。注意本实施模式说明了对结晶半导体膜不进行平整化工艺的情况下的结构。
例如，如图7A所示构图结晶半导体膜。在图7A中，在晶域202中形成沟道形成区。以及，在晶域202中形成多个薄膜晶体管。由于在晶域202中控制晶向以使其对准，因此可减少差异。
另外，如图7B所示在一个晶粒中形成沟道形成区。在这种情况下，由于在沟道形成区中不存在晶粒边界，因此可望增大薄膜晶体管的迁移率。而且，减少了形成在晶域202中的多个薄膜晶体管之间的差异。在图1A至图2E的剖面图中，注意，在这种情况下，构图半导体膜以便不包括脊。
以及，用包括氢氟酸的蚀刻剂冲洗岛形结晶半导体膜111和112，并形成覆盖结晶半导体膜111和112的栅绝缘膜113。栅绝缘膜113由10至150nm厚包括硅的绝缘膜、通过等离子体CVD或溅射形成。在本实施模式中，通过等离子体CVD形成115nm厚的氮氧化硅膜(组分比Si＝32％、O＝59％、N＝7％、H＝2％)。当然，不仅是氮氧化硅膜，而且其它包括硅的绝缘膜可用在单层结构或用在叠层结构中。
存在当形成栅绝缘膜中脊106残留时栅绝缘膜被截断(cut)的风险。因此，优选进行平整化工艺。用于平整化工艺化的工序参考实施模式2。
此后，如图2B所示，形成成为栅电极的导电膜114。在单层结构或叠层结构中，导电膜可由选自Ta、W、Ti、Mo、Al以及Cu中的元素，或由包括上述元素作为其主要组分的合金材料或化合物材料构成。在这个实施模式中，通过形成具有50nm厚度的氮化钽膜，然后在其上形成具有370nm厚的钨膜来形成导电膜114，以便覆盖栅绝缘膜113。
以及，通过旋涂方法施加感光树脂，并使用步进机将其曝光以转移掩模图形。然后，形成宽度达几十μm的掩模115和116。注意在该实施模式中的术语“宽度”表示在沟道长度方向上的沟道形成区的宽度。特别地，当形成具有在一个晶粒中的沟道形成区的TFT，所谓的亚微米TFT时，掩模的宽度优选在0.3至1μm的范围。
如图2C所示，使用掩模115和116蚀刻导电膜114。通过干法蚀刻或湿法蚀刻进行蚀刻。在本实施模式中，使用CF4和O2的混合气体进行干法蚀刻。以及，在一些情况下，对其进行各向同性蚀刻以便导电膜比掩模115和116的宽度更窄，由此形成栅电极117和118。当然，可以蚀刻导电膜114以便具有与掩模115和116一样的宽度。
另外，当在相邻脊之间通过使用具有0.3至1μm宽的掩模形成栅电极117和118时，可形成具有在一个晶粒中的沟道形成区的TFT，其被称作亚微米TFT。换句话说，当由此形成栅电极时，沟道形成区只具有几乎等于脉冲激光的波长尺寸的一个晶粒。换句话说，由于在沟道形成区中不存在晶粒边界，因此可减少或避免晶粒边界中的不利效果。结果，可制造具有更高迁移率和更一致电特性的薄膜晶体管。在这种情况下，优选栅电极的宽度在0.2至0.8μm的范围，也就是说，沟道形成区的宽度在0.2至0.8μm范围，以及栅绝缘膜的膜厚在20至50μm的范围。
此后，使用栅电极117和118作为掩模添加杂质元素。P(磷)和B(硼)可以用作杂质元素。
因此，优选地在栅电极117和118上形成包括绝缘膜，如氮氧化硅膜或氧化硅膜的钝化膜。此后，使用清洁炉在300至550℃的温度范围氢化半导体膜1至12小时。
以及，如图2D中所示，在栅电极117和118上形成层间绝缘膜119。层间绝缘膜119由具有无机材料和有机材料的绝缘膜形成。在本实施模式中，形成具有氧化硅的1.05μm厚的绝缘膜。
因此，如图2E所示，形成连接到源区和漏区的布线120至123(这些布线也称作源布线和漏布线)，并形成n沟道TFT 124和p沟道TFT 125。
尽管本实施模式示出了具有源区和漏区的TFT结构的示例，也可形成具有LDD结构的TFT和具有GOLD结构的TFT。
以及，可制造具有由此形成的薄膜晶体管的半导体器件。例如，该半导体器件为集成电路和半导体显示器件。该薄膜晶体管可特别用于在半导体显示器件中的像素部分中和驱动电路部分中，该半导体显示器件如液晶显示器件、具有装配在每个像素中的典型为有机发光元件的发光元件的发光器件、DMD(数字微镜器件)、PDP(等离子体显示面板)、或FED(场发射显示器)。
由于本发明可使晶粒很小，因此本发明优选用于具有小沟道尺寸的薄膜晶体管，如具有集成电路的CPU的薄膜晶体管。
另外，分开地在半导体显示器件中的像素部分和驱动电路部分中制造结晶半导体膜。用于分开地制造它的步骤的细节可参考实施模式5。另外，可在像素部分中分开地形成结晶半导体膜。用于分开形成其的步骤的细节可参考实施模式6。
根据上面的步骤，可提供一种具有结晶半导体膜的薄膜晶体管以及一种用于制备薄膜晶体管的方法，其中晶粒形成为栅格图形，特别是在相邻晶粒中具有对准的晶向。在形成以具有在相邻晶粒中对准的晶向的薄膜晶体管中，至少在具有对准晶向的晶粒中形成的沟道形成区的薄膜晶体管中，可以减少薄膜晶体管之间的差异。结果，可制造具有一致电特性以及具有减少的显示不均匀性的半导体器件。而且，在其中一个晶粒中可以形成沟道形成区。结果，可减少或避免在晶粒边界中的不利影响。
(实施模式2)
本实施模式说明半导体膜的平整化工艺。
当如图1D所示辐照脉冲激光时，在半导体膜的表面上形成脊106。当该脊不利地影响TFT的特性等时，优选进行平整化工艺。
例如，以下面的方式进行平整化工艺，该方式为在气氛中辐照脉冲激光后，将氮引入到激光辐照室，并辐照脉冲激光。根据这一步骤，可以降低脊并增进平整度(参考图5A)。在这种情况下，必须仔细确定氮和氧浓度的比例，因为当激光辐照室包含太多氮时，脊消失，其表示以栅格图形形成的晶粒的对准状态可能改变。如此所描述，进行平整化工艺同时在激光辐照室中的气氛控制不需要在室之间转换，由此缩短了处理时间。
另外，通过使用CMP(化学机械抛光)方法抛光可提高平整度。(参考图5B)。可选地，使用氟化气体如CF4或NF3进行回蚀刻。而且通过HF工艺可以除去在脉冲激光辐照中形成的氧化膜。氧化膜的除去增进了平整度。而且，在一些情况下，氧化膜可以被除去一部分脊。
可获得具有高平整度的结晶半导体膜，尽管平整度取决于将除去的结晶半导体膜的厚度。
另外，特别地为除去脊，可以使用氢氟酸基蚀刻剂进行湿法蚀刻。优选地氢氟酸基蚀刻剂包括表面活性剂。当除去脊时，形成凹陷(凹部)130(参考图5C)。因此，优选地对具有从其中除去脊的结晶半导体膜表面进行平整化工艺。例如，在无氧存在的气体气氛中辐照激光，该气体气氛为惰性气体气氛。具体地，以下面方式进行平整化工艺，该方式为在具有能量密度设定为480mJ/cm2、并且照射数量设定为12的条件下辐照脉冲准分子激光(XeCl，发射波长308nm)。
在特别形成薄膜晶体管的情况，由于当施加栅电压时存在电场可能集中在脊尖端的风险，因此优选通过除去脊106使其更平整。
尽管上述平整化工艺具有一些影响，但晶粒任然有序地形成。
在上述的平整化工艺之后进行吸气步骤。可选地，在脊的平整化工艺之前进行吸气步骤。
因此，可抑制半导体表面的粗糙度，并抑制由于界面态密度不同产生的阈值差异。
当然，当半导体膜表面的平整不导致任何问题时，平整化工艺是不需要的。
本实施模式可自由结合上面的本实施模式的任意一个。
(实施模式3)
本实施模式说明用于制造与实施模式1不同的结晶半导体膜的方法。
在图3A中，如实施模式1在非晶半导体膜102上形成掩模103，并通过旋涂方法将包括10ppm的醋酸Ni的水溶液104选择地涂敷到预定点。此后，通过在500至550℃的温度范围热处理2至20小时，结晶非晶半导体膜102来形成结晶半导体膜。
并且如图3B所示，以角度θ(0°＜θ＜90°)倾斜地辐照脉冲激光105。注意在激光辐照下的条件与实施模式1中的那些一样。在能量密度设定为420mJ/cm2并且照射数量设定为25的条件下辐照脉冲准分子激光(XeCl，发射波长308nm)。
然后，形成脊106以具有比脉冲激光的发射波长更长的间隔，如图3C所示。换句话说，形成比脉冲激光的发射波长更长的晶粒107。由于在本实施模式中以角度θ入射激光，晶粒106的尺寸加倍，其约为616nm。在这种情况下，在垂直于倾斜方向的方向上的晶粒尺寸为约308nm，其与脉冲激光的波长一样长。换句话说，晶粒具有308nm×616nm的尺寸。
因此，通过控制脉冲激光105的入射角可以改变晶粒107的尺寸。特别当通过将金属元素添加到非晶半导体膜102的预定点，可以获得大晶粒时，优选采用该方法，在该方法中控制脉冲激光105的入射角以形成如本实施模式中描述的大晶粒。
优选如实施模式2所示此后进行平整化工艺。如图3D所示，通过与实施例1所示的相同步骤，可形成具有栅电极117和118、覆盖栅电极的钝化膜126、层间绝缘膜119、以及布线120至123的薄膜晶体管。
在本实施模式中，也可形成栅电极117和118以便在一个晶粒中形成沟道形成区。特别地，如本实施模式所示，通过倾斜地辐照脉冲激光105可以扩大晶粒107。而且，这可加宽电极117和118的宽度。因此，当形成具有在一个晶粒中的沟道形成区的薄膜晶体管时，可扩大栅电极的宽度，因此可形成更宽的边缘。因此，可精确制造薄膜晶体管。
根据上述步骤，可提供具有结晶半导体膜的晶体管并提供用于制造该薄膜晶体管的方法，其中以栅格图形形成在邻晶粒中具有对准的晶向的晶粒。在形成的具有在相邻晶粒中对准的晶向的薄膜晶体管中，至少在具有对准晶向的晶粒中形成的沟道形成区的薄膜晶体管中，可以减少薄膜晶体管之间的差异。结果，可制造具有一致电特性以及减少的显示不均匀性的半导体器件。而且，可以在一个晶粒中形成沟道形成区。结果，可减少或避免在晶粒边界中的不利影响。
本实施模式可自由结合上述实施模式的任意一个。除了倾斜地辐照脉冲激光的步骤外，通过与实施模式1相同的步骤制造薄膜晶体管。而且，本实施模式在平整化工艺方面可结合实施模式2。
(实施模式4)
本实施模式说明了通过与实施模式1和3的不同方法制造结晶半导体膜的方法。
图4A表示具有通过与实施模式1相同的步骤形成的基膜101和非晶硅膜102的衬底100。此后，如图4B所示，非晶半导体膜102暴露在气氛中，在该气氛中使用选自惰性气体元素、氮、以及氨作为主要组分中选出的一种或多种气体产生等离子体131(等离子体处理)。使用等离子体发生器(等离子体CVD设备、干法蚀刻设备等)将这些元素形成为等离子体，并且进行等离子体处理30秒至20分钟(优选3至15分钟)。而且，优选地气体流速在50至300sccm范围内，衬底温度在200至500℃范围内，并且RF在100至400W范围内。
以及如图4C所示，通过旋涂方式将包括10ppm的醋酸Ni的水溶液选择性地施加到非晶半导体膜102。此后，通过在500至550℃的温度范围热处理2至20小时，结晶非晶半导体膜而形成结晶半导体膜。
当然，在对非晶半导体膜102选择性地添加金属元素之后，非晶半导体膜102暴露在气氛中，在该气氛中使用选自惰性气体元素、氮、以及氨作为主要组分中的一种或多种气体产生等离子体。可选地，在形成掩模103后，进行等离子体处理，然后选择性地添加金属元素。
以及，如图4D所示，辐照脉冲激光105。另外，激光辐照的条件与实施模式1中的相同，在能量密度设定为420mJ/cm2并且照射数量设定为25的条件下辐照脉冲准分子激光(XeCl，发射波长308nm)。
然后，如图4E所示，以间隔几乎等于脉冲激光的发射波长来形成脊106。换句话说，由于在该实施模式中辐照具有308nm的发射波长的准分子激光，以大约308nm的间隔规则地形成脊，其表示晶粒具有约308nm的尺寸。
此后，如图4F所示，通过与实施模式1相同的步骤，可形成具有栅电极117和118、覆盖栅电极的钝化膜126、层间绝缘膜119、以及布线120至123的薄膜晶体管。
如本实施模式所示，等离子体处理可以使获得的结晶半导体膜中的晶粒很小，而不增加金属元素的量。
根据上面步骤，可提供具有结晶半导体膜的薄膜晶体管并提供用于制造该薄膜晶体管的方法，其中以栅格图形形成在相邻晶粒中具有对准晶向的晶粒。在具有彼此对准晶向的相邻晶粒中形成的薄膜晶体管中，至少在具有彼此对准的晶向的沟道形成区的薄膜晶体管中，可减少在薄膜晶体管之间的差异。结果，可制造具有一致电特性和具有降低的显示不均匀性的半导体器件。而且，可在一个晶粒中形成沟道形成区。结果，可减少或避免在晶粒边界中的不利影响。
本实施模式可自由结合上面实施模式中的任何一个。除了等离子体处理步骤外，可通过与实施例1中相同的步骤制造薄膜晶体管。而且，本实施模式可结合具有倾斜地辐照脉冲激光的实施模式3。而且，关于平整化工艺方面本实施模式可结合实施模式2。
(实施模式5)
本实施模式说明用于制造具有结晶半导体膜的有源矩阵衬底的方法。注意有源矩阵衬底表示在该衬底中形成实施模式1至4描述的薄膜晶体管。具体地，有源矩阵衬底是具有像素部分和驱动电路部分的衬底，并且在该像素部分中以矩阵形成薄膜晶体管，在该驱动电路部分中形成多个薄膜晶体管。
图8A是有源矩阵衬底的顶视图。在衬底401上形成像素部分402、信号线驱动器电路403、第一扫描线驱动器电路404、以及第二扫描线驱动器电路405。
将脉冲激光辐照到整个有源矩阵衬底以结晶，并且优选地根据需要的TFT的电特性分别地辐照脉冲激光。例如，具有信号线驱动器电路和扫描线驱动器电路的驱动器电路部分需要具有高迁移率的TFT。另一方面，在像素部分中需要提供具有较少变化而非高迁移的TFT。
因此，脉冲激光辐照的区域，其为被辐照区，和不被辐照的区域，其为非辐照区，是分开的。可选地，添加金属元素的区域，其为掺杂区，和未添加金属元素的区域，其为掺杂区，可以是分开的。而且，选择性地添加金属元素的区域，其是选择掺杂区，和不使用掩模完全添加金属元素的区域，其为完全掺杂区，也可以是分开的。
例如，如图8B所示，在添加金属元素的步骤中，第一扫描线驱动器电路404和第二扫描线驱动器电路405是选择掺杂区，同时像素部分402是使用掩模132的非掺杂区。另外，如图8C所示，在激光辐照步骤中，第一扫描线驱动器电路404、第二扫描线驱动器电路405、以及像素部分402是被辐照区。
结果，第一扫描线驱动器电路404和第二扫描线驱动器电路405可由与像素部分402相比具有大晶粒的结晶半导体膜的TFT形成。另外，在第一扫描线驱动器电路404和第二扫描线驱动器电路405中的TFT具有其中控制相邻晶粒的晶向以便对准的晶体结构。而且，优选在一个晶粒中，形成第一扫描线驱动器电路404和第二扫描线驱动器电路405中的薄膜晶体管的沟道形成区，因为可减少或避免在晶粒边界中的不利效果。
另外，由于可以采用在其中脊形成栅格图形的结晶半导体膜，因此可使用具有减小了电特性差异的TFT来形成像素部分402。结果，可减少显示不均匀性。另外，由于像素部分402是非掺杂区，因此其具有不对准晶向的晶体结构。
另外，如图9A所示，第一扫描线驱动器电路404和第二扫描线驱动器电路405是选择掺杂区，并且像素部分402是完全掺杂区。并且，如图9B所示，第一扫描线驱动器电路404、第二扫描线驱动器电路405、以及像素部分402是被辐照区域。
结果，第一扫描线驱动器电路404和第二扫描线驱动器电路405可以由与像素部分402相比具有大晶粒的结晶半导体膜的TFT构成。另外，在第一扫描线驱动器电路404和第二扫描线驱动器电路405中的TFT具有在其中控制相邻晶粒的晶向以便对准的晶体结构。而且，优选在一个晶粒中，形成在第一扫描线驱动器电路404和第二扫描线驱动器电路405中的薄膜晶体管的沟道形成区，因为可减少或避免在晶粒边界中的不利效果。
另外，由于可以采用在其中脊形成栅格图形的结晶半导体膜，因此能由具有减小了电特性差异的TFT形成结晶半导体膜。结果，可减少显示不均匀性。
另外，如图9C所示，可具有其中第一扫描线驱动器电路404和第二扫描线驱动器电路405是非辐照区域，并且像素部分是402是被辐照区域的结构。
结果，在第一扫描线驱动器电路404和第二扫描线驱动器电路405的TFT中不形成脊。该TFT具有第一扫描线驱动器电路404和第二扫描线驱动器电路405的大晶粒的结晶薄膜。
尽管，本实施模式说明了其中有源矩阵衬底具有像素部分和如集成形成的信号线驱动器电路部分和扫描线驱动器电路部分的驱动器电路部分的结构，但像素部分和驱动器电路部分不必总是集成地形成。信号线驱动器电路部分和扫描线驱动器电路部分可以通过IC尖端形成，并且可以使用凸块等连接它们。特别地，由IC尖端形成的信号线驱动器电路可通过各向异性导电膜(ACF)或柔性印刷电路(FPC)，或通过使用COF方法或TAB方法连接到以信号线或扫描线为代表的布线上。
本实施模式可自由地与上面实施模式的任一个结合。
(实施模式6)
本实施模式说明了用于制造具有结晶半导体膜的有源矩阵衬底的方法，在电容元件和像素部分的TFT中通过使结晶条件不同形成该结晶半导体膜。
例如，图10A表示像素电路具有设置在其中信号线301、以及电流源线302与扫描线303交叉的位置中的开关TFT 304；驱动器TFT305；连接在驱动器TFT的栅极和源极的电容元件306；连接到驱动器TFT的发光元件307。在该像素电路中，TFT的结晶条件，特别是像素部分的驱动器TFT 305的结晶条件，优选设置得与电容元件306中的不同。这是由于当驱动器TFT 305中的半导体膜的结晶条件变化时，由驱动器TFT 305驱动的发光元件或液晶元件的显示也变化。换句话说，驱动器TFT的变化是显示不均匀性的原因之一。因此，优选通过使用其中脊形成栅格图形的结晶半导体膜形成具有减少差异的驱动器TFT。另一方面，形成在电容元件306中的脊可造成泄漏电流。因此，优选形成没有脊形成的结晶半导体膜。
注意图10B是对应于图10A的像素的顶视图。
因此，优选对像素部分中的TFT特别是驱动器TFT，进行激光结晶，而不对电容元件进行。例如，如图10C所示，至少设置驱动器TFT和电容元件以便彼此覆盖。并且，控制脉冲激光以便不辐照其中形成电容元件的区域(电容元件形成区)310。例如，控制激光辐照设备以便以预定间隔辐照脉冲激光。
另外，可以将脉冲激光辐照到整个表面，并且可以辐照连续波激光(CW激光)以将脊平整化到电容元件形成区，其中尤其需要防止脊的形成。而且，在这种情况下，由于具有通过使用Ni作为金属元素进行结晶而控制的晶向的区域也熔融了，因此晶向变得随机。
可选地，可以在电容元件形成区中设置掩模以便不被脉冲激光辐照。具体地，如图10D所示，通过在电容元件形成区310中，至少在电容元件306上将具有高折射指数的膜和具有低折射指数的膜层叠作为掩模，来形成叠层膜311。在这种情况下，每个膜优选地层叠以便其具有(λ/4)·n的厚度，其中λ是辐照激光的波长而n是每个折射率。具体地，当将脉冲准分子激光105(发射波长308nm)辐照到像素部分的整个表面时，依次层叠具有42nm厚的SiON膜和具有36nm厚的ITO膜。这里，形成层叠膜以便具有几百nm至几μm的膜厚。
由于准分子激光105在叠层膜311中折射，因此激光不辐照到电容元件306，或激光以衰减的能量辐射。因此，在形成叠层膜311的电容元件306中，不形成脊或脊形成得很低。结果，可以减少泄漏电路。注意叠层膜可以形成在除了电容元件外不优选形成脊的区域中。
如上所述，在像素部分中，可通过将脉冲激光辐照到预定位置来减少TFT中的差异，并通过不将脉冲激光辐照到其它位置来减少来自电容元件的泄漏电流。
另外，在图10C和10D中，可获得当在不将金属元素添加到其中的半导体膜时，形成电容元件的区域中具有不受控晶向的晶体结构。具体地，用在至少形成电容元件的半导体膜上形成的掩模添加金属元素。例如，当Ni用作金属元素时，硅化镍在脊中离析。当在吸气中万一不能充分除去硅化镍时，电容元件的导电膜和电容元件的半导体膜可能短路，这是不希望的。因此，希望控制掺杂区域以便不将金属元素添加到其中形成电容元件的半导体膜上。
在这种情况下，通过将金属元素添加到其中形成驱动器电路的半导体膜，可获得具有对准晶向的晶体结构。进行构图以便其中电流流动的方向与其中具有通过添加Ni到驱动器TFT形成的晶向的晶体结构的晶粒边界延伸经过的方向一致。结果，可以增强驱动器TFT的电特性并降低了由于晶粒边界导致的驱动器TFT之间的差异。
本实施模式可自由结合上面实施模式的任一个。
(实施模式7)
本实施模式说明了作为具有结晶半导体膜的半导体器件的示例的发光器件。
图12A表示发光器件，其中在第一衬底1210上形成信号线驱动器电路1200、扫描线驱动器电路1201、以及像素部分1202。
图12B表示沿A-A′截取的显示器件的剖面图，其描述了配置有CMOS电路的信号线驱动器电路1201，该CMOS电路具有在第一衬底1210上的n沟道TFT 1223和p沟道TFT 1224。使用结晶半导体膜形成该n沟道TFT 1223和p沟道TFT 1224，该结晶半导体膜具有通过使用脉冲激光进行激光退火而形成以栅格图形的晶粒。特别是，优选在一个晶粒中形成沟道形成区。形成信号线驱动器电路1200和扫描线驱动器电路1201的TFT可由CMOS电路、PMOS电路、或NMOS电路形成。
像素部分1202具有开关TFT 1221和驱动器TFT 1212。使用具有通过使用脉冲激光进行激光退火而形成以栅格图形的晶粒的结晶半导体膜形成开关TFT 1221和驱动器TFT 1212。优选在一个晶粒中形成沟道形成区。与信号线驱动器电路1200和扫描线驱动器电路1201相比，对于像素部分1201的TFT不必具有高度结晶。像素部分1202具有绝缘体1214，该绝缘体覆盖连接到驱动器TFT 1212其中一个电极的发光元件的第一电极1213；开关TFT 1211；以及驱动器TFT1212，其具有在对应发光元件的第一电极1213的位置中的开口。像素部分1202也具有发光元件1218，其中将电致发光层1215设置在第一电极1213上，并且发光层的第二电极1216进一步设置在电致发光层1215上。注意电致发光层由有机材料或无机材料形成，并且其通过结合电子注入层、电子传输层、发光层、空穴传输层、空穴注入层等适当地构成。
绝缘体1214可由有机树脂膜，如抗蚀剂、聚酰亚胺、或丙烯形成，或者由包括硅的无机绝缘膜，如氮化硅或氧化硅形成。这里，绝缘体1214由正型光敏丙烯树脂膜形成。注意当使用有机树脂膜等时，为防止湿气或氧穿透到其中，优选形成包括氮化硅或氧氮化硅作为其主要组成的绝缘膜，或形成包括氢的DLC(类金刚石碳)薄膜。
注意为增进对于此后将形成的电极或电致发光层的步骤的覆盖范围，优选形成具有在其上部或在其下部中的弯曲的绝缘体1214。例如，当绝缘体1214由正型光敏丙酸形成，优选只有绝缘体1214的上部具有曲率半径(在0.2至3μm的范围内)。另外，通过辐照激光变为难溶于蚀刻剂的负型、或通过辐照激光变为可溶于蚀刻剂的正型都可应用作为绝缘体1214。
由于发光元件的第一电极1213接触驱动其TFT 1212的第一电极，因此希望发光元件的第一电极1213的至少底部表面由具有与半导体膜的第一电极区欧姆接触的材料形成，并且接触电致发光层的其表面由具有高功函数的材料形成。例如，发光元件的第一电极1213可由单层氮化钛膜形成，或由层叠的两层或多层形成。
而且，当发光元件的第一电极1213和第二电极1216由具有半透明性的导电膜形成时，可制造两侧发光型发光器件。
第一电极1213可以由非透光导电膜形成，优选地具有高反射性的导电膜，并且第二电极1216可由透光导电膜形成。这可制造顶发射型发光器件，其中光只发射到密封衬底侧。
相反，当第一电极1213由透光导电膜形成而第二电极1216由非透光导电膜形成时，优选具有高反射性的导电膜，可制造底发射型发光器件，其中光只发射到衬底侧。
通过采用具有高反射性的导电膜作为设置在光不发射到其侧面中的发光元件的电极，可有效地使用光。
根据像素结构，第一电极和第二电极都可为阳极或阴极。例如，当第一电极是阳极而第二电极是阴极时，用于电极的特定材料可如下。
优选使用具有高功函数(功函数为4.0eV或更高)的金属、合金、导电化合物、这些的混合物等作为阳极材料。更具体地，ITO(氧化铟锡)、包括与2至20％范围的氧化锌(ZnO)混合的氧化铟的IZO(氧化铟锌)、金(Au)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、或金属氮化物材料如TiN都可用作阳极材料。
另一方面，希望使用具有较低功函数(功函数是3.8eV或更小)的金属、合金、导电化合物、这些的混合物等作为阴极材料。具体地，阴极可由如属于元素周期表中的第一族或第二族的元素的材料形成，也就是说，碱金属如Li或Cs；碱土金属如Ca或Sr；Mg；包括如Mg:Ag或Al:Li这些的合金；化合物如LiF、CsF、或CaF2；或包括稀土金属的过渡金属。然而，由于阴极需要具有半透明性，因此通过非常薄地形成这些金属或包括这些金属的合金、并通过在其上层叠金属(包括合金)如ITO来形成阴极。通过汽相沉积方法、溅射方法等形成这些阳极和阴极。
另外，当进行全色显示时，以如下方式形成电致发光层1215，该方式为通过使用各自的沉积掩模的汽相沉积方法、或通过喷墨方法选择性地形成每个显示红(R)、绿(G)和蓝(B)色发射的材料。具体地，分别地将CuPc或PEDOT用作HIL、将α-NPD用作HTL、将BCP或Alq3用作ETL、将BCP:Li或CaF2用作EIL。另外，根据R、G、和B的各自颜色(在R情况中的DCM等，在G情况中DMQD等)，将用掺杂剂掺杂的Alq3用作EML。
下面说明电致发光层1215的更具体的叠层结构。在形成显示红色发射的电致发光层的情况下，例如，形成30nm厚的CuPc，然后形成60nm厚的α-NPD。此后，使用相同的掩模形成具有DCM2并添加红荧烯的40nm厚的Alq3作为红光发射层，形成40nm厚的BCP作为电子传输层，并形成添加Li的1nm厚度BCP作为电子注入层。另外，在形成显示绿色发射的电致发光层的情况下，例如，形成30nm厚的CuPc，然后形成60nm厚的α-NPD。此后，使用相同的汽相沉积掩模形成添加香豆素545T的40nm厚的Alq3作为绿光发射层，形成40nm厚的BCP作为电子传输层，并形成添加Li的1nm厚度BCP作为电子注入层。另外，在形成显示蓝色发射的电致发光层的情况下，例如，形成30nm厚的CuPc，然后形成60nm厚的α-NPD。此后，使用相同掩模形成10nm厚的双[2-(2-羟苯基)苯唑]锌：Zn(PBO)2作为发光层。然后，形成40nm厚的BCP作为电子传输层，并形成1nm厚的添加Li的BCP作为电子注入层。注意该结构不限于上述的有机化合物层的叠层结构。
在这些颜色的电致发光层中，对所有颜色都是共用的CuPc层和α-NPD层可以形成在整个像素部分上。另外，在这些颜色中可以共享掩模。例如，在形成红色电致发光层之后，移动掩模以形成绿色电致发光层。然后又移动掩模以形成蓝色电致发光层。另外，可将形成的每个颜色的电致发光层的顺序恰当地设定。
另外，在白光发射的情况下，通过分开地提供滤色片或颜色转换层可以进行全色显示。在将其提供给第二衬底后可以粘贴滤色片或颜色转换层。
为防止发光元件由于湿气、氧等的退化，提供保护膜1217以便覆盖发光元件的第二电极。在该实施模式中，保护膜1217由通过DC溅射或RF溅射获得的包括氮化硅或氧氮化硅作为其主要组分的绝缘膜构成，或者由包括氢的DLC(类金刚石碳)膜形成。
如图12A和12B所示，发光元件的第二电极1216通过引线从设置在绝缘体1214中的连接区的开口(接触)连接到连接布线1208。连接布线1208通过各向异性导电树脂(ACF)电连接到柔性印刷电路(FPC)1209。通过FPC 1209接收将作为外部输入信号的视频信号或时钟信号。尽管这里只描述FPC，但可以在该FPC中设置印刷线路板(PWB)。
本实施模式表示具有集成地形成的驱动器的发光器件，其中在第一衬底1210上形成信号线驱动器电路1200和扫描线驱动器电路1201。然而，可以通过IC形成信号线驱动器电路和扫描线驱动器电路，并且可以通过SOG方法或TAB方法将它们电连接到信号线或扫描线。
当通过加压或加热粘贴ACF时，应注意由于衬底的柔性或加热的软化而不会产生破裂。例如，在被粘贴的区域中设置具有高硬度的衬底作为支撑。
在第一衬底的***，设置密封剂1205，用该密封剂粘贴第一衬底和第二衬底1204，然后密封它们。优选使用环氧树脂作为密封剂1205。
当使用第二衬底1204密封它们时，在第二衬底和保护膜1217之间形成空间。优选用惰性气体如氮来填充该空间、或形成具有高吸湿特性的材料以便防止发光器件由于湿气或氧气退化。在本实施模式中，形成具有高吸湿特性和高透光特性的树脂1230。由于树脂1230是透光的，因此即使当从发光元件发射光到第二衬底侧时，也不会减少透光度。
如上，可制造包括具有结晶半导体膜的薄膜晶体管的发光器件，该结晶半导体膜具有以栅格图形形成的晶粒，特别地，薄膜晶体管具有在一个晶粒中形成的沟道形成区。通过形成具有在一个晶粒中的沟道形成区的薄膜晶体管，可减少或避免在晶粒边界中的不利效果。结果，电特性是一致的，并且可以制造具有更高迁移率的薄膜晶体管，其可提供高质量的发光器件。
(实施模式8)
本实施模式说明液晶显示器件，其是具有结晶半导体膜的半导体器件的示例。
图13A描述液晶显示器件，其中在第一衬底1210上形成信号线驱动器电路1200、扫描线驱动器电路1201、和像素部分1202。
图13B是沿A-A′截取的显示器件的剖面图，其描述具有CMOS电路的信号线驱动器电路1201，该CMOS电路具有在第一衬底1210上的n沟道TFT 1223和p沟道TFT 1224。使用其中通过用脉冲激光进行激光退火、以栅格图形形成晶粒的结晶半导体膜形成n沟道TFT1223和p沟道TFT 1224。特别优选在一个晶粒中形成沟道形成区。形成信号线驱动器电路1200和扫描线驱动器电路1201的TFT可由CMOS电路、PMOS电路、或NMOS电路形成。
像素部分1202具有开关TFT 1221和电容元件1245。使用通过用脉冲激光进行激光退火获得的具有以栅格图形形成的晶粒的结晶半导体膜形成开关TFT 1221。特别优选地在一个晶粒中形成沟道形成区。通过夹在添加有杂质的半导体膜和栅电极之间的栅绝缘膜构成电容元件1245。注意像素部分1202的TFT与信号线驱动器电路1200和扫描线驱动器电路1201相比不必具有高结晶度。设置具有连接到开关TFT 1211其中一个电极的像素电极1250的绝缘体1214，以便覆盖n沟道TFT 1223、p沟道TFT 1224、像素电极1250、以及开关TFT 1211。
在成为相对衬底的第二衬底1204中，在对应信号线驱动器电路1200的位置中设置黑色矩阵1253，并且至少在对应像素部分的位置中设置滤色片1252。对形成有相对电极1251的第二衬底1204进行打磨处理，并且用***其间的间隔物1255粘贴第一衬底1210和第二衬底1204。
在第一衬底1210和第二衬底1204之间注入液晶层。优选在真空气氛中注入液晶层。可选地，通过滴将液晶层流注到第一衬底1210中，然后用第二衬底1204粘贴第一衬底1210。特别地，在使用大衬底的情况下，通过滴流注液晶层比注入液晶层更优选。
使用密封剂1205粘贴第一衬底1210和第二衬底1204。优选地在第一衬底1210和第二衬底1204中适当地设置偏光器以便提高对比度。
如上，可制造液晶显示器件，其包括具有以栅格图形形成的晶粒的薄膜晶体管，特别是具有在一个晶粒中形成的沟道形成区的薄膜晶体管。通过形成具有在一个晶粒中形成的沟道形成区的薄膜晶体管，可减少或避免在晶粒边界中的不利效果。结果，可制造具有更高迁移率的薄膜晶体管并提供高质量的液晶显示器件。
(实施模式9)
作为应用本发明制造的电子仪器的示例，有数字照相机、声音重放器件如汽车音响、笔记本型个人计算机、游戏机、个人数字助理(移动电话、移动游戏机等)、具有记录媒体的图像再现设备，如家用游戏机等。图14A至14H描述这些电子仪器的具体示例。
图14A表示包括机壳2001、支座2002、显示部分2003、扬声部分2004、视频输入端2005等的显示器件。显示部分2003具有发光元件或液晶元件，并具有使用具有以栅格形式形成的晶粒、特别地具有通过使用脉冲激光进行激光退火获得的相邻晶粒中对准晶向的结晶半导体膜形成的TFT。而且，可以在一个晶粒中形成沟道形成区。注意显示部分2003具有像素部分和驱动器电路部分。
图14B表示包括主体2101、显示部分2101、图像接收部分2103、操作键2104、外部连接端口2105、快门2106等的数字照相机。显示部分2102具有发光元件或液晶元件，并具有使用以栅格形式形成的晶粒、特别是具有通过用脉冲激光进行激光退火获得的相邻晶粒中的对准晶向的结晶半导体膜形成的TFT。而且，可以在一个晶粒中形成沟道形成区。注意显示部分2102具有像素部分和驱动器电路部分。
图14C表示包括主体2201、机壳2202、显示部分2203、键盘2204、外部连接端口2205、指向鼠标2206等的笔记本型个人计算机。显示部分2203具有发光元件或液晶元件，并具有使用具有以栅格形式形成的晶粒、特别地具有通过使用脉冲激光进行激光退火获得的相邻晶粒中对准晶向的结晶半导体膜形成的TFT。而且，可以在一个晶粒中形成沟道形成区。注意显示部分2203具有像素部分和驱动器电路部分
图14D表示包括主体2301、显示部分2302、开关2303、操作键2304、红外端口2305等的移动计算机。该显示部分2302具有发光元件或液晶元件，并具有使用具有以栅格形式形成的晶粒、特别具有通过使用脉冲激光进行激光退火获得的相邻晶粒中对准晶向的结晶半导体膜形成的TFT。而且，可以在一个晶粒中形成沟道形成区。注意显示部分2302具有像素部分和驱动器电路部分。
图14E表示具有记录媒体、并包括主体2401、机壳2402、显示部分A2403、显示部分B2404、记录媒体读取器2405、操作键2406、扬声器部分2407等的移动图像再现设备。该显示部分A2403主要显示图像信息，而显示部分B2404主要显示文本信息。显示部分A2403和B2404具有发光元件或液晶元件，并具有使用具有以栅格形式形成的晶粒的结晶半导体膜形成的TFT，特别具有通过使用脉冲激光进行激光退火获得的相邻晶粒中的对准晶向。而且，可以在一个晶粒中形成沟道形成区。注意显示部分A2403和B2404具有像素部分和驱动器电路部分。
图14F表示包括主体2501、显示部分2502和臂部分2503的目镜型显示器。该显示部分2502具有发光元件或液晶元件，并具有使用具有以栅格形式形成的晶粒、特别具有通过使用脉冲激光进行激光退火获得的相邻晶粒中对准晶向的结晶半导体膜形成的TFT。而且，可以在一个晶粒中形成沟道形成区。注意显示部分2502具有像素部分和驱动器电路部分。
图14G表示包括主体2601、显示部分2602、机壳2603、外部连接端口2604、遥控接收器2605、图像接收器2606、电池2607、音频输入部分2608、操作键2609等的摄像机。显示部分2602具有发光元件或液晶元件，并具有使用具有以栅格形式形成的晶粒、特别具有通过使用脉冲激光进行激光退火获得的相邻晶粒中对准晶向的结晶半导体膜形成的TFT。而且，可以在一个晶粒中形成沟道形成区。注意显示部分2602具有像素部分和驱动器电路部分。
图14H表示个人数字助理其中一种的移动电话，包括主体2701、机壳2701、底座2702、显示部分2703、音频输入部分2704、音频输出部分2705、操作键2706、外部连接端口2707、天线2708等。显示部分2703具有发光元件或液晶元件，并具有使用具有以栅格形式形成的晶粒、特别具有通过使用脉冲激光进行激光退火获得的相邻晶粒中对准晶向的结晶半导体膜形成的TFT。而且，可以在一个晶粒中形成沟道形成区。注意显示部分2703具有像素部分和驱动器电路部分。
上述电子仪器具有薄膜晶体管，该薄膜晶体管具有排列以栅格图形的晶粒的结晶半导体膜，其中在相邻晶粒中的晶向被对准。在相邻晶粒中的具有对准晶向的薄膜晶体管之间、至少在具有对准晶向的薄膜晶体管之间的差异可减少。结果，可以制造具有一致电特性以及减少了显示不均匀性的电子仪器。而且，可以制造在晶粒边界中具有减少或除去不利效果的电子仪器。
本实施例模式可自由地与上述任何一个实施模式结合。
实施例
(实施例1)
该实施例参考图11A至11E说明了脊形成以便有序维持(stand)的原理。
图11A表示在被脉冲激光辐照前的硅膜。
如图11B所示，当辐照脉冲激光用于第一次照射时形成脊。例如，在形成对其添加了促使结晶的金属元素、并对其进行热处理的硅膜的情况下，在从热处理中最后碰撞形成的晶核开始晶粒生长的位置处形成脊。当不进行使用金属元素的热处理时，在随机位置处形成脊。
如图11C所示，当辐照脉冲激光用于第二次照射时，由于在硅膜表面上的脊产生的凹凸，在激光辐照中散射光和反射光(它们都统称为漫反射光)增加。
并且，如图11D所示，当辐照脉冲激光用于第三次或更多次照射时，由于温度很高，由于干涉而使激光加强的区域最后结晶。因此，在激光加强的位置中新形成脊。当进一步辐照激光时，脊产生新的漫反射光，其造成在另一位置处的干涉。
考虑到这种干涉发生在所有的脊中并且脊数量增加。并且较高的脊产生更强的漫反射光。因此，当在脉冲激光(例如，准分子激光，具体地为XeCl准分子激光，具有约300nm的波长)的波长中有两个脊时，较高的脊随着照射数量增加而生长，同时较低的脊在熔融时消失。
出于这个原因，即使脊最初随机排列，但随着脉冲激光照射数量增加，高的脊开始形成栅格图形。另外，当脊逐渐形成栅格图形到一定程度时，温度分布变得更显著，其促使脊的规则形成。
考虑到脊形成如此描述的栅格图形。换句话说，晶粒以栅格图形形成。

Claims (55)

1、一种半导体器件，包括：
形成在衬底上并具有以栅格图形排列的晶粒的结晶半导体膜，其中，其中一个晶粒的晶向对准相邻的其中一个晶粒，以及
形成在衬底上并具有随机晶向的晶粒的结晶半导体膜。
2、一种半导体器件，包括：
像素部分，包括：
包括形成在衬底上并具有以栅格图形排列的晶粒的结晶半导体膜的薄膜晶体管，其中，其中一个晶粒的晶向对准相邻的其中一个晶粒，以及
包括形成在衬底上并具有随机晶向的晶粒的结晶半导体膜的电容元件。
3、根据权利要求2的半导体器件，
其中该薄膜晶体管的沟道形成区包括所述的其中一个晶粒，并且其中不具有晶粒边界。
4、一种半导体器件，包括：
形成在衬底上并具有以栅格图形的脊和在脊之间的晶粒的结晶半导体膜，其中相邻的晶粒具有相同的晶向，以及
形成在衬底上并具有随机晶向的晶粒的结晶半导体膜。
5、一种半导体器件，包括：
像素部分，包括：
包括形成在衬底上并具有以栅格图形排列的晶粒的结晶半导体膜的薄膜晶体管，其中，其中一个晶粒的晶向对准相邻的其中一个晶粒，以及
包括形成在衬底上并具有随机晶向的晶粒的结晶半导体膜的电容元件。
6、根据权利要求4的半导体器件，
其中薄膜晶体管的沟道形成区不具有脊。
7、根据权利要求5的半导体器件，
其中薄膜晶体管的沟道形成区不具有脊。
8、根据权利要求1中任意一个的半导体器件，
其中晶粒具有几乎等于辐照到半导体膜的脉冲激光的发射波长的大小。
9、根据权利要求2中任意一个的半导体器件，
其中晶粒具有几乎等于辐照到半导体膜的脉冲激光的发射波长的大小。
10、根据权利要求4中任意一个的半导体器件，
其中晶粒具有几乎等于辐照到半导体膜的脉冲激光的发射波长的大小。
11、根据权利要求5中任意一个的半导体器件，
其中晶粒具有几乎等于辐照到半导体膜的脉冲激光的发射波长的大小。
12、一种用于制造半导体器件的方法，包括步骤：
将用于促使结晶的含金属材料选择性地添加到非晶半导体膜，
通过加热非晶半导体膜形成结晶半导体膜，
通过将脉冲激光辐照到其中相邻的晶粒具有相同晶向的结晶半导体膜，以几乎等于脉冲激光的发射波长的间隔以栅格图形形成晶粒，以及
构图结晶半导体膜，以便薄膜晶体管的沟道形成区包括至少其中的晶粒。
13、一种用于制造半导体器件的方法，包括步骤：
将用于促使结晶的含金属材料选择性地添加到非晶半导体膜，
通过加热非晶半导体膜形成结晶半导体膜，
通过将脉冲激光辐照到其中相邻的晶粒具有相同晶向的结晶半导体膜，以几乎等于脉冲激光的发射波长的间隔以栅格图形形成晶粒，以及
构图结晶半导体膜，以便薄膜晶体管的沟道形成区包括具有对准晶向的晶粒，并且形成包括不添加金属元素的半导体膜的电容元件。
14、一种用于制造半导体器件的方法，包括步骤：
将用于促使结晶的含金属材料选择性地添加到非晶半导体膜，
通过加热非晶半导体膜形成结晶半导体膜，
通过将脉冲激光辐照到其中相邻的晶粒具有相同晶向的结晶半导体膜，以几乎等于脉冲激光的发射波长的间隔形成脊的栅格图形，以及
构图结晶半导体膜，以便薄膜晶体管的沟道形成区包括至少其中的晶粒。
15、一种用于制造半导体器件的方法，包括步骤：
将用于促使结晶的含金属材料选择性地添加到非晶半导体膜，
通过加热非晶半导体膜形成结晶半导体膜，
通过将脉冲激光辐照到其中相邻的晶粒具有相同晶向的结晶半导体膜，以几乎等于脉冲激光的发射波长的间隔形成脊的栅格图形，以及
构图结晶半导体膜，以便薄膜晶体管的沟道形成区包括具有对准晶向的晶粒，并且形成包括不添加金属元素的半导体膜的电容元件。
16、一种用于制造半导体器件的方法，包括步骤：
对非晶半导体膜进行等离子体处理，
将用于促使结晶的含金属材料选择性地添加到非晶半导体膜，
通过加热非晶半导体膜形成结晶半导体膜，
通过将脉冲激光辐照到其中相邻的晶粒具有相同晶向的结晶半导体膜，以几乎等于脉冲激光的发射波长的间隔以栅格图形形成晶粒，以及
构图结晶半导体膜，以便薄膜晶体管的沟道形成区至少包括其中的晶粒。
17、一种用于制造半导体器件的方法，包括步骤：
对非晶半导体膜进行等离子体处理，
将用于促使结晶的含金属材料选择性地添加到非晶半导体膜，
通过加热非晶半导体膜形成结晶半导体膜，
通过将脉冲激光辐照到其中相邻的晶粒具有相同晶向的结晶半导体膜，以几乎等于脉冲激光的发射波长的间隔以栅格图形形成晶粒，以及
构图结晶半导体膜，以便薄膜晶体管的沟道形成区包括具有对准晶向的晶粒，并且形成包括没有添加金属元素的半导体膜的电容元件。
18、根据权利要求16的用于制造半导体器件的方法，
其中以将非晶半导体膜暴露在气氛中的方式进行等离子体处理，其中主要使用选自惰性气体元素、氮、以及氨中的一种或多种气体产生等离子体。
19、根据权利要求17的用于制造半导体器件的方法，
其中以将非晶半导体膜暴露在气氛中的方式进行等离子体处理，其中主要使用选自惰性气体元素、氮、以及氨中的一种或多种气体产生等离子体。
20、根据权利要求12中任意一个的用于制造半导体器件的方法，
其中构图结晶半导体膜，以便薄膜晶体管的沟道形成区包括具有对准晶向的晶粒，并且其中不具有晶粒的晶粒边界。
21、根据权利要求13中任意一个的用于制造半导体器件的方法，
其中构图结晶半导体膜，以便薄膜晶体管的沟道形成区包括具有对准晶向的晶粒，并且其中不具有晶粒的晶粒边界。
22、根据权利要求14中任意一个的用于制造半导体器件的方法，
其中构图结晶半导体膜，以便薄膜晶体管的沟道形成区包括具有对准晶向的晶粒，并且其中不具有晶粒的晶粒边界。
23、根据权利要求15中任意一个的用于制造半导体器件的方法，
其中构图结晶半导体膜，以便薄膜晶体管的沟道形成区包括具有对准晶向的晶粒，并且其中不具有晶粒的晶粒边界。
24、根据权利要求16中任意一个的用于制造半导体器件的方法，
其中构图结晶半导体膜，以便薄膜晶体管的沟道形成区包括具有对准晶向的晶粒，并且其中不具有晶粒的晶粒边界。
25、根据权利要求17中任意一个的用于制造半导体器件的方法，
其中构图结晶半导体膜，以便薄膜晶体管的沟道形成区包括具有对准晶向的晶粒，并且其中不具有晶粒的晶粒边界。
26、根据权利要求12中任意一个的用于制造半导体器件的方法，
其中将脉冲激光倾斜地辐照到非晶半导体膜。
27、根据权利要求13中任意一个的用于制造半导体器件的方法，
其中将脉冲激光倾斜地辐照到非晶半导体膜。
28、根据权利要求14中任意一个的用于制造半导体器件的方法，
其中将脉冲激光倾斜地辐照到非晶半导体膜。
29、根据权利要求15中任意一个的用于制造半导体器件的方法，
其中将脉冲激光倾斜地辐照到非晶半导体膜。
30、根据权利要求16中任意一个的用于制造半导体器件的方法，
其中将脉冲激光倾斜地辐照到非晶半导体膜。
31、根据权利要求17中任意一个的用于制造半导体器件的方法，
其中将脉冲激光倾斜地辐照到非晶半导体膜。
32、根据权利要求12中任意一个的用于制造半导体器件的方法，进一步包括步骤：
在构图的结晶半导体膜上形成导电膜，
在导电膜上施加有机材料，
通过暴露有机材料形成掩模，以及
通过使用掩模蚀刻导电膜形成栅电极，
其中在相邻的脊之间形成栅电极。
33、根据权利要求13中任意一个的用于制造半导体器件的方法，进一步包括步骤：
在构图的结晶半导体膜上形成导电膜，
在导电膜上施加有机材料，
通过暴露有机材料形成掩模，以及
通过使用掩模蚀刻导电膜形成栅电极，
其中在相邻的脊之间形成栅电极。
34、根据权利要求14中任意一个的用于制造半导体器件的方法，进一步包括步骤：
在构图的结晶半导体膜上形成导电膜，
在导电膜上施加有机材料，
通过暴露有机材料形成掩模，以及
通过使用掩模蚀刻导电膜形成栅电极，
其中在相邻的脊之间形成栅电极。
35、根据权利要求15中任意一个的用于制造半导体器件的方法，进一步包括步骤：
在构图的结晶半导体膜上形成导电膜，
在导电膜上施加有机材料，
通过暴露有机材料形成掩模，以及
通过使用掩模蚀刻导电膜形成栅电极，
其中在相邻的脊之间形成栅电极。
36、根据权利要求16中任意一个的用于制造半导体器件的方法，进一步包括步骤：
在构图的结晶半导体膜上形成导电膜，
在导电膜上施加有机材料，
通过暴露有机材料形成掩模，以及
通过使用掩模蚀刻导电膜形成栅电极，
其中在相邻的脊之间形成栅电极。
37、根据权利要求17中任意一个的用于制造半导体器件的方法，进一步包括步骤：
在构图的结晶半导体膜上形成导电膜，
在导电膜上施加有机材料，
通过暴露有机材料形成掩模，以及
通过使用掩模蚀刻导电膜形成栅电极，
其中在相邻的脊之间形成栅电极。
38、根据权利要求12中任意一个的用于制造半导体器件的方法，
其中从选自Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器和金蒸汽激光器中的一个或多个激光器发射脉冲激光。
39、根据权利要求13中任意一个的用于制造半导体器件的方法，
其中从选自Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器和金蒸汽激光器中的一个或多个激光器发射脉冲激光。
40、根据权利要求14中任意一个的用于制造半导体器件的方法，
其中从选自Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器和金蒸汽激光器中的一个或多个激光器发射脉冲激光。
41、根据权利要求15中任意一个的用于制造半导体器件的方法，
其中从选自Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器和金蒸汽激光器中的一个或多个激光器发射脉冲激光。
42、根据权利要求16中任意一个的用于制造半导体器件的方法，
其中从选自Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器和金蒸汽激光器中的一个或多个激光器发射脉冲激光。
43、根据权利要求17中任意一个的用于制造半导体器件的方法，
其中从选自Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器和金蒸汽激光器中的一个或多个激光器发射脉冲激光。
44、根据权利要求12中任意一个的用于制造半导体器件的方法，
其中通过旋涂方法、浸渍方法、离子注入方法、或溅射方法将包括用于促使结晶的金属元素的溶液添加到非晶半导体膜。
45、根据权利要求13中任意一个的用于制造半导体器件的方法，
其中通过旋涂方法、浸渍方法、离子注入方法、或溅射方法将包括用于促使结晶的金属元素的溶液添加到非晶半导体膜。
46、根据权利要求14中任意一个的用于制造半导体器件的方法，
其中通过旋涂方法、浸渍方法、离子注入方法、或溅射方法将包括用于促使结晶的金属元素的溶液添加到非晶半导体膜。
47、根据权利要求15中任意一个的用于制造半导体器件的方法，
其中通过旋涂方法、浸渍方法、离子注入方法、或溅射方法将包括用于促使结晶的金属元素的溶液添加到非晶半导体膜。
48、根据权利要求16中任意一个的用于制造半导体器件的方法，
其中通过旋涂方法、浸渍方法、离子注入方法、或溅射方法将包括用于促使结晶的金属元素的溶液添加到非晶半导体膜。
49、根据权利要求17中任意一个的用于制造半导体器件的方法，
其中通过旋涂方法、浸渍方法、离子注入方法、或溅射方法将包括用于促使结晶的金属元素的溶液添加到非晶半导体膜。
50、根据权利要求12中任意一个的用于制造半导体器件的方法，
其中用于促使结晶的含金属材料包括选自Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In以及Sn中的金属。
51、根据权利要求13中任意一个的用于制造半导体器件的方法，
其中用于促使结晶的含金属材料包括选自Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In以及Sn中的金属。
52、根据权利要求14中任意一个的用于制造半导体器件的方法，
其中用于促使结晶的含金属材料包括选自Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In以及Sn中的金属。
53、根据权利要求15中任意一个的用于制造半导体器件的方法，
其中用于促使结晶的含金属材料包括选自Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In以及Sn中的金属。
54、根据权利要求16中任意一个的用于制造半导体器件的方法，
其中用于促使结晶的含金属材料包括选自Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In以及Sn中的金属。
55、根据权利要求17中任意一个的用于制造半导体器件的方法，
其中用于促使结晶的含金属材料包括选自Ni、Fe、Co、Pd、Pt、Cu、Au、Ag、In以及Sn中的金属。
CN200410055682.2A 2003-07-31 2004-08-02 半导体器件以及用于制造半导体器件的方法 Expired - Fee Related CN1581439B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP284437/2003 2003-07-31
JP2003284437 2003-07-31
JP284437/03 2003-07-31

Publications (2)

Publication Number Publication Date
CN1581439A true CN1581439A (zh) 2005-02-16
CN1581439B CN1581439B (zh) 2014-12-31

Family

ID=34101098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410055682.2A Expired - Fee Related CN1581439B (zh) 2003-07-31 2004-08-02 半导体器件以及用于制造半导体器件的方法

Country Status (2)

Country Link
US (1) US7358165B2 (zh)
CN (1) CN1581439B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826556A (zh) * 2009-03-03 2010-09-08 三星移动显示器株式会社 薄膜晶体管及其制造方法和有机发光二极管显示器装置
CN102064089A (zh) * 2009-11-13 2011-05-18 三星移动显示器株式会社 形成多晶硅层的方法、薄膜晶体管、显示装置及制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60224808T2 (de) * 2001-08-11 2009-02-05 The University Court Of The University Of Dundee Hintere feldemissionsplatte
JP4116465B2 (ja) * 2003-02-20 2008-07-09 株式会社日立製作所 パネル型表示装置とその製造方法および製造装置
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
KR100612853B1 (ko) * 2004-07-21 2006-08-14 삼성전자주식회사 와이어 형태의 실리사이드를 포함하는 Ｓｉ 계열 물질층및 그 제조방법
KR20060070345A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 박막 트랜지스터 표시판
US8869200B2 (en) * 2006-02-14 2014-10-21 At&T Intellectual Property I, L.P. Selection list of thumbnails
TWI344210B (en) * 2006-04-17 2011-06-21 Au Optronics Corp Polysilicon film having smooth surface and method of forming the same
JP5090690B2 (ja) * 2006-08-28 2012-12-05 三菱電機株式会社 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JPWO2008132862A1 (ja) * 2007-04-25 2010-07-22 シャープ株式会社 半導体装置およびその製造方法
US8460954B2 (en) * 2008-10-27 2013-06-11 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing same, and display device
KR101041141B1 (ko) * 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR101049801B1 (ko) * 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) * 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
WO2010134571A1 (ja) 2009-05-21 2010-11-25 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
US8247317B2 (en) * 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3221473B2 (ja) * 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3535241B2 (ja) * 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP4026191B2 (ja) 1996-05-22 2007-12-26 ソニー株式会社 シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法
US6190949B1 (en) * 1996-05-22 2001-02-20 Sony Corporation Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof
JP4761616B2 (ja) 1999-11-26 2011-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP4421104B2 (ja) 2000-12-28 2010-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI279052B (en) * 2001-08-31 2007-04-11 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
JP4024508B2 (ja) * 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826556A (zh) * 2009-03-03 2010-09-08 三星移动显示器株式会社 薄膜晶体管及其制造方法和有机发光二极管显示器装置
CN102064089A (zh) * 2009-11-13 2011-05-18 三星移动显示器株式会社 形成多晶硅层的方法、薄膜晶体管、显示装置及制造方法

Also Published As

Publication number Publication date
US20050023531A1 (en) 2005-02-03
CN1581439B (zh) 2014-12-31
US7358165B2 (en) 2008-04-15

Similar Documents

Publication Publication Date Title
CN1581439A (zh) 半导体器件以及用于制造半导体器件的方法
CN1293607C (zh) 半导体膜、半导体器件和它们的生产方法
US7247527B2 (en) Method for manufacturing semiconductor device, and laser irradiation apparatus
CN1293647C (zh) 半导体器件及其制造方法
CN1320599C (zh) 制造半导体器件的方法
CN1264199C (zh) 半导体器件的制造方法
CN1269196C (zh) 薄膜半导体器件的制造方法
CN1311549C (zh) 布线和制造布线的方法以及布线板和制造布线板的方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1638040A (zh) 激光照射方法以及晶质半导体膜的制作方法
CN1912739A (zh) 曝光掩模以及使用其的半导体器件的制造方法
CN1596045A (zh) 发光器件及其制造方法
CN1417859A (zh) 半导体器件
CN1855397A (zh) 薄膜晶体管及其制造方法
CN1873933A (zh) 半导体器件及其制造方法
CN1510762A (zh) 半导体装置及其制造方法
CN1599523A (zh) 显示器件及其制造方法
CN1912740A (zh) 曝光掩模
CN1917220A (zh) 制造半导体器件的方法
CN1421907A (zh) 薄膜晶体管的制造方法
CN1893117A (zh) 半导体器件以及其制造方法
CN1620208A (zh) 显示器件
CN101047191A (zh) 非易失性半导体存储装置
CN1716539A (zh) 掺杂装置
CN101043039A (zh) 非易失性半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141231

Termination date: 20180802