CN1623235A - 半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法 - Google Patents

半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法 Download PDF

Info

Publication number
CN1623235A
CN1623235A CNA028284933A CN02828493A CN1623235A CN 1623235 A CN1623235 A CN 1623235A CN A028284933 A CNA028284933 A CN A028284933A CN 02828493 A CN02828493 A CN 02828493A CN 1623235 A CN1623235 A CN 1623235A
Authority
CN
China
Prior art keywords
insulating barrier
gate
electrode
contact hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028284933A
Other languages
English (en)
Other versions
CN100380682C (zh
Inventor
柳春基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1623235A publication Critical patent/CN1623235A/zh
Application granted granted Critical
Publication of CN100380682C publication Critical patent/CN100380682C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

在衬底上形成包括栅极线、栅电极和栅极衬垫并沿横向延伸的栅极布线。随后形成栅极绝缘层，并在其上依次形成半导体层和欧姆接触层。沉积导电材料并对其构图以形成包括与栅极线相交的数据线、源电极、漏电极和数据衬垫的数据布线。在衬底上沉积由氮化硅制成的第一绝缘层，并在第一绝缘层上涂覆由感光有机绝缘材料制成的第二绝缘层。构图第二绝缘层以在其表面上形成凸凹图案和与漏电极相对的、暴露第一绝缘层的第一接触孔。随后，使用光致抗蚀剂图案通过光刻对第一绝缘层和栅极绝缘层一起构图，以形成分别暴露漏电极、栅极衬垫和数据衬垫的接触孔。接着，沉积铟锡氧化物(ITO)或铟锌氧化物(IZO)并对其构图以形成分别连接到漏电极、栅极衬垫和数据衬垫的透光性电极、子栅极衬垫和子数据衬垫。最后，在透光性电极上沉积反射导电材料并构图以形成具有像素区域中相应孔的反射膜。

Description

半导体装置的接触部分及其制造方法，包括接触部分的显示装置用薄膜 晶体管阵列板及其制造方法
技术领域
本发明涉及一种半导体装置的接触构造及其制造方法，一种包括接触构造的用于显示装置的薄膜晶体管阵列板及其制造方法。
背景技术
通常，一种半导体装置具有***在层间绝缘层之间的多层布线。层间绝缘层优选地由低介电常数的材料制成，以便最小化流过不同布线的信号间的干扰，并且通过设置在层间绝缘层处的接触孔，使传送相同信号的不同布线层彼此电气连接。
所述层间绝缘层包括具有低介电常数的有机绝缘层，其通常通过旋涂形成。当有机层下面的构造具有陡峭的高度差时，所述有机层具有梯状高度，这使得有机材料在旋涂期间被局限在特定的区域上。对于液晶显示器(LCD)，特别是对于通过反射外部光来显示图像的反射型LCD和工作在反射和透射两种模式下的半透射半反射型LCD，这将使得显示特性变坏。
目前，LCD是最广泛使用的平板显示器之一。LCD(其包括具有电极的两个面板和在其中***的液晶层)通过对所述电极施加电压使得液晶层中的液晶分子重新排列，来控制通过液晶层的透光度。在这些LCD中，最经常使用的一种在每个面板上设置至少一个电极并包括开关施加到所述电极的电压的薄膜晶体管(thin film transistor，TFT)。
通常，具有TFT的面板(TFT阵列板)除TFT外包括信号布线，所述信号布线包括传送扫描信号的栅极线、传送图像信号的数据线、将扫描信号从外部设备传送到栅极线的栅极衬垫以及将图像信号从外部设备传送到数据线的数据衬垫。TFT阵列板进一步包括像素电极，其与TFT电气连接并位于由栅极线和数据线交叉限定的相应像素区域中。
反射型LCD或半透射半反射型LCD的像素电极包括导电反射膜，其优选地具有用于增加反射效率以改善显示性能的凸起。通过在所述反射膜下设置不平坦性的有机绝缘层来形成所述反射膜凸起。
可是，由于下面构造的陡峭高度差造成有机绝缘层的梯状高度，给出了所述有机绝缘层不平坦性的拙劣轮廓，因此引起所述反射膜凸起的不一致从而产生应变。
发明内容
本发明要解决的技术问题是提供一种用于改善有机绝缘层的外形的半导体装置的接触构造及其制造方法，一种包括接触构造的TFT阵列板及其制造方法。
本发明要解决的另一技术问题是简化TFT阵列板的制造方法。
为了解决这些问题，本发明形成暴露绝缘层的有机绝缘层图案，并随后在绝缘层的暴露部分处形成暴露布线的接触孔。在形成有机绝缘层时，不会由于绝缘层的接触孔而存在高度差。
详细地，根据本发明的半导体装置的接触构造的制造方法包括：在衬底上形成第一布线，并随后形成覆盖第一布线的第一绝缘层。接着，在第一绝缘层上沉积有机绝缘材料并对其构图以形成具有第一接触孔的第二绝缘层，所述第一接触孔暴露对应第一布线的第一绝缘层部分。接着，使用光致抗蚀剂图案通过光刻对第一绝缘层经由第一接触孔所暴露的部分进行构图，以形成暴露第一布线的第二接触孔，并随后形成通过第二接触孔与第一布线相连的第二布线。
优选地，第一绝缘层包括氮化硅或二氧化硅，而第二布线包括反射导电材料。所述第二接触孔优选地暴露第一接触孔的边界。
此时，优选地是第二绝缘层在其表面上具有凸凹图案(uneven pattern)。
上述的制造半导体装置的方法也适用于制造用于液晶显示器的薄膜晶体管阵列板的方法。
更详细地，在根据本发明的LCD用TFT阵列板的制造方法中，在绝缘衬底上形成包括栅极线和与栅极线相连的栅电极的栅极布线，并随后沉积栅极绝缘层。接着，形成半导体层和数据布线。所述数据布线包括与栅极线相交以限定像素区域的数据线，与所述数据线相连并设置在栅电极附近的源电极，以及关于所述栅电极与源电极相对设置的漏电极。沉积第一绝缘层，以及在第一绝缘层上旋涂有机绝缘材料。对所述有机绝缘材料构图以形成具有第一接触孔的第二绝缘层，所述第一接触孔暴露与漏电极相对的第一绝缘层部分。随后，使用光致抗蚀剂图案通过光刻对所述第一绝缘层的暴露部分构图以形成第二接触孔，所述第二接触孔使漏电极与第一接触孔一起被暴露。形成通过第一和第二接触孔与漏电极相连的像素电极。
所述像素电极可以包括透光性导电电极或反射导电薄膜。当所述像素电极具有反射薄膜时，优选地是第二绝缘层具有在其表面上的凸凹图案。当所述像素电极具有透光性电极和反射薄膜两者时，优选地是反射薄膜在像素区域中具有孔。
可使用具有位置依从厚度的光致抗蚀剂图案通过光刻同时形成所述数据布线和半导体层。
所述栅极布线可以进一步包括与所述栅极线一端相连的栅极衬垫，所述数据布线可进一步包括与数据线一端相连的数据衬垫，所述第一绝缘层或栅极绝缘层可以具有暴露所述栅极衬垫或数据衬垫的第三接触孔。所述薄膜晶体管阵列板可进一步包括经由第三接触孔与所述栅极衬垫或数据衬垫电气连接的子衬垫，其中所述子衬垫用与像素电极相同的层制成。
附图说明
图1A至1C是根据本发明一个实施例的半导体装置的接触构造的截面图，其顺序说明半导体装置的制造方法；
图2是根据本发明一个实施例的半透射半反射型LCD用TFT阵列板的布局图；
图3是图2沿III-III′线的截面图；
图4A、5A、6A、7A、8A和9A是根据本发明一个实施例的半透射半反射型LCD用TFT阵列板在其制造方法的中间步骤中的布局图；
图4B是图4A沿IVB-IVB′线的截面图；
图5B是图5A沿V-V′线的截面图，并说明了图4B所示步骤的后续步骤；
图6B是图6A沿VIB-VIB′线的截面图，并说明了图5B所示步骤的后续步骤；
图7B是图7A沿VIIB-VIIB′线的截面图，并说明了图6B中所示步骤的后续步骤；
图8B是图8A沿VIIIB-VIIIB′线的截面图，并说明了图7B中所示步骤的后续步骤；
图9B是图9A沿IXB-IXB′线的截面图，并说明了图8B中所示步骤的后续步骤；
图10是根据本发明第二实施例的反射型LCD用TFT阵列板的布局图；
图11是图10所示的TFT阵列板沿XI-XI′线的截面图；
图12是根据本发明第三实施例的LCD用TFT阵列板的布局图；
图13是图12所示TFT阵列板沿XII-XII′线的截面图；
图14是根据本发明第四实施例的LCD用TFT阵列板的布局图；
图15和16分别是图14所示的TFT阵列板沿XV-XV′线和XVI-XVI′线的截面图；
图17A是根据本发明第四实施例的TFT阵列板在其制造方法的第一步骤中的布局图；
图17B和17C分别是图17A沿XVIIB-XVIIB′和XVIIC-XVIIC′线的截面图；
图18A和18B分别是图17A沿XVIIB-XVIIB′和XVIIC-XVIIC′线的截面图，并分别说明了图17B和17C中所示步骤的后续步骤；
图19A是图18A和18B所示步骤的后续步骤中TFT阵列板的布局图；
图19B和19C分别是图19A沿XIXB-XIXB′和XIXC-XIXC′线的截面图；
图20A、21A和22A以及图20B、21B和22B分别是图19A沿XIXB-XIXB′和XIXC-XIXC′线的相应截面图，并分别说明了图19B和19C中所示步骤的后续步骤；
图23A是图22A和22B所示步骤的后续步骤中TFT阵列板的布局图；
图23B和23C分别是图23A沿XXIIIB-XXIIIB′和XXIIIC-XXIIIC′线的截面图；
图24A是图23B和23C所示步骤的后续步骤中TFT阵列板的布局图；以及
图24B和24C分别是图24A沿XXIVB-XXIVB′和XXIVC-XXIVC′线的截面图，并分别说明了图23B和23C中所示步骤的后续步骤顺序。
具体实施方式
现在，将参照附图说明根据本发明实施例的半导体装置的接触构造及其制造方法，包括接触构造的TFT阵列板及其制造方法，这使得本领域技术人员很容易地实现本发明。
首先，说明根据本发明一实施例的半导体装置的接触构造的制造方法。
通常，半导体装置具有***在层间绝缘层之间的多层布线。层间绝缘层优选由低介电常数的材料制成，以便最小化不同布线中流经的信号间干扰，并且通过设置在层间绝缘层处的接触孔，使传送相同信号的不同布线层彼此电气连接。
层间绝缘体优选地包括：优选由氮化硅或二氧化硅制成的绝缘层，以及由具有低介电常数的有机绝缘材料制成的有机层。所述绝缘层优选地通过化学气相淀积(CVD)形成，同时所述有机层优选地通过旋涂法形成。根据本发明的一个实施例，在于绝缘层上形成所述有机层之后对所述绝缘层构图，以便改善由于预先设置在绝缘层上的接触孔深度所引起的有机层的梯状高度，在对绝缘层构图以便形成所述接触孔后，当涂覆有机层时暴露下面的布线，这使得有机材料在旋涂过程中被局部化在特定的区域上。
图1A至1C是根据本发明一个实施例的半导体装置的接触构造的截面图，其顺序说明半导体装置制造方法的步骤。
在根据本发明一个实施例的半导体装置的接触构造的制造方法中，首先，如图1A所示，优选由氮化硅或二氧化硅制成的第一绝缘层310被沉积在其上设置有第一布线200的衬底100上。优选由具有低介电常数的有机绝缘材料制成的第二绝缘层320被涂覆在第一绝缘层310上以形成层间绝缘体300。随后，使用掩模通过光刻对第二绝缘层320构图以形成暴露第一布线200上的下部绝缘层310的一部分的第一接触孔330。
进而，如图1B所示，使用具有位于第一接触孔330内部的孔的光致抗蚀剂图案400，通过光刻对第一绝缘层310的暴露部分进行构图以形成第二接触孔340。
最后，如图1C所示，在移除光致抗蚀剂图案400后，在第二绝缘层320上沉积导电材料，并使用掩模通过光刻对其构图以形成通过第一和第二接触孔330和340与第一布线200电气连接的第二布线500。
因为所述第一接触孔330暴露了第一绝缘层310的上表面，所以根据本发明该实施例的半导体装置的得到接触构造包括具有不含底切的阶式构造的侧壁。
根据本发明该实施例的半导体装置的接触构造的制造方法消除了旋涂过程中由于高度差所引起的有机材料在特定区域上的局部化分布，方法是在构图第一绝缘层310之前旋涂由有机绝缘材料制成的第二绝缘层320。
同时，根据本发明该实施例的半导体装置的接触构造的制造方法适用于LCD用TFT阵列板及其制造方法。
首先，将参照图2和3予以详细说明根据本发明第一实施例的半透射半反射型LCD。
图2为根据本发明第一实施例的半透射半反射型LCD的TFT阵列板的布局图，和图3是图2沿III-III′线的截面图。
在绝缘衬底10上形成栅极布线。所述栅极布线包括优选由具有低电阻率的银、银合金、铝和铝合金制成的单层，或包括包含所述单层的多层。
所述栅极布线包括：实质上沿横向延伸的多个栅极线22；与栅极线22一端相连的多个栅极衬垫24，其用于接收来自外部设备的栅极信号并将栅极信号传送给栅极线22；以及与栅极线22相连的TFT的多个TFT的栅电极26。所述栅极布线可以重叠后续形成的像素电极82和86，以形成存储电容器，或可包括施加有预定电压的多个存储电极，所述预定电压例如是来自外电源的公共电极电压(其被施加到上面板的公共电极上并在下文称作“公共电压”)，使得所述存储电极重叠之后说明的像素电极82和86，以形成用于改善像素的电荷存储能力的存储电容器。
优选由氮化硅制成并形成在所述衬底10上的栅极绝缘层30覆盖所述栅极布线22、24和26。
优选由非晶硅制成的半导体层40被形成在栅极绝缘层30上与栅电极24相对，以及由硅化物或重掺杂有n型杂质的n+氢化非晶硅制成的欧姆接触层55和56被形成在半导体层40上。
在欧姆接触层55和56以及栅极绝缘层30上形成数据布线。所述数据布线包括优选由具有低电阻率的导电材料如铝和银制成的导电层。所述栅极布线包括：实质上沿纵向延伸并与栅极线22相交以限定像素区域的多个数据线62，与所述数据线62相连并延伸至欧姆接触层54和56的一部分55的多个源电极65，与数据线62一端相连、用于接收来自外部设备的图像信号的多个数据衬垫68，以及与源电极65相分离并关于栅电极26与源电极53相对地设置在欧姆接触层54和56的另一部分56上的多个漏电极66。
优选由氮化硅制成的第一绝缘层70被形成在数据布线62、65、66和68以及半导体层40未被所述数据布线62、65、66和68覆盖的部分上，并且在第一绝缘层70上形成第二绝缘层90。第二绝缘层90优选由具有良好平坦性的感光有机材料制成。第二绝缘层90的上表面具有平坦图案以便最大化之后形成的反射膜86的反射效率。在具有栅极衬垫24和数据衬垫68的衬垫区域中，移除第二绝缘层90的同时仍然保留第一绝缘层70。该结构移除了衬垫区域上的有机绝缘材料并因此有利地适用于玻璃上芯片(chip on glass，COG)类型LCD，其中分别用于将扫描信号和图像信号传送到栅极衬垫24和数据衬垫68的多个栅极驱动集成电路(IC)和多个数据驱动IC被直接安装在TFT阵列板上。
分别暴露所述漏电极66和数据衬垫68的多个接触孔76和78被设置在第一绝缘层70上，并且在栅极绝缘层30和第一绝缘层90上设置暴露所述栅极衬垫24的多个接触孔74。第二绝缘层90具有暴露所述漏电极66、第一绝缘层暴露漏电极66的接触孔76的边缘、以及第一绝缘层70的平坦表面的多个接触孔96。
在第二绝缘层90上形成多个透光性电极82。所述透光性电极82基本上设置在像素区域中，并通过接触孔76和96与漏电极66电气连接。
在各个透光性电极82上形成具有孔85的反射膜86。在像素区域P中，由孔85限定的区域T被称作透射区域，而其余区域R被称作反射区域。
所述透光性电极82优选地由透光性导电材料如铟锌氧化物(IZO)和铟锡氧化物(ITO)制成，而反射膜86优选地由具有反射能力的铝、铝合金、银和银合金制成。各个反射膜86优选地包括设置在带透光性电极82的接触表面上的接触辅助层，以保证反射膜86和透光性电极82之间的良好接触特性，并且所述接触辅助层优选地由钼、钼合金、铬、钛或钽制成。
此外，在第一绝缘层70上形成多个子栅极衬垫84和多个子数据衬垫88。所述子栅极衬垫84和子数据衬垫88分别通过接触孔74和78与所述栅极和数据衬垫24和68相连。尽管所述子栅极和数据衬垫84和88并非必须的，但是是优选的，以保护栅极和数据衬垫24和68。所述子栅极和数据衬垫84和88优选地由透光性电极82或反射膜86的相同层构成。
现在参照图4A至9B以及图2和3说明根据本发明第一实施例的半透射半反射型LCD用TFT阵列板的制造方法。
如图4A和4B所示，在玻璃衬底10上沉积具有低电阻率的导电材料，并使用掩膜通过光刻对其构图以形成基本沿横向延伸的栅极布线，所述栅极布线包括多个栅极线22、多个栅电极26和多个栅极衬垫24。
接着，如图5A和5B所示，在顺序沉积包括由氮化硅制成的栅极绝缘层、由非晶硅制成的半导体层40以及掺杂非晶硅层50的三层之后，使用掩膜对掺杂非晶硅层50和半导体层40构图以便在栅极绝缘层30上形成与栅电极24相对的半导体层40和欧姆接触层50。
随后，如图6A和6B所示，沉积用于数据布线的导电层并用掩模通过光刻对其构图以便形成数据布线，所述数据布线包括多个与栅极线22相交的数据线65、多个与数据线65相连并延伸至栅电极26上的源电极65、多个与数据线62一端相连的数据衬垫68、以及多个与源电极65相分隔并关于栅电极26与源电极65相对的漏电极66。
此后，将掺杂非晶硅图案50没有被数据布线62、65、66和68覆盖的部分蚀刻，以便将所述掺杂非晶硅层图案50分离成关于栅电极26彼此相对的两个部分55和56，以便暴露两个掺杂非晶硅层55和56部分之间的半导体图案40部分。优选地实行氧等离子处理，以便稳定半导体层40的暴露表面。
如图7A和7B所示，通过CVD沉积氮化硅以形成第一绝缘层70，并且在构图所述第一绝缘层70之前将具有良好平坦性的光敏有机材料涂覆在第一绝缘层70上以便形成第二绝缘层90。根据本发明该实施例在对第一绝缘层70构图之前旋涂第二绝缘层90，防止了有机材料在特定区域上的局部化分布，原因是在旋涂过程中不存在由于第一绝缘层70所引起的高度差。
此后，使用掩膜通过光刻对所述第二绝缘层90构图，以便形成多个暴露第一绝缘层70与漏电极66相对部分的接触孔96，并同时在所述第二绝缘层90的表面上形成不平坦图案。接着，移除第二绝缘层90在配有栅极衬垫24和数据衬垫68的衬垫区域的部分以便暴露第一绝缘层70。
随后，如图8A和8B所示，使用光致抗蚀剂图案1000通过光刻对第一绝缘层70和栅极绝缘层30构图，以形成多个分别暴露栅极衬垫24、漏电极66和数据衬垫68的接触孔74、76和78。暴露所述漏电极66的第一绝缘层70的接触孔76被设置在第二绝缘层90的接触孔96内部，以便暴露第一绝缘层70的边缘和平坦表面，并因此使得接触构造具有不含底切的阶梯形。优选地，第一绝缘层70在接触构造处的暴露表面的宽度为0.1微米或更大。
接着，如图9A和9B所示，沉积ITO或IZO并用掩膜对其构图，以形成通过所述接触孔76和96与漏电极66相连的多个透光性电极82、多个通过接触孔74与栅极衬垫24相连的子栅极衬垫84、以及多个通过接触孔78与数据衬垫68相连的子数据衬垫88。
最后，如图2和3所示，沉积包括具有反射能力的银或铝的反射导电材料并使用掩膜通过光刻对其构图，以便在相应的透光性电极82上形成多个反射膜86。此时，各个反射膜86优选地包括接触辅助层，其由与其他材料具有良好接触特征的材料制成，以便改善与透光性82电极之间的接触特征。
根据本发明的第一实施例，在构图所述第一绝缘层70之前旋涂第二绝缘层90，防止了有机材料在特定区域上的局部分布，这是因为在旋涂期间不存在由第一绝缘层70所引起的高度差，因此在第二绝缘层90上获得一致的凸凹图案。因此，反射膜86遵循第二绝缘层90的凸凹图案的凸起被形成为均匀，而这防止了屏幕显示图像上的疵点。
因为在形成第二绝缘层90中，在所述有机绝缘材料从衬垫区域中移除之后对第一绝缘层70构图，所以根据本发明实施例的TFT阵列板的制造方法完全地防止了有机绝缘材料残留在衬垫区域上。因此，由该方法制造的TFT阵列板有利地特别可适用于COG型LCD，其中分别用于将扫描信号和图像信号传送到栅极衬垫24和数据衬垫68的多个栅极驱动IC和多个数据驱动IC被直接设置在TFT阵列板上。
同时，根据本发明的第一实施例的制造方法可适用于反射型LCD用TFT阵列板的制造方法。
现在参照图10和11详细地说明一种根据本发明第二实施例的反射型LCD用TFT阵列板。
如图10和11所示，构造与根据第一实施例的构造几乎相同。
可是，不同于第一实施例，多个反射膜86被直接设置在第二绝缘层90上并通过多个接触孔76和96与多个漏电极66直接电气连接。另外，所述反射膜86占据了整个像素区域。
根据本发明第二实施例的反射型LCD用TFT阵列板的制造方法与第一实施例方法几乎相同，直到在第一绝缘层70上形成多个接触孔74、76和78的步骤。
可是，在第一实施例中，当在第一绝缘层70中形成暴露多个漏电极66、多个栅极衬垫24和多个数据衬垫68的接触孔74、76和78之后，通过立即沉积反射导电材料并对反射导电材料构图来形成多个反射膜86。
根据本发明第一实施例的制造方法也适用于透射型LCD用TFT阵列板的制造方法。
现在参照图12和13详细地说明一种根据本发明第三实施例的反射型LCD用TFT阵列板。
如图12和13所示，构造与根据第一实施例的构造几乎相同。
不同于第一实施例，栅极布线22、24和26的各个栅极线22的多个部分比其他部分更宽，以重叠相应的透光性像素电极82从而获得足够的存储电容。
此外，数据布线62、65、66和68包括重叠所述栅极线22的、用于存储电容器的导体图案64，以及由透光性导电材料制成的像素电极82被直接设置在第二绝缘层90上。所述像素电极基本上设置在像素区域中，并通过接触孔76和96与多个漏电极66电气连接。所述像素电极82经由设置在第一和第二绝缘层70和90中的接触孔72和92与导体图案64电气连接，并且设置在第一绝缘层70和栅极绝缘层30中暴露栅极衬垫24的接触孔74比栅极衬垫24宽。
根据本发明第二实施例的反射型LCD用TFT阵列板的制造方法几乎与根据第一实施例的方法相同，直到在第一绝缘层70上形成接触孔72、74、76和78的步骤。
根据本发明第三实施例的TFT阵列板的制造方法没有在第二绝缘层90表面上形成凸凹图案，并提供沿所述数据布线62、65、66和68在纵向上延伸的半导体层40。
在第一实施例中，当在第一绝缘层70中形成暴露多个漏电极66、多个栅极衬垫24和多个数据衬垫68的接触孔72、74、76和78之后，立即沉积透光性导电材料并对其构图以便形成透光性像素电极86。
上述根据本发明实施例的制造方法也适用于透射型LCD用TFT阵列板的制造方法，其使用一个光致抗蚀剂图案通过光刻形成半导体层和数据布线，进而简化了制造工艺。将参照附图予以详细说明该方法。
首先，参照图14至16说明根据本发明一个实施例的、使用四个掩膜制造的用于LCD中TFT阵列板的单位像素的构造。
图14是根据本发明第四实施例的LCD用TFT阵列板的布局图，和图15和16为图14中所示的TFT阵列板分别沿XV-XV′和XVI-XVI′线的截面图；
如同在第三实施例中，在绝缘衬底10上形成栅极布线。所述栅极布线优选地由具有低电阻率的材料如银、银合金、铝和铝合金制成。所述栅极布线包括多个栅极线22、多个栅极衬垫24和多个栅电极26。所述栅极布线进一步包括多个形成在所述衬底上的存储电极28，其基本平行于栅极线22并施加有预定电压，如来自外部电源的公共电压，该电压也被施加到上面板的公共电极上。所述存储电极28重叠与像素电极82相连的存储电容器导体图案，以形成用于改善像素的电荷存储能力的存储电容器，其中所述导体图案将在下文中予以说明。如果由下文将要说明的栅极线22和像素电极82的重叠所得到的存储电容充足，则所述存储电极28可以被忽略。
优选由氮化硅制成的栅极绝缘层30形成在栅极布线22、24、26和28上，同时覆盖所述栅极布线22、24、26和28。
优选由氢化非晶硅制成的半导体图案42和48形成在栅极绝缘层30上，并且优选由重掺杂有n型杂质例如磷的非晶硅制成的欧姆接触层图案或中间层图案55、56和58形成在所述半导体层42和48上。
优选由具有低电阻率的铝基导电材料制成的数据布线形成在所述欧姆接触层图案55、56和58上。所述数据布线包括：多个数据部分62、65和68，多个TFT的漏电极66，和存储电容器导体图案64。各个数据部分包括：基本沿纵向延伸的数据线62，与所述数据线62一端相连的、用于接收来自外部设备的图像信号的数据衬垫68，以及多个从数据线62分出的源电极65。各个漏电极66与数据部分62、65和68相分离，并关于相应的栅电极26或相关TFT的沟道部分与相应的源电极53相对设置。在所述存储电极28上设置存储电容器导体图案64。在存储电极28不存在的情况，不会设置存储电容器导体图案64。
所述欧姆接触图案55、56和58起到减少下面半导体图案42和48和上面数据布线62、64、65、66和68之间接触电阻的作用。所述欧姆接触层图案55、56和58具有与数据布线62、64、65、66和68基本相同的形状。详细地，数据中间层图案55具有与数据部分62、65和68基本相同的形状，漏电极中间层图案56具有与漏电极66基本相同的形状，和存储电容器中间层图案58具有与存储电容器导体图案68基本相同的形状。
除TFT的沟道区域C外，所述半导体图案42和48具有与数据布线62、64、65、66和68以及欧姆接触层图案55、56和58相同的形状。具体地，存储电容器半导体图案48具有与存储电容器导体图案68和存储电容器欧姆接触层图案58基本相同的形状，同时TFT半导体图案42层略微不同于数据布线和欧姆接触层图案的剩余部分。在各个TFT的沟道区域C上，尽管数据部分62、65和68(尤其是源电极65)与漏电极66相分离，并且所述数据中间层图案55也与漏极欧姆接触层图案56相分离，但是TFT半导体图案42没有断开以便形成TFT的沟道。
层间绝缘体包括优选由氮化硅形成的第一绝缘层70以及优选由具有低介电常数的有机绝缘材料制成的第二绝缘层90，与第三实施例相同，所述层间绝缘体设置在数据布线62、65、66和68上。第一绝缘层70具有分别暴露所述漏电极66、数据衬垫68和存储电容器导体图案64的多个接触孔76、78和72，以及与栅极绝缘层30一起暴露栅极衬垫24的多个接触孔74。类似于所述第三实施例，将第二绝缘层90从衬垫区域中移除以便暴露第一绝缘层70，并且所述接触孔72和96暴露第一绝缘层70的边缘，所述第一绝缘层70为下部绝缘层，使得所述接触孔92和96的侧壁具有阶梯形。
接收来自TFT的图像信号以及与上面板上的电极合作产生电场的多个像素电极82被形成在低介电常数的绝缘层73上。所述像素电极82由透光性导电材料如IZO或ITO构成，并通过接触孔76和96与漏电极66电气连接以便接收图像信号。此外，像素电极82重叠邻近的栅极线22和邻近的数据线62以增加孔比。可是，所述重叠可以被省去。所述像素电极82通过接触孔72和92与存储电容器导体图案64相连以传送图像信号。
在第一绝缘层70上形成多个子栅极衬垫84和多个子数据衬垫88。所述子栅极衬垫84和子数据衬垫88分别设置在栅极衬垫24和数据衬垫24和68上，并因此分别通过接触孔74和78与其相连。尽管所述子栅极衬垫84和子数据衬垫88并非必须但优选的，以保护衬垫24和68，以及补助衬垫24和68与外部电路设备之间的粘合性。
在根据本发明第四实施例的TFT阵列板中，如上所述，所述接触孔72和76由于第一绝缘层70的暴露表面而具有阶梯形侧壁，并且暴露出第一绝缘层70在衬垫区域中的表面以便不会产生底切。这防止像素电极82、子栅极衬垫84和子数据衬垫88的断开。子栅极衬垫84和子数据衬垫88至少部分地设置在第一绝缘层70上。
在本实施例中，透光性ITO或IZO作为像素电极82的示例性材料。可是，对于反射型LCD，优选地使用不透光的导电材料。
现在，参照图14-16以及图17A-24C详细说明使用四个掩膜制造具有图14-16中所示构造的用于LCD的TFT阵列板的方法。
首先，如图17A-17C所示，通过沉积导电材料或用于栅极布线的材料并使用第一掩膜通过光刻对其构图而在衬底10上形成栅极布线，所述栅极布线包括多个栅极线22、多个栅极衬垫24、多个栅电极26以及多个存储电极28。所述栅极布线具有单层构造，其包括由具有低电阻率的材料如铝、铝合金、银或银合金制成的单层。可选地，所述导电层具有多层构造，其包括单层和由与其他材料具有良好接触特性的导电材料如铬、钛和钽制成的层。
接着，如图18A和18B所示，通过CVD顺序地沉积栅极绝缘层30、半导体层40和中间层50，使得层30、40和50分别具有1,500-5,000、500-2,000和300-600的厚度。通过溅射沉积用于数据布线并具有低电阻率的导电层60，并使得所述层60具有1,500-3,000的厚度，随后在导电层60上涂覆具有1-2微米厚度的光致抗蚀剂薄膜110。
随后，所述光致抗蚀剂薄膜110通过第二掩膜被曝光和显影以便形成图19A-19C中所示的光致抗蚀剂图案114和112。设置在源电极和漏电极65和66之间的TFT沟道区域C上的光致抗蚀剂图案114和112的第一部分114的厚度被形成为小于在形成有数据布线62、64、65、66和68的数据区域A上的第二部分112的厚度。剩余区域B上的光致抗蚀剂薄膜部分被移除。沟道区域C上的第一部分114与数据区域A上的第二部分112的厚度比依赖于后面所述蚀刻步骤中的蚀刻条件而被调整。优选地，第一部分114的厚度等于或小于第二部分112的一半厚度，特别地，其等于或小于4000。
通过几种技术可获得光致抗蚀剂薄膜的位置依从厚度。为了调整区域A中的曝光量，在掩膜上设置具有缝图案、格子花纹或半透光性薄膜的半透光性区域。
当使用缝图案时，优选地，所述缝之间部分的宽度或所述部分之间的距离(也就是，缝的宽度)比用于光刻的曝光仪的分辨率小。在使用半透光性薄膜情况中，具有不同透射率或具有不同厚度的薄膜可用于调整掩膜的透射率。
当通过上述掩膜使用光束照射所述光致抗蚀剂薄膜时，直接曝光的部分中的聚合物几乎被完全分解，并且面向所述缝图案或半透光性薄膜的部分的聚合物由于小的曝光量而未被完全分解。由光阻挡薄膜所阻挡的部分的聚合物几乎不分解。显影所述光致抗蚀剂薄膜，使得具有聚合物(其未被分解)的部分被保留下，并使暴露于较少光辐射的部分变得比没有经历曝光的部分薄。在此，不需要使曝光时间足够长来分解全部的分子。
通过执行回流工艺以使可回流光致抗蚀剂薄膜流入在曝光和显影光致抗蚀剂薄膜后没有光致抗蚀剂薄膜的区域中，可获得光致抗蚀剂图案的薄部分114，其中的曝光使用了具有能完全透射所述光束的透射区域和完全阻挡光束的阻挡区域的普通掩膜。
此后，蚀刻光致抗蚀剂图案114和下面的层(也就是，导电层60、中间层50和半导体层40)，使得数据布线和下面的层保留在所述数据区域A上，在沟道区域C上仅保留所述半导体层，并且移除剩余区域B中的所有三层60、50和40以便暴露所述栅极绝缘层30。
如图20A和20B所示，移除所述区域B上的导电层60的暴露部分以便露出中间层50的下层部分。在该步骤中，选择地使用干蚀刻和湿蚀刻并优选地在这样的条件下实行，即导电层60被选择地蚀刻而光致抗蚀剂图案112和114几乎不被蚀刻。可是，能够蚀刻光致抗蚀剂图案112和114以及导电层60的蚀刻情况将适用于干蚀刻，因为很难找到仅仅有选择地蚀刻导电层60而不蚀刻光致抗蚀剂图案112和114的情况。在这种情况中，对比于湿蚀刻的情况，所述第一部分114应当相对厚，以防止下面的导电层60由于蚀刻而露出。
干蚀刻和湿蚀刻都适用于包含铝或铝合金的数据布线用导电材料。对于Cr湿蚀刻是优选的，优选使用蚀刻剂CeNHO3，通过干蚀刻很难移除Cr。可是，可用干蚀刻移除大约500的非常薄的Cr薄膜。
因此，如图20A和20B所示，源/漏导体图案67(也就是，沟道区域C和数据区域A上的导电层部分)以及存储电容器导体图案64被保留下来，而剩余区域B上的导电层60部份被移除以便暴露下面的中间层50部分。所述保留的导体图案67和64具有与数据布线62、64、65、66和68基本相同的形状，除所述源和漏电极65和66仍连接而没有分开以外。当使用干蚀刻时，所述光致抗蚀剂图案112和114也被蚀刻至预定的厚度。
接着，如图21A和21B所示，区域B上中间层50的暴露部分以及下面的半导体层40部份通过干蚀刻与光致抗蚀剂薄膜的第一部分114一起被同时移除。中间层50和半导体层40的顺序干蚀刻可以跟随导体图案67的干蚀刻，或可以执行原位蚀刻工艺。中间层50和半导体层40的蚀刻优选在这样的情况中进行，即同时蚀刻光致抗蚀剂图案112和114、中间层50和半导体层40，而不会蚀刻栅极绝缘层30。(注意，半导体层和中间层不具有蚀刻选择性。)特别地，光致抗蚀剂图案112和114与半导体层40的蚀刻比率优选地彼此相等。对于光致抗蚀剂图案112和114以及半导体层40的相等蚀刻比，第一部分114的厚度优选地等于或小于半导体层40和中间层50的厚度和。
这样，如图21A和21B所示，沟道区域C和数据区域A上的导电层60部分(也就是，源/漏导体图案67)和存储电容器导体图案64被保留下来，而剩余区域B上的导电层60部份被移除。此外，沟道区域C上的第一部分114被移除以便暴露源/漏导体图案67，并且区域B上的中间层50和半导体层40部分被移除以便暴露下面的栅极绝缘层30部份。同时，数据区域A上的第二部分112也被蚀刻以具有减少的厚度。在该步骤中，完成了半导体图案42和48的形成。
参考标记57和58分别表示源/漏导体图案67下面和存储电容器导体图案64下面的中间层图案。沟道区域C上源/漏导体图案67部分的露出可选地通过单独光致抗蚀剂(PR)回蚀刻步骤获得，在光致抗蚀剂薄膜被充分蚀刻的情况下所述步骤不是必需的。
保留在沟道区域C上源/漏导体图案67的表面上的残余光致抗蚀剂随后通过灰化(ashing)被移除。
随后，如图22A和22B所示，沟道区域C上源/漏导体图案67的暴露部分以及下面源/漏中间层图案57部分被蚀刻移除。干蚀刻可适用于源/漏导体图案67和源/漏中间层图案57。可选地，对于源/漏导体图案67采用湿蚀刻，而对于源/漏中间层图案57采用干蚀刻。此时，如图22B所示，半导体图案42的顶部可被移除以使得厚度减少，并且光致抗蚀剂图案的第二部分112被蚀刻至预定的厚度。在栅极绝缘层30几乎不被蚀刻的情况下实行蚀刻，并且优选地，光致抗蚀剂薄膜非常厚以防止第二部分112被蚀刻从而暴露下面的数据布线62、64、65、66和68。
通过这种方式，所述源和漏电极65和66彼此分开，同时完成数据布线62、64、65、66和68以及下面欧姆接触层图案55、56和58的形成。
最后，移除保留在数据区域A上的第二部分112。可是，可在移除沟道区域C上的源/漏导体图案67部分和移除下面中间层图案57部分之间进行所述第二部分112的移除。
如图23A-23C所示，在如上所述形成数据布线62、64、65、66和68之后，通过CVD沉积氮化硅以形成第一绝缘层70。在构图第一绝缘层70之前，通过旋涂具有良好平坦特性和低介电常数的感光有机材料，在第一绝缘层70上形成第二绝缘层90。根据本发明该实施例在构图第一绝缘层70之前旋涂第二绝缘层90，防止了第二绝缘层90在特定区域上的局部分布，这是因为在旋涂过程中不存在因第一绝缘层70引起的高度差。
此后，使用掩模通过光刻对所述第二绝缘层90构图，以便形成多个暴露漏电极66和存储电容器导体图案68上的第一绝缘层70部分的接触孔96和92。此时，移除在配有栅极衬垫24或数据衬垫68的衬垫区域中的第二绝缘层90部分，以便暴露第一绝缘层70。
参照图24A和24B，与第一实施例相同，使用光致抗蚀剂图案通过光刻对第一绝缘层70以及栅极绝缘层30构图，以形成多个分别暴露栅极衬垫24、漏电极66、存储电容器导体图案64和数据衬垫68的接触孔74、76、72和78。第一绝缘层70暴露所述漏电极66和存储电容器导体图案64的接触孔76和72被设置在第二绝缘层90的接触孔96和92内部。
最后，在移除光致抗蚀剂图案之后，如图14至16所示，沉积具有400-500厚度的ITO或IZO并用第四掩膜对其蚀刻，以形成多个与漏电极66和存储电容器导体图案64相连的像素电极82、多个与栅极衬垫24相连的子栅极衬垫84以及多个与数据衬垫68相连的子数据衬垫84和88。
本发明的第四实施例不仅提供根据第一实施例的优势，而且简化了工艺，即，使用一个掩膜形成数据布线62、64、65、66和68，欧姆接触层图案55、56和58，以及下面的半导体图案42和48，同时，在该步骤中，所述源和漏电极65和66彼此分开。
在驱动IC和由这些方法制造的LCD用TFT阵列板的衬垫之间的连接，通过使用将驱动IC设置在相应薄膜上的载带封装(tape carrier package，TCP)或借助薄膜上芯片(chip on film，COF)方式而实现。可选地，借助上述直接将驱动IC设置在面板上的COG方式来实现其间的电气连接。
如上所述，当形成有机绝缘层时，根据本发明，所述有机绝缘层被旋涂在下面的绝缘层上，同时在不对下面的绝缘层构图的情况下保持最小化的高度差，进而防止有机绝缘材料局限于特定的区域内。这防止了反射型LCD中的图像疵点从而改善了显示性能。此外，下部绝缘层的边缘在接触部分处被露出，使得接触孔的侧壁具有阶梯形，进而消除了接触部分中的底切。这样防止了接触部分处的断开以确保接触部分的可靠性，进而改善了产品的显示特性。另外，在制造LCD用TFT阵列板时光刻步骤的最少化使得制造工序简化并降低了生产成本。

Claims (23)

1.一种制造半导体装置的方法，所述方法包括：
在衬底上形成第一布线；
沉积覆盖所述第一布线的第一绝缘层；
在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层具有暴露与所述第一布线相对的所述第一绝缘层的第一接触孔；
使用光致抗蚀剂图案通过光刻对所述第一绝缘层构图以形成暴露所述第一布线以及所述第一接触孔的第二接触孔；以及
形成通过所述第一和第二接触孔与所述第一布线相连接的第二布线。
2.根据权利要求1所述的方法，其中所述第一绝缘层包括氮化硅或二氧化硅。
3.根据权利要求1所述的方法，其中所述第二绝缘层包括有机绝缘材料。
4.根据权利要求1所述的方法，其中所述第二绝缘层包括反射导电材料。
5.根据权利要求1所述的方法，其中所述第二接触孔暴露所述第一接触孔的平坦上表面。
6.一种半导体装置，包括：
衬底；
形成在所述衬底上的第一布线；
覆盖所述第一布线并具有暴露所述第一布线的第一接触孔的第一绝缘层；
形成在所述第一绝缘层上并具有暴露所述第一接触孔的边界和所述第一绝缘层的平坦上表面的第二接触孔的第二绝缘层；以及
形成在所述第二绝缘层上并通过所述第一和第二接触孔与所述第一布线相连的第二布线。
7.根据权利要求6所述的半导体装置，其中所述第二绝缘层包括有机绝缘材料。
8.根据权利要求7所述的半导体装置，其中所述第二绝缘层的表面具有凸凹图案。
9.根据权利要求6所述的半导体装置，其中所述第二布线包括反射导电材料。
10.根据权利要求6所述的半导体装置，其中所述第一绝缘层通过所述第二接触孔暴露的表面宽度等于或大于0.1微米。
11.一种制造用于液晶显示器的薄膜晶体管阵列板的方法，该方法包括：
在绝缘衬底上形成栅极布线，所述栅极布线包括栅极线和与所述栅极线相连的栅电极；
沉积栅极绝缘层；
形成半导体层；
形成数据布线，所述数据布线包括与所述栅极线相交以限定像素区域的数据线、与所述数据线相连并靠近所述栅电极设置的源电极、以及关于所述栅电极与所述源电极相对设置的漏电极；
沉积第一绝缘层；
在所述第一绝缘层上旋涂有机绝缘材料并对所述有机绝缘层构图以形成具有暴露与所述漏电极相对的所述第一绝缘层的第一接触孔的第二绝缘层；
使用光致抗蚀剂图案通过光刻对所述第一绝缘层构图以形成暴露所述漏电极和所述第一接触孔的第二接触孔；以及
形成通过所述第一和第二接触孔与所述漏电极电气连接的像素电极。
12.根据权利要求11所述的方法，其中所述像素电极包括透光性导电电极或反射导电薄膜。
13.根据权利要求11所述的方法，其中当所述像素电极具有反射薄膜时所述第二绝缘层的表面具有凸凹图案。
14.根据权利要求13所述的方法，其中当所述像素电极包括透光性电极和反射薄膜两者时，所述反射薄膜在所述像素区域中具有孔。
15.根据权利要求11所述的方法，其中使用具有位置依从厚度的光致抗蚀剂图案通过光刻同时形成所述数据布线和所述半导体层。
16.根据权利要求11所述的方法，其中所述第一接触孔暴露所述第一绝缘层的平坦上表面。
17.一种用于液晶显示器的薄膜晶体管阵列板，包括：
形成在绝缘衬底上的栅极布线，所述栅极布线包括栅极线和与所述栅极线相连的栅电极；
覆盖所述栅极布线的栅极绝缘层；
形成在所述栅极绝缘层上的半导体层；
形成在所述栅极绝缘层或所述半导体层上的数据布线，该数据布线包括与所述栅极线相交以限定像素区域的数据线、与所述数据线相连并设置在所述栅电极附近的源电极、以及关于所述栅电极与所述源电极相对设置的漏电极；
覆盖所述半导体层并具有暴露所述漏电极的第一接触孔的第一绝缘层；
形成在所述第一绝缘层上并具有暴露所述漏电极和所述第一接触孔以及所述第一绝缘层的平坦上表面的第二接触孔的第二绝缘层；以及
形成在所述第二绝缘层上并通过所述第一和第二接触孔与所述漏电极相连的像素电极。
18.根据权利要求17所述的薄膜晶体管阵列板，其中所述第二绝缘层包括有机绝缘材料。
19.根据权利要求17所述的薄膜晶体管阵列板，其中所述像素电极包括透光性导电电极或反射导电薄膜。
20.根据权利要求17所述的薄膜晶体管阵列板，其中当所述像素电极具有反射薄膜时，所述第二绝缘层的表面具有凸凹图案。
21.根据权利要求17所述的薄膜晶体管阵列板，其中当所述像素电极包括透光性电极和反射薄膜两者时，所述反射薄膜在所述像素区域中具有孔。
22.根据权利要求17所述的薄膜晶体管阵列板，其中所述栅极布线进一步包括与所述栅极线一端相连的栅极衬垫，所述数据布线进一步包括与所述数据线一端相连的数据衬垫，以及所述第一绝缘层或所述栅极绝缘层具有暴露所述栅极衬垫或所述数据衬垫的第三接触孔，并且所述薄膜晶体管阵列板进一步包括通过所述第三接触孔与所述栅极衬垫或所述数据衬垫电气连接并由所述像素电极的相同层构成的子衬垫。
23.根据权利要求17所述的薄膜晶体管阵列板，其中所述第一绝缘层通过所述第二接触孔暴露的上表面宽度等于或大于0.1微米。
CNB028284933A 2002-03-07 2002-04-30 半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法 Expired - Lifetime CN100380682C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR12086/2002 2002-03-07
KR20020012086 2002-03-07
KR12086/02 2002-03-07

Publications (2)

Publication Number Publication Date
CN1623235A true CN1623235A (zh) 2005-06-01
CN100380682C CN100380682C (zh) 2008-04-09

Family

ID=27785996

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028284933A Expired - Lifetime CN100380682C (zh) 2002-03-07 2002-04-30 半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法

Country Status (5)

Country Link
KR (1) KR100885022B1 (zh)
CN (1) CN100380682C (zh)
AU (1) AU2002255377A1 (zh)
TW (1) TW578240B (zh)
WO (1) WO2003075356A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097928B (zh) * 2006-06-30 2012-10-10 三星电子株式会社 薄膜晶体管阵列基板及其制造方法
CN103364941A (zh) * 2012-04-10 2013-10-23 三星显示有限公司 显示装置及其制造方法
CN109659335A (zh) * 2017-10-12 2019-04-19 三星显示有限公司 显示装置
CN109671669A (zh) * 2018-12-25 2019-04-23 信利半导体有限公司 过孔加工方法、基板结构及显示装置
CN110650917A (zh) * 2017-04-07 2020-01-03 德州仪器公司 微机电***中分离的突起/凹进特征
CN111244144A (zh) * 2020-01-20 2020-06-05 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制作方法
CN111480241A (zh) * 2019-08-05 2020-07-31 厦门三安光电有限公司 一种倒装发光二极管

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023978B1 (ko) * 2004-03-18 2011-03-28 삼성전자주식회사 반투과 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR100647775B1 (ko) 2004-12-01 2006-11-23 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판 및 제조 방법
KR100730161B1 (ko) * 2005-11-11 2007-06-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR20180066948A (ko) 2016-12-09 2018-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60178660A (ja) * 1984-02-24 1985-09-12 Nec Corp 半導体装置
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
JP3270674B2 (ja) * 1995-01-17 2002-04-02 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3062491B2 (ja) * 1998-03-26 2000-07-10 松下電器産業株式会社 配線構造体の形成方法
US6300244B1 (en) * 1998-05-25 2001-10-09 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP3479023B2 (ja) * 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
JP2001007203A (ja) * 1999-06-22 2001-01-12 Sony Corp 半導体装置の製造方法
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100638525B1 (ko) * 1999-11-15 2006-10-25 엘지.필립스 엘시디 주식회사 컬러 액정표시장치용 어레이기판 제조방법
KR100443828B1 (ko) * 2000-05-25 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자 및 그의 제조방법
KR100684578B1 (ko) * 2000-06-13 2007-02-20 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097928B (zh) * 2006-06-30 2012-10-10 三星电子株式会社 薄膜晶体管阵列基板及其制造方法
CN103364941A (zh) * 2012-04-10 2013-10-23 三星显示有限公司 显示装置及其制造方法
CN110650917A (zh) * 2017-04-07 2020-01-03 德州仪器公司 微机电***中分离的突起/凹进特征
CN109659335A (zh) * 2017-10-12 2019-04-19 三星显示有限公司 显示装置
CN109659335B (zh) * 2017-10-12 2023-10-27 三星显示有限公司 显示装置
CN109671669A (zh) * 2018-12-25 2019-04-23 信利半导体有限公司 过孔加工方法、基板结构及显示装置
CN111480241A (zh) * 2019-08-05 2020-07-31 厦门三安光电有限公司 一种倒装发光二极管
CN111244144A (zh) * 2020-01-20 2020-06-05 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制作方法
CN111244144B (zh) * 2020-01-20 2022-05-20 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制作方法

Also Published As

Publication number Publication date
KR20030074089A (ko) 2003-09-19
AU2002255377A1 (en) 2003-09-16
CN100380682C (zh) 2008-04-09
KR100885022B1 (ko) 2009-02-20
TW578240B (en) 2004-03-01
WO2003075356A1 (en) 2003-09-12

Similar Documents

Publication Publication Date Title
CN1258117C (zh) 用于液晶显示器的薄膜晶体管及其制造方法
US7972964B2 (en) Semiconductor device with contact structure and manufacturing method thereof
CN1623117A (zh) 用于显示装置的薄膜晶体管阵列板的制造方法
CN1575525A (zh) 半导体装置接触部及其制造方法和包括该接触部的用于显示器的薄膜晶体管阵列面板及其制造方法
CN1165970C (zh) 供液晶显示器用薄膜晶体管阵列面板及其制造方法
CN1163964C (zh) 用于液晶显示器的薄膜晶体管阵列面板
CN100346218C (zh) 薄膜晶体管阵列面板及其制造方法
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
CN1311056C (zh) 用于布线的蚀刻剂、利用该蚀刻剂制造布线的方法、包含该布线的薄膜晶体管阵列面板及其制造方法
CN1491442A (zh) 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
CN1555506A (zh) 用于液晶显示器的薄膜晶体管面板
CN1517771A (zh) 薄膜晶体管阵列面板及其制造方法
CN1773341A (zh) 制造柔性显示装置的方法
CN1530721A (zh) 用于显示器的面板及其制造方法以及包括该面板的液晶显示器
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1897270A (zh) 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1727976A (zh) 液晶显示器的阵列基板及其制造方法
CN1670909A (zh) 薄膜晶体管阵列面板及其制造方法
CN1869775A (zh) 液晶显示器及其制造方法
CN1577025A (zh) 薄膜晶体管阵列面板及其制造方法
CN1490872A (zh) 互连、互连形成方法、薄膜晶体管及显示器
CN1489217A (zh) 薄膜晶体管阵列面板
CN1615452A (zh) 显示器布线及其制造方法与包含该布线的薄膜晶体管阵列面板及其制造方法
CN1917202A (zh) 布线结构、布线制造方法、薄膜晶体管基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121026

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121026

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20080409

CX01 Expiry of patent term