CN1622287A - 焊锡凸块的形成方法 - Google Patents

焊锡凸块的形成方法 Download PDF

Info

Publication number
CN1622287A
CN1622287A CNA2003101157685A CN200310115768A CN1622287A CN 1622287 A CN1622287 A CN 1622287A CN A2003101157685 A CNA2003101157685 A CN A2003101157685A CN 200310115768 A CN200310115768 A CN 200310115768A CN 1622287 A CN1622287 A CN 1622287A
Authority
CN
China
Prior art keywords
solder bump
current value
metal level
formation method
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101157685A
Other languages
English (en)
Other versions
CN1319129C (zh
Inventor
詹忠荣
陈晋亿
许文政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ecker Advanced Polytron Technologies Inc
Original Assignee
UNITIVE SEMICONDUCTOR TAIWAN CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UNITIVE SEMICONDUCTOR TAIWAN CORP filed Critical UNITIVE SEMICONDUCTOR TAIWAN CORP
Priority to CNB2003101157685A priority Critical patent/CN1319129C/zh
Publication of CN1622287A publication Critical patent/CN1622287A/zh
Application granted granted Critical
Publication of CN1319129C publication Critical patent/CN1319129C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明揭示一种焊锡凸块的形成方法，包含：提供一基底，具有一金属层于一表面上；形成一图形化的罩幕层于上述金属层上，暴露部分上述金属层；以及以电镀法形成一银含量为1.6－3.0重量百分比(wt％)的焊锡(solder)凸块于暴露的上述金属层上。

Description

焊锡凸块的形成方法
技术领域
本发明是有关于一种半导体制程，特别是有关一种在半导体基底上形成焊锡凸块的方法。
背景技术
在半导体芯片上形成焊锡凸块的制程，被广泛地应用于卷带自动接合(tape automated bonding；TAB)与覆晶(flip chip；FC)接合等封装技术。
台湾专利公告第502424号专利(以下称’424专利)中，是揭露了一无铅焊锡凸块，其含有重量百分比5以下(较佳为3.5)的银。然而，银含量大于3个重量百分比(wt％)时，焊锡凸块在后续的热制程、高温、高温差、或高湿度等较严苛的环境中，焊锡凸块容易生成银须(silver whisker)，因而容易产生凸块变形(deformed bump)、凸块桥接(bridge bump)、凸块大小不均(large or low volume bump)等缺陷，而造成组件电路的短路或断路而降低制程良率与产品可靠度。另外，当银含量小于1.6％以下时，在凸块成球的重流制程中，会发现凸块成球的外观会呈现橘皮般的皱折的球表面(如图9所示)、甚至球形塌陷无法成球形(如图10所示，其中实线的范围表正常的球形、虚线的范围表已发生塌陷的凸块的球形)、而且整片芯片中的凸块成球形的凸块均匀性不佳(如图11的区域201所示)，因而降低了制程良率及后续可靠度测试的热制程、高温、高温差、或高湿度等较严苛的环境中试验的良率，而且在凸块成球的外观会呈现橘皮般的皱折的球表面的情况下，亦不利于以光学仪器作凸块的位置、大小等检测。
发明内容
有鉴于此，本发明的主要目的是提供一种焊锡凸块的形成方法，形成耐高温、高温差、与高湿度等较严苛的环境的焊锡凸块，以提升制程良率与产品可靠度。
本发明的另一目的提供一种焊锡凸块的形成方法，以形成外观相对平滑的焊锡凸块，并提升整片芯片中的凸块的均匀性，以提升凸块的可检测性，并更加提升制程良率与产品可靠度。
为达成本发明的上述目的，本发明是提供一种焊锡凸块的形成方法，包含：提供一基底，具有一金属层于一表面上；形成一图形化的罩幕层于上述金属层上，暴露部分上述金属层；以及以电镀法形成一银含量为1.6-3.0重量百分比(wt％)的焊锡(solder)凸块于暴露的上述金属层上。
附图说明
图1为一剖面图，是显示本发明较佳实施例的步骤1。
图2为一剖面图，是显示本发明较佳实施例的步骤2，形成图案化的罩幕层120。
图3为一剖面图，是显示本发明较佳实施例的步骤3的电镀步骤。
图4为一剖面图，是显示本发明较佳实施例的步骤4的电镀步骤。
图5为一剖面图，是显示本发明较佳实施例的步骤5的电镀步骤。
图6为一剖面图，是显示本发明较佳实施例的步骤6，移除图案化的罩幕层120。
图7为一剖面图，是显示本发明较佳实施例的步骤7，将金属层110图案化为凸块下金属层112。
图8为一剖面图，是显示本发明较佳实施例的步骤8，对焊锡凸块140施以一重流的步骤。
图9为一光学显微镜照片，是显示习知的焊锡凸块外观呈现橘皮般的皱折的球表面的表面。
图10为一光学显微镜照片，是显示习知的焊锡凸块外观呈现球形塌陷无法成球形。
图11为一光学显微镜照片，是用以比较以本发明的焊锡凸块的形成方法所形成的焊锡凸块的外观、以及习知的焊锡凸块外观。
符号说明：
60-电性接触组件       100-基底
110-金属层            112-凸块下金属层
120-图案化的罩幕层    122、124-开口
140、140-焊锡凸块     201-区域
202-区域
具体实施方式
请参考图1-图8，为一系列的剖面图，是显示本发明较佳实施例的焊锡凸块的形成方法的流程。
步骤1：
请参考图1，首先，提供一基底100，通常为单晶硅的基底，且基底100已完成金属内联机的制程，具有一第一焊垫与护层(passivation)的结构(未绘示)；如为芯片尺寸封装的基底，则基底100更包含一导线层、一第二焊垫、与封装层等结构(未绘示)。一金属层110全面性地覆盖于基底100的主动表面上，并与上述第一或第二焊垫形成电性连结，金属层110。金属层110通常为单一或多层的金属层例如依序为Al(Ti)/NiV/Cu、Ti(或TiW)/Cu/Ni、Ti/Cr/Cr-Cu/Cu、TiW/Au、或其它结构(视后续形成的焊锡凸块的材质而定)，通常是作为球底金属层，可以增加后续形成的焊锡凸块与上述焊垫的结合强度，并防止上述焊锡凸块与焊垫之间的交互扩散。上述的交互扩散反应会劣化后续电子产品的电性表现。
步骤2：
接下来，请参考图2，在金属层110上形成一图案化的罩幕层120，具有一开口122暴露金属层110上的凸块预定区、与开口124暴露金属层110上的边缘部。图案化的罩幕层120的形成方式通常为先形成一光阻层覆盖金属层110，再经过曝光、显影等步骤，最后形成图案化的罩幕层120。
接下来的步骤3-5是揭示一较佳的电镀步骤，以形成本发明的焊锡凸块140，可使所形成的焊锡凸块140，可以获得组成较均匀的焊锡凸块。
步骤3：
请参考图3，将基底100完全浸入一电镀液(未绘示)中，然后使用一电性接触组件60与暴露于开口124的金属层110作电性连接，以将金属层110电性连接于电镀反应的阴极。此时，开始执行第一段电镀，使具有一第一电流值的电流通过金属层110，在暴露于开口122的金属层110上，形成焊锡凸块140，直到焊锡凸块140的厚度约略等于图案化的罩幕层120的厚度。其中本发明的焊锡凸块140的成分为锡、银、与其它成分，其中银的含量为1.0wt％-3.0wt％、较好为1.6wt％-3.0wt％。此时，上述的第一电流值较好为使通过焊锡凸块140的电流密度为2-7ASD(每平方公寸的安培数)；第一电流值例如为约1安培。
步骤4：
请参考图4，执行第二段电镀，使具有一第二电流值的电流通过金属层110，直到焊锡凸块140的厚度约略等于图案化的罩幕层120的厚度的1.2倍。此时，较好使通过焊锡凸块140的电流密度维持在2-7ASD；又因为超出罩幕层120的厚度部分的焊锡凸块140的宽度(或垂直于纸面方向的截面积)不受开口122的限制而会扩大，因此较好为使通过焊锡凸块140的第二电流值大于上述第一电流值，更好为使通过焊锡凸块140的第二电流值为第一电流值的2.0-3.0倍。
步骤5：
请参考图5，执行第三段电镀，使具有一第三电流值的电流通过金属层110，直到焊锡凸块140的厚度达到所要求的一既定厚度。此时，较好使通过焊锡凸块140的电流密度维持在2-7ASD；又因为超出罩幕层120的厚度部分的焊锡凸块140的宽度(或垂直于纸面方向的截面积)仍有可能持续扩大，因此较好为使通过焊锡凸块140的第三电流值不小于上述第二电流值，更好为使通过焊锡凸块140的第三电流值为第一电流值的3.0-4.0倍。
步骤6：
请参考图6，完成上述电镀步骤后，移除电性接触组件60，并将基底100自上述电镀液中移除。可加上一清洗的步骤，清除残留于基底100上的电镀液。然后，移除图案化的罩幕层120。
步骤7：
请参考图7，以焊锡凸块140为罩幕，以例如反应离子蚀刻法或湿蚀刻法蚀刻金属层110，以将金属层110图案化为凸块下金属层112。
步骤8：
请参考图8，可以视需要对焊锡凸块140施以一重流(reflow)的步骤，较好为在例如氮气等惰性气体的气氛下，将基底100加热至高于焊锡凸块140熔点将其液化后，金属层110与液态的焊锡之间的表面张力会使上述液态的焊锡聚集成为近似球形，而将基底100降温后，上述液态的焊锡会固化而成为大体为球形的焊锡凸块140。
与习知技术相比较，本发明的焊锡凸块140或140，其银含量为1.0wt％-3.0wt％、较好为1.6wt％-3.0wt％，可以有效地避免焊锡凸块140或140在后续的热制程、高温、高温差、或高湿度等较严苛的环境中，生成银须(silver whisker)，因而避免焊锡凸块140或140发生凸块变形(deformed bump)、凸块桥接(bridge bump)、凸块大小不均(large or low volume bump)等缺陷，因而提升制程良率与产品可靠度，是达成上述本发明的主要目的。
另外，请参考图11，区域201的焊锡凸块是以***滑，且无球形塌陷的问题发生，有利于以光学仪器作凸块的位置、大小等检测；且区域202的焊锡凸块的均匀性，亦远较区域201的焊锡凸块为佳，可以更加提升制程良率与产品可靠度；以上是上述本发明的另一目的。

Claims (14)

1.一种焊锡凸块的形成方法，包含：
提供一基底，具有一金属层于一表面上；
形成一图形化的罩幕层于该金属层上，暴露部分该金属层；以及
以电镀法形成一银含量为1.6-3.0重量百分比(wt％)的焊锡(solder)凸块于暴露的该金属层上。
2.根据权利要求1所述的焊锡凸块的形成方法，其中形成该焊锡凸块之后更包含：
移除该图形化的罩幕层；以及
以该焊锡凸块为罩幕，图形化该金属层为一凸块下金属层(Under-BumpMetallurgy Layer；UBM Layer)。
3.根据权利要求1所述的焊锡凸块的形成方法，其中形成该焊锡凸块之后更包含：
移除该图形化的罩幕层；
以该焊锡凸块为罩幕，图形化该金属层为一凸块下金属层；以及
对该焊锡凸块执行一重流的步骤，成为大体为球形的焊锡凸块。
4.根据权利要求1所述的焊锡凸块的形成方法，其中形成该焊锡凸块之后更包含：
在该金属层通过具有一第一电流值的电流，执行第一段电镀，直到该焊锡凸块的高度大体与该图形化的罩幕层同高，并使通过该焊锡凸块的电流具有一既定电流密度；
在该金属层通过具有一第二电流值的电流，执行第二段电镀，直到该焊锡凸块的高度大体为该图形化的罩幕层高度的1.2倍，其中该第二电流值大于该第一电流值，并使通过该焊锡凸块的电流具有该既定电流密度；以及
在该金属层通过具有一第三电流值的电流，执行第三段电镀，其中该第三电流值不小于该第二电流值，并使通过该焊锡凸块的电流具有该既定电流密度。
5.根据权利要求4所述的焊锡凸块的形成方法，其中该既定电流密度为2-7ASD(每平方公寸的安培数)。
6.根据权利要求4所述的焊锡凸块的形成方法，其中该第二电流值为该第一电流值的2.0-3.0倍大。
7.根据权利要求4所述的焊锡凸块的形成方法，其中该第三电流值为该第一电流值的3.0-4.0倍大。
8.根据权利要求1所述的焊锡凸块的形成方法，其中该焊锡凸块不含铅。
9.一种焊锡凸块的形成方法，包含：
提供一基底，具有一金属层于一表面上；
形成一图形化的罩幕层于该金属层上，暴露部分该金属层；
在该金属层通过具有一第一电流值的电流，执行第一段电镀，形成高度大体与该图形化的罩幕层同高的一银含量为1.6-3.0重量百分比(wt％)的焊锡凸块，并使通过该焊锡凸块的电流具有一既定电流密度；
在该金属层通过具有一第二电流值的电流，执行第二段电镀，直到该银含量为1.6-3.0重量百分比的焊锡凸块的高度大体为该图形化的罩幕层高度的1.2倍，其中该第二电流值大于该第一电流值，并使通过该焊锡凸块的电流具有该既定电流密度；
在该金属层通过具有一第三电流值的电流，执行第三段电镀，其中该第三电流值不小于该第二电流值，直到该银含量为1.6-3.0重量百分比的焊锡凸块的高度到达一既定高度，并使通过该焊锡凸块的电流具有该既定电流密度；
移除该图形化的罩幕层；以及
以该焊锡凸块为罩幕，图形化该金属层为一凸块下金属层。
10.根据权利要求9所述的焊锡凸块的形成方法，其中该既定电流密度为2-7ASD(每平方公寸的安培数)。
11.根据权利要求9所述的焊锡凸块的形成方法，其中该第二电流值为该第一电流值的2.0-3.0倍大。
12.根据权利要求9所述的焊锡凸块的形成方法，其中该第三电流值为该第一电流值的3.0-4.0倍大。
13.根据权利要求9所述的焊锡凸块的形成方法，更包含：对该该银含量为1.6-3.0重量百分比的焊锡凸块执行一重流的步骤，成为大体为球形的焊锡凸块。
14.根据权利要求9所述的焊锡凸块的形成方法，其中该银含量为1.6-3.0重量百分比的焊锡凸块不含铅。
CNB2003101157685A 2003-11-28 2003-11-28 焊锡凸块的形成方法 Expired - Fee Related CN1319129C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2003101157685A CN1319129C (zh) 2003-11-28 2003-11-28 焊锡凸块的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101157685A CN1319129C (zh) 2003-11-28 2003-11-28 焊锡凸块的形成方法

Publications (2)

Publication Number Publication Date
CN1622287A true CN1622287A (zh) 2005-06-01
CN1319129C CN1319129C (zh) 2007-05-30

Family

ID=34760549

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101157685A Expired - Fee Related CN1319129C (zh) 2003-11-28 2003-11-28 焊锡凸块的形成方法

Country Status (1)

Country Link
CN (1) CN1319129C (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997028296A1 (en) * 1996-01-30 1997-08-07 Naganoken Aqueous solution for forming metal complexes, tin-silver alloy plating bath, and process for producing plated object using the plating bath
US5750017A (en) * 1996-08-21 1998-05-12 Lucent Technologies Inc. Tin electroplating process
US6179935B1 (en) * 1997-04-16 2001-01-30 Fuji Electric Co., Ltd. Solder alloys
KR100219806B1 (ko) * 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections

Also Published As

Publication number Publication date
CN1319129C (zh) 2007-05-30

Similar Documents

Publication Publication Date Title
CN1096110C (zh) 含有钛阻挡层的焊料凸点结构及其形成方法
US6426281B1 (en) Method to form bump in bumping technology
US3881884A (en) Method for the formation of corrosion resistant electronic interconnections
US6476494B1 (en) Silver-tin alloy solder bumps
US3663184A (en) Solder bump metallization system using a titanium-nickel barrier layer
JP2842692B2 (ja) はんだバンプの製造方法および相互接続システム
KR100857727B1 (ko) 구리 집적 회로에서의 상호 접속
JP3172501B2 (ja) チタン・タングステン合金のエッチング方法およびエッチャント溶液
CN1988143B (zh) 半导体器件及其制造方法
US7816787B2 (en) Method of forming low stress multi-layer metallurgical structures and high reliable lead free solder termination electrodes
US20110285015A1 (en) Bump structure and fabrication method thereof
KR20010098699A (ko) 납 없는 범프 배선의 형성 방법
JPH10511226A (ja) フリップチップ実装用はんだバンプおよびその製造方法
JP5064632B2 (ja) 相互接続構造を形成するための方法及び装置
US20050242446A1 (en) Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor
CN2845167Y (zh) 倒装片封装结构
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
KR100874588B1 (ko) 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
US20190237392A1 (en) Semiconductor package and manufacturing method thereof
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
US20080119056A1 (en) Method for improved copper layer etching of wafers with c4 connection structures
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
CN1622287A (zh) 焊锡凸块的形成方法
KR20020060307A (ko) 솔더 범프의 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: ECKEL ADVANCED TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: UNITIVE SEMICONDUCTOR TAIWAN CORP.

CP03 Change of name, title or address

Address after: Hsinchu County of Taiwan Province

Patentee after: Ecker advanced Polytron Technologies Inc.

Address before: Hsinchu County, Taiwan, China

Patentee before: UNITIVE SEMICONDUCTOR TAIWAN CORPORATION

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070530

Termination date: 20211128