CN1610069A - 抛光半导体晶片的方法 - Google Patents

抛光半导体晶片的方法 Download PDF

Info

Publication number
CN1610069A
CN1610069A CNA2004100431526A CN200410043152A CN1610069A CN 1610069 A CN1610069 A CN 1610069A CN A2004100431526 A CNA2004100431526 A CN A2004100431526A CN 200410043152 A CN200410043152 A CN 200410043152A CN 1610069 A CN1610069 A CN 1610069A
Authority
CN
China
Prior art keywords
polishing
semiconductor wafer
disk
cloth
polishing cloth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100431526A
Other languages
English (en)
Inventor
贡特尔·H·卡恩
马库斯·施纳普奥夫
克里斯托夫·韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1610069A publication Critical patent/CN1610069A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及一种在供有抛光流体的情况下于两个覆以抛光布的旋转抛光盘之间同时抛光半导体晶片正面及背面的方法，下抛光盘的抛光布具有一平滑表面，上抛光盘的抛光布的表面由凹槽加以间隔，半导体晶片位于一载具盘的切割框内且保持在一确定的几何路径上，其中，在抛光过程中，半导体晶片的正面与下抛光盘的抛光布接触，且在抛光过程中，半导体晶片的背面与上抛光盘的抛光布接触。

Description

抛光半导体晶片的方法
技术领域
本发明涉及一种抛光半导体晶片的方法，该方法可得到抛光半导体晶片的改良纳米位相。此类半导体晶片适用于半导体工业，尤其适用于电子元件的制作。
背景技术
预定适用于制作线宽低于或等于0.1微米的电子元件的半导体晶片必须具有许多特定性能。其中最重要的一个性能为公知的半导体晶片纳米位相。
“国际半导体设备及材料”(SEMI)对“纳米位相”(nanotopology)或“纳米构形”(nanotopography)一词的定义是：整个晶片正面(前表面)的平坦度偏差在空间波长0.2至20毫米(侧面相关长度)的范围内并位于“适用区”内(FQA：固定适用区域；必须满足产品规范所要求特性的表面区域)。纳米位相通过整个晶片表面的完全扫描以及利用不同大小的量测场的重叠进行测量。在这些量测场内未发现表面高度变化(峰至谷)可超过整个晶片所要求的最大值。量测场的大小视规范而定，举例而言，可被界定为2×2平方毫米、5×5平方毫米及10×10平方毫米。
半导体晶片的最终纳米位相由抛光加工形成。为改良半导体晶片的平整度，用以同时抛光半导体晶片正、反两面的装置及方法日益进步并持续发展。
举例而言，美国专利US 3691694中曾述及所谓的双面抛光。根据欧洲专利EP 208315 B1中所述双面抛光的一具体实施例，在有抛光液体存在的情况下，位于具有适当尺寸的切割框(或切槽)并由金属或塑料制成的载具盘内的半导体晶片在两个覆以抛光布的旋转抛光盘之间沿机器以及加工参数所预定的路径移动，因而加以抛光(在专家文献中，载具盘也称作模板)。
举例而言，德国专利DE 10004578 C1中曾述及利用一由均匀、多孔聚合物泡沫材料制成、硬度为60至90(肖氏A)的抛光布实施双面抛光步骤。该文献还公开了以下内容，即粘附在上抛光盘上的抛光布具有凹槽网，粘附在下抛光盘上的抛光布则具有平滑表面而无任何这类纹理或结构。该措施的目的在于，其一，确保抛光过程中所用抛光研磨剂的均匀分布；其二，防止抛光工作完成后上抛光盘举起时半导体晶片粘附在上抛光布上。
为实施双面抛光，半导体晶晶片以这样的方式置入载具盘内的切割框中，以使半导体晶片的背面(或反面)搁置于下抛光盘上。因此，在抛光过程中，半导体晶片的背面由粘附在下抛光盘上的无纹路抛光布抛光，半导体晶片的正面由粘附在上抛光盘上的有纹路抛光布抛光。该半导体的正面是预定在其上面制作电子元件的表面。在抛光步骤之后，该半导体晶片通常例如借助于一真空抽吸装置被转移至一水浴内。
现有技术的这种方法不能满足对已经实施双面抛光以供未来世代新型元件使用的半导体晶片的纳米位相的日益增长的要求。因此，本发明的目的是提供一种方法，该方法可制得具有改良纳米位相的半导体晶片，以可满足制作特殊需求元件的要求。
发明内容
本发明提出一种在供有抛光流体的情况下于两个覆以抛光布的旋转抛光盘之间同时抛光半导体晶片的正面及背面的方法，下抛光盘的抛光布具有一平滑表面，上抛光盘的抛光布的表面由凹槽加以间隔，半导体晶片位于一载具盘的切割框内且保持在一确定的几何路径上，其中，在抛光过程中，半导体晶片的正面与下抛光盘的抛光布接触，且在抛光过程中，半导体晶片的背面与上抛光盘的抛光布接触。
被加工的起始产品为以公知方法自一晶体分割而成的半导体晶片，其例如自一硅单晶分离出来，被切成一定长度并通过研磨加以圆边，其正面和/或背面已借助于研磨或精研步骤进行加工。半导体晶片的边缘也可在加工顺序的某处借助于一适当轮廓的研磨轮加以磨圆。再者，继研磨步骤之后，也可将半导体晶片的表面加以蚀刻。
根据本发明，准备实施双面抛光时，以这样的方式将半导体晶片置入一载具盘(carrier plate)的切割框(cutout)内，以使其正面搁置于下抛光盘的抛光布上。因此，在实施双面抛光的过程中，半导体晶片的正面与下抛光盘的平滑抛光布接触，而半导体晶片的背面与上抛光盘的有纹路抛光布接触。否则，双面抛光加工根据精于此项技术者公知的方式实施。
本方法所得最终产品是已经实施双面抛光并具有大幅改良纳米位相的半导体晶片。
原则上，本发明的方法可用于制造呈晶片形状的物体，其由采用化学-机械双面抛光方法可以加工的材料所组成。举例而言，这类材料被进一步加工以主要用于半导体工业中，但其并不限于此种特殊应用场合，并例如包括：硅、硅-锗、二氧化硅、氮化硅、砷化镓及其他III-V半导体。其中，例如通过左科拉斯基拉晶法或浮动区带拉晶法结晶的单晶形式的硅为佳。尤以具有(100)、(110)或(111)晶体取向的硅更佳。
本方法尤其适于制造直径为200毫米、300毫米、400毫米、450毫米及厚度自数百微米至数厘米(尤以400微米至1200微米更佳)的硅晶片。该半导体晶片可直接用于制作半导体元件的起始材料，或根据现有技术实施最终抛光步骤之后和/或经涂敷若干层(例如背面密封层或用硅或其他适当半导体材料形成的正面外延涂层)之后和/或借助于热处理进行处理之后，可用于预定的用途。
具体实施方式
现以制造硅晶片为例，对本发明的方法做出进一步的说明。
原则上，经利用圆锯或线锯切割而成并视直径及锯割方法种类而定具有损及晶格深达10至40微米的区域的硅晶片可直接根据本发明施以双面抛光步骤。但是，在实施双面抛光之前，优选借助于适当轮廓或外形的砂轮将清晰界定(具有尖锐界面)及因此机械高度敏感的晶片边缘加以磨圆。此外，为改良几何形状及部分移除受损晶体层，可对该硅晶片施以机械研磨步骤(例如精研或研磨)，以降低本发明抛光步骤内的材料移除量。为移除机械加工步骤中难免受损的晶片表面及边缘的结晶区域以及移除可能出现的任何杂质(例如与受损部分粘连在一起的金属杂质)，此处可继之以蚀刻步骤。该蚀刻步骤的实施方式可以是在一碱性或酸性蚀刻混合物内对硅晶片进行湿化学处理或等离子体处理。
举例而言，IBM公司的技术报告TR 22.2342中曾述及一种可商购的适当尺寸的双面抛光机，该双面抛光机可用于实施本发明的抛光步骤。该抛光机主要包括：一可在水平面中自由旋转的下抛光盘以及一可在水平面中自由旋转的上抛光盘，上述抛光盘均覆以抛光布，并且可对半导体晶片(此处即硅晶片)的两面施以材料移除抛光作用，同时连续供以适当化学组分的抛光流体。
可以仅抛光一个硅晶片。但是，通常，为节省成本，以同时抛光多个硅晶片为佳，实际数目则视抛光机的结构而定。这些硅晶片保持在一几何路径上，该路径由抛光机及载具盘在抛光过程中的加工参数确定，该载具盘具有足以保持硅晶片的切割框。举例而言，借助于针销齿轮传动或渐开线齿轮传动(经由一转动内销或齿环及一大致相对的转动外销或齿环)使载具盘与抛光机接触，因而载具盘可在两个抛光盘之间旋转运动。
在抛光操作过程中，影响硅晶片相关于上、下抛光盘的路径的参数的例子包括：抛光盘的尺寸、载具盘的设计以及上抛光盘、下抛光盘及载具盘的转速。若载具盘的中央总是有一硅晶片，硅晶片则沿一围绕抛光机中心的圆移动。若许多硅晶片偏心地安置在一载具盘内，载具盘围绕自身轴线的转动则形成一内摆线路径。本发明的抛光加工以内摆线路径为佳。尤以同时使用四至六个载具盘(每个载具盘载有至少三个以规则间隔布置在一圆形路径上的硅晶片)更佳。
原则上，本发明方法所用载具盘可由任何材料制成，这些材料对驱动所引起的机械负荷(尤其是压缩及拉伸负荷)具有足够的机械稳定性。此外，该材料必须不受所用抛光流体及抛光布的重大化学及机械侵害，以确保载具盘的足够使用寿命并防止抛光后硅晶片遭受污染。另外，该材料必须适于制造具有预期厚度及几何形状的高度平整、无应力及无起伏不平的载具盘。原则上，举例而言，这些载具盘可由金属、塑料、纤维强化塑料或涂覆塑料的金属制成。优选的是，该载具盘由钢或纤维强化塑料制成。更优选的是，该载具盘由不锈钢制成。
载具盘具有一个或更多个切割框(尤以圆形为佳)，以保持或容纳一个或更多个硅晶片。为确保硅晶片可在旋转载具盘内自由移动，切割框的直径必须较待抛光硅晶片略大。以直径略大0.1至2毫米为佳，尤以直径略大0.3至1.3毫米更佳。为防止抛光过程中晶片边缘遭受载具盘中的切割框的内缘损伤，如欧洲专利EP 208315 B1中所建议，切割框的内侧最好加上一层与载具盘同样厚的塑料衬垫。
如德国专利DE 19905737 A1中所述，本发明的抛光方法所用载具盘的厚度以400至1200微米为佳，尤以视经抛光的硅晶片的最终厚度而定则更佳。抛光步骤中的硅移除量以5至100微米为佳，但以10微米至60微米较佳，尤以20至50微米更佳。
在针对正面朝下的半导体晶片取向进行说明的内容中，双面抛光步骤最好以精于此项技术者公知的方式实施。具有广泛性能范围的抛光布均可商购。最好利用可商购、硬度为40至120(肖氏A)的聚氨基甲酸酯((即聚氨酯))抛光布实施抛光作用。尤以混以聚乙烯纤维、硬度为60至90(肖氏A)的聚氨基甲酸酯抛光布料更佳。在抛光硅晶片的情况下，建议连续供以pH值为9至12(尤以10至11更佳)的抛光流体，其在水中包括有重量百分比为1至10％(尤以重量百分比为1至5％更佳)的SiO2，抛光压力以0.05至0.5巴为佳，尤以0.1至0.3更佳。硅移除速率以0.1至1.5微米/分钟为佳，尤以0.4至0.9微米/分钟更佳。
将抛光后的半导体晶片自下抛光盘上卸下时，最好将该半导体晶片置于一标准加工支架上，以进一步对其加以处理，并使其表面在随后的加工步骤中呈正确定向。与传统双面抛光(其中半导体晶片抛光时正面朝上)相比，若容纳半导体晶片的支架被配置成旋转180°，则可避免需将半导体晶片旋转180°。此工作用手动卸下或机器人自动卸下均可获得同样的优良效果。当将半导体晶片装在下抛光盘上时，上述性质的工作也是可以想象到的。
抛光后的半导体晶片可通过手动或借助于一自动移动装置自下抛光盘上取下；在这两种情况下，以使用真空抽吸装置为佳。德国专利DE19958077 A1(第6页，第23至30行)曾述及一种适当的真空抽吸装置。自抛光盘上取下之后，优选立即将半导体晶片送入一液体浴内(尤以水浴内更佳)。这样，可有效防止抛光研磨剂变干及防止在真空抽吸装置或更广义地讲移动装置中形成印记。
抛光加工完成后，将任何附着的抛光流体自硅晶片上清洗掉并将晶片烘干。
视其进一步用途而定，这些晶片的正面可能需要根据现有技术施以最终抛光，例如利用一柔软抛光布及借助于一SiO2基碱性抛光流体。
例子：
下列实验例及比较例使用一可商购的AC 2000P2型双面抛光机(彼德·华尔特斯公司出品，伦兹堡，德国)。该抛光机装有五个不锈铬钢制、具有精研表面、厚度为720微米的载具盘，每个载具盘具有六个内径为200.5毫米的圆形切割框，这些切割框以规律或相等的间距布置在一圆形路径上并衬以聚偏二氟乙烯层，该抛光机每批可同时抛光30个直径为200毫米的硅晶片。上、下抛光盘覆以可商购的由罗德尔公司制造、商标名称为SUBA500、硬度为74(肖氏A)、用聚乙烯纤维强化的聚氨基甲酸酯抛光布。紧绷于下抛光盘上的抛光布具有平滑表面，紧绷于上抛光盘上的抛光布的表面具有铣削而成、宽度为1.5毫米及深度为0.5毫米、呈部分圆环状的凹槽所形成的棋盘状图案，这些凹槽以30毫米的间距布置。
比较例
在每种情况下，以手动方式将30个具有蚀刻表面、直径为200毫米的硅晶片置入载具盘的切割框内，并使其正面朝上。在实施抛光加工过程中，连续供以水性抛光研磨剂(Levasil 200型、拜耳公司出品，列佛库森，德国)，其具有重量百分比为3.1％的固定SiO2固体含量，pH值通过添加碳酸钾及氢氧化钾而设定为11.4。该抛光加工在压力为0.2巴及上、下抛光盘温度总是38℃的情况下实施，其材料移除速率为0.58微米/分钟。自晶片的每个表面移除15微米的硅。在抛光晶片的厚度已经达到725微米之后，终止供应抛光研磨剂，并代之以供应停止剂(stoppingagent)，且历时2分钟。所用停止剂是日本藤见公司出品的Glanzox 3600型的重量百分比为1％的水溶液。在停止步骤终止之后，将设备打开，位于载具盘内的硅晶片则完全由停止液润湿。利用可商购、彼德·华尔特斯公司制造的卸取站将硅晶片送至位于水浴内的支架中。之后，在一分批清洗设备内将这些硅晶片烘干，该设备的洗浴顺序为：氢氧化四甲基铵(TMAH)/H2O2；HF/HCl：臭氧；HCl及利用一可商购的烘干装置并根据玛兰格尼原理操作。经清洗晶片的纳米位相利用量测场2毫米×2毫米(HCT 2×2)及10毫米×10毫米(HCT 10×10)在一ADE SQM CR83装置上量测。总计抛光1968个硅晶片，随后对其纳米位相加以测定。
实验例
以类似于比较例的方式将总计2157个具有蚀刻表面、直径为200毫米的硅晶片加以处理。唯一与比较例不同的是，置入载具盘切割框的硅晶片的正面朝下，之后沿此取向抛光。所得纳米位相值的统计分析结果如下表中所示。
          比较例：1968个硅晶片             实验例：2157个硅晶片
量测场     HCT 2×2   HCT 10×10     HCT 2×2     HCT 10×10
平均     18.50   40.48     15.24     33.06
标准偏差     4.87   9.65     2.06     5.66
从上述结果中可以看出，若这些硅晶片以正面朝下的方式抛光，对两种尺寸的量测场而言，硅晶片的纳米位相均可获得大幅改良。

Claims (3)

1.一种在供有抛光流体的情况下于两个覆以抛光布的旋转抛光盘之间同时抛光半导体晶片正面及背面的方法，下抛光盘的抛光布具有一平滑表面，上抛光盘的抛光布的表面由凹槽加以间隔，半导体晶片位于一载具盘的切割框内且保持在一确定的几何路径上，其中，在抛光过程中，半导体晶片的正面与下抛光盘的抛光布接触，且在抛光过程中，半导体晶片的背面与上抛光盘的抛光布接触。
2.如权利要求1所述的方法，其特征在于，继正面及背面同时抛光之后，借助于一真空抽吸装置将该半导体硅晶片转移至一水浴内。
3.如权利要求1或2所述的方法，其特征在于，继正面及背面同时抛光之后，对该半导体晶片的正面施以最终抛光。
CNA2004100431526A 2003-05-15 2004-05-12 抛光半导体晶片的方法 Pending CN1610069A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10321940.4 2003-05-15
DE10321940 2003-05-15

Publications (1)

Publication Number Publication Date
CN1610069A true CN1610069A (zh) 2005-04-27

Family

ID=33394633

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100431526A Pending CN1610069A (zh) 2003-05-15 2004-05-12 抛光半导体晶片的方法

Country Status (5)

Country Link
US (1) US20040229548A1 (zh)
JP (1) JP2004343126A (zh)
KR (1) KR20040098559A (zh)
CN (1) CN1610069A (zh)
TW (1) TWI244691B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101106082B (zh) * 2006-07-13 2011-07-06 硅电子股份公司 用于同时双面磨削多个半导体晶片的方法和平面度优异的半导体晶片
CN102696096A (zh) * 2010-01-05 2012-09-26 住友电气工业株式会社 化合物半导体晶片的加工方法以及加工装置
CN104152994A (zh) * 2010-10-20 2014-11-19 硅电子股份公司 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092993B2 (ja) * 2002-09-13 2008-05-28 信越半導体株式会社 単結晶育成方法
DE202006004193U1 (de) * 2006-03-14 2006-06-08 Richter, Harald Adapterplatte für einen Vakuumsauger
JP5401683B2 (ja) * 2008-08-01 2014-01-29 株式会社Ｓｕｍｃｏ 両面鏡面半導体ウェーハおよびその製造方法
DE102009025242B4 (de) * 2009-06-17 2013-05-23 Siltronic Ag Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
CN107431034A (zh) * 2015-03-11 2017-12-01 贝卡尔特公司 用于临时键合晶片的载体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) * 1970-11-02 1972-09-19 Ibm Wafer polishing machine
JPH09270401A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの研磨方法
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
US6227944B1 (en) * 1999-03-25 2001-05-08 Memc Electronics Materials, Inc. Method for processing a semiconductor wafer
DE20004223U1 (de) * 1999-10-29 2000-08-24 Wolters Peter Werkzeugmasch Vorrichtung zur Entnahme von Halbleiterscheiben aus den Läufer-Scheiben in einer Doppelseiten-Poliermaschine
US6376395B2 (en) * 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6376335B1 (en) * 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US20010024877A1 (en) * 2000-03-17 2001-09-27 Krishna Vepa Cluster tool systems and methods for processing wafers
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE10117612B4 (de) * 2001-04-07 2007-04-12 Infineon Technologies Ag Polieranlage
US6582279B1 (en) * 2002-03-07 2003-06-24 Hitachi Global Storage Technologies Netherlands B.V. Apparatus and method for reclaiming a disk substrate for use in a data storage device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101106082B (zh) * 2006-07-13 2011-07-06 硅电子股份公司 用于同时双面磨削多个半导体晶片的方法和平面度优异的半导体晶片
CN102696096A (zh) * 2010-01-05 2012-09-26 住友电气工业株式会社 化合物半导体晶片的加工方法以及加工装置
CN104152994A (zh) * 2010-10-20 2014-11-19 硅电子股份公司 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片
CN104152994B (zh) * 2010-10-20 2017-04-05 硅电子股份公司 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片

Also Published As

Publication number Publication date
JP2004343126A (ja) 2004-12-02
KR20040098559A (ko) 2004-11-20
TWI244691B (en) 2005-12-01
TW200425322A (en) 2004-11-16
US20040229548A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
US6458688B1 (en) Semiconductor wafer with improved flatness, and process for producing the semiconductor wafer
US20010014570A1 (en) Process for producing a semiconductor wafer with polished edge
EP1755156B1 (en) Process for producing silicon wafers
EP1988193B1 (en) Method for manufacturing epitaxial wafer
US6793837B2 (en) Process for material-removing machining of both sides of semiconductor wafers
US5827779A (en) Method of manufacturing semiconductor mirror wafers
US6861360B2 (en) Double-sided polishing process for producing a multiplicity of silicon semiconductor wafers
US6514424B2 (en) Process for the double-side polishing of semiconductor wafers and carrier for carrying out the process
US7582221B2 (en) Wafer manufacturing method, polishing apparatus, and wafer
KR100394972B1 (ko) 에피택셜 코팅 반도체웨이퍼 및 그 제조방법
JPH11254309A (ja) ウェーハ加工装置および加工方法
KR101605384B1 (ko) 양두 연삭 장치 및 웨이퍼의 제조 방법
US6566267B1 (en) Inexpensive process for producing a multiplicity of semiconductor wafers
CN1610069A (zh) 抛光半导体晶片的方法
US20020004265A1 (en) Grind polish cluster and methods to remove visual grind pattern
WO2001070457A1 (en) Grind polish cluster and double side polishing of substrates
JP2001138221A (ja) 半導体ウエハラッピング用キャリア
KR100827574B1 (ko) 실리콘 웨이퍼의 제조 방법
CN110653718A (zh) 一种晶片的制造方法
KR100864347B1 (ko) 실리콘 웨이퍼의 제조방법
JP2003100668A (ja) 半導体ウェーハの研磨方法
JP2003347257A (ja) 半導体ウエーハのラッピング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication