CN1601907A - 流水线型及循环型模数转换器 - Google Patents

Abstract

平衡AD转换器处理速度的提高和抑制电路面积的增大，实现二者合理地并存。AD转换器，将模数转换分为4个阶段处理，并且将第1AD转换电路的第1阶段的AD转换，和第2AD转换电路的第2～4阶段的AD转换流水线处理。DA转换电路、减法电路、放大电路，用于第1阶段中的DA转换、减法运算、放大，并且还用于第2～4阶段的DA转换、减法运算、放大，即在整个阶段中共用。

Description

流水线型及循环型模数转换器

技术领域

本发明涉及模数转换器。本发明特别是涉及多级流水线型及循环型的模数转换技术。

背景技术

近年来，在移动电话机中逐渐增加图像摄像功能、图像播放功能、动画摄影功能、动画播放功能等各种附加功能，对模数转换器(以下称为“AD转换器”)的小型化和节能化的要求越来越高。作为这种的AD转换器的种类，众所周知，有循环型构成的循环AD转换器(例如，参照专利文献1)。图9是表示以往的循环AD转换器的构成。在该AD转换器150中，通过第1开关152输入的模拟信号Vin，由第1放大电路156采样，并且通过AD转换电路158转换为1位的数字值。该数字值通过DA转换电路160转换为模拟值，从输入的模拟信号Vin中由减法电路162将其减去。减法电路162的输出由第2放大电路164放大，通过第2开关154，反馈到第1放大电路156。该反馈的循环处理重复12次就能得到12位的数字值。

另外，在专利文献2中，公布了包含循环型转换部分的2极组成的AD转换器。

【专利文献1】特开平11-145830号公报；

【专利文献2】特开平4-26229号公报(全文，第1图)。

(第1课题)

专利文献1的循环AD转换器，与多段流水线型的AD转换器相比，因为构成的元件数目少，所以有利于抑制电路面积。但是，电路面积可以缩小的另一面，有时会牺牲转换处理速度，将这些相反的性能的提高可以共存且有效地实现其构成是循环型AD转换器中的课题。

(第2课题)

专利文献2的循环型AD转换部分，共同具有AD转换电路、DA转换电路、减法电路、放大电路，因此有利于电路的小面积化。但是，随着共有化对各个电路还要求高速化。特别在放大电路中，存在GB积(GainBandwidth product)界限，高放大率和高速动作的共存是困难的。另一方面，如果对每个电路中作为不要求高速动作的方法，有以往的多级流水线型构成，但是增大了电路面积。即在以往的构成中，实现小型且高速动作的共存是特别困难。特别是具有高放大率的放大电路更妨碍了其高速动作。

发明内容

本发明是鉴于这样的状况而作出的，其目的是在AD转换器中的处理速度提高和电路面积降低两者间实现很好的平衡。

(第1机构)

在第1机构中本发明的方案，是模数转换器。该模数转换器，具有：多个AD转换电路，其将输入模拟信号转换为规定位数的数字值；DA转换电路，其用于将多个AD转换电路的输出转换为模拟信号，设置了一个以上但比多个AD转换电路少；减法电路，其将一个以上的DA转换电路的输出从输入的模拟信号中减去；放大电路，其将减法电路的输出放大并反馈到多个AD转换电路中至少任意一个。将多个AD转换电路中至少任意一个，和一个以上的DA转换电路中的至少任意一个，在反馈循环处理中反复使用。

根据本方案，比以往的循环AD转换器增加AD转换电路的个数，达到提高处理速度的目的，其另一方面，DA转换电路的个数比AD转换电路的个数少，被多阶段的AD转换处理共用。由此可以抑制电路面积的增大，还可以实现速度提高。

本发明的其他的方案也是模数转换器。该模数转换器，具有：第1AD转换电路，其将输入的模拟信号转换为规定位数的数字值；DA转换电路，其将第1AD转换电路的输出转换为模拟信号；减法电路，其从输入模拟信号中减去DA转换电路的输出；放大电路，其将减法电路的输出放大并反馈；第2AD转换电路，其将反馈以后放大电路的输出转换为规定位数的数字值。DA转换电路，将反馈以后的第2AD转换电路的输出转换为模拟信号。

比以往的循环AD转换器增加AD转换器的个数达到提高处理速度的目的的时候，DA转换电路、减法电路、放大电路其数目不增加，可以与反馈以后的AD转换处理共用。由此可以抑制电路面积的增大，还可以实现速度的提高。

本发明的另一方案也还是模数转换器。该模数转换器，是将模数转换处理分为多个段进行的转换器，具有：AD转换电路，其在多个阶段中的至少任意一个阶段中，将输入的模拟信号转换为规定位数的数字值；DA转换电路，其将AD转换电路的输出转换为模拟信号；减法电路，其将DA转换电路的输出从输入的模拟信号中减去；放大电路，其将减法电路的输出放大反馈。放大电路，在多个阶段中的最后阶段被利用于其他处理。

如以往的循环AD转换器那样，将模数转换分为多个阶段进行，在最后阶段中AD转换电路不需要把输出的最低位的数字值不需要转换为模拟值。因此本方案中，通过将放大电路利用于放大减法电路的输出，以进行反馈以外的处理，不增大作为包括模数转换器的装置整体的面积，可以谋求有效地利用放大电路。

本发明的另一方案也还是模数转换器。该模数转换器，是将模数转换处理分为多个段进行的转换器，具有：AD转换电路，其在多个阶段中的至少任意一个阶段中，将输入的模拟信号转换为规定位数的数字值；DA转换电路，其将AD转换电路的输出转换为模拟信号；减法电路，其将DA转换电路的输出从输入的模拟信号中减去；放大电路，其将减法电路的输出放大反馈。减法电路，在多个阶段中的最后阶段被利用于其他处理。

如以往的循环AD转换器那样，将模数转换分为多个阶段进行，在最后阶段中AD转换电路不需要把输出的最低位的数字值不需要转换为模拟值。因此本方案中，在第4阶段不使用DA转换电路，把它用在同时处理的第1阶段，由此不增大作为包含模数转换器的装置整体的电路面积，可以谋求提高处理速度，有效地利用减法电路。

本发明的另一方案也还是模数转换器。该模数转换器，是将模数转换处理分为多个段进行的转换器，具有：AD转换电路，其在多个阶段中的至少任意一个阶段中，将输入的模拟信号转换为规定位数的数字值；DA转换电路，其将AD转换电路的输出转换为模拟信号；减法电路，其将DA转换电路的输出从输入的模拟信号中减去；放大电路，其将减法电路的输出放大反馈。DA转换电路，在多个阶段中的最后阶段被利用于其他处理。

如以往的循环AD转换器那样，将模数转换分为多个阶段进行时，在最后阶段中AD转换电路不需要把输出的最低位的数字值不需要转换为模拟值。因此本方案中，在第4阶段不使用DA转换电路，把它用在同时处理的第1阶段，由此作为包含模数转换器的装置整体的不增大电路面积，可以谋求提高处理速度，有效地利用DA转换电路的。

(第2机构)

在第2机构中的本发明的方案，是模数转换器。该模数转换器是至少2级以上的级组成的模数转换器，某一级，具有：共用减法电路，其选择性地进行从本级的输入模拟信号中，减去将本级的转换数字值转换为模拟值的信号，或者从其他级的输入模拟信号中，减去将其他级的转换数字值转换为模拟值的信号；共用放大电路，其将共用减法电路的输出以规定的放大率放大。

根据本方案，将某一级的减法电路和放大电路和其他级共用，由此，可以达到电路小面积化的目的。另外，本级的信号和其他级的信号以规定的时刻切换，输入减法电路，由此不损失转换速度实现电路小面积化。

本发明的另一方案也是模数转换器。该模数转换器，是由至少2级以上的级组成的模数转换器，具有：第1AD转换电路，其将第1级输入的模拟信号转换为规定位数的数字值；第1DA转换电路，其将第1AD转换电路的输出转换为模拟信号；第2AD转换电路，其将处于第1级后段的第2级的输入模拟信号转换为规定位数的数字值；第2DA转换电路，其将第2AD转换电路的输出转换为模拟信号；共用减法电路，其选择地进行从第1级的输入模拟信号中减去第1DA转换电路的输出信号，或者从第2级的输入模拟信号中减去第2DA转换电路的输出信号；共用放大电路，其将共用减法电路的输出以规定的放大率放大；第1级用开关，其控制第1级的输入模拟信号和第1DA转换电路输出的信号对共用减法电路输入的接通·断开；第2级用开关，其控制第2级输入的模拟信号和第2DA转换电路的输出信号对上述共用减法电路输入的接通·断开。

根据本方案，通过共有在第1级和第2级中的减法电路及放大电路，可以谋求电路的小面积化。另外，第1级用开关和第2级用开关以规定的时刻互相切换，将信号输入减法电路，可以不损失转换速度实现电路面积小面积化。

本发明的其他的方案也是模数转换器。该模数转换器，是至少2级以上的级构成的模数转换器，在某一级，具有：共用DA转换电路，其选择地将本级转换数字值，或者其他级转换数字值转换为模拟信号；共用减法电路，其选择地进行从本级输入的模拟信号，减去将该本级的转换数字值进行转换的共用DA转换电路的输出信号，或者从其他级的输入模拟信号中，减去将该其他级的转换数字值进行转换的共用DA转换电路的输出信号；共用放大电路，其将共用减法电路的输出以规定的放大率放大。

根据本方案，通过将某一级的减法电路、放大电路及DA转换电路与其他的级共用，可以谋求电路的小面积化。另外，将该级的信号和其他级的信号以规定的时刻互相切换，输入DA转换电路和减法电路，由此可以不损失转换速度实现电路的小面积化。

本发明的其他的方案，也是模数转换器。该模数转换器，由至少2级以上的级组成的模数转换器，具有：第1AD转换电路，其将第1级输入的模拟信号转换为规定位数的数字值；第2AD转换电路，其将在第1级后段的第2级的输入模拟信号转换为规定位数的数字值；共用DA转换电路，其将第1AD转换电路的输出或第2AD转换电路的输出选择地转换为模拟信号；共用减法电路，其选择地进行从第1级的输入模拟信号中，减去将第1AD转换电路输出进行转换的共用DA转换电路的输出信号，或者从第2级的输入模拟信号中，减去将第2AD转换电路输出进行转换成共用DA转换电路的输出信号；共用放大电路，其将共用减法电路的输出以规定的放大率放大；第1级用开关，其控制第1级的输入模拟信号对共用减法电路输入的接通·断开和上述第1AD转换电路的输出对共用DA转换电路输入的接通·断开；第2级用开关，其控制第2级输入的模拟信号对共用减法电路输入的接通·断开和上述第2AD转换电路的输出对共用DA转换电路输入的接通·断开。

根据本方案，通过将第1级和第2级中的DA转换电路、减法电路和放大电路共用，可以谋求电路的小面积化。另外，第1级用开关和第2级用开关在规定的时刻互相切换，将信号输入DA转换电路和减法电路，由此可以不损失转换速度实现电路小面积化。

共用减法电路和共用放大电路也可以是一体型的减法放大电路。由此可以进一步实现电路的小面积化。

本发明的其他方案也是模数转换器。该模数转换器，是至少2级以上的级组成的模数转换器，在某一级具有共用放大电路，其以规定的放大率选择地将本级输入的模拟信号和将该本级的转换数字值转换为模拟值的信号之间的差分信号，或者其他级输入的模拟信号和将该其他级的转换数字值转换为模拟值的信号之间的差分信号进行放大。

根据本方案，通过将某一级的放大电路和其他级共用，可以谋求电路的小面积化。另外，本级的信号和其他级的信号之间在规定的时刻相互切换，输入放大电路，由此可以不损失转换速度而实现电路的小面积化。

本发明的其他的方案也是模数转换器。该模数转换器，是由至少2级以上的级构成的模数转换器，具有：第1AD转换电路，其将第1级输入的模拟信号转换为规定的位数的数字值；第1DA转换电路，其将第1AD转换电路的输出转换为模拟信号；第1减法电路，其从第1级输入的模拟信号中减去第1DA转换电路的输出信号；第2DA转换电路，其将在第1级后段的第2级的输入模拟信号转换为规定位数的数字值；第2DA转换电路，其将第2AD转换电路的输出转换为模拟信号；第2减法电路，其从第2级输入模拟信号中减去第2DA转换电路的输出信号；共用放大电路，其以规定的放大率选择地放大第1减法电路的输出信号或第2减法电路的输出信号；第1级用开关，其控制第1减法电路的输出信号对共用放大电路输入的接通·断开；第2级用开关，其控制第2减法电路的输出信号对共用放大电路输入的接通·断开。

根据本方案，通过在第1级和第2级中共用放大电路，可以谋求电路的小面积化。另外，将第1级用开关和第2级用开关以规定的时刻互相切换，将信号输入放大电路，由此可以不损失转换速度实现电路的小面积化。

在上述方案中，也可以进而包含将对共用放大电路的放大率进行可变控制的放大控制电路。根据这样，即使共用放大电路在某一级使用时希望的放大率，和其他的级使用的时候希望的放大率不同时，因为放大控制电路可以改变其放大率，所以在这样的时候也能实现放大电路的共有化，达到电路小面积化的目的。

2个以上级内的任意级，可以将本级的输入模拟信号以规定的放大率放大的信号，和将本级的转换数字值转换为模拟值，用与该规定的放大率实质上同一的放大率放大的信号之间进行相减。在某一级中，在AD转换期间，本级输入的信号以规定的放大率放大，因此可以降低共用放大电路的放大率，可以提高AD转换器整体高速化。而且，“规定放大率”中包含实现采样保持的1倍。

而且，将以上构成要素的任意组合或本发明的构成要素或表现在方法、装置、***等之间互相置换作为本发明的方案也是有效的。

附图说明：

图1是表示第1实施方式中的AD转换器的构成图。

图2是表示AD转换器的动作过程的时序图。

图3是表示第2实施方式中的AD转换器的构成图。

图4是表示AD转换器的动作过程的时序图。

图5是表示第3实施方式中的AD转换器的构成图。

图6是表示AD转换器的动作过程的时序图。

图7是表示以往的循环AD转换器的构成图。

图8是表示AD转换器的动作过程的时序图。

图9是表示以往的循环AD转换器的构成图。

图10是表示包含在第5实施方式的循环型AD转换部分的流水线型AD转换器的构成图。

图11是表示在第5实施方式中的AD转换器的动作过程的时序图。

图12是表示包含在第6实施方式的循环型AD转换部分的流水线型AD转换器的构成图。

图13是表示放大控制电路和第2放大电路的详细构成图。

图14是表示在第6实施方式中的AD转换器的动作过程的时序图。

图15是表示第1变形例中的AD转换器的构成图。

图16是表示第2变形例中的AD转换器的构成图。

具体实施方式

(第1组)

(第1实施方式)

本实施方式的AD转换器，将模数转换分为4个阶段处理，并且第1阶段的AD转换和第2阶段之后的AD转换使用不同的AD转换电路和采样保持电路。其他的构成，即DA转换电路、减法电路、放大电路，在从第1阶段到第4阶段的整个阶段中使用相同的电路。对某个输入的模拟信号的模数转换到达第4阶段的开始时刻时，开始对下一个输入模拟信号的模数转换的第1阶段，通过这样同时处理，提高整体的处理速度。同时，AD转换电路和采样保持电路以外的电路在整个阶段中共用，所以可以抑制电路面积的增大。

图1表示第1实施方式中的AD转换器的构成。AD转换器10中，输入的模拟信号Vin，被输入第1采样保持电路12和第1AD转换电路14。第1AD转换电路14，将输入的模拟信号Vin的模拟值转换为4位的数字值并输出。该4位的数字值，成为AD转换器10最终生成的10位的数字值中的高4位的值(D9～D6)。第1AD转换电路14输出的数字值，通过第3开关26输入DA转换电路16，由DA转换电路16转换为模拟值。第1采样保持电路12，是将输入模拟信号Vin采样保持的电路，其放大率是1倍。在第1采样保持电路12中所保持的输入模拟信号Vin，通过第1开关18，输入到减法电路22。减法电路22，输出由DA转换电路16输出的模拟值和第1采样保持电路12所保持的模拟值之间的差。放大电路24，是将减法电路22的输出放大，为了下一次AD转换将该放大的信号反馈的电路，其放大率为2倍。也可以将减法电路22和放大电路24作为减法放大电路一体地构成。

从放大电路24输出的模拟信号，输入第2采样保持电路30和第2AD转换电路32。第2AD转换电路32，将输入的模拟信号的值转换为2位数字值并输出。第2AD转换电路32输出的数字值，通过第4开关28输入DA转换器16，DA转换器16将其转换为模拟值。第2采样保持电路30，是将输入的模拟信号进行采样保持的电路，其放大率是2倍。第2采样保持电路30保持的模拟值，通过第2开关20传送到减法电路22。第2开关20和第4开关28，在第2、3阶段接通，在第1、4阶段断开。减法电路22，将DA转换电路16输出的模拟值和第2采样保持电路30所保持的模拟值两者的差输出到放大电路24。放大电路24，将减法电路22的输出放大，反馈到第2采样保持电路30和第2AD转换电路32。

放大电路24反馈的循环处理次数是3次。最初第1AD转换电路14进行第1阶段的AD转换处理时，第1开关18和第3开关26接通，第2开关20和第4开关28断开。在循环中，第1开关18和第3开关26断开，第2开关20和第4开关28接通。在循环中第2AD转换电路32输出的数字值，最终成为AD转换器10输出的10位数字值中从高位开始的第5、6位(D5、D4)，第7、8位(D3、D2)，第9、10位(D1、D0)的值。这样，10位中高位4位是由第1AD转换电路14转换，低位的6个位是由第2AD转换电路32转换。第2AD转换电路32的处理速度比第1AD转换电路14的处理速度快，设计为3倍，第1AD转换电路14和第2AD转换电路32，虽然处理量不同但是转换所需时间相同。因此可以将第1AD转换电路14和第2AD转换电路32的处理同时并行进行。

图2表示AD转换电路10动作过程的时序图。以下，按照图的自上而下顺序进行说明。4个信号波形，分别表示第1时钟信号CLK1、第2时钟信号CLK2、第1开关信号SW1、第2开关信号SW2。第1时钟信号CLK1，控制第1采样保持电路12和第1AD转换电路14的动作。第2时钟信号CLK2，控制DA转换电路16、放大电路24、第2采样保持电路30、第2AD转换电路32的动作。第1开关信号SW1，控制第1开关18的接通·断开，并且其反向信号控制第2开关20的接通·断开。第2开关信号SW2，控制第3开关26的接通·断开，并且其反向信号控制第4开关28的接通·断开。

第2时钟信号CLK2的频率是第1时钟信号CLK1的频率的3倍。第2时钟信号CLK2也可以将第1时钟信号CLK1变化而生成。第2时钟信号CLK2，其上升沿和第1时钟信号CLK1的上升沿同步之后，接着的第2个下降沿和第1时钟信号的CLK1的接着的下降沿同步，而且，再接着的第2个上升沿和第1时钟信号CLK1接着的上升沿同步。第2时钟信号CLK2的频率是第1时钟信号CLK1的3倍，因此第2～4阶段的第2AD转换电路32的转换处理速度也是第1阶段的第1AD转换电路14的转换处理速度的3倍。多段流水线AD转换器，越处理较高位的转换的初期阶段转换精度要求越高。换而言之，第2阶段以后与第1阶段相比不要求那么高的转换精度。因此，第2AD转换电路32的处理，不特别考虑其转换精度，而要将其转换处理速度比第1AD转换电路14的转换处理速度更快。

第1开关信号SW1的周期，与第1时钟的CLK1的周期相同，是第2时钟信号CLK2的周期3倍。第1开关信号SW1，其下降沿和第2时钟信号CLK2的下降沿同步之后，上升沿和第2时钟信号CLK2接着的第2个下降沿同步。第2开关信号SW2的周期也是第1时钟信号CLK1的周期相同，是第2时钟信号CLK2周期的3倍。第2开关信号SW2，其上升沿和第2时钟信号CLK2的上升沿同步之后，下降沿和第2时钟信号CLK2的接着的上升沿同步。

第3开关26，在第2开关信号SW2高电平接通，在第2开关SW2低电平时断开。第4开关28，在第2开关信号SW2低电平时接通，在低2开关信号SW2高电平时断开。第1采样保持电路12，在第1时钟信号CLK1低电平时将输入模拟信号Vin放大，在第1时钟信号CLK1高电平时进行自动调零动作。第1AD转换电路14，在第1时钟信号CLK1低电平时进行转换动作，输出数字值D9～D6，在第1时钟信号CLK1高电平时，进行自动调零动作。DA转换电路16，在第2时钟信号CLK2高电平时，进行第2、3阶段的DA转换处理，第2时钟信号CLK2低电平时为不定状态。另外，DA转换电路16，在第1AD转换电路14转换动作之后的时间内进行第1阶段的DA转换处理。

第1开关18，在第1开关信号SW1高电平时接通，在第1开关信号SW1低电平时断开。第2开关20，在第1开关信号SW1低电平时接通，在第1开关信号SW1高电平时断开。放大电路24，在第2开关信号CLK2高电平时将减法电路22的输出放大，在第2开关信号CLK2低电平时进行自动调零动作。第2采样保持电路30，在第2时钟信号CLK2低电平时将输入模拟信号放大，在第2时钟信号CLK2高电平时进行自动调零动作。第2AD转换电路32，在第2时钟信号CLK2低电平时对输入的模拟信号进行第2～4阶段的AD转换处理，在第2时钟信号CLK2为高电平时进行自动调零动作。

如图所示，在第2AD转换电路32进行D3、D2和D1、D0转换处理期间，第1AD转换电路14同时进行对下一个被输入的输入模拟信号Vin的转换处理。通过这样的流水线处理，作为AD转换器10的整体，可以将第1时钟信号CLK1为基准1个周期1次，输出10位的数字值。在第4阶段中，第2AD转换器32刚输出D1、D0之后的DA转换电路16、减法电路22、放大电路24，在第4阶段的处理中不使用，所以该时间用于进行对下一个输入模拟信号Vin的第1阶段处理。

如以上那样，在本实施方式中，只是第1阶段的AD转换在第1AD转换电路14中进行处理，之后以第2转换电路32为中心的循环型电路重复处理余下的第2～4阶段。由此可以将第1阶段和其以后阶段流水处理。另外，因为DA转换电路16、减法电路22、放大电路24在第4阶段中未使用，所以本来的第4阶段的时间用于对下一个输入模拟Vin的第1阶段。对于以往的循环型AD转换器，不需追加DA转换电路、减法电路、放大电路，只追加第1AD转换电路14和第1采样保持电路12就能实现流水线处理。因此，可以一方面抑制电路面积的增大，另一方面提高模数转换的处理速度。

(第2实施方式)

本实施方式的DA转换电路也是将模数转换分为4个阶段处理，这一点上是和第1实施方式相同。另一方面，将第4阶段未使用的放大电路在第1阶段的处理中使用，这一点上与第1实施方式不同。在这里，将第4阶段的放大电路在第1阶段中作为比较器使用，将输入的模拟信号Vin和参照电压进行比较。比较结果用于输入模拟信号Vin的范围调整。

图3，表示第2实施方式中的AD转换器的构成。在AD转换器40中，输入模拟信号Vin被输入到第1采样保持电路42和第1AD转换电路44中。第1AD转换电路44，将输入的模拟信号值转换为4位的数字值并输出。第1AD转换电路44输出的数字值，由第1DA转换电路46转换为模拟值。第1采样保持电路42，是将输入的模拟信号采样、保持的电路，其放大率为1倍。

第1减法电路48，输出第1DA转换电路46输出的模拟值和第1采样保持电路42保持的模拟值之差。第1放大电路50，是将第1减法电路48的输出放大的电路，其放大率是2倍。第1放大电路50所放大的信号，通过第1开关54，输入到第2采样保持电路58和第2AD转换电路60。第2AD转换电路60，将输入的模拟信号的值转换为2位的数字值并输出。第2DA转换电路62，将由第2AD转换电路60输出的数字值转换为模拟值。第2采样保持电路58，是将输入的模拟信号采样保持的电路，其放大率为2倍。第2减法电路64，输出由第2DA转换电路62输出的模拟值和第2采样保持电路58保持的模拟值之间的差。第2减法电路64的输出通过第5开关74输入到第2放大电路68。第2放大电路68，是将第2减法电路64的输出放大，反馈到第2采样保持电路58和第2AD转换电路60的电路，其放大率为2倍。第2减法电路64和第2放大电路68，也可以是一体构成的减法放大电路。从第2放大电路68的反馈，通过第2开关56输入第2采样保持电路58和第2AD转换电路60。

由第2放大电路68反馈的循环处理的次数是3次。在第1AD转换电路44中第1阶段的AD转换被进行以后，在第2AD转换电路60中进行第2阶段的AD转换时，第1开关54接通，第2开关56断开。在循环中，第1开关54断开，第2开关56和第5开关74接通。循环中第2AD转换电路60输出的数字值，最终成为AD转换器40输出的数字值的从高位开始第5、6位(D5、D4)、第7、8位(D3、D2)、第9、10位(D1、D0)的值。这样，10位中的高4位在第1阶段由第1AD转换电路44转换，低6位在第2～4阶段中由第2AD转换电路60转换。第2AD转换电路60的处理速度设定比第1AD转换电路44的处理速度快，虽然第1AD转换电路44和第2AD转换电路60处理量不同，但是转换所需的时间相同。因此，第1AD转换电路44和第2AD转换电路60的处理可以同时并行进行。

这里，第1采样保持电路42的输出电压理论上与输入模拟信号Vin的电压值成比例，但是超出作为电路的特性所规定的有效输出范围，就未必得能到成比例的输出。因此根据输入电压值不能输出正确的值，有可能降低AD转换器40的整体的转换精度。因此，输入第1采样保持电路42的输入模拟信号Vin的值，按照第1AD转换电路44的转换性能进入良好的范围那样进行调整。因此，输入模拟信号Vin，通过第3开关70也输入第2放大电路68，第2放大电路68，判断输入的模拟信号Vin的范围。控制电路52，按照该输入的模拟信号Vin进入转换性能良好的范围内那样，按照第2放大电路68的判断结果设定参照信号的电平。该参照信号，输入第1采样保持电路42和第1DA转换电路46中，第1采样保持电路42，保持着使用参照信号在输入模拟信号Vin中加入调整后的值。由此，维持第1采样保持电路42的输出值和输入值的比例关系。第1DA转换电路46，根据参照信号，解除保持在第1采样保持电路42中的值上附加的临时变动。

在第1、4阶段中，第2开关56和第5开关74断开，第3开关70和第4开关72接通。在第2、3阶段中，相反是第3开关70和第4开关72断开，第2开关56和第5开关74接通。但是，在第4阶段中，在第2放大电路68的反馈输入第2采样保持电路58和第2AD转换电路60之后，第2开关56断开。

图4是表示AD转换器40的动作过程的时序图。以下，按照图中自上而下顺序进行说明。5个波形图，分别表示第1时钟信号CLK1、第2时钟信号CLK2、第1开关信号SW1、第2开关信号SW2、第3开关信号SW3。第1时钟信号CLK1，控制第1采样保持电路42、第1AD转换电路44、第1DA转换电路46、第1放大电路50的动作。第2时钟信号CLK2，控制第2采样保持电路58、第2AD转换电路60、第2DA转换电路62、第2放大电路68的动作。第1开关信号SW1，控制第1开关54的接通·断开，并且其反向信号控制第2开关56的接通·断开。第2开关信号SW2，控制第3开关70的接通·断开，并且其反向信号控制第5开关74的接通·断开。第3开关信号SW3，控制第4开关72的接通·断开。

第1时钟信号CLK1和第2时钟信号CLK2的周期、频率、波形，所有都和第1实施方式中的第1时钟信号CLK1和第2时钟信号CLK2相同。即第2时钟信号CLK2的频率是第1时钟信号CLK1的频率的3倍，所以第2～4阶段的第2AD转换电路60的转换处理速度也是第1阶段的第1AD转换电路44的转换处理速度的3倍。第1开关信号SW1的周期、频率、波形，所有都和第1实施方式中的第1开关信号SW1相同。第2开关信号SW2的周期，和第1时钟信号CLK1的周期相同，是第2时钟信号CLK2的周期的3倍。第2开关信号SW2，其下降沿和第2时钟信号CLK2的上升沿同步之后，上升沿和第2时钟信号CLK2接着的第2个上升沿同步。第3开关信号SW3的周期也是和第1时钟信号CLK1的周期相同，是第2周期信号CLK2的周期的3倍。第3开关信号SW3，其下降沿和第2时钟信号CLK2的上升沿同步之后，上升沿和第2时钟信号CLK2接着的第3个下降沿同步。

第3开关70，在第2开关信号SW2高电平时接通，在第2开关信号SW2低电平时断开。第4开关72，在第3开关信号SW3高电平时接通，在第3开关信号SW3低电平时断开。第5开关74，在第2开关信号SW2低电平时接通，在第2开关信号SW2高电平时断开。第1采样保持电路42，在第1时钟信号CLK1高电平时，将输入模拟信号Vin放大，在第1时钟信号CLK1为低电平时，进行自动调零动作。第1AD转换电路44，在第1时钟信号CLK1为高电平时，进行转换动作，输出数字值D9～D6，在第1时钟信号CLK1为低电平时，进行自动调零动作。第1DA转换电路46，在第1时钟信号CLK1为低电平时，处理第1阶段的DA转换，在第1时钟信号CLK1高电平时为不定状态。第1放大电路50，在第1时钟信号CLK1为低电平时，将第1减法电路48的输出放大，在第1时钟信号CLK1为高电平时，进行自动调零动作。

第1开关54及第2开关56的动作时序，分别与第1实施方式的第1开关18和第2开关20的动作时序相同。第2采样保持电路58，将输入的模拟信号在第2时钟信号CLK2为高电平时放大，在第2时钟信号CLK2为低电平时进行自动调零动作。第2AD转换电路60，在第2时钟信号CLK2为高电平时，处理第2～4阶段的AD转换，在第2时钟信号CLK2为低电平时，进行自动调零动作。第2DA转换电路62，在第2时钟信号CLK2为低电平时，处理第2、3阶段的DA转换，在第2时钟信号CLK2为高电平时，为不定状态。第2放大电路68，在第2时钟信号CLK2为低电平时，将第2减法电路的输出放大，在第2时钟信号CLK2为高电平时，进行自动调零动作。只是，在第4阶段中，在第2时钟信号CLK2为低电平时，第2放大电路68作为第1阶段中的比较器作用。

如图所示，在第2AD转换电路60进行D5～D0转换处理期间，第1AD转换电路44，对下一个被输入的输入模拟信号Vin同时进行转换处理。通过这样流水线处理，作为AD转换电路40的整体以第1时钟信号CLK1为基准1个周期内1次，可以输出10位的数字值。在第4阶段中，第2AD转换电路60输出D1、D0之后的第2放大电路68，不必放大第2减法电路64的输出，在该时间内，作为对下一个输入模拟信号Vin的第1阶段的比较器使用。

如以上那样，在本实施方式中，第1阶段的AD转换在第1AD转换电路44中被处理之后，以第2AD转换电路60为中心的循环型电路顺序进行余下的第2～4阶段的处理。通过这样的负荷分散，可以将第1阶段和其以后阶段流水线处理。第2放大电路68，顺序进行第2、3阶段的放大，但在第1、4阶段的放大中没有被使用，所以第4阶段的时间内用于对下一个输入模拟信号Vin的第1阶段。因此，可以边抑制电路面积的增大，边提高模拟转换的处理速度，并且可以充分利用放大电路。

(第3实施方式)

本实施方式的AD转换器也是将模数转换分为4个阶段处理，在这一点上也和第1、2实施方式相同。在第4阶段的处理中没有用到的DA转换电路用于第1阶段的处理这一点上，和第2实施方式不同。在这里，将第4阶段的DA转换电路追加在第1阶段中使用。即在第1阶段的DA转换中，通过第1阶段用的2位的DA转换电路和第2、3阶段用的2位的DA转换电路合并使用，可以进行共4位的DA转换。

图5表示第3实施方式中的AD转换器的构成。在AD转换器80中，输入的模拟信号Vin，输入到第1采样保持电路82和第1AD转换电路84。第1AD转换电路84，将输入的模拟信号的值转换为4位的数据值(D9～D6)并输出。第1AD转换电路84输出的数字值中的两位，通过第1DA转换电路86转换为模拟值。余下的两位，通过后述的第2DA转换电路100，转换为模拟值。第1DA转换电路86和第2DA转换电路100，是3位的DA转换电路，分别包含1位的冗余位。第1采样保持电路82，是将输入的模拟信号采样保持的电路，其放大率为1倍。

第1减法电路88，输出第1DA转换电路86和第2DA转换电路100二者输出的模拟值和第1采样保持电路82所保持的模拟值之差。第1放大电路90，是将第1减法电路88的输出放大的电路，其放大率为2倍。由第1放大电路90放大的信号，通过第1开关92输入到第2采样保持电路96和第2AD转换电路98。第2AD转换电路98，将输入的模拟信号的值转换为两位的数字值并输出。第2DA转换电路100，将从第2AD转换电路98通过第3开关102输入的数字值，或者将从第1AD转换电路84通过第6开关103输入的数字值转换为模拟值。第2采样保持电路96，将输入的模拟信号采样保持。第2减法电路108，输出从第2DA转换电路100通过第5开关106输入的模拟值和第2采样保持电路96保持的模拟值之间的差。第2放大电路110，是将第2减法电路108的输出放大，反馈到第2采样保持电路96和第2AD转换电路98的电路，其放大率为2倍。从第2放大电路110的反馈，通过第2开关94输入第2采样保持电路96和第2AD转换电路98。

第2放大电路110反馈的循环处理的次数是3次。在第1AD转换电路84内进行第1阶段的AD转换之后，在第2AD转换电路98中进行第2阶段的AD转换时，将第1开关92接通，第2开关94断开。在循环中，将第1开关92断开，第2开关94接通。在循环中第2AD转换电路98输出的数字值，最终的成为AD转换器80输出的数字值中从高位开始的第5、6位(D5、D4)、第7、8位(D3、D2)、第9、10位(D1、D0)的值。这样10位中高4位在第1阶段由第1AD转换电路84转换，低6位在第2～4阶段由第2AD转换电路98转换。第2AD转换电路98的处理速度比第1DA转换电路84的处理速度快，设计为3倍，虽然第1AD转换电路84和第2AD转换电路98处理量不同，但是转换所需时间相同。即第1AD转换电路84和第2AD转换电路98的处理可以同时并行进行。

在这里，第2DA转换电路100用于第2、3阶段中的DA转换时，第3开关102和第5开关106接通，第4开关104和第6开关103断开。在第2DA转换电路100用于第1、4阶段中的DA转换时，第3开关102和第5开关106断开，第4开关104和第6开关103接通。从第1AD转换电路84将两位的数字值输入第2DA转换电路100，第2DA转换电路100将其转换为模拟值，通过第4开关104输入到第1减法电路88。

图6表示AD转换器80的动作过程的时序图。以下，从图中自上而下顺序进行说明。4个信号波形，分别表示第1时钟信号CLK1、第2时钟信号CLK2、第1开关信号SW1、第2开关信号SW2。第1时钟信号CLK1和第2时钟信号CLK2，控制着第1采样保持电路82、第1AD转换电路84、第1DA转换电路86、第1放大电路90、第2采样保持电路96、第2AD转换电路98、第2DA转换电路100、第2放大电路110的动作。第1开关信号SW1，控制第1开关92的接通·断开，并且其反向信号控制第2开关94的接通·断开。第2开关信号SW2，控制第3开关信号102及第5开关信号106的接通·断开，并且其反向信号控制第4开关104和第6开关103的接通·断开。

第1时钟信号CLK1和第2时钟信号CLK2的周期、频率及波形，所有都和第1、2实施方式中的第1时钟信号CLK1及第2时钟信号CLK2相同。第1开关信号SW1的周期、频率及波形，所有都和第1实施方式中的第1开关信号SW1相同。第2开关信号SW2的周期及频率，和第1、2实施方式中的第2开关信号SW2相同，但是波形是第1、2实施方式的第2开关信号SW2的反向形状。因此，第2开关信号SW2，其上升沿和第2时钟信号CLK2的上升沿同步之后，下降沿和第2时钟信号CLK2接着的第2个上升沿同步。

第1采样保持电路82，在第1时钟信号CLK1的上升沿开始将输入模拟信号Vin的放大，然后在第2时钟信号CLK2的第3个下降沿开始自动调零动作。第1AD转换电路84，在第1时钟信号CLK1的上升沿开始第1阶段的AD转换动作，然后在第2时钟信号CLK2的第3个下降沿开始自动调零动作。第1DA转换电路86，在第1采样保持电路82和第1AD转换电路84开始自动调零动作时，开始DA转换动作，然后在第2时钟信号CLK2接着的上升沿为不定状态。第1放大电路90也是在第1采样保持电路82和第1AD转换电路84开始自动调零动作时开始放大，然后在第2时钟信号CLK2接着的上升沿开始自动调零动作。

第3开关102和第5开关106，在第2开关信号SW2高电平时接通，在第2开关信号SW2低电平时断开。第4开关104和第6开关103，在第2开关信号SW2为低电平时接通，在第2开关信号SW2为高电平时断开。第2采样保持电路96、第2AD转换电路98、第2DA转换电路100及第2放大电路110的动作时序，分别与第2实施方式的第2采样保持电路58、第2AD转换电路60、第2DA转换电路62及第2放大电路68的动作时序相同。

如图所示，在第2AD转换电路98进行D5～D0转换处理期间，第1AD转换电路84，将下一个被输入的输入模拟信号Vin同时进行转换处理。通过这样的流水线处理，作为AD转换器80整体，可以以第1时钟信号CLK1为基准，1个周期1次，输出10位的数字值。在第4阶段中，第2AD转换电路98刚输出D1、D0之后的第2DA转换电路100，不需要对第2AD转换电路98的输出进行DA转换，在该时间内作为对下一个输入模拟信号Vin的第1阶段中追加的DA转换电路使用。

如以上那样，在本实施方式中，将第1阶段的AD转换在第1AD转换电路84中处理，然后以第2AD转换电路98为中心的循环型电路顺序进行余下的第2～4阶段的处理。通过这样的负荷分散，可以将第1阶段和其后阶段进行流水线处理。第2DA转换电路100，将第2、3阶段中的第2AD转换电路98的输出进行DA转换，但在第1、4阶段中不用于对第2AD转换电路98输出的进行DA转换，因此在该时间内可以用于对下一个输入模拟信号Vin的第1阶段的DA转换。因此可以边抑制电路面积增大，边可以提高模数转换的处理速度，并且能充分有效地利用DA转换电路。另外，作为用于第1阶段DA转换的电路，不需要设置可独立进行4位转换的DA转换电路，可以降低电路面积。

(第4实施方式)

本实施方式的AD转换器也是在将模数转换分为4个阶段处理，在这一点上和第1～3实施方式相同。将第4阶段中没有使用的减法电路和放大电路在第1阶段的处理中共用这一点上，和第2、3实施方式不同。

图7表示第4实施方式的AD转换器的构成。在AD转换器120中，输入模拟信号Vin被输入到第1采样保持电路122和第1AD转换电路124。第1AD转换电路124，将被输入的模拟信号的值转换为4位的数字值(D9～D6)并输出。第1AD转换电路124输出的数字值，通过第2DA转换电路128转换为模拟值。第1采样保持电路122，是将输入的模拟信号采样保持的电路，其放大率为1倍。

减法电路136，输出从第2DA转换电路128通过第3开关130输入的模拟值和第1采样保持电路122所保持的通过第1开关132输入的模拟值之差。放大电路138，是将减法电路136的输出放大的电路，其放大率为2倍。减法电路136和放大电路138也可以作为一体的减法放大电路构成。由放大电路138放大的信号，输入第2AD转换电路142和第2采样保持电路144。第2AD转换电路142，将输入的模拟信号的值转换为两位的数字值并输出。第2DA转换电路140，将由第2AD转换电路142输出的数字值转换为模拟值。第2DA转换电路140的输出通过第4开关134输入到减法电路136。第2采样保持电路144，是将输入的模拟信号采样保持的电路，其放大率为2倍。第2采样保持电路144保持的模拟值，通过第2开关146输入到减法电路136。减法电路136在第2、3阶段中输出第2DA转换电路140输出的模拟值和第2采样保持电路144保持的模拟值之差。减法电路136的输出，由放大电路138放大，反馈到第2采样保持电路144和第2AD转换电路142。

放大电路138反馈的循环处理次数为3次。在第1AD转换电路124中进行第1、4阶段的AD转换时，第3开关130和第1开关132接通，第4开关134和第2开关146断开。然后，在第2AD转换电路142中进行第2、3阶段的AD转换时，第3开关130和第1开关132断开，第4开关134和第2开关146接通。在循环中，第2AD转换电路142输出的数字值，最终成为AD转换器120输出的数字值中从高位开始的第5、6位(D5、D4)、第7、8位(D3、D2)、第9、10位(D1、D0)的值。这样，10位中的高4位在第1阶段第1AD转换电路124转换，低6位在第2～4阶段第2AD转换电路142进行转换。第2AD转换电路142的处理速度比第1AD转换电路124的处理速度快，设定为3倍，第1AD转换电路124和第2AD转换电路142虽然处理量不同，但是转换所需时间相同。因此，第1AD转换电路124和第2AD转换电路142的处理可以同时并行进行。

图8是表示AD转换器120的动作过程的时序图。以下，按照图中自上而下顺序进行说明。3个信号波形，分别表示第1时钟信号CLK1、第2时钟信号CLK2及开关信号SW。第1时钟信号CLK1，控制第1采样保持电路122、第1AD转换电路124及第2DA转换电路128的动作。第2时钟信号CLK2，控制第2DA转换电路140、第2AD转换电路142、第2采样保持电路144及放大电路138的动作。开关信号SW，控制第1开关132及第3开关130的接通·断开，并且其反向信号控制第2开关146和第4开关134的接通·断开。

第1时钟信号CLK1和第2时钟信号CLK2的周期、频率及波形，所有都与第1～3实施方式的第1时钟信号CLK1和第2时钟信号CLK2相同。即第2时钟信号CLK2的频率是第1时钟频率CLK1频率的3倍，因此，在第2～4阶段的第2AD转换电路142的转换处理速度也是第1阶段的第1AD转换处理电路124的转换处理速度的3倍。开关信号SW的周期、频率及波形，所有都和第1～3实施方式的第1开关信号SW1相同。

第1采样保持电路122、第1AD转换电路124及第2DA转换电路128的动作时序，分别与第2实施方式的第1采样保持电路42、第1AD转换电路44及第1DA转换电路46的动作时序相同。另一方面，放大电路138，将输入的模拟信号在第2时钟信号CLK2低电平时放大，在第2时钟信号CLK2高电平时进行自动调零动作。只是，在第4阶段中，在第2时钟信号CLK2为低电平时，将在第1阶段中的减法电路136的输出放大。

第1开关132和第2开关146的动作时序，分别和第1实施方式中的第1开关18和第2开关20的动作时序相同。另外，第3开关130和第4开关134的动作时序，也分别和第1实施方式的第1开关18和第2开关20的动作时序相同。第2采样保持电路144和第2AD转换电路142的动作时序，分别与第2实施方式中的第2采样保持电路58和第2AD转换电路60的动作时序相同。另一方面，第2DA转换电路140，在第2时钟信号CLK2为低电平时，进行第2、3阶段的DA转换处理，第2时钟信号CLK2为高电平时处于不定状态。

如图所示，在第2AD转换电路142进行D5～D0转换处理期间，第1AD转换电路124同时对下一个被输入的输入模拟信号Vin进行转换处理。通过这样流水线处理，作为AD转换器120整体，可以以第1时钟信号CLK1为基准，1个周期1次，输出10位的数字值。在第4阶段中，第2AD转换电路142刚输出D1、D0之后的减法电路136和放大电路138，不必对第2DA转换电路140的输出进行减法运算和放大，在该时间内用于对下一个输入模拟信号Vin的第1阶段的减法运算和放大。

如以上那样，在本实施方式中，第1阶段的AD转换在第1AD转换电路124中进行处理，然后以第2AD转换电路142为中心的循环型电路依次处理余下的第2～4阶段。由此可以将第1阶段和其后阶段的进行流水线处理。减法电路136和放大电路138，在第2、3阶段，将第2采样保持电路144保持的值和第2DA转换电路140输出的值之差放大并输出，在第4阶段，因为没有必要对第2DA转换电路140的输出进行减法运算和放大，所以在该时间内用于对下一个输入模拟信号Vin的第1阶段的减法运算和放大。因此，可以边抑制电路面积的增大，边提高模数转换的处理速度，并且可以充分有效地利用减法电路和放大电路。

以上，对本发明的第1～4实施方式进行了说明。这些实施方式只是示例。其各个构成要素和各处理过程的组合可以有各种变形例，本领域的人员能够理解这样的变形例也在本发明的范围内。以下，举出第1～4实施方式的变形例。

在第1实施方式中的AD转换电路10，由两个AD转换电路，和DA转换电路、减法电路及放大电路各1个来构成。在变形例中，AD转换电路也可以用3个以上构成，这时，在第1实施方式的思想下，构成的AD转换器，可以将DA转换电路、减法电路及放大电路分别用比AD转换电路的个数少的个数构成。

在第1～4实施方式中记载的AD转换电路位数和其分配、放大电路的放大率、时钟频率、转换速度等参数不过是一例，在变形例中这些参数也可以采用其他的数值。

(第2组)

(第5实施方式)

图10表示包含第5实施方式的循环型AD转换部分的流水线型的AD转换器的构成。本实施方式，整体是10位转换的例子。第1放大电路1011、第1AD转换电路1012、第1DA转换电路1013、减法电路1014、第2放大电路1015构成第1级。第3放大电路1017、第2AD转换电路1018、第2DA转换电路1019，构成第2级。第2级，使用第1级的减法电路1014及第2放大电路1015。

在初期阶段，第1开关SW101和第2开关SW102是接通状态，第3开关SW103和第4开关104是断开的状态。输入模拟信号Vin，输入到第1放大电路1011和第1AD转换电路1012。第1AD转换电路1012，将输入的模拟信号转换为4位的数字值，输出到图中没有表示的编码器，从而输出10位中的高4位(D9～D6)。第1DA转换电路1013，将从第1AD转换电路1012输出的4位数字值转换为模拟信号。该模拟信号在规定的时刻通过第2开关SW102输出到减法电路1014。第1放大电路1011，将输入的模拟信号Vin采样保持，在规定的时刻通过第1开关SW101输出到减法电路1014。减法电路1014，从第1放大电路1011的输出中，减去第1DA转换电路1013的输出。由此生成了去除高4位成分的模拟信号。第2放大电路1015，将减法电路1014的输出以2倍的放大率放大。将放大之后的输出，输入到第3放大电路1017和第2AD转换电路1018。也可以使用将这些功能一体化的减法放大电路1016，代替减法电路1014和第2放大电路1015。

在该阶段中，第1开关SW101和第2开关SW102切换到断开状态，第3开关SW103和第4开关SW104切换到接通状态。第2AD转换电路1018，将输入的模拟信号转变为两位的数字值，输出到图中没有表示的编码器，从而输出10位中从高位开始第5～6位(D5～D4)。也可以增加一位冗余位进行3位转换。

在第1AD转换电路1012和第2AD转换电路1018内，设有多个电压比较元件。对各电压比较元件，供给相当于各转换电路的LSB(LeastSignificant Bit)电压(以下称为LSB电压)VA[V]的参考电压。在第2放大电路1015没有设置的时候，第2AD转换电路1018，因为是进行两位转换，所以需要设定第1AD转换电路1012的1/4(2的2次方)的LSB电压。在本实施方式中，第2放大电路1015将第1AD转换电路1012的输出放大到2倍，输出到第2AD转换电路1018，因此第2AD转换电路1018的LSB电压设定在第1AD转换电路1012的1/2。

第2DA转换电路1019将从第2AD转换电路1018输出的数字值转换为模拟信号。该模拟信号通过第4开关SW104输出到减法电路1014。第2DA转换电路1019的输出被放大到2倍。

在这里，对第2DA转换电路1019的输出放大到2倍的方法进行简单地说明。对第2AD转换电路1018和第2DA转换电路1019，供给高电位侧基准电压VRT和低电位侧基准电压VRB。第2AD转换电路1018，以高电位侧基准电压VRT和低电位侧基准电压VRB为基础生成基准电压范围，利用该基准电压范围生成参考电压。在进行电容阵列方式的DA转换时，第2DA转换电路1019，根据第2AD转换电路1018的控制，高电位侧基准电压VRT和低电位侧基准电压VRB，选择性地供给到图中没有表示的多个设置的各个电容器中，得到输出电压。第2DA转换电路1019的基准电压范围也是以高电位侧基准电压VRT和低电位侧基准电压VRB为基础生成。此时，第2AD转换电路1018的基准电压范围和第2DA转换电路1019的基准电压范围之比可以设定为1∶2。

第3放大电路1017，将输入的模拟信号放大到2倍，通过第3开关SW103输出到减法电路1014。减法电路1014，从第3放大电路1017的输出中，减去第2DA转换电路1019的输出。由此生成去除高6位成分的模拟信号。第2放大电路1015，将减法电路1014的输出以2倍的放大率放大。将放大后的输出输入到第3放大电路1017和第2AD转换电路1018。

第2AD转换电路1018，将输入的模拟信号再次转换为两位的数字值输出到图中没有表示的编码器。从而输出10位中从高位开始的第7～8位(D3～D2)。第2AD转换电路1018，因为是两位转换，所以需要将前一次转换时输入的模拟信号实质变为4倍(2的2次方)。在本实施方式中，在第3放大电路1017和第2放大电路1015分别放大到2倍，因此输入的模拟信号实质是放大到4倍。以下，用与转换从高位开始第7～8位(D3～D2)的过程相同的过程，第2AD转换电路1018，转换从高位开始的第9～10位(D1～D0)。这样，第1级的第1AD转换电路1012，转换要求精度比较高的10位中的高位1～4位的值(D9～D6)，第2级的第2AD转换电路1018，通过循环的方式分3次，转换10位中从高位开始的第5～10位的值(D5～D0)。

图11是表示第5实施方式中的AD转换器的动作过程的时序图。以下，按照从图中自上而下顺序进行说明。3个信号波形，分别表示第1时钟信号CLK101、第2时钟信号CLK102及开关信号CLKSW。第1时钟信号CLK101，控制第1放大电路1011、第1AD转换电路1012及第1DA转换电路1013的动作。第2时钟信号CLK102，控制第2放大电路1015、第3放大电路1017、第2AD转换电路1018及第2DA转换电路1019的动作。开关信号CLKSW，控制同步动作的第1开关SW101和第2开关SW102的接通·断开。开关信号CLKSW的反向信号，控制同步动作的第3开关SW103和第4开关SW104的接通·断开。

第2开关信号CLK102的频率，是第1时钟信号CLK101频率的3倍。第2时钟信号CLK102，也可以将第1时钟信号CLK101，使用基本的PLL等递倍生成。第2时钟信号CLK102，其上升沿和第1时钟信号CLK101的上升沿同步，然后接着的第2个下降沿和第1时钟信号CLK101接着的下降沿同步，而且再接着的第2个上升沿和第1个时钟信号CLK1接着的上升沿同步。因为第2时钟信号CLK102的频率是第1时钟信号CLK101的频率的3倍，所以第2级的转换处理速度也是第1级的转换处理速度的3倍。但是，在较高位转换处理的减法和放大等的模拟处理的精度，对整体的转换精度有很大的影响，所以更要求担当该处理的第1级具有更高的处理精度。因此，在本实施方式的构成中，不要求象第1级那样高的处理精度的第2级，能够将其转换处理速度比第1级的处理速度更快。

第1放大电路1011，在第1时钟信号CLK101的上升沿的边沿，对输入的模拟信号Vin采样，在高电平期间保持。在第1时钟信号CLK101低电平时进行自动调零动作。第1AD转换电路1012，在第1时钟信号CLK101高电平时，进行转换动作输出数字值D9～D6，在第1时钟信号CLK101低电平时进行自动调零动作。第1DA转换电路1013，在第1时钟信号CLK101为低电平时保持确定的转换数据，在第1时钟信号CLK101为高电平时为不定状态。确定的转换数据的保持，也可以只在第1时钟信号CLK101的低电平期间的前半部分期间保持。

第1、2开关SW101、102，在开关信号CLKSW为高电平时接通，在开关信号CLKSW为低电平时断开。第3、4开关103、104，在开关信号CLKSW为低电平时接通，在开关信号CLKSW为高电平时断开。第2放大电路1015，将输入的模拟信号，在第2时钟信号CLK102为低电平时进行相减放大，在第2时钟信号CLK2为高电平时进行自动调零动作。第2放大电路1015是第1级的构成要素，本来是由第1时钟信号CLK101控制，但是在本实施方式中，用于第2级的转换动作，因此由第2时钟信号CLK102控制。第3放大电路1017，在第2时钟信号CLK102为高电平时，将第2放大电路1015的输出放大，在第2时钟信号CLK102为低电平时，进行自动调零动作，在第2DA转换电路1018转换D1～D0期间，不进行放大。第2AD转换电路1018，在第2时钟信号CLK102为高电平时，进行转换动作，在第2时钟信号为CLK102低电平时，进行自动调零动作。第2DA转换电路1019，在第2时钟信号CLK102为低电平时，保持转换确定数据；在第2时钟信号CLK102为高电平时为不定状态。在第2AD转换电路1018转换输出D1～D0之后，不进行转换动作。在第1放大电路1011、第2放大电路1015、第3放大电路1017、第1AD转换电路1012及第2AD转换电路1018的自动调零期间，处于对输入的信号采样中的状态。第1放大电路1011和第1AD转换电路1012，在第1时钟信号CLK1的上升沿的边沿，对输入的模拟信号采样。第2放大电路1015，在第2时钟信号CLK102的下降沿的边沿，对输入的信号采样。第3放大电路1017和第2AD转换电路1018，在第2时钟信号CLK102的上升沿的边沿，对输入的信号进行采样。第3放大电路1017，每3次中有1次不采样。

如图所示，在第2AD转换电路1018进行D3～D2和D1～D0的转换处理期间，第1AD转换电路1012同时进行下一个被输入的输入模拟信号Vin的转换处理。通过这样的流水线处理，作为AD转换器整体，可以以第1时钟信号CLK101为基准1个周期1次，输出10位的数字值。

如以上那样，在本实施方式中，循环型的第2级，利用第1级的减法电路1014和第2放大电路1015，进行AD转换处理，由此可以不必设置这些要素，实现电路的小面积化。与将减法电路1014和第2放大电路1015在第1级和第2级中不共同使有，在第2级中也设置这些的情况相比，转换速度相同。因此可以不改变转换速度而实现电路的小面积化。

(第6实施方式)

图12表示包含第6实施方式中的循环型AD转换部分的流水线型AD转换器的构成。本实施方式，整体是10位转换的例子。第1放大电路1011、第1AD转换电路1012、第1DA转换电路1013、减法电路1014及第2放大电路1015，构成第1级。第3放大电路1017、第2AD转换电路1018及第2DA转换电路1019，构成第2级。第2级，使用第1级的减法电路1014和第2放大电路1015。第2放大电路1015的放大率可变，在第1级转换处理的时候，考虑精度设定为2倍，在第2级的转换处理时，因为是3位的转换，所以为了使整体放大率达到8倍，设定为4倍。

在初期阶段，第1开关SW101和第2开关SW102处于接通状态，第3开关SW103和第4开关104处于断开状态。第2放大电路1015的放大率，是2倍。输入模拟信号Vin，被输入到第1放大电路1011和第1AD转换电路1012。第1AD转换电路1012，将输入的模拟信号转换为4位的数字值并输出到图中没有表示的编码器，从而输出10位中的高4位(D9～D6)。第1DA转换电路1013，将从第1AD转换电路1012输出的4位数字值转换为模拟信号。该模拟信号在规定时刻通过第2开关SW102输入到减法电路1014。第1放大电路1011，将输入的模拟信号Vin放大到2倍，在规定时刻，通过第1开关SW101输出到减法电路1014。减法电路1014，从第1放大电路1011的输出中减去第1DA转换电路1013的输出。由此，生成去除高4位成分的模拟信号。这里，第1DA转换电路1013的输出放大到2倍。第2放大电路1015，将减法电路1014的输出以2倍的放大率放大，输入到第3放大电路1017和第2AD转换电路1018。放大控制电路1020，控制第2放大电路1015的放大率，在初期阶段设定在2倍。也可以用这些功能一体化的减法放大电路1016，代替减法电路1014和第2放大电路1015。

在该阶段中，第1开关SW101和第2开关SW102切换到断开状态，第3开关SW103和第4开关SW104切换到接通状态。放大控制电路1020，将第2放大电路1015的放大率变为4倍。第2AD转换电路1018，将输入的模拟信号转换为3位的数字值并输出到图中没有表示的编码器，从而输出10位中从高位开始的第5～7位(D5～D3)。也可以增加1位冗余位进行4位的转换。

第2AD转换电路1018，因为是3位转换，如果不放大，就必需设定第1AD转换电路1012的1/8(2的3次方)的LSB电压。在本实施方式中，第1放大电路1011的2倍和第2放大电路1015的2倍合计放大到4倍，因此第2AD转换电路1018的LSB电压，设定为第1AD转换电路1012的1/2。

第2DA转换电路1019，将第2AD转换电路1018输出的3位数字值转换为模拟信号。该模拟信号，通过第4开关SW104输入到减法电路1014。第2DA转换电路1019的输出，被放大到2倍。

第3放大电路1017，将输入的模拟信号放大到2倍，通过第3开关SW103，输入到减法电路1014。减法电路1014，从第3放大电路1017的输出中减去第2DA转换电路1019的输出。由此生成去除高7位成分的模拟信号。第2放大电路1015，将减法电路1014的输出以4倍的放大率放大。放大后的输出，被输入第3放大电路1017和第2AD转换电路1018。

第2AD转换电路1018，将输入的模拟信号再次转换为3位的数字值输入到图中没有表示的编码器，从而输出从10位中的高位开始的第8～10位(D2～D1)。第2AD转换电路1018，因为是3位的转换，所以需要将前一次转换时的模拟信号实质变为8(2的3次方)倍。在本实施方式中，第3放大电路1017是放大到2倍，以第2放大电路1015再放大到4倍，因此输入模拟信号，实质为8倍。这样，第1级的第1AD转换电路1012，转换精度要求比较高的10位中的高位1～4位的值(D9～D6)，第2级的第2AD转换电路1018，以循环方式分两次转换从10位中从高位开始的5～10位的值(D5～D10)。

图13表示放大控制电路1020和第2放大电路1015的详细构成。第2放大电路1015，是完全差动方式的放大电路，输入输出都是作为两个端子的电压差附给。主要包含运算放大器1151、第1电容器1152a、b及第2电容器1153a、b。第1电容器1152a、b，位于运算放大器1151的输入侧，其电容值固定。第2电容器1153a、b，位于运算放大器1151的输入输出之间，其电容值可变。通过改变其电容值，调节反馈常数。第2电容器1153a、b的电容值，根据放大控制电路1020输出的放大切换信号进行切换。如果将第1电容器1152a、b的电容值设为C101，第2电容器1153a、b的电容值设为C102，第2放大电路1015的放大率为C101/C102。在本实施方式中，作为第2放大电路1015的放大率，为了在2倍和4倍之间切换，作为第2电容器1153a、b的电容值采用设定为两个值那样构成。例如，可以采用由将第2电容器1153a、b，用通过开关并联连接的两个同电容值的电容器构成。此时，为了将电容器的连接数可通过开关切换，用放大切换信号控制该开关的接通·断开。在以上说明的中第2电容器1153a、b可变，但是第1电容器1152a、b也可变。

图14是表示第6实施方式中的AD转换器动作过程的时序图。以下，按照图的自上而下顺序进行说明。3个信号波形，分别表示第1时钟信号CLK101、第2时钟信号CLK102及开关信号CLKSW。第1时钟信号CLK101，控制第1放大电路1011、第1AD转换电路1012及第1DA转换电路1013的动作。第2时钟信号CLK102，控制第2放大电路1015、第3放大电路1017、第2AD转换电路1018及第2DA转换电路1019的动作。开关信号CLKSW，控制同步动作的第1开关SW101和第2开关SW102的接通·断开。开关信号CLKSW的反向信号，控制同步动作的第3开关SW103和第4开关SW104的接通·断开。

第2时钟信号CLK102的频率，是第1时钟信号CLK101的频率的2倍。因为第2时钟信号CLK102的频率是第1时钟信号CLK101的频率2倍，所以第2级的转换处理速度也是第1级的转换处理速度的2倍。但是，较高位的转换处理中的减法和放大等模拟处理的精度对整体的转换处理的精度影响很大，因此更要求担当该处理的第1级具有更高的处理精度。因此，在本实施方式的构成中，不要求象第1级那样高处理精度的第2级，能够将其转换处理速度比第1级的处理速度更快。

第1放大电路1011，在第1时钟信号CLK101的上升沿的边沿，对输入的模拟信号Vin采样，在高电平期间放大。在第1时钟信号CLK101低电平时进行自动调零动作。第1AD转换电路1012，在第1时钟信号CLK101高电平时，进行转换动作输出数字值D9～D6，在第1时钟信号CLK101低电平时进行自动调零动作。第1DA转换电路1013，在第1时钟信号CLK101为低电平时保持确定的转换数据，在第1时钟信号CLK101为高电平时为不定状态。确定的转换数据的保持，也可以只在第1时钟信号CLK101低电平期间的前半部分期间保持。

第1、2开关SW101、102，在开关信号CLKSW为高电平时接通，在开关信号CLKSW为低电平时断开。第3、4开关103、104，在开关信号CLKSW为低电平时接通，在开关信号CLKSW为高电平时断开。第2放大电路1015，将输入的模拟信号，在第2时钟信号CLK102为高电平时进行相减放大，在第2时钟信号CLK2为低电平时进行自动调零动作。第2放大电路1015是第1级的构成要素，本来是由第1时钟信号CLK101控制的，但是在本实施方式中，用于第2级的转换动作，因此由第2时钟信号CLK102控制。第2放大电路1015的放大率，按照在开关信号CLKSW为高电平时为2倍，在开关信号CLKSW为低电平时为4倍那样，由放大控制电路1020控制。第3放大电路1017，在第2时钟信号CLK102为低电平时，将第2放大电路1015的输出放大，在第2时钟信号CLK102为高电平时，进行自动调零动作。在第2AD转换电路1018转换D2～D0期间，不进行放大。第2AD转换电路1018，在第2时钟信号CLK102为低电平时，进行转换动作，在第2时钟信号CLK102为高电平时，进行自动调零动作。第2DA转换电路1019，在第2时钟信号CLK102为高电平时，保持确定的转换数据；在第2时钟信号CLK102为低电平时为不定状态；在第2AD转换电路1018转换输出D2～D0之后，不进行转换动作。在第1放大电路1011、第2放大电路1015、第3放大电路1017、第1AD转换电路1012及第2AD转换电路1018的自动调零期间，处于对输入的信号采样中的状态。第1放大电路1011和第1AD转换电路1012，在第1时钟信号CLK101的上升沿的边沿，对输入的信号采样。第2放大电路1015，在第2时钟信号CLK102的上升沿的边沿，对输入的信号采样。第3放大电路1017和第2AD转换电路1018，在第2时钟信号CLK102的下降沿的边沿，对输入的信号进行采样。第3放大电路1017，每隔1次进行采样。

如图所示，在第2AD转换电路1018进行D2～D0的转换处理期间，第1AD转换电路1012同时进行下一个被输入的输入模拟信号Vin的转换处理。通过这样的流水线处理，作为AD转换器整体，可以以第1时钟信号CLK101为基准1个周期1次，输出10位的数字值。

如以上那样，在本实施方式中，循环型的第2级，利用第1级的减法电路1014和第2放大电路1015，进行AD转换处理，由此不必设置这些要素，可以实现电路的小面积化。另外，即使第1级使用第2放大电路1015时的放大率和第2级使用第2放大电路1015时的放大率不同的时候，也可以共用第2放大电路。在本实施方式中，通过降低第1级使用时的放大率，与放大率相同时相比，可以实现AD转换器整体高速化。这一点也可以通过在第1放大电路1011中放大到2倍来实现。

以上说明了本发明的第5、6实施方式。这些实施方式是示例，其构成要素和各个处理过程的组合可以有各种变形例。另外，这样的变形例也在本发明的范围内，这是本领域的人员是可以理解的。以下，例举第5、6

实施方式的变形例。

第5实施方式说明了将减法电路1014和第2放大电路1015共用的例子。这一点上，只共用第2放大电路1015的构成也可能。图15表示这样的第1变形例中的AD转换器的构成。设置从第3放大电路1017的输出中减去第2DA转换电路1019的输出的第2级用的减法电路1142。第1开关SW101设置在第1级用减法电路1014和第2放大电路1015之间，第3开关SW103设置在第2级用减法电路1142和第2放大电路1015之间。不需要第2开关SW102和第4开关SW104。动作时序，和第5实施方式中说明过的相同。

另外，也能够是共有第1DA转换电路1013和第2DA转换电路1019的构成。图16表示这样的第2变形例中的AD转换器的构成。在图16中，去除了第2级的第2DA转换电路1019。第2开关SW102设置在第1AD转换电路1012和第1DA转换电路1013之间，第4开关SW104设置在第2AD转换电路1018和第1DA转换电路1013之间。图11和图14所示的时序的第1DA转换电路1013和第2DA转换电路1019，做成一体，由第2开关信号CLK102控制。根据这样，可以一方面保持转换速度，一方面进一步实现电路面积的缩小。

第5、6实施方式中记载的AD转换电路的转换位数和其分配、放大电路的放大率、电容值等参数不过是一例，在变形例中这些参数也可以采用其他的数值。

另外，第5、6实施方式中记载的AD转换器的动作时序，并不局限于时序图的例子，在能保证其各个构成要素的动作的范围内可以任意设定。

Claims (31)

1、一种模数转换器，其特征在于，具有：

多个AD转换电路，其将输入模拟信号转换为规定位数的数字值；

DA转换电路，其用于将上述多个AD转换电路的输出转换为模拟信号，设置一个以上但比上述多个AD转换电路个数少的数目；

减法电路，其从上述输入模拟信号中减去上述一个以上的DA转换电路的输出；和

放大电路，其将上述减法电路的输出放大，反馈到上述多个AD转换电路中的至少任意一个，

其中，将上述多个AD转换电路中至少任意一个，和上述一个以上的DA转换电路中的至少任意一个，在上述反馈的循环处理中重复使用。

2、一种模数转换器，其特征在于，具有：

第1AD转换电路，其将输入的模拟信号转换为规定位数的数字值；

DA转换电路，其将上述第1AD转换电路的输出转换为模拟信号；

减法电路，其从上述输入模拟信号中减去上述DA转换电路的输出；

放大电路，其将上述减法电路的输出放大并反馈；和

第2AD转换电路，其在上述反馈以后将上述放大电路的输出转换为规定位数的数字值，

其中，上述DA转换电路，在上述反馈以后将上述第2AD转换电路的输出转换为模拟信号。

3、一种模数转换器，是将模数转换处理分为多个阶段进行的转换器，其特征在于，具有：

AD转换电路，其在上述多个阶段中至少任一个阶段中，将输入的模拟信号转换为规定位数的数字值；

DA转换电路，其将上述AD转换电路的输出转换为模拟信号；

减法电路，其从上述输入模拟信号中减去上述DA转换电路的输出；和

放大电路，其将上述减法电路的输出放大并反馈，

其中，上述放大电路，在上述多个阶段中的最后阶段被利用于其他处理。

4、根据权利要求3所述的模数转换器，其特征在于，

上述放大电路，在上述多个阶段中的最后阶段，用于对下一个被输入的输入模拟电压的处理。

5、根据权利要求3所述的模数转换器，其特征在于，

上述放大电路，在上述多个阶段中的最后阶段，作为将下一个被输入的输入模拟电压和参照电压进行比较的比较器使用。

6、一种模数转换器，是将模数转换处理分为多个阶段进行的转换器，其特征在于，具有：

AD转换电路，其在上述多个阶段中至少任一个阶段中，将输入的模拟信号转换为规定位数的数字值；

DA转换电路，其将上述AD转换电路的输出转换为模拟信号；

减法电路，其从上述输入模拟信号中减去上述DA转换电路的输出；和

放大电路，其将上述减法电路的输出放大反馈，

其中，上述减法电路，在上述多个阶段中的最后阶段用于其他的处理。

7、根据权利要求6所述的模数转换器，其特征在于，

上述减法电路，在上述多个阶段中的最后阶段，被利用于对下一个被输入的输入模拟电压的处理。

8、一种模数转换电路，是将模数转换处理分为多个阶段进行的转换器，其特征在于，具有：

AD转换电路，其在上述多个阶段中至少任一个阶段中，将输入的模拟信号转换为规定位数的数字值；

DA转换电路，其将上述AD转换电路的输出转换为模拟信号；

减法电路，其将上述DA转换电路的输出从上述输入模拟信号中减去；和

放大电路，其将上述减法电路的输出放大并反馈，

其中，上述DA转换电路，在上述多个阶段中的最后阶段被利用于其他的处理。

9、根据权利要求8所述的模数转换器，其特征在于，

上述DA转换电路，在上述多个阶段中的最后阶段，利用于对下一个被输入的输入模拟电压的处理。

10、一种模数转换器，是由至少2级以上的级组成的模数转换器，其特征在于，

在某一级中，具有：

共用减法电路，其选择性地进行：从该本级的输入模拟信号中，减去将该本级的转换数字值转换为模拟值的信号；或者从该其他级的输入模拟信号中，减去将其他级的转换数字值转换为模拟值的信号；

共用放大电路，其将上述共用减法电路的输出以规定的放大率放大。

11、一种模数转换器，是由至少2级以上的级组成的模数转换器，其特征在于，具有：

第1AD转换电路，其将第1级输入的模拟信号转换为规定位数的数字值；

第1DA转换电路，其将上述第1AD转换电路的输出转换为模拟信号；

第2AD转换电路，其将处于上述第1级后段的第2级的输入模拟信号转换为规定位数的数字值；

第2DA转换电路，其将上述第1AD转换电路的输出转换为模拟信号；

共用减法电路，其选择地进行：从上述第1级的输入模拟信号中减去上述第1DA转换电路的输出信号，或者从上述第2级输入模拟信号中减去上述第2DA转换电路的输出信号；

共用放大电路，其将上述共用减法电路的输出以规定的放大率放大；

第1级用开关，其控制上述第1级的输入模拟信号和上述第1DA转换电路的输出信号对上述共用减法电路输入的接通·断开；

第2级用开关，其控制上述第2级输入的模拟信号和上述第2DA转换电路的输出信号对上述共用减法电路输入的接通·断开；

12、一种模数转换器，是由至少2级以上的级组成的模数转换器，其特征在于，

在某一级，具有：

共用DA转换电路，其选择地将本级的转换数字值，或者其他级的转换数字值转换为模拟信号；

共用减法电路，其选择地进行：从上述本级输入的模拟信号中，减去将该本级转换数字值进行转换的共用DA转换电路的输出信号，或者从该其他级的输入模拟信号中，减去将该其他级转换数字值进行转换的共用DA转换电路的输出信号；

共用放大电路，其将上述共用减法电路的输出以规定的放大率放大。

13、一种模数转换电路，是由至少2级以上的级组成的模数转换器，其特征在于，具有：

第1AD转换电路，其将第1级输入的模拟信号转换为规定位数的数字值；

第2AD转换电路，其将上述第1级后段的第2级的输入模拟信号转换为规定位数的数字值；

共用DA转换电路，其将上述第1AD转换电路的输出或上述第2AD转换电路的输出选择性地转换为模拟信号；

共用减法电路，其选择性地进行：从上述第1级的输入模拟信号中，减去将上述第1AD转换电路的输出进行转换的共用DA转换电路的输出信号，或者从上述第2级的输入模拟信号中，减去将上述第2AD转换电路输出进行转换的共用DA转换电路的输出信号；

共用放大电路，其将上述共用减法电路的输出以规定的放大率放大；

第1级用开关，其控制上述第1级的输入模拟信号对上述共用减法电路输入的接通·断开，和上述第1AD转换电路的输出对上述共用DA转换电路输入的接通·断开；

第2级用开关，其控制上述第2级的输入模拟信号对上述共用减法电路输入的接通·断开，和上述第2AD转换电路的输出对上述共用DA转换电路输入的接通·断开。

14、根据权利要求10所述的模数转换器，其特征在于，

上述共用减法电路和上述共用放大电路，是一体型的减法放大电路。

15、根据权利要求11所述的模数转换器，其特征在于，

上述共用减法电路和上述共用放大电路，是一体型的减法放大电路。

16、根据权利要求12所述的模数转换器，其特征在于，

上述共用减法电路和上述共用放大电路，是一体型的减法放大电路。

17、根据权利要求13所述的模数转换器，其特征在于，

上述共用减法电路和上述共用放大电路，是一体型的减法放大电路。

18、一种模数转换电路，是由至少2级以上的级组成的模数转换器，其特征在于，

在某一级，具有：

共用放大电路，其选择性地以规定的放大率放大差分信号，该差分信号是本级的输入模拟信号，和该本级的转换数字值转换为模拟值的信号之间的差分信号，或者其他级的输入模拟信号和将该其他级的转换数字值转换为模拟值的信号之间的差分信号。

19、一种模数转换电路，是由至少2级以上的级组成的模数转换器，其特征在于，具有：

第1AD转换电路，其将第1级输入的模拟信号转换为规定位数的数字值；

第1DA转换电路，其将上述第1AD转换电路的输出转换为模拟信号；

第1减法电路，其从上述第1级的输入模拟信号中减去上述第1DA转换电路的输出信号；

第2AD转换电路，其将上述第1级后段的第2级输入的模拟信号转换为规定位数的数字值；

第2DA转换电路，其将上述第2AD转换电路的输出转换为模拟信号；

第2减法电路，其从上述第2级的输入模拟信号中减去上述第2DA转换电路的输出信号；

共用放大电路，其选择性地以规定的放大率放大上述第1减法电路的输出信号或者第2减法电路的输出信号；

第1级用开关，其控制上述第1减法电路的输出信号对上述共用放大电路输入的接通·断开；

第2级用开关，其控制上述第2减法电路的输出信号对上述共用放大电路输入的接通·断开。

20、根据权利要求10所述的模数转换器，其特征在于，

还具有放大控制电路，其可变控制上述共用放大电路的放大率。

21、根据权利要求11所述的模数转换器，其特征在于，

还具有放大控制电路，其可变控制上述共用放大电路的放大率。

22、根据权利要求12所述的模数转换器，其特征在于，

还具有放大控制电路，其可变控制上述共用放大电路的放大率。

23、根据权利要求13所述的模数转换器，其特征在于，

还具有放大控制电路，其可变控制上述共用放大电路的放大率。

24、根据权利要求18所述的模数转换器，其特征在于，

还具有放大控制电路，其可变控制上述共用放大电路的放大率。

25、根据权利要求19所述的模数转换器，其特征在于，

还具有放大控制电路，其可变控制上述共用放大电路的放大率。

26、根据权利要求10所述的模数转换器，其特征在于，

上述两个以上级内的任意一级，将本级的输入模拟信号以规定的放大率放大后的信号，和将上述本级的转换数字值转换为模拟值，并用与该规定的放大率实质同一的放大率放大后的信号之间，进行减法运算。

27、根据权利要求11所述的模数转换器，其特征在于，

上述两个以上级内的任意一级，将本级的输入模拟信号以规定的放大率放大后的信号，和将上述本级的转换数字值转换为模拟值，并用与该规定的放大率实质同一的放大率放大后的信号之间，进行减法运算。

28、根据权利要求12所述的模数转换器，其特征在于，

上述两个以上级内的任意一级，将本级的输入模拟信号以规定的放大率放大后的信号，和将上述本级的转换数字值转换为模拟值，并用与该规定的放大率实质同一的放大率放大后的信号之间，进行减法运算。

29、根据权利要求13所述的模数转换器，其特征在于，

上述两个以上级内的任意一级，将本级的输入模拟信号以规定的放大率放大后的信号，和将上述本级的转换数字值转换为模拟值，并用与该规定的放大率实质同一的放大率放大后的信号之间，进行减法运算。

30、根据权利要求18所述的模数转换器，其特征在于，

上述两个以上级内的任意一级，将本级的输入模拟信号以规定的放大率放大后的信号，和将上述本级的转换数字值转换为模拟值，并用与该规定的放大率实质同一的放大率放大后的信号之间，进行减法运算。

31、根据权利要求19所述的模数转换器，其特征在于，

上述两个以上级内的任意一级，将本级的输入模拟信号以规定的放大率放大后的信号，和将上述本级的转换数字值转换为模拟值，并用与该规定的放大率实质同一的放大率放大后的信号之间，进行减法运算。

Images