CN1588819A - 信息传输***与方法及其输出信号驱动装置 - Google Patents
信息传输***与方法及其输出信号驱动装置 Download PDFInfo
- Publication number
- CN1588819A CN1588819A CN 200410083430 CN200410083430A CN1588819A CN 1588819 A CN1588819 A CN 1588819A CN 200410083430 CN200410083430 CN 200410083430 CN 200410083430 A CN200410083430 A CN 200410083430A CN 1588819 A CN1588819 A CN 1588819A
- Authority
- CN
- China
- Prior art keywords
- signal
- nmos pass
- pass transistor
- driving device
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种信号传输***,包括信号输出单元及信号接收单元。信号输出单元接收第一信号及输出第二信号。信号接收单元接收第二信号及输出第三信号。信号输出单元包括反相装置及输出信号驱动装置。反相装置接收第一信号及输出第一反相信号。输出信号驱动装置接收第一反相信号及输出第二信号。输出信号驱动装置包括第一NMOS晶体管及第二NMOS晶体管。第一NMOS晶体管的漏极偏压于第一电压,其栅极接收控制信号。第二NMOS晶体管的栅极接收第一反相信号,其源极偏压于第二电压,其漏极与第一NMOS晶体管的源极耦接,并输出第二信号。
Description
技术领域
本发明有关一种信号传输***,且特别是有关一种信号传输***与方法及其输出信号驱动装置。
背景技术
一般在电路借助较长的传输线传输信号时,会造成相当的功率耗损。由于信号传输时,消耗的功率正比于电压的平方,所以通常会使用一种信号传输***,在输出端先将信号降压,传输时以较低的电压位准传输信号,以减少功率的损耗,然后在接收端再将信号升至原来的位准。
请参照图1,其是传统信号传输***的架构图。信号传输***100包括传统信号输出单元110及信号接收单元120。传统信号输出单元110接收第一信号S1后,输出具较小位准但与第一信号S1同相的第二信号S2。再由信号接收单元120接收第二信号S2,并输出第三信号S3,而第三信号S3与第一信号S1相同。即达到传输时将信号降压,接收后将信号升回原来位准的目的。
请参照图2,其是表示传统信号传输***的电路图。传统信号输出单元110包括反相装置112及反相装置114。反相装置112是为一现有的CMOS反相器,用以接收第一信号S1并输出第一反相信号S1′,第一反相信号S1′是与第一信号S1反相。反相装置112包括N型金属氧化物半导体(NMOS)晶体管T1及P型金属氧化物半导体(PMOS)晶体管T2,且PMOS晶体管T2的源极偏压于主电压Vh。
反相装置114亦为一现有的CMOS反相器,用以接收第一反相信号S1′并输出第二信号S2。反相装置114包括NMOS晶体管T3及PMOS晶体管T4,且PMOS晶体管T4的源极偏压于一主电压V1,主电压V1较第一主电压Vh小。因主电压V1较主电压Vh小,则可达到第二信号S2与第一信号S1同相,且第二信号S2的位准较第一信号S1小。
虽然上述的信号传输***可在传输时避免功率损耗,然而,由于传输线130本身具有相当的长度,故使得传输线130等效电阻及等效电容所对应的时间常数会对信号的传输速度产生一定的影响。如此,则需要具有较大电流驱动能力的MOS晶体管才可使传输线130的位准迅速地提升至所要的位准。
然而,于传统的CMOS反相器114中,由于PMOS的电子迁移率μp约略等于1/3倍的NMOS的电子迁移率μn,故PMOS晶体管的操作速度较慢,且电流驱动能力较差。若要让PMOS晶体管产生较大的电流,以增加其电流驱动能力,则必须增大其晶体管外观宽长比(aspect ratio,W/L),而使得传统信号输出单元110占用了较大的面积。因此,如何减少信号输出单元的面积乃是业界所致力的课题之一。
发明内容
有鉴于此,本发明的目的是提供一种信号传输***及信号输出单元,可在传输信号时将信号降压,而在接收端再将信号升回原位准,以达到节省面积,提高驱动能力及增快传输速度。
根据本发明一方面,提出一种信号传输***,包括信号输出单元及信号接收单元。信号输出单元用以接收第一信号且输出具较小位准且与第一信号同相的第二信号。信号接收单元用以接收第二信号并输出与第一信号相同的第三信号。信号输出单元包括反相装置及输出信号驱动装置。反相装置用以接收第一信号并输出与第一信号反相的第一反相信号。输出信号驱动装置用以接收第一反相信号并输出第二信号至信号接收单元。输出信号驱动装置包括第一NMOS晶体管及第二NMOS晶体管。第一NMOS晶体管的漏极偏压于第一电压,其栅极接收与第一信号同相的控制信号,其源极与第二NMOS晶体管的漏极耦接,且输出一第二信号。第二NMOS晶体管的栅极接收第一反相信号,其源极偏压于一较第一电压小的第二电压。
根据本发明另一方面,提出一种信号传输方法,用于一输出信号驱动装置。输出信号驱动装置与反相装置电性连接,反相装置接收第一信号并输出第一反相信号,输出信号驱动装置接收第一反相信号后输出第二信号。输出信号驱动装置包括第一NMOS晶体管及第二NMOS晶体管。第一NMOS晶体管的源极与第二PMOS晶体管的漏极耦接并用以输出第二信号。第一NMOS晶体管的漏极偏压于第一电压,第一NMOS晶体管的栅极接收控制信号,控制信号是与第一信号同相。第二NMOS晶体管的源极偏压于第二电压,第二电压小于第一电压。第二NMOS晶体管的栅极用以接收第一反相信号。首先,当第一信号为第一低位准时,控制信号为控制信号低位准,第一NMOS晶体管截止,第二NMOS晶体管导通。而当第一信号为第一高位准,控制信号为控制信号高位准,第一NMOS晶体管导通,第二NMOS晶体管截止,第一NMOS晶体管的源极输出与第一信号同相的第二信号。
为让本发明的上述目的、特点和优点能更明显易懂,下将结合附图对本发明的较佳实施例进行详细说明。
附图说明
图1是传统信号传输***的架构图。
图2是传统信号传输***的电路图。
图3是依照本发明的一第一实施例的信号传输***的架构图。
图4是依照本发明的一第二实施例的信号传输***的架构图。
图5是依照本发明的一第三实施例的信号传输***的架构图。
图6是依照本发明的一第四实施例的信号传输***的架构图。
图7是依照本发明的一第五实施例的信号传输***的架构图。
图8是依照本发明的一第六实施例的信号传输***的架构图。
图9是传统信号传输***与第三实施例的模拟结果图。
图10是反相装置的另一例示意图。
图11是表示本发明的信号传输***应用于液晶显示面板的示意图。
具体实施方式
实施例一
请参照图3,其是依照本发明的一第一实施例的信号传输***的架构图。信号传输***300包括信号输出单元310及信号接收单元320。信号输出单元310接收第一信号P1,并输出与第一信号P1同相的第二信号P2至信号接收单元320,且第一信号P1的第一高位准(例如是7V)大于第二信号P2的第二高位准(例如是3V)。而后,信号接收单元320接收第二信号P2,并输出第三信号P3。第一信号P1的第一高位准与第三信号P3的第三高位准相同。
信号输出单元310包括反相装置312及输出信号驱动装置314。反相装置312用以接收第一信号P1及输出与第一信号P1反相的第一反相信号P1′至输出信号驱动装置314。输出信号驱动装置314根据第一反相信号P1′输出第二信号P2。反相装置312例如为CMOS反相器,由NMOS晶体管Q1及PMOS晶体管Q2所组成,而NMOS晶体管Q1的源极偏压于一低电压Vss,PMOS晶体管Q2的源极偏压于主电压Vh(例如为7V)。其中,低电压Vss例如是接地电压(ground)。
输出信号驱动装置314则包括NMOS晶体管Q3及NMOS晶体管Q4。NMOS晶体管Q3的漏极偏压于主电压V1(例如为3V),其栅极接收与第一信号P1同相的控制信号Pcon,其源极是与NMOS晶体管Q4的漏极耦接,并输出第二信号P2。NMOS晶体管Q4的栅极接收第一反相信号P1′,其源极偏压于低电压Vss。主电压Vh、主电压V1与低电压Vss的大小关系如下:主电压Vh大于主电压V1,主电压V1大于低电压Vss。其中,输出信号驱动装置314满足下列条件方能正常操作:控制信号Pcon于一控制信号高位准时,此控制信号高位准必须大于第二高位准及NMOS晶体管Q3的临限电压(Threshold voltage,Vtn)之和,此时NMOS晶体管Q3导通,NMOS晶体管Q4不导通。
现将上述条件的原理简述如下:当控制信号Pcon于控制信号高位准时,传输线330的电压最高可达第二高位准,而此时第二高位准等于或接近于主电压V1,此时需NMOS晶体管Q3持续导通的条件为:
Vgs(Q3)(NMOS晶体管Q3的栅极与源极的电压位准差)>Vtn;
Vgs(Q3)=控制信号Pcon的控制信号高位准-第二高位准>Vtn;
控制信号高位准>第二高位准+Vtn,即上述的条件。
本发明上述实施例所揭示的信号传输***及输出信号驱动装置,可达到原本所要求减少信号功率损耗目的外,又具有下列优点:信号传输速度较快,占用面积较小及电流驱动能力强。如此,可符合现今高速信号传输及电子装置要求轻小的目的。
实施例二
请参照图4,其是依照本发明的一第二实施例的信号传输***的架构图。与实施例一不同之处是于输出信号驱动装置314中,NMOS晶体管Q3的栅极接收控制信号Pcon;而输出信号驱动装置414中,NMOS晶体管Q3的栅极接收第一信号P1,其他条件相同。于实施例一中,控制信号Pcon的要求如下:1.控制信号Pcon于高位准时,必须大于第二高位准及Vtn值之和。2.控制信号Pcon与第一信号P1须同相。若第一信号P1的第一高位准,即大于第二高位准及NMOS晶体管Q3的Vtn值之和,则可将控制信号Pcon以第一信号P1取代。
于实施例一中已知,控制信号Pcon于控制信号高位准时,传输线330最高充电至主电压Vl,若需NMOS晶体管Q3持续导通的条件为:
控制信号高位准>第二高位准+Vtn。
而于本实施例中,是以第一信号P1作为控制信号Pcon,故上式为:
第一高位准>第二高位准+Vtn。
由于第一高位准等于主电压Vh,故可得:
主电压Vh>第二高位准+Vtn。
而第二高位准实质上等于主电压V1,可得下式:
主电压Vh>主电压V1+Vtn。当NMOS晶体管的栅极接收第一信号P1以取代接收控制信号Pcon时,可得条件:主电压Vh需大于主电压V1与Vtn之和。
实施例三
请参照图5,其是表示一第三实施例的信号传输***的架构图。与实施例一不同之处是于输出信号驱动装置514较输出信号驱动装置314增加PMOS晶体管Q5。PMOS晶体管Q5的源极是与NMOS晶体管Q3的漏极耦接,其栅极是与NMOS晶体管Q4的栅极耦接,其漏极是与该NMOS晶体管Q3的源极耦接,其他条件相同。而此实施例中,亦有控制信号高位准>第二高位准+Vtn的条件。
请参照图9,其是为传统信号传输***与第三实施例的模拟结果图。信号OUT1是为反相装置114的输出信号,信号OUT2是为输出信号驱动装置514的输出信号,信号IN即为同时输入信号输出单元110及信号输出单元510的信号。因晶体管外观宽长比(aspect ratio,W/L)会影响到信号的传输速度及驱动能力,因此以下模拟以证实本实施例的优点。
输出信号驱动装置514与现有技术的反相装置114中的MOS晶体管的W/L如下列设定:反相装置114的PMOS晶体管T4的W/L值为1000um/6um,输出信号驱动装置514的PMOS晶体管Q5的W/L值为1000um/6um,NMOS晶体管Q3的W/L值为50um/6um,其他条件相同。而由图9中可知,信号OUT1的上升时间(rise time)约为1us,而信号OUT2的上升时间为0.6us。此时将PMOS晶体管T4的面积与NMOS晶体管Q3与PMOS晶体管Q5的面积和作比较,NMOS晶体管Q3与PMOS晶体管Q5的面积和仅较PMOS晶体管T4的面积增加5%,却明显发现在同样的输入信号IN时,输出的信号OUT2较信号OUT1的上升时间减少了40%。由此,可明显看出本实施例的驱动能力的改善及传输速度的提升。
另一方面,若欲将信号OUT2的上升时间调整与信号OUT1的上升时间同为1us。经实验过程,PMOS晶体管Q5的W/L值仅需200um/6um,NMOS晶体管Q3的W/L值仅需50um/6um,其晶体管面积和为(250um*6um),远小于PMOS晶体管T4的面积(1000um*6um),达到节省信号传输***面积的目的。
实施例四
请参考图6,其是表示一第四实施例的信号传输***的架构图。与第三实施例不同之处是于输出信号驱动装置514中,NMOS晶体管Q3的栅极接收控制信号Pcon;而输出信号驱动装置614中,NMOS晶体管Q3的栅极接收第一信号P1,其他条件相同。而此实施例中如实施例二,亦须符合主电压Vh大于主电压V1与Vtn之和的条件。
实施例五
请参照图7,其是为一第五实施例的信号传输***的架构图。与第三实施例不同之处在于输出信号驱动装置714较输出信号驱动装置514多出一位准平移器(Level shifter)716。位准平移器716接收第四信号P4并放大第四信号P4的位准,以输出控制信号Pcon至NMOS晶体管Q3的栅极。而第四信号P4与第一信号P1同相。当然,如同实施例三,此实施例亦须符合控制信号高位准大于第二高位准与Vtn之和的条件。
实施例六
请参照图8,其是为一第六实施例的信号传输***的架构图。与第五实施例不同之处在于位准平移器716接收的第四信号P4以第一信号P1取代。而此实施例中,亦有主电压Vh大于主电压V1与Vtn之和的条件。
请参照图10,其是表示反相装置的另一例。反相装置912包括有x个CMOS反相器,包括CMOS反相器C1、CMOS反相器C2至CMOS反相器Cx,x是为奇数。以上各实施例中的反相装置312,皆可由反相装置912所代替,使信号输出单元的电流驱动能力增加,进而提升信号的传输速度。然而若使反相装置912取代反相装置312,控制信号Pcon除了可以第一信号P1替代外,亦可由反相装置912中第m个CMOS反相器Cm的输入信号代替,其中m为奇数且小于x。而条件为主电压Vhm>主电压V1+Vtn,主电压Vhm为CMOS反相器Cm的主电压。
请参照图11,其是表示本发明的信号传输***应用于液晶显示面板的示意图。液晶显示面板111包括时序控制器(Timing controller)11a、数据驱动器(Data driver)11b、扫描驱动器(Scan driver)11c及显示面板11d。时序控制器11a将数据驱动器11b所需的像素信号,传输至数据驱动器11b,再由数据驱动器11b根据像素信号驱动显示面板11d。或者,时序控制器11a将扫描驱动器11c所需的扫描信号传输至扫描驱动器11c,再由扫描驱动器11c根据扫描信号驱动显示面板11d。而在时序控制器11a输出信号至数据驱动器11b或扫描驱动器11c时,须通过相当长度的传输线11e及传输线11f。为避免信号产生功率损耗问题,可使用前述的信号传输***应用于此液晶显示面板。信号输出单元例如可为时序控制器11a,信号接收单元例如为数据驱动器11b或扫描驱动器11c。而本发明的信号传输***应用于液晶显示面板时,其中的NMOS晶体管Q1、NMOS晶体管Q3、NMOS晶体管Q4、PMOS晶体管Q2及PMOS晶体管Q5可以薄膜晶体管(Thin Film Transistor,TFT LCD)达成。
综上所述,虽然本发明已以一较佳实施例揭示如上,然而其并非用以限定本发明,任何熟悉本技术的人员在不脱离本发明的精神和范围内,当可作各种的等效的改变或替换,因此本发明的保护范围当视后附的本申请权利要求范围所界定的为准。
Claims (13)
1.一种输出信号驱动装置,其与一反相装置电性连接,该反相装置接收一第一信号并输出一第一反相信号,该输出信号驱动装置接收该第一反相信号并输出一第二信号,该输出信号驱动装置包括:
一第一N型金属氧化物半导体(NMOS)晶体管,该第一NMOS晶体管的漏极是偏压于一第一电压,该第一NMOS晶体管的栅极是接收一控制信号,该控制信号是与该第一信号同相;以及
一第二NMOS晶体管,该第二NMOS晶体管的栅极接收该第一反相信号,该第二NMOS晶体管的源极偏压于一第二电压,该第二电压小于该第一电压,该第一NMOS晶体管的源极与该第二NMOS晶体管的漏极耦接,并输出该第二信号,该第二信号是与该第一信号同相;
其中,该第一信号的第一高位准大于该第二信号的第二高位准。
2.如权利要求1所述的输出信号驱动装置,其特征在于该控制信号是为该第一信号。
3.如权利要求1所述的输出信号驱动装置,其特征在于该输出信号驱动装置还包括一P型金属氧化物半导体(PMOS)晶体管,该PMOS晶体管的源极与该第一NMOS晶体管的漏极耦接,该PMOS晶体管的栅极与该第二NMOS晶体管的栅极耦接,该PMOS晶体管的漏极与该第一NMOS晶体管的源极耦接。
4.如权利要求3所述的输出信号驱动装置,其特征在于该控制信号是为该第一信号。
5.如权利要求3所述的输出信号驱动装置,其特征在于该输出信号驱动装置还包括一位准平移器,该位准平移器接收一第三信号并放大该第三信号的位准,以输出该控制信号至该第一NMOS晶体管的栅极,该第三信号是与该第一信号同相。
6.如权利要求5所述的输出信号驱动装置,其特征在于该第三信号是为该第一信号。
7.一种信号传输***,包括:
一信号输出单元,用以接收一第一信号及输出一第二信号,该信号输出单元包括:
一反相装置,接收该第一信号及输出一第一反相信号;及
一输出信号驱动装置,用以接收该第一反相信号及输出该第二信号,该输出信号驱动装置包括:
一第一NMOS晶体管,该第一NMOS晶体管的漏极偏压于一第一电压,该第一NMOS晶体管的栅极接收一控制信号,该控制信号是与该第一信号同相;及
一第二NMOS晶体管,该第二NMOS晶体管的栅极接收该第一反相信号,该第二NMOS晶体管的源极偏压于一第二电压,该第二电压小于该第一电压,该第一NMOS晶体管的源极与该第二NMOS晶体管的漏极耦接,并输出一第二信号,该第二信号是与该第一信号同相;以及
一信号接收单元,用以接收该第二信号,并据以输出一第三信号,该第三信号的第三高位准与该第一信号的第一高位准相同;
其,该第一信号的第一高位准大于该第二信号的第二高位准。
8.如权利要求7所述的信号传输***,其特征在于该反相装置包括N个CMOS反相器,其兄N是为奇数。
9.如权利要求7所述的信号传输***,其特征在于该输出信号驱动装置还包括一PMOS晶体管,该PMOS晶体管的源极与该第一NMOS晶体管的漏极耦接,该PMOS晶体管的栅极与该第二NMOS晶体管的栅极耦接,该PMOS晶体管的漏极与该第一NMOS晶体管的源极耦接。
10.如权利要求9所述的信号传输***,其特征在于该输出信号驱动装置还包括一位准平移器,该位准平移器接收一第四信号并放大该第四信号的位准,以输出该控制信号至该第一NMOS晶体管的栅极,该第四信号是与该第一信号同相。
11.如权利要求7所述的信号传输***,其特征在于该信号输出单元是为一时脉控制器,该时脉控制器应用于一液晶显示面板。
12.如权利要求11所述的信号传输***,其特征在于该信号接收单元是为一数据驱动器,该数据驱动器应用于该液晶显示面板。
13.如权利要求11所述的信号传输***,其特征在于该信号接收单元是为一扫描驱动器,该扫描驱动器应用于该液晶显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410083430 CN1588819B (zh) | 2004-09-28 | 2004-09-28 | 信号传输***与方法及其输出信号驱动装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410083430 CN1588819B (zh) | 2004-09-28 | 2004-09-28 | 信号传输***与方法及其输出信号驱动装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1588819A true CN1588819A (zh) | 2005-03-02 |
CN1588819B CN1588819B (zh) | 2010-12-08 |
Family
ID=34605127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200410083430 Active CN1588819B (zh) | 2004-09-28 | 2004-09-28 | 信号传输***与方法及其输出信号驱动装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1588819B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100437729C (zh) * | 2004-03-12 | 2008-11-26 | 新巨企业股份有限公司 | 变压器准位驱动电路 |
CN101072050B (zh) * | 2007-06-19 | 2010-08-25 | 北京意科通信技术有限责任公司 | 一种通过金属管道进行数据传输的*** |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0435224A (ja) * | 1990-05-28 | 1992-02-06 | Nec Corp | 半導体装置 |
US5896044A (en) * | 1997-12-08 | 1999-04-20 | Lucent Technologies, Inc. | Universal logic level shifting circuit and method |
US6133757A (en) * | 1998-07-16 | 2000-10-17 | Via Technologies, Inc. | High-speed and low-noise output buffer |
JP3717781B2 (ja) * | 2000-10-30 | 2005-11-16 | 株式会社ルネサステクノロジ | レベル変換回路および半導体集積回路 |
-
2004
- 2004-09-28 CN CN 200410083430 patent/CN1588819B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100437729C (zh) * | 2004-03-12 | 2008-11-26 | 新巨企业股份有限公司 | 变压器准位驱动电路 |
CN101072050B (zh) * | 2007-06-19 | 2010-08-25 | 北京意科通信技术有限责任公司 | 一种通过金属管道进行数据传输的*** |
Also Published As
Publication number | Publication date |
---|---|
CN1588819B (zh) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7001805B2 (ja) | シフトレジスタ及びその駆動方法、ゲート駆動回路と表示装置 | |
CN1286079C (zh) | 小型模式应用的平板显示器 | |
CN1109405C (zh) | 具有低击穿电压的输出缓冲电路 | |
CN1280780C (zh) | 定时控制器的电路、使用其的液晶显示装置及提高该装置可靠性的方法 | |
CN1384546A (zh) | 半导体器件 | |
CN1246817C (zh) | 平板显示器及其驱动方法 | |
CN1601595A (zh) | 驱动电路 | |
CN101364446B (zh) | 移位缓存器 | |
CN1260888C (zh) | 电平漂移电路和有源矩阵驱动器 | |
CN103106869A (zh) | 电平移位电路、扫描电路、显示装置和电子设备 | |
CN113781955B (zh) | 显示面板及显示装置 | |
CN103106870A (zh) | 缓冲电路、扫描电路、显示装置和电子设备 | |
CN1741119A (zh) | 移位电阻电路及其操作方法 | |
US7573456B2 (en) | Semiconductor integrated circuit device and liquid crystal display driving semiconductor integrated circuit device | |
CN1819009A (zh) | 液晶显示栅极驱动电路及面板充电时间调整方法 | |
US20100086097A1 (en) | Shift register circuit and display module | |
CN1694358A (zh) | 电平转换器及采用该转换器的平板显示器 | |
KR20000006330A (ko) | 레벨변환회로를갖는액정표시장치 | |
KR101452645B1 (ko) | 디코딩 및 스캔 드라이버 | |
CN1588819A (zh) | 信息传输***与方法及其输出信号驱动装置 | |
US11741915B2 (en) | Display driver suppressing color unevenness of liquid crystal display | |
CN101901576A (zh) | 有机发光二极管像素电路 | |
CN112201212B (zh) | 一种显示装置及其驱动方法 | |
CN1855183A (zh) | 一种数据多工电路及其控制方法 | |
CN1742316A (zh) | 锁存器、锁存器驱动方法和平板显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |