CN1559033A - 双重误差校验码*** - Google Patents

双重误差校验码*** Download PDF

Info

Publication number
CN1559033A
CN1559033A CNA028188527A CN02818852A CN1559033A CN 1559033 A CN1559033 A CN 1559033A CN A028188527 A CNA028188527 A CN A028188527A CN 02818852 A CN02818852 A CN 02818852A CN 1559033 A CN1559033 A CN 1559033A
Authority
CN
China
Prior art keywords
instruction
error
row
processor
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028188527A
Other languages
English (en)
Inventor
R
R·法肯塔尔
�״�
B·本哈米达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1559033A publication Critical patent/CN1559033A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H03M13/2915—Product codes with an error detection code in one dimension
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/10—Indexing scheme relating to G06F11/10
    • G06F2211/1002—Indexing scheme relating to G06F11/1076
    • G06F2211/109—Sector level checksum or ECC, i.e. sector or stripe level checksum or ECC in addition to the RAID parity calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Error Detection And Correction (AREA)

Abstract

以误差校验行(12)和列的形式组织数据单元10。在行(12)和列上可以应用不同的误差校验算法。结果，一旦一个给定行被判定含有双重错误，则使用与列相关的误差校验算法，可以确定行(12)中的每个错误的位置。结果，在任意的其它单重错误被纠正之后，简单双重错误可以被定位和纠正。在一些实例中，误差校验的成功率得到极大的提高。

Description

双重误差校验码***
发明背景
总的来说，本发明有关基于处理器的***和基于处理器的***中的内存，具体的，有关纠正储存于这些***中的数据的***。
在电子***中，数据可以存储在内存中，在某些情况下，在存储或传输期间，数据可能会发生损坏。因此，希望能够确定数据是否损坏，如果可能，希望能纠正损坏的数据。已经开发出了附加在所存储数据中的误差校验码。在读取数据时，利用一个判据来确定所读取的这个数据是否是正确的。该判据是基于附加的误差校验码。在某些情况下，如果存储的数据是错误的，数据可以被纠正。
例如，一种常规的误差校验码是汉明码。标准的汉明码只有纠正单一错误的能力，最多能发现双重错误。如果双重错误被发现，这就意味着数据损坏了，一般来说，除了重复发送数据外，没有其它方法能够纠正错误。结果是数据必须重新发送，拖延了***的运行并且消耗资源。
简单地重复发送数据并不能解决在硬错误的情况下所出现的问题。当数据被错误地调制(例如，由于噪音的原因)时，会产生硬错误。因而，需要一种前向误差校验***以减少数据的重复发送。
如果能够纠正被发现的双重错误，至少在某些情况下，可以减少重复发送数据的频率，增加***的速度和减少因双重错误而产生的***负荷。
因此，有必要找到与误差校验码有关的纠正双重错误的方法。
附图概要
图1是本发明一个实例的逻辑描述；
图2是本发明一个实例的流程图；
图3是本发明另一个实例的流程图；
图4是本发明另一个实例的流程图；
图5是图4流程图的续图；
图6对单独使用汉明码和使用本发明实例进行了比较；
图7是本发明一个实例的示意图。
发明详述
如图1所示，用于误差纠正的数据单元10的逻辑描述包括在水平方向延伸的行12(用字母R表示)和横向的列(用在C方向延伸的箭头表示)。因而，数据单元10可以看作带误差校验行12和误差校验列的二维数据结构。然而，在本文中的“误差校验行”和“误差校验列”术语不是指逻辑上的行和列，与常规存储设备上的物理行和列无关。
单元10包含一些行12和列。除了最后的行12c，所有的行12都包含用户数据。因此，在一个实例中，行12a和行12b是用户行，行12c可以是奇偶校验行。奇偶校验行12c包含奇偶校验数据。每一个行12，包含用户行12a和12b以及奇偶校验行12c，都包含一些用户位16和汉明校验位18。
当然，我们希望图1的描述是纯粹的逻辑示意图，位16和位18可以以任何物理形式储存在存储介质中。此外，尽管我们参考的是汉明校验位18和奇偶校验行12c，本发明的一些实例中仍然可能使用了其它的误差校验算法。因此，可以在行12中使用汉明校验位18，在列中使用其它误差校验算法，并在本发明的一些实例中使用一个奇偶校验行，该行使用不同于汉明校验位的误差校验算法。在本发明的另一个实例中，可以使用不同于汉明和奇偶算法的算法。
汉明方案是在固定数量的数据上操作的。即，在例证实例中，在行12上使用汉明码。在每一个行12上的汉明校验位18保护每行上的16个用户位。每一个行12实现了一个单误差校验，双重错误检测方案。奇偶行12c就象用户行12a和12b一样被汉明码检查处理。也就是说，按本发明的一个实例，如奇偶行12c上的18所表示的那样，奇偶校验位也受汉明码保护。
误差校验方案并不完美，很小部分的错误会躲过任何方案的检查，或者被检测到但没有纠正或没有被检测到。如果在任意一个行12中出现两个错误，在没有更多的信息时，汉明方案只能侦测到错误而不能纠正它，因为这个方案没有办法知道这两个错误在行12的什么地方。换句话说，汉明算法知道有错误但是因为无法定位而不能纠正错误。
奇偶行12c中的每一位都是被编排好的，所以，正如所期望的那样，列C的权(即：1的数量)应该为偶数或奇数。因而，每一个列C实现了一个奇偶校验方案。借助于奇偶行12c，可以被定位并从而修复误差校验行12上的双重错误。
在一个实例中，所有的单误差都可以被纠正，如果有双重误差，则随后可以纠正该双重误差。因此在一些实例中，可以使用两次检查。在第一次检查时纠正所有的单一错误，在第二次检查时纠正单一的双重错误。由于常规***中双重错误的出现将导致数据损坏，这个方案与现存的方案相比有相当的优势。
如图2所示，一开始，双重误差校验运算方法20判断是否在任何行上有两个错误，如菱形框22所示。如果有，则检查奇偶行12c，如方框24所示。利用奇偶行12c，确定有错误的列，如方框26所示。然后，一旦它们的位置被定位，这些错误可以被修正，如方框28所示。
如图3所示，一开始，编码算法30判断缓冲区中是否接收到了数据，如菱形框32所示。数据可能串行或并行地到达一个单元10大小的数据缓冲区。当接收到相当一个行大小的数据时，汉明校验位18将被计算并被发送到缓冲区，如方框34所示。当所有的用户行12都被接收到并且各自的汉明校验位18都已被计算，则计算并保存奇偶行12c，如菱形框38和方框40所示。最后，奇偶行12c的汉明校验位被计算和保存在缓冲区中，如方框42所示。
数据单元10现在可以被写入存储介质。例如对于闪存，一个内置状态机可以开始其从数据缓冲器写数据单元10到闪存单元的算法。如方框44所示。
在另一个实例中，在接收行数据和计算汉明校验位的同时，计算奇偶位。在接收行12时，在包含锁存器和反馈逻辑的时序电路中可以得到每一列的累积加权。这样，在接收并存储了最后的用户行12之后，立即可以将奇偶行12c写入缓冲区。
参照图4，一开始，译码算法从存储介质(例如闪存排列)读取数据单元10，如方框52所示。每一个行12都被送到一个误差校验码解码器(ECC)，以纠正单一的错误，如方框54所示。如果发现一个错误，如菱形框56所示，将检查此错误是否为单一错误，如菱形框58所示。如果是，则如方框60所示，利用包含该错误的行12的汉明方案，可以立即纠正该单一错误。随后，如方框62所示，保存该纠正后的数据。
如果该错误不是单一错误，那么将检查其是否为双重错误，如菱形框64所示。如果是，则将行号保存在一组名为错误地址累加器的锁存器中，如方框66所示。同时一个错误计数器被递增，如方框68所示，其目的是记录包含双重错误的行的行号。如果错误既不是单一的也不是双重的，将产生一个错误信息，如方框65所示。
同时进行解码过程，单元10的垂直方向奇偶位被计算和累加。最后被读取的行12是奇偶行12c，该行是在先前的编码阶段保存的。如果有必要，奇偶行12c也是经汉明校验的，并且其数据与其它块一起被积累而生成奇偶校正码。
随后，如菱形框70所示，判断是否已处理了最后的行和列。如果是，继续执行图5，如方框72所示。
参照图5，如方框74所示，检查错误计数器和地址累加器，判断是否有单个的行包含一个双重错误。在菱形框76中，如果没有双重错误，奇偶校正码将被设为0，如方框78所示。如果只有一行包含双重错误，如菱形框80所示，则相应位的位置反映在奇偶校正码上，如方框84所示。否则将产生一个错误信息，如方框82所示。因为行号保存在错误累加器中，这个方案可以知道那一行包含了双重错误。从而，如先前描述的那样，奇偶校验码和错误地址累加器使得双重错误能被纠正。
利用本发明的实例，可以纠正双重错误。汉明方案只有有限的错误纠错能力。然而，汉明纠正***的编码和解码简单性使它在许多应用场合都极具吸引力。汉明方案是可配置的，以具备各种各样的纠错能力，但是，以相同数量的用户位所需的附加校验位的数量来衡量，汉明方案的成本将随着纠错能力的增加而增加。在本发明的一些实例中，通过使用两维纠错，在单元10的每行中提供附加的双重误差校正，纠错能力可以被大幅度提高。
如图6所示，利用二维误差校验方案，ECC之后的记录误差率明显降低。在例证实例中，单元10有65个行12和一个奇偶行12c，每一个行包括72个位16和位18。图中显示了分别使用简单汉明纠错方案和本发明的一个实例，ECC后的错误率(由N位中有一个错误来表示，其中N是错误率)与ECC前的错误率之间的函数关系。在相近成本下，后者陡峭的斜线显示其纠错能力远大于单独使用汉明。因为两条线分叉，当使用ECC前的错误率增加时，这一点尤为明显。在百万分(在X轴上的6)之一的输入错误率上，本发明的一个实例所提供的输出错误率四倍数量级优于单独使用汉明。
在本发明的一些实例中，其它误差校验方案(如Bose-Chaudhuri-Hocquenghem(BCH)码)在相似成本上提供的纠错能力与本方案类似。不过，在一些实例中，它们在译码方面更为复杂，可能需要好几万的门电路和其它的专用器件，并且经常需要几百个处理器周期。在本发明的一些实例中，达到了低成本，复杂性和纠错能力的好的折衷。
本发明可以应用于一系列包括闪存在内的内存。在一些实例中，由于提高了误差校验能力，每个单元中的比特数更多了。例如，可以使用本发明的实例，实现每单元4位的闪存。
最后如图7，举例说明了按本发明的一个实例的硬件***90。其中缓冲器96被缓冲地址发生器92和接收复位(RST)信号和开始信号的解码器94所控制。一个读取(RD)信号被送给一个双重错误地址累加器100。该双重错误地址累加器100保存了具有双重错误的任何行的地址。列奇偶校验累加器102保存了每列的列奇偶数据。双重错误纠错单元104执行双重误差校验。编码和解码由ECC编码/解码器106执行。编码/解码器106接收时钟信号(CLK)，数据，读(RD)信号和写(WD)信号。一个双重错误计数器98记录双重错误的数量。当校正了单个错误和任何双重错误之后，缓冲器96传输该数据，以便在存储器108中保存。
尽管此处只参照有限数量的实例描述了本发明，但本技术专业人员可以对其进行许多改动。这意味着附加的权利要求包含所有的在本发明的本质和范围内的这类修改和更改。

Claims (30)

1.一种方法，包括：
布置数据单元在误差校验行和列上；
对上述行和列，确定一个纠错算法值；及
纠正一个双重错误。
2.权利要求1中的方法，其中确定纠错算法值的步骤包括对上述行和列使用不同的误差校验算法。
3.权利要求2的方法，包括在所述行使用汉明码，在所述列使用奇偶方案。
4.权利要求1的方法，包括定位和纠正单一错误，然后纠正一个双重错误。
5.权利要求1的方法，包括提供一个附加的数据行，以便在所述列上执行一个误差校验算法。
6.权利要求5的方法，包括在所述行应用第一误差校验算法和在所述列应用第二误差校验算法，并在所述附加行提供所述第一误差校验算法。
7.权利要求6的方法，包括逐一为所述行和列确定纠错算法值。
8.权利要求6的方法，包括一前一后地为所述行和列确定纠错算法值。
9.权利要求1的方法包括计算双重错误的数量。
10.权利要求9的方法，包括确定双重错误的数量是否超过一个单一的双重错误。
11.一种产品，包含存有指令的媒介，这些指令能使基于处理器的***完成以下动作：
安排数据单元在误差校验行和列上；
为上述行和列，确定一个纠错算法值；
纠正双重错误。
12.权利要求11的产品，还储存有这样的指令，该指令使基于处理器的***为上述行和列确定一个纠错算法值。
13.权利要求12的产品，还储存有这样的指令，该指令使基于处理器的***在上述的行使用汉明码和在上述的列使用奇偶方案。
14.权利要求11的产品，还储存有这样的指令，该指令使基于处理器的***，定位和纠正单一的错误，然后纠正双重错误。
15.权利要求11的产品，还储存有这样的指令，该指令使基于处理器的***提供附加的数据行，以便在所述列上执行误差校验算法。
16.权利要求15的产品，还储存有这样的指令，该指令使基于处理器的***，在上述的行使用第一误差校验算法，在上述的列使用第二误差校验算法，并在上述的附加行提供上述第一误差校验算法。
17.权利要求16的产品，还储存有这样的指令，该指令使基于处理器的***逐一为所述行和列确定纠错算法值。
18.权利要求16的产品，还储存有这样的指令，该指令使基于处理器的***一前一后地为所述行和列确定纠错算法值。
19.权利要求11的产品，还储存有这样的指令，该指令使基于处理器的***能够计算双重错误的数量。
20.权利要求19的产品，还储存有这样的指令，该指令使基于处理器的***能够确定双重错误的数量是否超过一个单独的双重错误。
21.一个***，包括：
一个处理器；
与所述处理器相连的存储器，该存储器保存有指令，该指令使处理器能够：
安排数据单元在误差校验行和列；
对上述行和列，确定一个纠错算法值；
纠正双重错误。
22.权利要求21的***中的存储器存储了指令，该指令使处理器能够为上述行和列确定一个纠错算法值。
23.权利要求22的***中的存储器存储了指令，该指令使处理器能够对上述的行使用汉明码和在上述的列使用奇偶方案。
24.权利要求21的***中的存储器存储了指令，该指令使处理器能够定位和纠正单一错误，然后纠正双重错误。
25.权利要求21的***中的存储器存储了指令，该指令使处理器能够提供一个附加的数据行，以便在上述的列上执行误差校验算法。
26.权利要求25的***中的存储器存储了指令，该指令能够使处理器对上述行应用第一误差校验算法，在上述列应用第二误差校验算法，并对所述的附加行提供上述第一误差校验算法。
27.权利要求26的***中的存储器存储了指令，该指令使处理器能够逐一对上述的行和列确定纠错算法值。
28.权利要求26的***中的存储器存储了指令，该指令使处理器能够一前一后地为上述的行和列确定纠错算法值。
29.权利要求21的***中的存储器存储了指令，该指令使处理器能够计算双重错误的数量。
30.权利要求29的***中的存储器存储了指令，该指令使处理器能够确定双重错误的数量是否超过一个单一的双重错误。
CNA028188527A 2001-09-25 2002-09-05 双重误差校验码*** Pending CN1559033A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/962,828 2001-09-25
US09/962,828 US20030061558A1 (en) 2001-09-25 2001-09-25 Double error correcting code system

Publications (1)

Publication Number Publication Date
CN1559033A true CN1559033A (zh) 2004-12-29

Family

ID=25506392

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028188527A Pending CN1559033A (zh) 2001-09-25 2002-09-05 双重误差校验码***

Country Status (6)

Country Link
US (1) US20030061558A1 (zh)
EP (1) EP1463995A2 (zh)
CN (1) CN1559033A (zh)
AU (1) AU2002332890A1 (zh)
TW (1) TW573247B (zh)
WO (1) WO2003027849A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183565B (zh) * 2007-12-12 2011-02-16 深圳市硅格半导体有限公司 存储介质中数据校验方法
CN102881334A (zh) * 2012-09-14 2013-01-16 东南大学 核探测机器人控制***中数据存储的纠错方法
CN104601175A (zh) * 2014-12-01 2015-05-06 江西洪都航空工业集团有限责任公司 一种脉冲编码调制遥测数据跳点处理方法
CN105068882A (zh) * 2015-07-09 2015-11-18 西北工业大学 基于二维检错纠错编码的sram抗辐射加固方法
CN105740088A (zh) * 2016-01-22 2016-07-06 深圳市硅格半导体股份有限公司 闪存数据纠错方法及装置
CN106528321A (zh) * 2015-09-09 2017-03-22 株式会社东芝 数据恢复电路、半导体存储装置及数据恢复方法
CN112486419A (zh) * 2020-12-14 2021-03-12 深圳安捷丽新技术有限公司 基于raid5的数据存储方法、装置、恢复方法及固态硬盘

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203207B2 (en) * 2003-05-30 2007-04-10 Motorola, Inc. Method for selecting an operating mode based on a detected synchronization pattern
US7339917B2 (en) * 2003-05-30 2008-03-04 Motorola, Inc. Method for selectively allocating a limited number of bits to support multiple signaling types on a low bit rate channel
US8464093B1 (en) 2004-09-03 2013-06-11 Extreme Networks, Inc. Memory array error correction
US7843927B1 (en) 2006-12-22 2010-11-30 Extreme Networks, Inc. Methods, systems, and computer program products for routing packets at a multi-mode layer 3 packet forwarding device
US7546515B2 (en) * 2005-12-27 2009-06-09 Sandisk Corporation Method of storing downloadable firmware on bulk media
US7536627B2 (en) * 2005-12-27 2009-05-19 Sandisk Corporation Storing downloadable firmware on bulk media
WO2007089369A2 (en) * 2005-12-27 2007-08-09 Sandisk Corporation Method of storing downloadable firmware on bulk media
US7823043B2 (en) * 2006-05-10 2010-10-26 Sandisk Il Ltd. Corruption-resistant data porting with multiple error correction schemes
US8335961B2 (en) * 2009-06-30 2012-12-18 Oracle America, Inc. Facilitating probabilistic error detection and correction after a memory component failure
WO2011024260A1 (ja) 2009-08-25 2011-03-03 富士通株式会社 送信機、符号化装置、受信機、及び、復号化装置
DE112010004863B4 (de) * 2009-12-17 2019-10-10 International Business Machines Corporation Datenverwaltung in Festkörperspeichersystemen
US8331373B2 (en) 2010-03-15 2012-12-11 Extreme Networks, Inc. Methods, systems, and computer readable media for automatically selecting between internet protocol switching modes on a per-module basis in a packet forwarding device
GB201114831D0 (en) * 2011-08-26 2011-10-12 Univ Oxford Brookes Circuit with error correction
US8578241B2 (en) * 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US20150169406A1 (en) * 2013-12-16 2015-06-18 Sandisk Technologies Inc. Decoding techniques for a data storage device
US9553608B2 (en) 2013-12-20 2017-01-24 Sandisk Technologies Llc Data storage device decoder and method of operation
US9760438B2 (en) 2014-06-17 2017-09-12 Arm Limited Error detection in stored data values
US9891976B2 (en) * 2015-02-26 2018-02-13 Arm Limited Error detection circuitry for use with memory
CN116820829A (zh) * 2022-03-21 2023-09-29 华为技术有限公司 一种数据纠错方法及装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156867A (en) * 1977-09-06 1979-05-29 Motorola, Inc. Data communication system with random and burst error protection and correction
US4277844A (en) * 1979-07-26 1981-07-07 Storage Technology Corporation Method of detecting and correcting errors in digital data storage systems
US4653051A (en) * 1983-09-14 1987-03-24 Matsushita Electric Industrial Co., Ltd. Apparatus for detecting and correcting errors on product codes
EP0426657B1 (en) * 1983-12-20 1999-03-10 Sony Corporation Method and apparatus for decoding error correction code
US5068855A (en) * 1988-07-18 1991-11-26 Canon Kabushiki Kaisha Error correcting method and apparatus
JP2617026B2 (ja) * 1989-12-22 1997-06-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 障害余裕性メモリ・システム
US5251219A (en) * 1990-09-10 1993-10-05 Advanced Micro Devices, Inc. Error detection and correction circuit
US5206864A (en) * 1990-12-04 1993-04-27 Motorola Inc. Concatenated coding method and apparatus with errors and erasures decoding
KR950002304B1 (ko) * 1992-10-07 1995-03-16 삼성전자주식회사 다중 오류정정 방법
JP3154607B2 (ja) * 1993-12-28 2001-04-09 三菱電機株式会社 誤り訂正復号装置及び誤り訂正復号方法
FR2751810B1 (fr) * 1996-07-23 1998-10-23 Sgs Thomson Microelectronics Systeme de correction d'erreurs dans des trames de donnees ayant des codes de parite horizontaux et verticaux
US5974580A (en) * 1997-07-23 1999-10-26 Cirrus Logic, Inc. Concurrent row/column syndrome generator for a product code
US6581178B1 (en) * 1999-02-15 2003-06-17 Nec Corporation Error correction coding/decoding method and apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183565B (zh) * 2007-12-12 2011-02-16 深圳市硅格半导体有限公司 存储介质中数据校验方法
CN102881334A (zh) * 2012-09-14 2013-01-16 东南大学 核探测机器人控制***中数据存储的纠错方法
CN102881334B (zh) * 2012-09-14 2015-02-04 东南大学 核探测机器人控制***中数据存储的纠错方法
CN104601175A (zh) * 2014-12-01 2015-05-06 江西洪都航空工业集团有限责任公司 一种脉冲编码调制遥测数据跳点处理方法
CN105068882A (zh) * 2015-07-09 2015-11-18 西北工业大学 基于二维检错纠错编码的sram抗辐射加固方法
CN105068882B (zh) * 2015-07-09 2017-11-17 西北工业大学 基于二维检错纠错编码的sram抗辐射加固方法
CN106528321A (zh) * 2015-09-09 2017-03-22 株式会社东芝 数据恢复电路、半导体存储装置及数据恢复方法
CN106528321B (zh) * 2015-09-09 2019-06-07 株式会社东芝 数据恢复电路、半导体存储装置及数据恢复方法
CN105740088A (zh) * 2016-01-22 2016-07-06 深圳市硅格半导体股份有限公司 闪存数据纠错方法及装置
CN105740088B (zh) * 2016-01-22 2021-06-22 深圳市硅格半导体有限公司 闪存数据纠错方法及装置
CN112486419A (zh) * 2020-12-14 2021-03-12 深圳安捷丽新技术有限公司 基于raid5的数据存储方法、装置、恢复方法及固态硬盘

Also Published As

Publication number Publication date
AU2002332890A1 (en) 2003-04-07
US20030061558A1 (en) 2003-03-27
WO2003027849A2 (en) 2003-04-03
WO2003027849A3 (en) 2004-07-22
EP1463995A2 (en) 2004-10-06
TW573247B (en) 2004-01-21

Similar Documents

Publication Publication Date Title
CN1559033A (zh) 双重误差校验码***
NL1018416C2 (nl) Geheugeninrichting, werkwijze voor het nemen van toegang tot de geheugeninrichting, en Reed-Solomondecodeerinrichting omvattende de geheugeninrichting.
US7992071B2 (en) Method for implementing error-correction codes in non-volatile memory
US6044483A (en) Error propagation operating mode for error correcting code retrofit apparatus
US8069389B2 (en) Error correction circuit and method, and semiconductor memory device including the circuit
US8010875B2 (en) Error correcting code with chip kill capability and power saving enhancement
JPH0782446B2 (ja) 多重エラー訂正方法
US8332727B2 (en) Error correction circuit, flash memory system including the error correction circuit, and operating method of the error correction circuit
JPH03248251A (ja) 情報処理装置
JPS60142430A (ja) 誤り訂正・検出装置
US20080082870A1 (en) Parallel bit test device and method using error correcting code
US11881277B2 (en) Memory device and operating method thereof
US9141466B2 (en) Correcting double-bit burst errors using a low density parity check technique
US11609813B2 (en) Memory system for selecting counter-error operation through error analysis and data process system including the same
RU2297030C2 (ru) Самокорректирующееся устройство хранения информации
RU2297034C2 (ru) Отказоустойчивое устройство хранения информации
RU2297032C2 (ru) Самокорректирующееся запоминающее устройство
RU2297035C2 (ru) Отказоустойчивое запоминающее устройство
RU2297031C2 (ru) Отказоустойчивое устройство
RU2297033C2 (ru) Самокорректирующееся устройство
RU2297036C2 (ru) Отказоустойчивое устройство
RU42685U1 (ru) Отказоустойчивое устройство
RU44201U1 (ru) Отказоустойчивое запоминающее устройство
RU2297029C2 (ru) Самокорректирующееся устройство
WO1996042053A1 (en) Method and apparatus for detecting memory addressing errors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication