CN1550863A - 半导体薄膜、薄膜晶体管、及其制造方法和制造设备 - Google Patents

半导体薄膜、薄膜晶体管、及其制造方法和制造设备 Download PDF

Info

Publication number
CN1550863A
CN1550863A CNA2004100639064A CN200410063906A CN1550863A CN 1550863 A CN1550863 A CN 1550863A CN A2004100639064 A CNA2004100639064 A CN A2004100639064A CN 200410063906 A CN200410063906 A CN 200410063906A CN 1550863 A CN1550863 A CN 1550863A
Authority
CN
China
Prior art keywords
thin film
light shield
semiconductive thin
make
crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100639064A
Other languages
English (en)
Other versions
CN1550863B (zh
Inventor
田边浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1550863A publication Critical patent/CN1550863A/zh
Application granted granted Critical
Publication of CN1550863B publication Critical patent/CN1550863B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种用于制造半导体薄膜的方法，其可以形成具有均匀晶体生长方向和大尺寸的晶粒，以及利用上述方法的制造设备，和用于制造薄膜晶体管的方法。在上述方法中，通过施加被光屏蔽元件部分截取的能量束，熔化和再结晶以光屏蔽区为起始点发生。束辐射向硅薄膜的光屏蔽区提供能量，以便于熔化和再结晶以光屏蔽区为起始点发生，且以便于使光屏蔽区中的局部温度梯度为1200℃/μm或更大。在制造方法中，用于提供能量束的光学***的分辨率优选为4μm或更小。

Description

半导体薄膜、薄膜晶体管、及其制造方法和制造设备
技术领域
本发明涉及制造构成诸如存储器和CPU(中央处理单元)的半导体器件的半导体薄膜的方法、由相同半导体薄膜构成的薄膜晶体管(TFT)、以及用于制造相同半导体薄膜和相同TFT的方法，和用于制造相同半导体薄膜的制造设备。
本申请要求在2003年5月9日提交的日本专利申请No.2003-131405的优先权，将其并入这里以作参考。
背景技术
通过在玻璃基板上形成半导体集成电路而制造的常规产品以TFT为代表。通过在涂覆有基板涂覆层102的玻璃基板101上形成沟道区103、源区104、漏区105和LDD(轻掺杂漏)区106，且然后通过形成具有***在栅电极108与上述区103、104、105和106之间的栅绝缘层107的栅电极108，且通过在淀积的二氧化硅109中形成接触孔，且进一步通过利用金属110布线，来构造常规的典型TFT，如图17中所示。
通常以及目前使用的TFT取决于其有源层来分类，氢化非晶硅TFT和多晶硅TFT已经得到了广泛的应用。在制造氢化非晶硅TFT的工艺中采用的最大温度大约为300℃，这已获得大约1cm2/Vsec的载流子迁移率。另一方面，在多晶硅TFT中，通过利用例如石英基板，并通过进行到约1000℃的高温工艺，形成具有大尺寸晶粒的多晶硅薄膜，其中获得大约30至100cm2/Vsec的载流子迁移率。然而，多晶硅TFT具有缺点。即，与氢化非晶硅TFT的情况不同，因为当制造多晶硅时进行大约1000℃的高温工艺，而不能使用具有低软化点的低价玻璃。
为了解决该问题，正在研究和开发通过利用激光结晶技术在低温下形成多晶薄膜。例如，在日本专利公开No.Hei7-118443中公开了激光结晶技术，其中通过使用短波长的激光辐射来结晶淀积在非晶基板上的非晶硅薄膜(也称之为a-Si薄膜)，并将其应用于制造电荷迁移率特性极好的TFT。该激光结晶技术具有一个优点，即因为该技术能够在不提高整个基板的温度下结晶非晶硅，所以能够在诸如液晶显示器等的大面积基板和诸如玻璃等的这种低价基板上形成半导体器件和/或半导体集成电路。
此外，在日本专利申请特许公开No.Hei11-64883和2000-306859中公开了一种方法，其中形成具有大尺寸晶粒的多晶硅薄膜(也称之为多晶-Si薄膜)以制造电荷迁移率特性极好的半导体薄膜。
例如，在日本专利申请特许公开No.Hei11-64883中公开的方法中，用准分子激光束辐射非晶硅薄膜以使其熔化并再结晶，并形成具有大尺寸晶粒的硅晶体。在日本专利申请特许公开No.2000-306859中公开的方法中，通过以其中移动要被能量束辐射的位置的方式来顺序地辐射能量束，生长多晶半导体薄膜，即，更为具体地，当在非晶硅薄膜熔化并再结晶的区域中以扫描的方式辐射激光两次或更多次时，移动要被激光辐射的位置以便于形成具有大尺寸晶粒的硅薄膜。在日本专利申请特许公开No.Hei11-64883中公开的每一实施例中，孔径宽度(1μm至2μm)小于光屏蔽掩模图形的宽度(1.5μm至5μm)，且通过具有小宽度的孔径辐射能量束以熔化非晶硅薄膜，并移动要被激光辐射的位置以形成具有大尺寸晶粒的硅薄膜。
而且，在日本专利申请特许公开No.2000-306859中公开的发明中，如在日本专利申请特许公开No.Hei11-64883中公开的发明情况一样，使用激光重复辐射非晶硅薄膜，同时在一个范围中逐渐地(例如1μm)移动要用激光辐射的区域，在该范围中通过用一个脉冲的激光辐射来结晶非晶硅薄膜。在上述发明采用的方法中，提供在光屏蔽区中周期性的亮和暗图形，且通过利用取决于亮和暗图形改变的温度梯度来控制结晶的方向。
然而，在日本专利申请特许公开No.Hei11-64883中公开的技术存在问题。即，在日本专利申请特许公开No.Hei11-64883中公开的制造方法中，用激光以扫描的方式辐射其中非晶硅薄膜熔化且再结晶的区域两次或更多次，且在用激光辐射的同时移动要用能量束辐射的位置，结果，截取激光的掩模宽度与允许激光透射的孔径宽度之间的差很小，这导致大量时间用于形成具有大尺寸晶粒的硅薄膜。
此外，在日本专利申请特许公开No.2000-306859中公开的制造方法中，当结晶非晶硅薄膜时，顺序地移动要用激光辐射的区域，以便于用激光辐射的区域不重叠以形成具有大尺寸晶粒的硅薄膜。然而，由于其移动距离大约1μm那么短，这花费更多的时间来完成在特定区域的处理。
发明内容
根据上述观点，本发明的目的是提供用于制造半导体薄膜的方法，该方法采用能够形成具有均匀晶体生长方向的、且具有大尺寸的晶粒的能量束辐射技术，以及使用上述方法的制造设备。本发明的另一目的是提供用于制造由如通过上述方法制造的这种半导体薄膜构成的TFT的方法。本发明的再一目的是提供通过上述方法制造的半导体薄膜和通过上述方法制造的TFT。本发明的又一目的是提供能够形成具有均匀晶体生长方向、且具有大尺寸的晶粒的半导体薄膜的制造设备。
根据本发明的第一方案，提供一种用于制造半导体薄膜的方法，包括：
通过用由光屏蔽元件部分截取的能量束辐射预先形成的半导体薄膜，利用其中光屏蔽区作为其熔化和再结晶的起始点，使预先形成的半导体薄膜熔化且再结晶的步骤；
其中，能量束的辐射将能量给予光屏蔽区，以便于熔化和再结晶以光屏蔽区为起始点发生，且以便于在光屏蔽区中的局部温度梯度成为300℃/μm或更高。
这样，根据本发明，因为能量束施加于光屏蔽区，以便于半导体薄膜中的光屏蔽区中的局部温度梯度成为300℃/μm或更高，因此温度梯度用作使半导体薄膜的晶体在规定方向中生长的驱动力。此外，因为能量束施加于半导体薄膜中的光屏蔽区来供给能量，以便于光屏蔽区成为熔化和再结晶的起始点，这使得能够以光屏蔽区为起始点，使半导体薄膜的晶体通过上述温度梯度在规定方向中生长。结果，因为通过从温度梯度方向中的起始点的熔化和再结晶而发生晶体生长，可以在极短的时间内有效形成半导体薄膜，该半导体薄膜的晶粒具有均匀的晶体生长方向且尺寸大。
在前述中，一种优选的方式是，其中用于辐射能量激光的光学***的分辨率为4μm或更小。
因此，根据本发明，因为用于辐射能量激光的光学***的分辨率为4μm或更小，因此可以提供4μm或更小尺寸的上述温度梯度。结果，可以实现用作使晶体以规定方向从起始点生长的驱动力的温度梯度。
此外，一种优选方式是，其中由到达光屏蔽区的220mJ/cm2/μm或更高的能量束的强度梯度来提供温度梯度。
因此，根据本发明，由光屏蔽元件部分截取的能量束衍射(回转)光屏蔽区以加热半导体薄膜，并通过到达光屏蔽区的220mJ/cm2/μm或更高的能量束的强度梯度，来实现用作使晶体在规定方向生长的驱动力的上述温度梯度。
此外，一种优选的方式是，其中在光屏蔽区中提供至少两个方向的温度梯度。
因此，根据本发明，当能量束以其衍射(回转)光屏蔽区的方式辐射时，因为可以在光屏蔽区中提供至少两个方向的温度梯度，所以给出使晶体以光屏蔽区作为起始点在至少两个方向中生长的驱动力。
此外，一种优选的方式是，其中光屏蔽元件是通过在透明基板上形成光屏蔽图形获得的光屏蔽掩模。
此外，一种优选方式是，其中通过一次向其上循环设置光屏蔽图形的光屏蔽元件施加一次能量束，以熔化和再结晶半导体薄膜的整个表面。
这样，根据本发明，因为可以通过利用其上循环设置光屏蔽图形的光屏蔽元件、用能量束一次辐射来熔化并再结晶半导体薄膜的整个表面，因此可以非常有效地进行其晶粒具有均匀的晶体生长方向和大尺寸的半导体薄膜的结晶。
此外，一种优选的方法是，其中光屏蔽图形的光屏蔽宽度L与光屏蔽图形的节距(pitch)的比率(P/L)为1(一)或更高。
因此，根据本发明，因为通过上述温度梯度可以给出更大的晶体生长驱动力，即使当光屏蔽图形的光屏蔽宽度L与光屏蔽图形的节距的比率(P/L)为1(一)或更高时，也可以生长足够大以覆盖光屏蔽图形中的孔径部分的晶体。即使P/L比率等于10或更高，也可以生长足够大以覆盖光屏蔽图形中的孔径部分的晶体，这是在常规技术中得不到的效果。
此外，一种优选的方式是，其中光屏蔽图形的光屏蔽宽度为0.3μm或更高。
因此，根据本发明，因为光屏蔽区中的局部温度梯度为300℃/μm或更高，因此光屏蔽宽度可以设置在小至0.3μm的下限值。
此外，一种优选的方式是，其中由非晶硅或多晶硅构成在熔化和再结晶之前的半导体薄膜。
因此，根据本发明的第一方案，在熔化和再结晶之前预先形成的半导体薄膜由熔点为1150℃的非晶硅或熔点为1410℃的多晶硅构成。
根据本发明的第二方案，提供一种用于制造薄膜晶体管的方法，包括：
通过利用形成有***在栅电极与半导体薄膜之间的栅绝缘膜的栅电极作为光屏蔽元件，向半导体薄膜施加能量束，利用半导体薄膜中的光屏蔽区作为起始点，使半导体薄膜的晶体在一个方向上生长，形成结晶化膜的步骤；
其中能量束的辐射将能量给予光屏蔽区，以便于利用光屏蔽区作为起始点发生熔化和再结晶，且以便于光屏蔽区中的局部温度梯度成为300℃/μm或更高。
因此，根据本发明，由于通过利用形成有***在栅电极与半导体薄膜之间的栅绝缘膜的栅电极，向光屏蔽区施加能量束，以便于半导体薄膜中的光屏蔽区中的局部温度梯度成为300℃/μm或更高，因此温度梯度用作使半导体薄膜的晶体在规定方向中生长的驱动力。此外，由于向半导体薄膜中的光屏蔽区施加能量束以提供能量，以便于光屏蔽区成为用于熔化和再结晶的起始点，使得能够形成通过利用光屏蔽区作为起始点、由上述特定方向中的温度梯度进行半导体薄膜的晶体生长而获得的结晶化膜。结果，因为通过在温度梯度方向中从起始点的熔化和再结晶而发生晶体生长，可以在极短的时间内有效地形成其晶粒具有均匀的晶体生长方向和大尺寸的半导体薄膜。
在前述中，一种优选的方式是，其中通过到达光屏蔽区的220mJ/cm2/μm或更高的能量束的强度梯度来提供温度梯度。
因此，根据本发明，由用作光屏蔽元件的栅电极部分截取的能量束衍射(回转)光屏蔽区以加热半导体薄膜，并通过到达光屏蔽区的220mJ/cm2/μm或更高的能量束的强度梯度，来实现用作使晶体在规定方向生长的驱动力的上述温度梯度。
此外，一种优选方式是，其中栅电极的宽度为0.3μm或更大。
此外，一种优选方式是，其中由非晶硅或多晶硅构成在熔化和再结晶之前的半导体薄膜。
因此，根据本发明，非晶硅的熔点为1150℃，而多晶硅的熔点为1410℃。
根据本发明的第三方案，提供一种根据在权利要求1至权利要求9中的任意一个中所述的制造半导体薄膜的方法而制造的半导体薄膜。
其中，从该点开始的半导体薄膜的晶体生长已熔化并再结晶的起始点部分的厚度小于晶体生长的终止部分的厚度，且其晶体生长发生在厚度梯度方向中。
在前述中，一个优选的方式是，其中半导体薄膜的晶体从其生长起始点在至少两个方向中生长。
根据本发明的第四个方案，提供一种根据在权利要求10至权利要求13中所述的用于薄膜晶体管的方法制造的薄膜晶体管，其中从该点开始的构成薄膜晶体管的半导体薄膜的晶体生长已熔化并再结晶的起始点部分的厚度小于晶体生长的终止部分的厚度，且其晶体生长发生在厚度梯度方向中。
根据本发明的第五个实施例，提供一种半导体薄膜的制造设备，其包括：
辐射装置，通过向每一个设置在半导体薄膜与能量束辐射源之间的光屏蔽元件施加能量束，使晶体在期望的方向中以半导体薄膜的光屏蔽区为起始点生长；
其中辐射装置具有4μm或更小的分辨率的光学***。
因此，根据本发明，由于制造设备设置有具有4μm或更小分辨率的光学***的辐射装置，因此可以将能够使晶体生长以光屏蔽区为起始点发生在期望的方向中的局部温度梯度被给予以在其中光由光屏蔽元件截取的光屏蔽区。
在前述中，一种优选的方式是，其中光屏蔽元件是通过在透明基板上形成光屏蔽图形而获得的光屏蔽掩模，且光屏蔽图形的光屏蔽宽度L与光屏蔽图形的节距P之间的比率(P/L)为1(一)或更大。
此外，一种优选方式是，光屏蔽图形的光屏蔽宽度为0.3μm或更大。
此外，一种优选的方式是，其中辐射装置具有能够通过一次辐射能量束来使熔化和再结晶发生在半导体薄膜的整个表面上的投影曝光单元。
因此，根据本发明，因为提供如上所述的这种投影曝光单元，可以在极短的时间内有效形成其晶粒具有均匀晶体生长方向且为大尺寸的半导体薄膜。
采用上述配置，与其中需要几十次至几百次的束辐射以便在甚至具有例如1平方米的大面积尺寸的基板上再结晶半导体薄膜的常规情况不同，通过一次辐射，可以实现在基板整个表面上的半导体薄膜的再结晶。结果，辐射激光束的工艺加速了几十倍至几百倍，且可以使能量束辐射装置的维持寿命变得很长。
采用另一配置，由于不同于其中沟道形成在具有随机排列的多晶晶粒的半导体薄膜中的常规方法，通过将载流子的运行方向与晶体生长的方向相匹配可以在规定方向中生长大晶体，所以可以获得具有高迁移率的高导通电流(on-current)。结果，可以获得其驱动电压低于由常规方法在玻璃基板上形成的薄膜晶体管构成的集成电路的驱动电压、且其工作速度高的集成电路，当采用本发明的集成电路时，例如，在液晶显示器中，驱动每个像素的像素TFT和***驱动电路两者同时形成在相同的玻璃基板上，其用于使制造工艺成本降低且使***驱动集成电路最小化，并能够产生新的电子器件。
采用另一配置，因为提供具有高分辨率的光学器件的辐射装置，可以向在其中光由光屏蔽元件截取的光屏蔽区提供能够使晶体的生长以光屏蔽区为起始点发生在期望的方向中的局部温度梯度。结果，可以非常有效地进行半导体薄膜的熔化和再结晶。特别地，显著的效果是即使半导体薄膜具有大面积也可以通过一个脉冲的辐射来实现熔化和再结晶。
其它效果在于，通过本发明的方法制造的半导体薄膜和/或TFT可以用于诸如显示器、传感器、打印装置等的功能性装置，以及诸如存储器、CPU(中央处理单元)等的半导体器件，且特别适用于TFT(薄膜晶体管)、SOI(绝缘体上硅)晶体管、和利用它们在构成半导体器件或功能性装置或电子器件的绝缘体上形成的反相器。
附图说明
从下面结合附图的说明，本发明的上述和其它目的、优点和特征将更加显而易见，其中：
图1A和1B是阐述根据本发明的第一实施例，用于制造半导体薄膜的方法的图；
图2示出根据本发明的第一实施例，当通过利用图1中示出的光屏蔽掩模发生熔化和再结晶时观察的硅晶体的生长状态的放大平面图的照片；
图3A和3B示出根据本发明的第一实施例，在与温度梯度方向(水平方向)相同的方向中生长的晶体状态的放大平面图的照片；
图4A和4B是示出根据本发明的第一实施例，当使用具有高分辨率或低分辨率的光学***时获得的能量束的强度分布的示意图；
图5是阐述当使用具有高分辨率的光学***时获得的能量束的强度梯度的图，和示出根据本发明的第一实施例，在该强度梯度中发生的半导体薄膜的晶体生长状态的放大照片；
图6是阐述当使用具有不同于图5中示出的光学***的分辨率的光学***时获得的能量束的强度梯度，和示出根据本发明第一实施例，在该强度梯度中发生的半导体薄膜的晶体生长状态的放大照片；
图7是示出根据本发明第一实施例，在其中发生能量束强度梯度的长度“Le”与相对于其中光由光屏蔽掩模截取的光屏蔽区中结晶的起始点的相对位置中的误差之间的关系图表；
图8是阐释根据本发明第一实施例，相应于能量束的强度梯度的倾斜部分的长度“Le”的图；
图9是示出根据本发明的第一实施例，在相对于结晶的起始点的相对位置(弯曲程度)中的误差的图表；
图10是示出根据本发明的第一实施例，当掩模图形的节距改变时获得的硅薄膜的熔化和再结晶的状态的放大平面照片；
图11是示出根据本发明的第一实施例，能量束的辐射强度与通过其在辐射强度下发生的通过熔化和再结晶的优良晶体生长的光屏蔽图形的光屏蔽宽度之间关系的图表；
图12是示出优选用于根据本发明的第一实施例的制造半导体薄膜的方法中的辐射装置的一个实例的配置图；
图13是示出能够用于根据本发明的第一实施例的制造半导体薄膜的方法中的脉冲激光辐射装置的一个实例的配置图；
图14是示出根据本发明的第二实施例实现的硅薄膜晶体的状态的放大平面照片；
图15A至15I和15I’是根据本发明第三实施例的制造TFT的方法的工艺流程图；
图16至16G和16G’是制造TFT的比较(常规)方法的工艺流程图；和
图17是示出常规TFT的一般和典型结构的图。
具体实施方式
下面利用各种实施例、参考附图来更详细地描述实现本发明的最优方式。
通过在预先形成的具有直接光屏蔽区(光掩模区)的半导体薄膜上辐射能量束，以便以其直接光屏蔽区为起始点熔化和再结晶该预先形成的半导体薄膜，来制造/完成本发明的半导体薄膜。更为具体地，在上述方法中，通过辐射308nm波长的准分子激光，利用掩模投影方法，在硅(Si)薄膜上，使熔化和再结晶发生在由掩模的光屏蔽图形截取的硅薄膜的直接光屏蔽区中，且硅晶体的生长以熔化和结晶发生的部分作为起始点而发生在局部温度梯度的方向上。因此，本发明特征在于，能量束的辐射将能量赋予硅薄膜中的直接光屏蔽区，以便于熔化和再结晶以直接光屏蔽区为起始点发生，还在于使直接光截取部分中的局部温度梯度为300℃/μm或更高。在本发明中，上述温度梯度充当使晶体从其起始点向规定方向生长的大驱动力。上述熔化和再结晶工艺使再结晶从熔化和再结晶发生的起始点向温度梯度的方向生长，结果，形成大尺寸的且具有其均匀生长方向的晶粒。用于制造本发明的半导体薄膜的方法可以优选应用于例如非晶硅(a-Si)薄膜、多晶硅薄膜(多晶-Si)薄膜等的制造中，其使得发生硅薄膜的再结晶，以便于制造具有大尺寸的且在规定方向上生长的晶粒的硅薄膜。
                          第一实施例
                  (用于制造半导体薄膜的方法)
图1A和1B是阐释根据本发明的第一实施例用于制造半导体薄膜的方法的示意图。图1A是示出在本发明中采用的光屏蔽元件的一个实例的平面图。图1B是阐释本发明中，在采用光束辐射的半导体薄膜中发生熔化和再结晶的示意性剖面图。图2示出当通过利用如图1A中示出的光屏蔽掩模已进行熔化和再结晶时，观察的硅晶体生长状态的放大平面图的照片。图3A和3B示出晶体在与温度梯度方向(水平方向)相同的方向上生长的状态的放大平面图的照片。
光屏蔽元件放置在光束源和要被辐射的目标之间(在半导体薄膜14的上部分中或者半导体薄膜14之上)，以截取将施加到半导体薄膜14的部分能量束13。例如，采用通过构图等形成在玻璃基板15(图1B)上的光屏蔽掩模作为光屏蔽元件。此外，如后面描述到的，在制造本发明的TFT的情况中，在形成于半导体薄膜上的栅绝缘膜上形成的栅电极用作光屏蔽元件。
如图1A中示出，在光屏蔽掩模11上以规定的节距(间隔)“P”设置条形的掩模图形12，每一图形具有其之中的孔径宽度“W”，且每一图形具有光屏蔽宽度“L”。本发明中采用的实验显示，因为通过利用具有高分辨率的光学***(将在后面描述)，使得半导体薄膜14中的直接光屏蔽区17(下文称之为光屏蔽区17)中的温度梯度为300℃/μm或更高，且如图1B、图2和图3A和3B中示出，晶体能够通过在局部温度梯度方向上的大的生长驱动力、从开始发生晶体生长的起始点16生长。结果，即使使用具有窄光屏蔽宽度L、大孔径宽度W和宽节距P的光屏蔽掩模11，半导体薄膜的晶体也能够以其中包括具有窄宽度的光屏蔽区17的起始点16到具有大宽度的孔径部分18的整个区域由晶体填充的方式生长。此外，图1B中示出的箭头19表示晶体从每一个起始点16向相邻光屏蔽区17生长的方向。图2以及图3A和3B中示出的每一白色垂直线20表示在其中晶体从一个接一个相邻的光屏蔽区17生长、且其中晶体在一个方向上(图1B的水平方向上)以朝向彼此相邻的光屏蔽区17的方式生长的部分。
在本发明中，因为使半导体薄膜14中的光屏蔽区17具有温度梯度，还可以使用具有1或更大、例如10或更大的P/L比率(节距P对光屏蔽宽度L的比率)的光屏蔽掩模11。即使当通过利用光屏蔽掩模在半导体薄膜上形成具有小光屏蔽区宽度的光屏蔽区时，大的温度梯度也会发生于光屏蔽区中，结果，半导体薄膜的晶体可以在温度梯度的方向上生长。此外，P/L比率具有其规定的上限，该上限根据能量束的强度、光学***的分辨率、冷却状态等来确定。
图4A是示出根据本发明，当使用具有高分辨率的光学***21时获得的能量束13的强度分布23的示意图。图4B是示出根据本发明，当使用具有低分辨率的光学***22时获得的能量束13的强度分布23的示意图。图5和6是阐释根据本发明，当使用每个具有不同分辨率的光学***时获得的能量束的强度梯度的图，和示出已经通过强度梯度发生的半导体薄膜的晶体生长状态的放大的照片。
可以使用每个具有规定输出强度的各种能量束作为本发明中采用的能量束13。例如，可以优选采用具有308nm波长准分子激光，其具有100mJ/cm2至1000mJ/cm2的输出特性。此外，能量束的输出特性是可以根据束的直径而改变的参数。
通过如图4A中示出的具有4μm或更小分辨率的光学***21来向半导体薄膜14的表面施加能量束13。可以通过利用方程式：分辨率＝(常数)×波长/孔径数，来计算光学***的分辨率。优选地，使用光学***21，其具有0.2的孔径数(NA)利用具有308nm波长的准分子激光，且具有通过将在0.50至0.75内的常数代入上述方程式而获得的高分辨率。此外，通过下述方程式：NA＝nsinθ，来给出孔径数(NA)，其中“n”表示介质的折射率。因为空气中n＝1，所以NA＝sinθ。
在本发明中，其部分被光屏蔽元件截取的能量束13衍射(回转)光截取部分17以加热半导体薄膜14，并通过利用具有高分辨率的光学***21，可以使半导体薄膜14中的光屏蔽区17具有例如220mJ/cm2μm或更高能量束的强度梯度。即，通过利用具有4μm或更小分辨率的高分辨率光学***21、使用能量束13辐射半导体薄膜14，可以使半导体薄膜14中的光屏蔽区17具有上述强度梯度，结果，可以实现300℃/μm或更大的温度梯度。此外，可以通过用光束辐射荧光板、并利用透镜放大由荧光板发出的荧光、然后通过CCD(电荷耦合器件)将其读出来估算能量束的强度梯度。
另一方面，在如图4B示出的具有大约10μm或更大分辨率的光学***22中，能量束的强度很小，结果，不同于本发明的情况，不可能实现300℃/μm或更大的温度梯度。即，如图4B中示出的光学***22不能提供足够的驱动力以使晶体在规定方向上生长。
通过利用具体的实例来解释能量束的强度梯度。例如，当采用图4B中示出的具有低分辨率(例如10μm或更大的分辨率)的常规光学***22，且使用具有大约2μm至3μm的光截取宽度L的光屏蔽掩模，且用于以光屏蔽区17为起始点结晶半导体薄膜的能量束的强度(称为结晶强度)为180mJ/cm2，且孔径部分18中的能量束的强度(称为辐射强度)为400mJ/cm2时，能量束的强度梯度变为大约73.3(＝(400-180)/3)mJ/cm2/μm至110(＝(400-180)/2)mJ/cm2/μm。不同于利用常规光学***22的情况，当采用如图4A中示出的具有(例如4μm或更小分辨率的)高分辨率的光学***21，且使用具有1μm或更小的光截取宽度L的光屏蔽掩模，且如图5中所示，用于以光屏蔽区17为起始点16来结晶半导体薄膜的能量束的强度(称为结晶强度)为180mJ/cm2，且孔径部分18中的能量束强度(称为辐射强度)为400mJ/cm2时，能量束的强度梯度变为220(＝(400-180)/1)mJ/cm2/μm或更高。
因此，根据本发明，通过具有高分辨率的光学***来实现上述大的能量束强度梯度，结果，光屏蔽区中的温度梯度变大，这能够获得300℃/μm或更高的温度梯度。另一方面，常规低分辨率光学***提供小的能量束强度梯度，而不可能增加光屏蔽区中的温度梯度。鉴于此，在本发明中，即使使得光截取图形(掩模图形12)的宽度很窄且光屏蔽区很小，也可以使截取部分具有使晶体在规定方向中生长的必要温度梯度。
能量束的温度梯度的上限可以设置在20000℃/μm，优选在13300℃/μm。通过考虑由多余的能量和相应于光屏蔽区的区域中的微结晶使得相应于孔径部分的区域磨损，来设置温度梯度的上限。即，在最大温度TH(例如，在Si情况中，其沸点3267℃为上温度)与温度TL(例如，在a-Si情况中，其1150℃的熔点为下限温度，而在多晶Si的情况中，其1410℃的熔点为下限温度)之间的差(TH-TL)为温度梯度的上限，在最大温度TH下能量束直接冲击半导体薄膜的孔径部分中不发生磨损，温度TL为在其中能量束被截取的光屏蔽区中熔化和再结晶的起始点。因此，根据本发明，在当使用高分辨率光学***时采用的最佳分辨率为0.1μm的情况中，温度梯度的上限为大约20000℃/μm[(TH-TL)/分辨率＝(3267-1150)/0.1]。此外，从图2和图7以及10(将在后面描述)中示出的实验的结果表明，优选采用具有0.15μm分辨率的高分辨率光学***，以便于为0.3μm的光屏蔽宽度L一半的0.15μm的中心位置成为熔化和再结晶的起始点。在这一情况中，温度梯度的上限优选为大约13300℃/μm，即为上述温度梯度20000℃/μm的三分之二。
此外，“磨损”表示一种在其中半导体薄膜熔化、沸腾和蒸发的现象。微结晶(或非晶化)发生在由快速冷却引起的平衡到非平衡的转变之后。因此，为了防止在相应于光屏蔽区的区域中发生微结晶，期望以半导体薄膜保持热动力平衡而开始半导体薄膜的凝固。对于上述沸点和熔点，参考1984年由Academic Press，Inc.，Orland的R.F.Wood，C，W，White和R.T.Young编辑的Pulsed laser processing of semiconductors的Vol.23中的“Semiconductors andsemimetals”。
根据上述试验，当通过向具有例如60nm厚度的a-Si薄膜施加具有400mJ/cm2的能量强度的激光，利用具有1μm分辨率的光学***熔化和再结晶a-Si薄膜时，温度梯度为[2428℃(通过具有400mJ/cm2能量强度的激光辐射达到的温度)-1150℃(a-Si的熔点)]/1μm＝约1200℃/μm。此外，当通过向具有例如60nm厚度的a-Si薄膜施加具有600mJ/cm2的能量强度的激光，利用具有1μm分辨率的光学***熔化和再结晶a-Si薄膜时，温度梯度为[3267℃(通过具有600mJ/cm2能量强度的激光辐射达到的温度)-1150℃(a-Si的熔点)]/1μm＝约2100℃/μm。该结果表明优选的温度梯度范围在1200℃/μm与2100℃/μm之间。
当考虑要使用的光学***的成本和寿命时，期望使采用的光学***的分辨率和激光的辐射强度低于一定程度。从光学***的成本和寿命的角度来看，为了至少获得本发明的目的，优选使用具有例如4μm分辨率的光学***且采用具有例如400mJ/cm2能量强度的激光来熔化和再结晶半导体膜。
此外，根据另一试验，当通过向具有例如60nm厚度的a-Si薄膜施加具有400mJ/cm2的能量强度的激光，利用具有4μm分辨率的光学***熔化和再结晶a-Si薄膜时，温度梯度为[2428℃(通过具有400mJ/cm2能量强度的激光辐射达到的温度)-1150℃(a-Si的熔点)]/4μm＝约300℃/μm。此外，当通过向具有例如60nm厚度的a-Si薄膜施加具有400mJ/cm2的能量强度的激光，利用具有1μm分辨率的光学***熔化和再结晶a-Si薄膜时，温度梯度为[2428℃(通过具有400mJ/cm2能量强度的激光辐射达到的温度)-1150℃(a-Si的熔点)]/1μm＝约1200℃/μm。该结果表明，优选的温度梯度范围在300℃/μm与1200℃/μm之间。
期望激光的能量足够高以至少使得以光屏蔽区为起始点发生的熔化和再结晶施加于光屏蔽区。根据另一试验，还证实当使用具有308μm波长且具有400mJ/cm2能量强度的准分子激光辐射例如具有60μm厚的a-Si薄膜，光被具有1μm光屏蔽宽度的光屏蔽掩模截取，且利用具有1μm分辨率的光学***，180mJ/cm2的能量强度施加到光屏蔽区，结果，光屏蔽区的温度超过a-Si的熔点1150℃，且以光截取部分作为起始点发生硅薄膜的熔化和再结晶。此外，在该点处，因为400mJ/cm2的能量强度施加到孔径部分，在光屏蔽区中的温度梯度为大约220℃/μm，在起始点处，可以观察到沿温度梯度方向上的晶体生长(参见图5)。结果，如图5中所示，在起始点的分界线成为清晰的直线或近似于直线。
另一方面，根据另一试验，当使用具有308μm波长且具有400mJ/cm2能量强度的准分子激光辐射例如具有60μm厚度的硅薄膜，光被具有3μm的光屏蔽宽度的光屏蔽掩模截取，且利用具有10μm分辨率的光学***，180mJ/cm2的能量施加到光屏蔽区，结果，光屏蔽区的温度超过a-Si的熔点1150℃，且以光截取部分作为起始点发生硅薄膜的熔化和再结晶。在该点处，虽然400mJ/cm2的能量施加到孔径部分，但是由于在光屏蔽区中的温度梯度为大约73.3℃/μm一样缓和，且在起始点，晶体生长趋向于在不同于上述方向的方向中(图6中的上和向下方向)发生，因此在起始点的分界线不是直线(见图6)。
因为上述这种温度梯度产生在发光屏蔽区中，所以抑制了在垂直于温度梯度方向(图4中的左和右方向)的方向上的晶体生长，且促进了在温度梯度方向上的晶体生长。
图7是示出在其中出现能量束强度梯度的长度“Le”与相对于光截取区17中的结晶起始点16的相对位置中的误差(弯曲程度)之间的关系的图表，其中在光截取区17中，光由图1中示出的光屏蔽掩模11截取。此外，图8是阐释表示能量束强度梯度的倾斜部分的长度“Le”的图表。图9是示出相对于结晶的起始点16的相对位置中的误差(弯曲程度)的图表。从上述能量束的强度梯度的测量结果计算出表示强度梯度的倾斜部分的长度“Le”，且作为考虑到不能由光学统一单元修正的原始激光射线的精细区中的强度改变、光学统一单元性能的改变等的结果，当光束强度设置在1.00时获得的强度范围从0.10至0.90内的长度定义为倾斜部分的长度“Le”。此外，当通过注意到晶体结构改变而识别起始点16时，将精细晶粒区和粗糙且大的晶体彼此接触的位置用作起始点，且数字化表达起始点位置中的变化(误差)。
图7中示出的结果表明，为了有效减小起始点位置中的误差，Le≤4μm。因此，根据本发明，基于上述结果，优选使用具有如此高分辨率以至在光屏蔽区，在其中出现能量束的强度梯度的长度“Le”为4μm或更小，优选为1μm或更小的光学***，结果，使温度梯度很大且可以使晶体在温度梯度方向上生长。
接着，阐释光屏蔽掩模中的条状掩模图形的排列节距(P)。图10示出当形成在光屏蔽掩模中的条状掩模图形的光屏蔽宽度L设置在0.3μm、且掩模图形的节距在1.5μm与3.5μm之间改变时，发生的硅薄膜的熔化和再结晶的状态。这里，能量束的辐射强度设置在578mJ/cm2。
如图9中所示，由试验证实当节距在2.5μm至3.5μm之间时，发生了在能量束强度梯度方向上的晶体生长。然而，当节距为1.5μm时，在水平方向上没有观察到晶体生长。原因看来是由于施加到硅薄膜的大量能量、且还由于水平方向上的热扩散，而在光将被截取的区域中的温度过度升高。当节距为3.0μm时，辐射区域被已在水平方向上从相邻光屏蔽区生长的晶体填充，并特别观察到期望的晶体生长。当节距为3.5μm时，观察到在水平方向上已从相邻起始点生长的晶体中间的间隙的现象。这一现象发生的原因在于，在通过以相邻光屏蔽区的起始点作为晶核的水平外延生长而获得的晶体彼此接触之前，通过借助对基板的热传导进行冷却而使晶核几乎自发且随机地出现，结果，形成具有尺寸相对小的晶粒的多晶薄膜(微晶膜或非晶膜)。当节距为2.5μm时，当通过外延生长获得的晶体彼此相接触时，在水平方向上的外延生长进行并终止。然而，在其中节距为1.5μm的情况中，局部存在一些区域，在这些区域中，由于提供给半导体薄膜的大量能量且还由于在水平方向上的热扩散，而使光将被截取的区域中的温度过度升高。由于辐射束强度固有的非均匀性，该现象看来已经发生。
这些结果表明期望在光屏蔽区中的排列间隔短于取决于诸如强度的参数来确定的生长距离，且更为具体地，通过“节距P/光屏蔽宽度L＞5(＝1.5/0.3)”的表达式，且优选地，通过“节距P/光屏蔽宽度L＝10(＞1.5/0.3)”的表达式，给出光屏蔽图形的节距P与光屏蔽宽度L之间的关系。从获得具有大尺寸晶粒的硅薄膜的观点来看，在满足上述条件之后，优选使光屏蔽区的排列间隔尽可能长。
将通过“节距P/光屏蔽宽度L”表达式计算的值的上限设置在其中在从相邻起始点在水平方向上生长的晶体之中不会出现间隙的范围内。主要参数包括通过“节距P/光屏蔽宽度L”表达式获得的值、能量束的辐射强度、膜厚度、束脉冲的波形等。通过校准这些参数，可以解决出现间隙的问题。
图11是示出400mJ/cm2至900mJ/cm2的能量束辐射强度与光屏蔽图形的光屏蔽宽度L之间的关系的试验结果，其中借助上述条件，在根据本发明的辐射强度下发生通过熔化和再结晶的晶体的优良生长。
光屏蔽图形的光屏蔽宽度L与能量束的辐射强度成比例。因此，根据该实验，当辐射强度很大时，为了在该辐射强度下通过极好的熔化和再结晶而发生晶体生长，需要制作大的光屏蔽宽度L。此外，当半导体薄膜的厚度从60nm增加到75nm时，通过将辐射强度转换到高强度侧，使通过优良熔化和再结晶的晶体生长成为可能。
由上述结果，辐射强度与光屏蔽宽度L之间的关系可以通过方程“L(μm)＝a×E(mJ/cm2)+b”来表达，其可以通过引起通过极良好的熔化和再结晶使晶体生长发生，其中“a”和“b”表示根据作为将被辐射目标的半导体薄膜的厚度而改变的系数。
由图11显而易见，光屏蔽宽度L根据辐射强度、半导体薄膜的厚度等来设置，且优选为0.2μm至0.5μm，更为优选地为0.3μm至0.5μm。这里，当光屏蔽宽度“L”小于0.2μm时，没有获得光屏蔽的效果，且观察到发生在整个半导体薄膜上的微结晶以及在水平方向上没有硅晶体的生长。此外，如果光屏蔽宽度“L”超出例如0.5μm，虽然发生晶体的水平生长，仍有非晶层残留在光屏蔽区的中央。
此外，将能量给于光屏蔽区以便于以光屏蔽区为起始点发生熔化和再结晶。给于的能量取决于半导体薄膜的类型和/或其厚度而不同，然而，如果薄膜为形成在玻璃基板上的具有75nm厚度的a-Si薄膜，则其能量强度优选在170mJ/cm2至200mJ/cm2的范围内。在给于这种能量的光屏蔽区中，产生用于熔化和再结晶的晶核，且晶体以晶核为起始点生长。例如，如图1B中所示，因为形成具有光屏蔽宽度L的条形光屏蔽图形，则半导体薄膜的晶体以产生的晶核为起始点在出现温度梯度的方向(图1B中的左和右方向)上生长。关于这点，优选地，光屏蔽区以适当的节距周期性地设置，例如，如图2中所示，可以获得在水平方向上生长的半导体薄膜。
此外，根据本发明，为了诱发优良的晶体生长，例如，以不引起微结晶的速度来冷却被能量束辐射而已经熔化的半导体薄膜。因为发现当以大约1.6×1010℃/sec或更高的速度冷却时，在具有60nm厚度的a-Si薄膜中出现微结晶，通过控制冷却速度以便小于1.6×1010℃/sec的速度，可以防止a-Si薄膜中的微结晶和非晶化，且可以获得优良生长晶体的工艺。
在通过上述方法制造的半导体薄膜中，即，在已经熔化且再结晶的半导体薄膜中，已经熔化且再结晶的半导体薄膜的晶体生长所开始的起始点部分的厚度小于晶体生长的终止部分的厚度，且在厚度梯度方向上发生其晶体生长。例如，当通过与熔化和再结晶单元所采用的相同方法，辐射具有820mJ/cm2能量强度且具有308nm波长的准分子激光来熔化和再结晶75nm厚度的a-Si薄膜时，其中熔化和再结晶开始的起始点部分的膜厚度大约为60nm，而晶体生长终止部分的厚度为大约100nm。上述这种现象，即其中在其中熔化和再结晶开始的起始点部分的厚度小于晶体生长终止部分的厚度、且晶体生长发生在厚度梯度方向上的现象是不考虑初始膜厚度而发生的现象，是本发明的制造方法的特定模式。即使在上述半导体薄膜的晶体从其生长的起始点在至少两个方向上生长的情况中，也证实了该现象。
在用于制造本发明的半导体薄膜和TFT的方法中采用的、将在后面(及以上)描述的本发明的制造设备具有激光辐射装置，该装置通过向每一个设置在半导体薄膜与能量束辐射源之间的光屏蔽元件施加能量束，可以使晶体以半导体薄膜的光屏蔽区为起始点在期望的方向上生长。此外，在后面将说明的用于制造薄膜晶体管的制造设备中，通过利用每一个设置在由栅绝缘膜覆盖的半导体薄膜与能量束辐射源之间的栅电极作为光屏蔽元件来施加能量束。
在用于制造半导体薄膜的方法中采用的上述制造设备具有配备有4μm或更小分辨率的光学***的辐射装置，以获得上述晶体生长。即，如上所述，因为辐射装置具有4μm或更小分辨率的光学***，所以可以产生局部的温度梯度，其能够使晶体以光屏蔽区为起始点、在期望的方向上生长至在其中光被光屏蔽元件(或栅电极)截取的光屏蔽区。
此外，为了方便，通过在透明基板上形成光屏蔽图形而构造的光屏蔽图形优选用作在上述辐射装置中采用的光屏蔽元件，且光屏蔽图形的光屏蔽宽度L对光屏蔽图形的节距P的比率(P/L)优选为1(一)或更高。光屏蔽图形的光屏蔽宽度L优选为0.3μm或更大。在上面已经描述了其原因，因此省略了其说明。此外，在TFT的情况下，通过形成具有***在栅电极与半导体薄膜之间的栅绝缘膜而构造的栅电极用作光屏蔽元件，且其光屏蔽宽度L为栅电极的宽度。
根据本发明，为了获得熔化和再结晶半导体薄膜的更为有效的工艺，辐射装置配备有适合于通过施加能量束一个脉冲来同时熔化和再结晶半导体薄膜的整个表面的投影曝光单元。取决于要使用的能量束的类型或能量强度、在其中期望晶体生长的被辐射目标的面积，可以从各种类型的投影曝光单元中选择可以用于本发明的投影曝光单元。例如，可以将缩影投影光学***、1∶1投影光学***、或放大投影光学***附着到辐射装置中以构造本发明的制造设备。
图12和13示出可用于制造本发明的半导体薄膜和TFT的辐射装置的一个实例。图12是示出优选用于根据本发明的制造半导体薄膜的方法中的辐射装置的一个实例的结构图。
在图12示出的辐射装置中，将由第一准分子激光器EL1和第二准分子激光器EL2供给的脉冲UV(紫外)光经由镜面opt3和透镜opt4引入到均化器opt20中。通过均化器opt20成形UV光束的强度轮廓以便于其具有期望的均匀度，例如，其在表面内的分布在光学掩模opt21处为+5％。
此外，存在一些情况，其中最初由准分子激光器供给的束能量的强度轮廓或总能量数量在脉冲中改变，辐射装置优选具有使其在光学掩模上的强度的空间分布和/或在脉冲中的强度改变均匀的机构。通常使用蝇眼透镜或柱面透镜作为均化器opt20。
经由缩影投影曝光***opt23和激光引入窗口W0将由上述光学掩模形成的光学图形施加到放置在真空室C0内的衬底sub0。衬底sub0放置在衬底台S0上，并通过衬底台S0的操作、在衬底sub0上的期望区域中曝光光学图形，例如在图形转移区ex0上。虽然在其中使用缩影投影曝光***opt23的实例示于图12中，也可以根据情况采用1∶1投影光学***或放大投影光学***。
通过基板台S0的移动(在图2中的方向X-Y)，用激光辐射基板sub0上的任意区域。此外，在其上形成光屏蔽图形的光学掩模放置在掩模台上(未示出)。施加到基板sub0的光束由在能曝光的区域内移动光学掩模来控制。
接着，描述适用于在期望条件下将光学图形施加到基板sub0的机构。因为校准光轴需要精密的校准操作，在下面说明在其中将已经完成校准的光轴固定以调节基板sub0位置的方法。
通过焦距对准方向z的位置和相对于光轴的垂直性来校准基板辐射表面相对于光轴的位置。更为具体地，在斜度修正方向θxy、斜度修正方向θxz、斜度修正方向θyz、曝光区域移动方向X、曝光区域移动方向Y和焦距对准方向Z之中，通过校准斜度修正方向θxy、斜度修正方向θxz和斜度修正方向θyz，来修正相对于光轴的垂直性。此外，通过校准焦距对准方向z，将基板辐射表面控制在设置于相应于光学***焦距深度的位置中。
特别在形成于绝缘体上的TFT中，由于使用表面精确度次于硅晶片的玻璃基板作为绝缘体，因此要求这种配备有上述修正机构的辐射装置有效地获得半导体薄膜晶体的优良生长。
此外，如图13中所示的脉冲激光辐射装置可以用于本发明的半导体薄膜或TFT的制造中。
在如图13中所示的脉冲激光辐射装置中，由脉冲激光源1101供给的激光射线到达硅薄膜基板1107，该硅薄膜基板为通过由包括玻璃基板1109上的镜1102、1103和1105以及束均化器1104的光学器件组限定的光学路径116被辐射的目标。束均化器1104的目的是使施加的束的空间强度均匀。在上述这种辐射装置中，通过在xy台1108上移动玻璃基板1109来进行到基板上任意位置的激光辐射。不仅通过移动xy台、还通过移动上述光学元件组、或通过在其中将光学元件组的移动结合台的移动的方法，来进行到基板上任意位置的激光辐射。例如，通过将基板放置在x方向台上、且将均化器放置在y方向台上来进行激光辐射。此外，在真空室中的真空下或高纯度气体环境下进行激光辐射。此外，如果需要，激光辐射装置可以配备有其中形成硅薄膜的玻璃基板容纳盒1110和基板输运机构1111。在盒与台之间机械推入和退出基板。
根据本发明，因为制造设备具有上述这种辐射装置，可以有效地实现半导体薄膜的熔化和再结晶。本发明的显著效果是，即使半导体薄膜具有特别大的面积，也可以通过一次能量束辐射获得熔化和再结晶。
                        第二实施例
                (用于制造半导体薄膜的另一方法)
接着，将描述根据本发明第二实施例的用于制造半导体薄膜的方法。通过采用上述用于制造本发明的半导体薄膜的方法，如图14中所示，通过融化和再结晶，可以放射状地生长硅晶体。
例如，通过利用在其中每一个具有1.5μm直径的点状光屏蔽图形以大约4μm的等间隔节距放置的光屏蔽掩模、并通过将具有308nm波长且具有467mJ/cm2的能量强度的准分子激光施加于具有60μm的硅薄层，来获得图14中示出的硅晶体。从图14中理解，硅晶体从光屏蔽区呈放射状生长，且在已经从光屏蔽区生长的硅晶体与已经从相邻光屏蔽区生长的硅晶体之间没有观察到间隙。
                            第三实施例
                       (用于制造TFT的方法)
接着，将描述根据本发明第三实施例的用于制造TFT的方法。将上述用于制造半导体薄膜的方法应用于制造根据本实施例的TFT。参考图15A至15I以及图15I’中示出的工艺流程图，来阐释可以以自对准方式在期望区域上获得结晶化膜的用于制造TFT的方法的实例。
即，在本发明的用于制造TFT的方法中，通过利用形成在半导体薄膜上的具有***在栅电极与半导体薄膜之间的栅绝缘膜的栅电极作为光屏蔽元件，且通过向半导体薄膜施加能量束，来形成其晶体以半导体薄膜的光屏蔽区为起始点在一个方向中生长的结晶化膜。这样，本实施例特征在于，能量束辐射可以给予光屏蔽区能量，以便于其可以用作半导体薄膜熔化和再结晶的起始点，且以便于使得光屏蔽区中的局部温度梯度为300℃/μm或更高。
在根据本实施例的用于制造TFT的方法中，通过采用形成在栅绝缘膜上的栅电极作为光屏蔽元件，在位于栅电极向下方向中的硅薄膜中形成用于熔化和再结晶的起始点。然后，使硅晶体以自对准方式从起始点在栅电极宽度方向上生长。因为硅晶体的生长方向与沟道中载流子传输方向(源-漏)匹配，所以获得的硅薄膜成为具有高载流子传输特性的有源层。本实施例的用于制造TFT的方法优选应用于其中沟道长度达到亚微米级的情况中。
如图15A中示出，依次在通过清洁已除去有机物质、金属、精细颗粒等的玻璃基板sub0上形成基板覆盖膜T1和硅薄膜102。
利用硅烷和氧气作为其原料，通过LPCVD(低压化学汽相淀积)方法在450℃的条件下形成1μm厚的氧化硅膜作为基板覆盖膜T1。通过利用LPCVD方法，可以覆盖除基板支撑区外的基板的整个外表面(未示出)。代替LPCVD方法，可以使用利用四乙氧基硅烷(TEOS)和氧气作为其原料的等离子体CVD方法、利用TEOS和臭氧作为其原料的大气CVD方法、在其中淀积区与等离子体产生区分离的远程等离子体CVD方法等。可以有效使用能够防止包含于基板材料中的有害于半导体器件的杂质扩散的材料，诸如具有碱金属浓度减小至最小值的玻璃和石英以及其表面抛光的玻璃等作为基板覆盖膜T1。
通过LPCVD方法，利用乙硅烷作为其原料在500℃下形成硅薄膜T2，以便于硅薄膜T2具有75nm的厚度。关于此点，因为包含于硅薄膜T2中的氢原子浓度为1原子％或更低，所以可以防止由激光辐射工艺(稍候描述的)中氢释放引起的膜粗糙和类似问题。此外，还可以通过利用等离子体CVD方法形成硅薄膜T2，且可以通过调节基板温度、氢对硅烷的流速、氢对四氟化硅烷的流速等来形成具有低氢原子浓度的硅薄膜。
接着，在排掉薄膜形成设备中的气体之后，将上述基板通过基板输运室输运到等离子体CVD室。然后在等离子体CVD室中，如图15B中所示，在硅薄膜T2上淀积第一栅绝缘膜T3。栅绝缘膜T3由利用硅烷、氦和氧作为原料气体在350℃的基板温度下淀积的具有10nm厚的氧化硅膜构成。其后，如果需要，在第一栅绝缘膜T3上进行氢等离子体处理和热退火处理。在薄膜形成设备中进行上述一系列处理。
接着，如图15C中所示，通过利用光刻和蚀刻技术来形成由硅薄膜T2和氧化硅膜(第一栅绝缘膜)T3构成的叠层岛状物。关于此，优选在氧化硅膜(第一栅绝缘膜)T3的蚀刻速率高于硅薄膜T2的蚀刻速率的条件下进行蚀刻，且如图15C中所示，通过形成以便于呈阶梯(或锥形)状的图形剖面，防止了栅极泄漏，且可以获得具有高可靠性的TFT。
然后，清洗已经过蚀刻处理的基板以除去有机物质、金属、精细颗粒等，且如图15D中所示，以覆盖上述岛状物的方式形成第二栅绝缘膜T4。第二栅绝缘膜T4由通过LPCVD方法、利用硅烷和氧气作为其原料、在450℃下淀积的具有30nm厚度的氧化硅膜构成。为形成第二栅绝缘膜T4，可以使用利用四乙氧基硅烷(TEOS)和氧气作为其原料的等离子体CVD方法、大气CVD方法、利用TEOS和臭氧作为其原料的等离子体CVD方法等。
接着，在第二栅绝缘膜T4上形成80nm厚的n+硅膜作为栅n+电极和110nm厚的硅化钨膜。期望通过等离子CVD方法或LPCVD方法形成的结晶掺磷的硅膜用作n+硅膜。然后，在进行完光刻和蚀刻处理之后，如图15E中所示，形成构图的栅电极T5b。
然后，在进行完清洗以除去有机物质、金属、精细颗粒、表面氧化膜等之后，将叠层膜放入激光辐射装置以利用栅电极5b作为光屏蔽掩模、用激光射线L0辐射硅薄膜T2，如图15F中所示。可以用于这里的激光辐射装置包括图12中所示的激光辐射装置和图13中所示的脉冲激光辐射装置。通过用激光射线L0辐射，硅薄膜T2转变为结晶的硅薄膜T6。在具有纯度高达99.9999％或更高的氮气氛中、在700torr或更高的压强下进行激光结晶，且在完成激光辐射之后，引入氧气。在这点上，通过适当设计光屏蔽宽度“L”和光屏蔽间隔“P”，可以实现辐射表面上的硅结晶。
接着，如图15G和图15G’所示，利用上述栅电极T5b作为掩模将杂质注入进结晶的硅薄膜T2中，以形成杂质注入区T6和T6’。此外，当制造CMOS电路时，通过结合使用光刻，以分离的方式形成需要n+区的n沟道TFT和需要p+区的p沟道TFT。可以采用在其中不进行要被注入杂质的质量分离的离子掺杂、离子注入、等离子体掺杂、激光掺杂等，作为用于注入杂质的方法。在杂质注入工艺中，根据应用或杂质注入方法，使用淀积在留下的表面上的氧化硅(参见图15G)或使用淀积去除的表面上的氧化硅(参见图15G’)来注入杂质。
此外，在图15F中示出的结晶工艺之前，可以进行图15G和图15G’中示出的注入杂质工艺。关于此，在当进行激光结晶工艺的同时，可以进行通过上述方法注入的杂质激活。
接着，如图15H中所示，通过构图操作在栅电极T5b上形成栅金属电极T5a。然后，如图15I和图15I’中所示，在淀积层间隔离绝缘膜T7和T7’之后，形成接触孔并淀积用于布线的金属膜。此外，通过利用光刻和蚀刻技术形成金属布线T8。可以采用TEOS氧化膜、二氧化硅涂覆膜或有机涂覆膜作为层间隔离绝缘膜T7和T7’，其所有可以获得膜平坦化。通过利用光刻和蚀刻技术进行形成接触孔的工艺。可以使用低电阻铝、铜、铜或铝基合金、诸如钨、钼的高熔点金属等作为金属布线T8。
通过进行上述这种工艺，可以形成具有本发明的高性能和高可靠性的TFT。
在上述制造的TFT中，通过实验证实，与在制造上述半导体薄膜中描述的现象的情况一样，熔化且再结晶的硅薄膜T6的硅晶体生长从其开始的起始点的厚度小于硅晶体生长的终止点的厚度，且硅晶体的生长发生在厚度梯度方向上。
                         第四实施例
                 (用于制造TFT的另一种方法)
接着，将描述根据本发明第四实施例制造TFT的方法。描述在其中将对准掩模预先布置并根据对准掩模辐射激光的情况，或在其中与辐射激光的同时产生对准掩模的情况。在这些情况中，用于制造TFT的方法的第四实施例在下述方面不同于用于制造TFT的方法的第三实施例。
即，在其中预先布置对准掩模并根据对准掩模辐射激光的情况中，基板覆盖膜T1和硅化钨膜顺序形成在从其上通过清洗已除去有机物质、金属、精细颗粒等的玻璃基板sub0上。接着，为了在基板上形成对准掩模，形成通过光刻和蚀刻构图的硅化钨膜。此外，为了保护对准掩模，形成掩模保护膜且然后形成硅薄膜。
在其后的处理中，当利用激光射线进行曝光时，通过利用对准掩模作为位置参考来曝光期望的区域。然后，通过利用预先布置的对准掩模或通过构图结晶的硅薄膜作为位置参考形成的对准掩模(未示出)进行对准工艺。
根据该实施例，因为不需要利用掩模投影方法精确选择结晶区域的工艺，所以即使进一步小型化晶体管，也能够进行通过利用与常规方法相同的对准方法的激光处理设备来结晶，且因此，可以缩短需要用于对准工艺的时间且可以抑制设备成本的增加。
                      用于制造TFT的比较方法
通过参考图16A至16G以及图16G’中示出的工艺流程图来描述用于制造TFT的比较(常规)方法的实例(如在日本专利申请特许公开No.2001-28440中公开的)。此外，因为在比较方法中采用的用于薄膜的材料和薄膜形成方法与用于制造TFT的方法的第一实施例的情况中采用的相同，所以仅在下面描述不同于上述第一实施例的方面。
首先，如图16A中所示，在已经清洗过的玻璃基板sub0上顺序形成基板覆盖膜T1和硅薄膜T2。
接着，如图16B中所示，在清洗完玻璃基板sub0之后，将玻璃基板sub0放入具有能量束辐射装置的薄膜形成设备中。在薄膜形成设备中，将激光射线L0施加到硅薄膜T2，且将硅薄膜T2改变为结晶的硅薄膜T2。在具有高达99.9999％或更高纯度的氮气氛中、在700torr或更高的压强下进行硅薄膜的这种激光结晶。在完成激光辐射之后，引入氧气。
关于此，通过适当地设计光屏蔽宽度“L”和光屏蔽间隔“P”，可以实现辐射表面的硅结晶。
接着，在排掉薄膜形成设备中的气体之后，将经过上述工艺的基板通过基板输运室传送到等离子体CVD室。然后，在等离子体CVD室中，如图16C中所示，在结晶的硅薄膜T2上淀积第一栅绝缘膜T3(10nm厚的氧化硅膜)。
然后，如图16D中所示，通过光刻和蚀刻工艺形成由结晶硅薄膜T2和氧化硅膜T3构成的叠层岛状物。
接着，在清洗完经过蚀刻工艺的基板后，以由第二栅绝缘膜T4覆盖岛状物的方式形成第二栅绝缘膜T4(30μm厚的氧化硅膜)。
然后，在第二栅绝缘膜T4上形成80nm厚的n+硅膜和110nm厚的硅化钨膜。然后，在进行完光刻和蚀刻工艺之后，如图16E所示，形成构图的栅电极T5。
接着，通过利用上述栅电极T5为掩模形成杂质注入区T6、T6’。此外，当制造CMOS电路时，通过结合利用光刻，以分离的方式形成需要n+区的n沟道TFT和需要p+区的p-沟道TFT。在杂质注入工艺中，根据各种应用或杂质注入方法，使用形成在留下的表面上的氧化硅膜(参见图16F)或使用形成在被除去的表面上的氧化硅膜(参见图16F’)来注入杂质。
接着，如图16G和16G’中所示，在淀积完层间隔离绝缘膜T7和T7’之后，形成接触孔且然后淀积用于布线的金属膜。然后，通过光刻和蚀刻技术形成金属布线T8。通过光刻和蚀刻技术进行形成接触孔的工艺。
通过进行上述工艺，完成作为参考进行比较的常规TFT。
显而易见，本发明不限于上述实施例，而可以在不脱离本发明的范围和精神下被改变和修改。

Claims (20)

1、一种用于制造半导体薄膜的方法，包括：
通过用被光屏蔽元件部分截取的能量束辐射预先形成的半导体薄膜，使所述预先形成的半导体薄膜以其中的光屏蔽区作为其熔化和再结晶的起始点熔化和再结晶的步骤；
其中所述能量束的辐射向所述光屏蔽区给予能量，以便于熔化和再结晶以所述光屏蔽区为所述起始点发生，且以便于使所述光屏蔽区中的局部温度梯度为300℃/μm或更高。
2、根据权利要求1的用于制造半导体薄膜的方法，其中用于辐射所述能量束的光学***的分辨率为4μm或更小。
3、根据权利要求1的用于制造半导体薄膜的方法，其中由已经到达所述光屏蔽区的具有220mJ/cm2/μm或更高的能量束强度梯度提供所述局部温度梯度。
4、根据权利要求1的用于制造半导体薄膜的方法，其中在所述光屏蔽区中提供至少两个方向的温度梯度。
5、根据权利要求1的用于制造半导体薄膜的方法，其中所述光屏蔽元件为通过在透明基板上形成光屏蔽图形而获得的光屏蔽掩模。
6、根据权利要求5的用于制造半导体薄膜的方法，其中通过向在其上周期性设置所述光屏蔽图形的光屏蔽元件上一个脉冲地施加能量束来熔化和再结晶所述预先形成的半导体薄膜的整个表面。
7、根据权利要求5的用于制造半导体薄膜的方法，其中所述光屏蔽图形的光屏蔽宽度L与所述光屏蔽图形的节距P之间的比率(P/L)为1(一)或更高。
8、根据权利要求5的用于制造半导体薄膜的方法，其中所述光屏蔽图形的光屏蔽宽度L为0.3μm或更大。
9、根据权利要求1的用于制造半导体薄膜的方法，其中在熔化和再结晶之前的所述预先形成的半导体薄膜由非晶硅或多晶硅制成。
10、一种用于制造薄膜晶体管的方法，包括：
通过利用形成有***在栅电极与预先形成的半导体薄膜之间的栅绝缘膜的所述栅电极作为光屏蔽元件，向所述预先形成的半导体薄膜施加能量束，使所述预先形成的半导体薄膜的晶体在一个方向上以所述预先形成的半导体薄膜中的光屏蔽区作为起始点生长，从而形成结晶膜的步骤；
其中所述能量束的辐射向所述光屏蔽区提供能量，以便于熔化和再结晶以所述光屏蔽区为所述起始点发生，且以便于使所述光屏蔽区中的局部温度梯度为300℃/μm或更高。
11、根据权利要求10的用于制造薄膜晶体管的方法，其中由已经到达所述光屏蔽区的具有22mJ/cm2/μm或更高的能量束强度梯度来提供所述局部温度梯度。
12、根据权利要求10或11的用于制造薄膜晶体管的方法，其中所述栅电极的宽度为0.3μm或更大。
13、根据权利要求10的制造薄膜晶体管的方法，其中在熔化和再结晶之前的所述预先形成的半导体薄膜由非晶硅或多晶硅制成。
14、根据如权利要求1至权利要求9任意一项中所述方法制造的半导体薄膜，
其中已经熔化和再结晶的所述预先形成的半导体薄膜的晶体生长开始的起始点的厚度小于晶体生长的终止部分的厚度，且晶体生长发生在厚度梯度方向中。
15、根据权利要求14的半导体薄膜，其中所述预先形成的半导体薄膜的晶体从其用于生长的起始点在至少两个方向中生长。
16、根据如权利要求10至权利要求13所述的方法制造的薄膜晶体管，其中构成所述薄膜晶体管的已经熔化和再结晶的所述预先形成的半导体薄膜的晶体生长开始的起始点的厚度小于晶体生长的终止部分的厚度，且晶体生长发生在其厚度梯度方向中。
17、一种用于制造半导体薄膜的制造设备，包括：
辐射装置，通过向每一个设置在预先形成的半导体薄膜与能量束辐射源之间的光屏蔽元件施加能量束，使晶体在期望方向上以预先形成的半导体薄膜的光屏蔽区为起始点生长；
其中所述辐射装置具有4μm或更小分辨率的光学***。
18、根据权利要求17的制造设备，其中所述光屏蔽元件为通过在透明基板上形成光屏蔽图形而获得的光屏蔽掩模，且所述光屏蔽图形的光屏蔽宽度L与所述光屏蔽图形的节距P之间的比率(P/L)为1(一)或更高。
19、根据权利要求17的制造设备，其中所述光屏蔽图形的光屏蔽宽度为0.3μm或更大。
20、根据权利要求17的制造设备，其中所述辐射装置具有投影曝光单元，该单元能够通过一次能量束辐射使熔化和再结晶在所述预先形成的半导体薄膜的所有表面上同时发生。
CN2004100639064A 2003-05-09 2004-05-09 半导体薄膜、薄膜晶体管、及其制造方法和制造设备 Expired - Fee Related CN1550863B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP131405/2003 2003-05-09
JP131405/03 2003-05-09
JP2003131405A JP2004335839A (ja) 2003-05-09 2003-05-09 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置

Publications (2)

Publication Number Publication Date
CN1550863A true CN1550863A (zh) 2004-12-01
CN1550863B CN1550863B (zh) 2010-04-28

Family

ID=33410579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100639064A Expired - Fee Related CN1550863B (zh) 2003-05-09 2004-05-09 半导体薄膜、薄膜晶体管、及其制造方法和制造设备

Country Status (3)

Country Link
US (5) US7049184B2 (zh)
JP (1) JP2004335839A (zh)
CN (1) CN1550863B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971293B (zh) * 2008-02-29 2014-04-16 纽约市哥伦比亚大学理事会 用于薄膜的闪光灯退火
WO2016023246A1 (zh) * 2014-08-15 2016-02-18 深圳市华星光电技术有限公司 低温多晶硅薄膜的制备方法、制备设备及低温多晶硅薄膜

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
EP1259985A2 (en) 2000-10-10 2002-11-27 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
TWI279052B (en) * 2001-08-31 2007-04-11 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
US7341928B2 (en) 2003-02-19 2008-03-11 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
TWI366859B (en) * 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
CN101677061B (zh) 2004-03-26 2013-04-03 株式会社半导体能源研究所 激光辐照方法和激光辐照装置
US8525075B2 (en) 2004-05-06 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
TWI247930B (en) * 2004-08-10 2006-01-21 Ind Tech Res Inst Mask reduction of LTPS-TFT array by use of photo-sensitive low-k dielectrics
US8304313B2 (en) * 2004-08-23 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
TWI304897B (en) * 2004-11-15 2009-01-01 Au Optronics Corp Method of manufacturing a polysilicon layer and a mask used thereof
JP2007134637A (ja) * 2005-11-14 2007-05-31 Nec Corp 半導体薄膜の製造装置及び半導体薄膜の製造方法
US20070162110A1 (en) * 2006-01-06 2007-07-12 Vipul Bhupendra Dave Bioabsorbable drug delivery devices
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
KR101706081B1 (ko) * 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
US8785815B2 (en) 2012-06-22 2014-07-22 Applied Materials, Inc. Aperture control of thermal processing radiation
KR102467402B1 (ko) * 2015-12-15 2022-11-15 삼성디스플레이 주식회사 실리콘 결정화 방법 및 박막 트랜지스터 기판의 제조방법
CN105575819A (zh) * 2016-02-26 2016-05-11 华南理工大学 一种顶栅结构金属氧化物薄膜晶体管及其制备方法
DE102017209696A1 (de) * 2017-06-08 2018-12-13 Trumpf Laser Gmbh Schutzglas mit Transponder und Einbauhilfe sowie zugehöriges Laserwerkzeug

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118443B2 (ja) 1984-05-18 1995-12-18 ソニー株式会社 半導体装置の製法
JPH01164883A (ja) 1987-12-17 1989-06-28 Showa Denko Kk 埋設物標識
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3398434B2 (ja) 1993-10-27 2003-04-21 東洋ゴム工業株式会社 トラック・バス用ラジアルタイヤ
JP3221251B2 (ja) * 1994-09-09 2001-10-22 ソニー株式会社 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP4293395B2 (ja) * 1999-04-28 2009-07-08 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Ｃｚ法単結晶インゴット製造装置及び方法
JP3491571B2 (ja) 1999-07-13 2004-01-26 日本電気株式会社 半導体薄膜の形成方法
US6653657B2 (en) * 1999-12-10 2003-11-25 Semoconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6746901B2 (en) * 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
TW521310B (en) * 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004119919A (ja) * 2002-09-30 2004-04-15 Hitachi Ltd 半導体薄膜および半導体薄膜の製造方法
KR100916656B1 (ko) * 2002-10-22 2009-09-08 삼성전자주식회사 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
TW200507279A (en) * 2003-07-16 2005-02-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film semiconductor substrate, method of manufacturing the same; apparatus for and method of crystallization;Thin-film semiconductor apparatus, method of manufacturing the same;
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971293B (zh) * 2008-02-29 2014-04-16 纽约市哥伦比亚大学理事会 用于薄膜的闪光灯退火
WO2016023246A1 (zh) * 2014-08-15 2016-02-18 深圳市华星光电技术有限公司 低温多晶硅薄膜的制备方法、制备设备及低温多晶硅薄膜

Also Published As

Publication number Publication date
US8118937B2 (en) 2012-02-21
US7049184B2 (en) 2006-05-23
US8377805B2 (en) 2013-02-19
US20130146883A1 (en) 2013-06-13
CN1550863B (zh) 2010-04-28
US7635894B2 (en) 2009-12-22
US20100043702A1 (en) 2010-02-25
US8710507B2 (en) 2014-04-29
JP2004335839A (ja) 2004-11-25
US20040224448A1 (en) 2004-11-11
US20060177974A1 (en) 2006-08-10
US20120129323A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
CN1550863A (zh) 半导体薄膜、薄膜晶体管、及其制造方法和制造设备
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1085887C (zh) 制造半导体器件的方法
CN1041148C (zh) 半导体装置的制造方法及所用设备
CN100350617C (zh) 半导体元件和使用半导体元件的半导体装置
CN1585094A (zh) 晶化方法，晶化设备，处理衬底，薄膜晶体管及显示器设备
CN1427451A (zh) 半导体器件及其制造方法
CN1691293A (zh) 激光照射设备和制造半导体器件的方法
CN1577895A (zh) 薄膜半导体衬底及制造方法、薄膜半导体器件及制造方法
CN1531023A (zh) 激光器照射装置、激光器照射方法以及半导体装置的制造方法
CN1109213A (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1601579A (zh) 显示屏的制造方法及显示屏
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1683995A (zh) 激光掩模以及使用该激光掩模的结晶方法
CN1574216A (zh) 形成结晶半导体层的方法和装置，以及制造半导体装置的方法
CN1265423C (zh) 半导体器件及其制造方法
CN1955786A (zh) 相位调制元件及其制造方法、结晶化装置及结晶化方法
CN1354495A (zh) 半导体薄膜及其生产方法和设备、及生产单晶薄膜的方法
CN1734714A (zh) 包括半导体薄膜的半导体器件、该薄膜的结晶方法及装置
CN101079432A (zh) 显示装置
CN1131546C (zh) 结晶性膜的形成方法
CN1294701A (zh) 用于液晶显示装置的tft阵列基片和其制造方法以及用该基片的液晶显示装置和其制造方法
CN1901231A (zh) 薄膜晶体管、制造薄膜晶体管的方法、以及使用薄膜晶体管的显示器
CN1993816A (zh) 半导体装置
KR101189647B1 (ko) 결정질막의 제조 방법 및 제조 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: GETENA FUND CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP03 Change of name, title or address

Address after: Delaware, USA

Patentee after: Nippon Electric Co.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20130509