CN1514546A - 同时双向输入/输出电路和方法 - Google Patents

同时双向输入/输出电路和方法 Download PDF

Info

Publication number
CN1514546A
CN1514546A CNA2003101252001A CN200310125200A CN1514546A CN 1514546 A CN1514546 A CN 1514546A CN A2003101252001 A CNA2003101252001 A CN A2003101252001A CN 200310125200 A CN200310125200 A CN 200310125200A CN 1514546 A CN1514546 A CN 1514546A
Authority
CN
China
Prior art keywords
voltage
sbd
transmission line
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101252001A
Other languages
English (en)
Other versions
CN100401636C (zh
Inventor
金]燮
金玗燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2003-0025085A external-priority patent/KR100532430B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1514546A publication Critical patent/CN1514546A/zh
Application granted granted Critical
Publication of CN100401636C publication Critical patent/CN100401636C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Dram (AREA)

Abstract

在实施例中包含使用具有同时双向(SBD)输入/输出电路的方法和装置。在示例的***中，基于SBD电路中的驱动器当前驱动的数据，在SBD电路中的接收器将位线电压与代表位线上期望的两个电压的两个不同电压相比较。描述和要求了其它的实施例。

Description

同时双向输入/输出电路和方法
技术领域
本发明涉及使用同时双向(SBD)传输的半导体器件，并尤其涉及用于这类器件的SBD输入/输出电路的方法和装置。
背景技术
半导体器件如处理器、控制器、存储器件等通常装备有可接收和发送数字信号的数据收发器。常规地，可重新配置这种收发器以通过附属传输线接收或发送数据。近来，具有同时双向(SBD)发送/接收能力的器件受到越来越多的关注。如名称所指的一样，SBD收发器具有在相同时钟周期期间，在相同传输线上接收和发送数字数据的能力。
图1表示在两个半导体器件20和40之间的常规SBD连接。器件20和40分别包含SBD收发器22和42。SBD收发器22包含数据驱动器24和数据接收器26。提供将被驱动的内部数据信号Dout1作为驱动器24的输入并作为接收器26的控制信号。驱动器24的输出连接到接收器26的输入。接收器26还接收用于比较的两个参考电压，VrefH和VrefL，对此将简要介绍。接收器26的输出是器件20的数据输入Din1。
器件40的收发器42最好匹配器件20的收发器22。收发器42包含以与收发器22的驱动器和接收器同样配置连接的驱动器44和接收器46。驱动器44从内部数据信号Dout2获得它的输入，并且接收器46产生数据输入Din2。
以如图1所示的配置，通过将驱动器24和44的输出连接到传输线30，半导体器件20和40能彼此连接。在此配置中应注意，驱动器24和驱动器44二者的驱动状态决定传输线30上的电压VBL。公用参考电压发生器32为两个电路提供VrefH和VrefL。
图2包含了说明在器件20和40之间经过传输线30同时进行的数据交换的波形。在时间周期T1、T2和T5中Dout1为高。在时间周期T1、T3和T5中Dout2为高。因此，在T1中，驱动器24和44都将传输线上的电压VBL拉高，例如，上拉到上部干线电压Vh。在T2中，驱动器24试图拉高电压VBL并且驱动器44试图拉低电压VBL，例如，下拉到下部干线电压V1。用匹配的驱动器，VBL呈现出位于在上部干线电压Vh和下部干线电压V1之间大约一半处的电压Vmid。在T3中，两个驱动器反转，并且VBL停留在Vmid。在T4中，两个驱动器都将VBL拉低到V1。
接收器26和46在每个时间周期内基于它们自己的驱动器的已知驱动状态选择合适比较电压来确定另一个器件的驱动器的驱动状态。例如，在T1和T2内，接收器26知道驱动器24驱动线30高-因此VBL唯一可能的两个值为Vh(当驱动器44也正驱动线30为高时)和Vmid(当驱动器44正驱动线30为低时)。因此在T1中，接收器26响应于高电平的Dout1而选择参考电压VrefH，然后将高电平(Vh)的VBL与3/4VDD的VrefH比较，并输出高电平的Din1。同样，在T2中，接收器26也响应于高电平的Dout1选择参考电压VrefH，将Vmid电平的VBL与3/4VDD的VrefH比较，并输出低电平的Din1。在T3中，接收器26响应于低电平的Dout1而选择参考电压VrefL，然后将Vmid电平的VBL与1/4VDD的VrefL比较，并输出高电平的Din1。同样，在T4中，接收器26也响应于低电平的Dout1而选择1/4VDD的参考电压VrefL，然后将低电平的VBL与1/4VDD的VrefL相比较，并输出低电平的Din1。接收器46类似地操作，但是基于驱动器44的已知状态，来确定驱动器24的驱动状态。
在一些现有技术的实现中，在每个器件上独立地产生参考信号VrefH和VrefL。一些接收器使用复用器，用Dout作为选择信号，以判决两个参考信号中的哪一个将与VBL相比较。其它接收器使用缓冲器以选择性地产生VrefH和VrefL中之一以与VBL作比较。
在现有技术的器件中，SBD接收器根据SBD器件的Dout值将电压VBL与分别代表0.25VDD和0.75VDD的单个参考电压VrefL或VrefH相比较。参考图3A，图1的接收器26在时间周期T1、T2和T5中将VBL与0.75VDD相比较，并在周期T3和T4中将VBL与0.25VDD相比较。同样地并且如图3B所示，接收器46在时间周期T1、T3和T5中将VBL与0.75VDD相比较，并在时间周期T2和T4中将VBL与0.25VDD相比较。因此，在每个时间周期中，施加于每个差分接收器的最大差分电压是0.25VDD或接近0.25VDD。这种小容限(margin)很容易被噪声和驱动器失配所侵蚀，并且还基本上被参考电压VrefL或VrefH中的小误差影响，所述小误差不是在发信号期间由SBD电路自然产生的电压。
发明内容
根据本发明的一个方面，提供了一种具有同时双向(SBD)输入/输出电路的集成电路，该SBD输入/输出电路包括：驱动器，用于响应于驱动器输入信号而驱动SBD传输线；接收器，用于将在SBD传输线上的第一电压与第一和第二参考电压相比较，并根据该比较结果把输入信号输出到该集成电路；以及参考选择电路，用于响应于该驱动器输入信号而控制由接收器使用的第一和第二参考电压中的至少一个。
在该集成电路中，该接收器包括连接到共用输出节点的第一和第二差分放大器，每个差分放大器具有第一和第二输入节点，每个差分放大器的第一输入节点连接到该传输线，第一差分放大器的第二输入节点连接到第一参考电压，第二差分放大器的第二输入节点连接到第二参考电压。
该共用输出节点包括第一和第二差分输出节点，该接收器还包括第一和第二匹配负载电阻，该第一负载电阻连接在第一电源电压和第一差分输出节点之间，该第二负载电阻连接在第一电源电压和第二差分输出节点之间，并且其中每个差分放大器包括：电流源，在尾节点产生尾电流；第一场效应晶体管，具有连接到第一输入节点的栅极、连接到第一差分输出节点的漏极、和连接到该尾电流节点的源极；以及第二场效应晶体管，匹配该第一场效应晶体管，该第二场效应晶体管具有连接到第二输入节点的栅极、连接到第二差分输出节点的漏极、和连接到该尾电流节点的源极。
在该集成电路中，该第一和第二差分放大器电流源彼此匹配。
在该集成电路中，该第一和第二差分放大器的第一和第二场效应晶体管彼此匹配。
该参考选择电路包括产生第二参考电压的参考信号发生器，当该驱动器输入信号是逻辑高压时参考信号发生器将第二参考电压设置为高线电压，以及当该驱动器输入信号是逻辑低压时参考信号发生器将第二参考电压设置为低位线电压。
该参考信号发生器包括：第一和第二补偿旁路晶体管，具有耦接于接收驱动器输入信号的共用输入节点的栅极，当激活时该第一旁路晶体管将低压传递给输出节点，当激活时该第二旁路晶体管将高压传递给输出节点。
该第一旁路晶体管具有连接到近似低压的第二参考电压的漏极，该第二旁路晶体管具有连接到近似高压减去第二旁路晶体管的阈值电压的第二参考电压的漏极。
该参考信号发生器包括：第一和第二传输门，具有共用输出节点并耦接到接收驱动器输入信号的共用输入节点，以使当驱动器输入信号是逻辑低压时第一传输门被激活以及当驱动器输入信号是逻辑高压时第二传输门被激活，第一传输门具有连接到低参考电压的输入，第二传输门具有连接到高参考电压的输入。
该参考选择电路进一步包括产生第一参考电压作为高压和低压之间的中点电压的中间-电压发生器。该中间-电压发生器还产生用于在相同集成电路上的其它SBD电路的第一参考电压。该中间-电压发生器还将第一参考电压输出到与传输线相连的第二集成电路。
该传输线被集成在集成电路上，并且其中该SBD输入/输出电路与相同集成电路上的另一SBD输入/输出电路经过传输线相通。
该驱动器包括连接在第一电源电压和SBD传输线终端之间的电阻器、具有连接到SBD传输线终端的漏极和连接到第二晶体管漏极的源极的第一晶体管、具有连接第二电源电压的源极的第二晶体管，其中该第一晶体管的栅极接收近似第一和第二电源电压之间一半的电压信号，并且其中通过驱动器输入信号控制第二晶体管的栅极。
根据本发明的另一方面，还提供了一种具有同时双向(SBD)输入/输出电路的集成电路，该SBD输入/输出电路包括：驱动器，响应于驱动器输入信号而驱动SBD传输线；接收器，将SBD传输线上的第一电压与第一和第二参考电压中的至少一个相比较，并将取决于比较结果的输入信号输出到该集成电路；以及中点电压产生电路，当与第二集成电路上的相同电路相连时，当驱动器驱动逻辑高信号并且在第二集成电路上的驱动器驱动SBD传输线上的逻辑低信号时，该中点电压产生电路产生近似SBD传输线上的电压的第一中点电压，当驱动器驱动逻辑低信号并且在第二集成电路上的驱动器驱动SBD传输线上的逻辑高信号时，该中点电压产生电路产生近似SBD传输线上的电压的第二中点电压；其中当驱动器输入信号被设置为使驱动器驱动逻辑高信号时，参考选择电路选择第一中点电压作为第一参考电压，当驱动器输入信号被设置为使驱动器驱动逻辑低信号时，参考选择电路选择第二中点电压作为第二参考电压。
在该集成电路中，该中点电压产生电路包括：具有第一中点电压存在的输出终端的第一驱动电路、以及具有第二中点电压存在的输出终端的第二驱动电路，当驱动逻辑高信号和逻辑低信号时，第一和第二驱动电路分别匹配于该驱动器。
该接收器接收第一中点电压作为对第一差分晶体管对中的一个晶体管的输入并接收第二中点电压作为对第二差分晶体管对中的一个晶体管的输入，并且其中该参考选择电路选择性地激活差分晶体管对之一并且减活其它的差分晶体管对，以选择出哪个中点电压将与SBD传输线上的第一电压相比较。
根据本发明的另一方面，还提供了一种从同时双向(SBD)传输线上的电压解码远距离发信号的数据的方法，所述方法包括：向接收器提供第一参考电压，该第一参考电压具有在第一电压和第二电压之间的预定电压；向接收器提供第二参考电压，该第二参考电压具有响应于输入信号从第一电压和第二电压中选定的一个；向接收器提供SBD传输线上的电压，该SBD传输线上的电压具有从第一电压、第二电压、以及第一和第二电压之间的中点电压中选定的一个；将SBD传输线上的电压与第一和第二参考电压相比较；以及基于该比较，输出代表远距离发信号的数据的逻辑状态的数据信号。
该方法中，将SBD传输线上的电压与第一和第二参考电压作比较的步骤包括：提供第一参考电压和SBD传输线上的电压作为对共享第一尾电流的第一差分晶体管对的输入；提供第二参考电压和SBD传输线上的电压作为对共享第二尾电流的第二差分晶体管对的输入；和驱动来自第一和第二差分晶体管对的共用负载对，以使经过负载对的差分电压代表二者比较的结果。
所述提供第二参考电压的步骤包括当本地发信号的数据是逻辑高时设置第二参考电压为高压，以及当本地发信号的数据是逻辑低时设置第二参考电压为低压。
所述提供第一参考电压的步骤包括提供在逻辑高压和逻辑低压之间的中间电压。
所述提供在逻辑高压和逻辑低压之间的中间电压的步骤包括：产生代表SBD传输线上的电压的第一中点电压，当远距离发信号的数据具有低逻辑状态并且本地发信号的数据具有高逻辑状态时，期望该第一中点电压；产生代表SBD传输线上的电压的第二中点电压，当远距离发信号的数据具有高逻辑状态并且本地发信号的数据具有低逻辑状态时，期望该第二中点电压；和提供该第一中点电压作为当本地发信号的数据的逻辑状态为高时的中间电压，以及提供第二中点电压作为当本地发信号的数据的逻辑状态为低时的中间电压。
根据本发明的另一方面，还提供了一种同时双向(SBD)输入/输出电路，包括：驱动器，将驱动器输入信号驱动到传输线；接收器，同时将传输线上的电压与两个不同电压相比较，并显示两个不同电压中的哪一个更接近传输线上的电压；以及参考选择电路，基于驱动器输入信号的状态而设置两个不同电压中的至少一个。
根据本发明的另一方面，还提供了一种***，包括：第一传输线；第一和第二集成电路，分别具有通过各自的输入/输出垫耦接到第一传输线的同时双向(SBD)输入/输出电路，其中每个SBD输入/输出电路包括驱动驱动器输入信号的驱动器，同时将第一传输线上的电压与两个不同电压相比较并显示两个不同电压中哪一个更接近第一传输线上的电压的接收器，以及基于驱动器输入信号的状态而设置两个不同电压中的至少一个的参考选择电路。
该***进一步包括在第一和第二集成电路的每个上的参考信号发生器电路，在两个电路上的参考信号发生器电路通过至少一个第二传输线连接，以产生两个不同电压中的至少一个。
附图说明
图1示出了在分离半导体器件上通过传输线连接的两个现有技术的SBD收发器；
图2示出了用于图1的收发器的数据输入值/输出值的关系；
图3A和3B分别示出了由图1的两个SBD收发器对各种驱动数据状态的比较；
图4示出了根据本发明的一些实施例的通过传输线连接的两个SBD收发器；
图5A和5B分别描述了由图4的两个SBD收发器对各种驱动数据状态的比较；
图6示出了根据本发明其它实施例的由传输线连接的两个SBD收发器；
图7A和7B分别描述了由图6的两个SBD收发器对各种驱动数据状态的比较；
图8和9分别示出了可用于本发明一些实施例中的接收器电路和参考选择器；
图10示出了参考选择器的可选实施例；
图11示出了接收器电路的可选实施例；及
图12示出了可用于本发明至少一些实施例中的驱动器电路。
具体实施方式
在此描述的实施例试图代替现有技术SBD接收器所实施的在传输线上的电压与综合0.25VDD或0.75VDD的参考电压之间的单个比较。简洁地陈述为，在此描述的各种接收器实施例使用在SBD传输线上显现的每个都近似两个电压之一的两个比较电压。
图4示例了由通过两个传输线80和90连接的两个半导体器件60和70组成的配置50。器件60包含SBD输入/输出(I/O)电路100、以及器件70包含SBD输入/输出电路200。传输线80在一端连接SBD I/O电路100的I/O垫片120，并且在另一端连接到SBD I/O电路200的I/O垫片220。传输线90连接到器件60上的VREFM发生器190以将VREFM提供到器件70(可选地，每个器件能产生它自己的VREFM参考或者VREFM发生器可只位于器件70中)。VREFM发生器190也能将VREFM提供给任一器件上的其它SBD I/O电路(未示出)。
SBD I/O电路100包含驱动器110、参考选择器130和接收器150。驱动器110可用常规方法操作以经由垫片120将输出信号Dout1驱动到传输线80上。参考选择器130使用输出信号Dout1以选择用于输入到接收器150的第一参考电压VREFD1；VREFM发生器190将第二参考电压VREFM提供给接收器150。接收器150的第三输入连接到I/O垫片120，并且因此将电压VBL提供给接收器150。正如简要解释的那样，接收器150使用来自传输线80的VREFD1、VREFM、和VBL以输出代表SBD I/O电路200发出的信号Dout2的信号Din1。
SBD I/O电路200包含与SBD I/O电路100的对应元件基本相同配置的驱动器210、参考选择器230和接收器250。
现在将参照图5A说明接收器150的操作，并且隐含地(underlying)假设驱动器110和210能驱动传输线80至三个可能电压VDD、VSS和0.5(VDD-VSS)。尽管本领域技术人员认识到在特殊的应用中能选择VSS的其它值，但是为简化讨论，将假设VSS＝0V，并且在其它应用中由于驱动器的限制使得电压VDD和VSS可能不表示完全的干线电压。
在时间周期T1和T2中，Dout1为逻辑高值，因此VBL的两个可能的期望值为VDD和VDD/2。VREFM发生器190设置VREFM为VDD/2，并且由于Dout1的电平为高电平，所以参考选择器130设置VREFD1为VDD。换句话说，如果Dout1的电平为低电平，那么参考选择器130设置VREFD1为VSS。参考选择器230也像参考选择器130一样操作。从而接收器150将VBL和VDD与VDD/2进行比较，因为接收器150将VDD电平的VBL和VDD/2电平的VREFM进行比较，所以当VBL更靠近VDD(时间周期T1)时，设置Din1为逻辑高值，并且还因为接收器150将VDD/2电平的VBL和VDD电平的VREFD1进行比较(时间周期T2)，所以当VBL更靠近VDD/2时，设置Din1为逻辑低值。
在时间周期T3和T4中，Dout1为逻辑低值，因此VBL的两个可能的期望值为VDD/2和VSS。因此，参考选择器130设置VREFD1为VSS。从而接收器150将VBL和VDD/2与VSS进行比较，因为接收器150将VBL和VSS电平的VREFD1进行比较，所以当VBL更靠近VDD/2(时间周期T3)时，设置Din1为逻辑高值，并且还因为接收器150将VBL和VDD/2电平的VREFM进行比较，所以当VBL更靠近VSS时，设置Din1为逻辑低值。
图5B示例了SBD I/O电路200对于相同的Dout1/Dout2驱动顺序的类似的操作。
图6示例了包括由三根传输线85、95和97连接起来的两个半导体器件65和75的配置55。器件65由SBD输入/输出(I/O)电路300、VREFM1发生器380、和VREFM2发生器390组成。器件75由SBD输入/输出电路400、VREFM1发生器480、和VREFM2发生器490组成。传输线85在一端连接到SBD I/O电路300的I/O衬垫320，并且在另一端连接到SBD I/O电路400的I/O衬垫420。传输线95将器件65上的VREFM1发生器380连接到器件75上的VREFM2发生器490。传输线97将器件65上的VREFM2发生器390连接到器件75上的VREFM1发生器480。
SBD I/O电路300由驱动器310和功能上合并了内部参考选择器的接收器350组成。驱动器310可以常规方式操作以通过衬垫320将输出信号Dout1驱动到传输线85上。接收器350接收输出信号Dout1，它要用该信号来操作接收器中对应的部分。五个比较电压被提供给接收器350：干线电压VDD和VSS，电压VBL，和由参考信号发生器380和390分别产生的电压VREFM1和VREFM2。如同将简要说明的，接收器350使用这些电压来输出代表SBDI/O电路400所发出信号Dout2的信号Din1。
SBD I/O电路400由驱动器410和接收器450组成，它们基本上与SBD I/O电路300的对应单元有相似的配置。
在每个器件上使用两个中点参考电压VREFM1和VREFM2使得驱动器310和410可以不必完全匹配。在这种情况下，与驱动器310试图将线压拉低和驱动器410试图将线压拉高时相比(参看图7A，在时间周期T2和T3中分别用于VBL的电压VMID1和VMID2)，当驱动器310试图将线压拉高和驱动器410试图将线压拉低时，可以观测到稍微不同的电压VBL。为了提高接收器操作的准确度，在这两种情况下计算和使用了两个不同的中点电压。
发生器380与驱动器310相匹配-或者至少与驱动器310的上拉部分相匹配-并且在一个实施例中有一个被永久地连接到VDD的输入(或者可能为逻辑高信号)。然而在运行中，发生器380总试图将线95的电平拉高，其驱动强度与当Dout1为逻辑高值时驱动器310试图将线85的电平拉高的驱动强度一样。
发生器490与驱动器410相匹配-或者至少与驱动器410的下拉部分相匹配-并且在一个实施例中有一个被永久地连接到VSS的输入(或者可能为逻辑低信号)。然而在运行中，发生器490总试图将线95的电平拉低，其驱动强度与当Dout2为逻辑低值时驱动器410试图将线85的电平拉低的驱动强度一样。
当发生器380和490通过传输线95相连时，即使驱动器310和410不完全匹配，那么当Dout1为逻辑高值和Dout2为逻辑低值时，将VREFM1值提供给应该精确匹配VBL的接收器350。同样的值作为VREFM1提供给接收器450。
发生器390和480与它们各自的对应部件490和380有相似的构造，并且通过传输线97连接起来工作。因此，即使驱动器310和410不完全匹配，当Dout1为逻辑低值和Dout2为逻辑高值时，将VREFM2值提供给应该精确匹配VBL的接收器350。同样的值作为VREFM2提供给接收器450。
参考图7A和图7B，能更好的理解接收器350和450的操作。首先参照图7A，在时间周期T1和T2中，Dout1是逻辑高值，因此VBL的两个可能的期望值为VDD和VMID1。因此，接收器350激活将VBL与VDD和VREFM1作比较的电路的一部分，因为在时间周期T2中VREFM1的电平比具有VMID1电平的VBL要高，当VBL更靠近VDD时(时间周期T1)设置Din1为逻辑高值，以及当VBL更靠近VMID1时(时间周期T2)设置Din1为逻辑低值。
在时间周期T3和T4中，Dout1是逻辑低值，因此VBL的两个可能的期望值为VMID2和VSS。因此，接收器350激活将VBL与VMID2和VSS作比较的电路的一部分，当VBL更靠近VMID2时(时间周期T3)设置Din1为逻辑高值，并且当VBL更靠近VSS时，设置Din1为逻辑低值。
图7B示出了接收器450的比较电压的类似选择。由于当VBL等于VMID1或VMID2时，驱动器410驱动驱动器310的相反部分，所以在此情况下，VREFM1的电平也高于VREFM2的电平。于是在T2周期，因为VMID1的VBL高于VREFM2，所以接收器450输出高电平的Din2。
图8A包含如图4所示的接收器150(或250)的一些实施例的电路图。接收器由两个差分放大器151和153以及负载电路155组成。
负载电路155由第一和第二匹配负载电阻RL组成。每个电阻的一端连接到VDD。第一个电阻的另一端连接到差分输出节点OUT；第二个电阻的另一端连接到第二个差分输出节点OUTB。一个输出级(未示出)将出现在OUT和OUTB端的电压差转换为逻辑信号Din。
差分放大器151包含两个匹配耗尽型N-沟道MOSFET晶体管N1和N2，以及一个第三N-沟道MOSFET晶体管N3。晶体管N3具有连接到尾电流节点的漏极、连接到VSS的源极、和连接到输入节点BIAS的栅极。用偏置电路(未示出)设置BIAS，偏置电路设置从尾电流节点流经晶体管N3的尾电流IA，以便N3用作差分放大器151的电流源。
匹配晶体管N1和N2的源极连接到尾电流节点，并因此根据施加到它们栅级的差分电压而分开尾电流IA。晶体管N1的栅级接收来自VREFM发生器190(图4)的信号VREFM，并且晶体管N2的栅级接收线电压信号VBL。N1的漏极连接到输出节点OUT，以及N2的漏级连接到输出节点OUTB。
差分放大器153与差分放大器151相同。差分放大器153包含两个匹配耗尽型N-沟道MOSFET晶体管N4和N5，以及一个第三N-沟道MOSFET晶体管N6。晶体管N6具有连接到尾电流节点的漏极、连接到VSS的源极和连接到输入节点BIAS的栅极。BIAS设置从尾电流节点流经晶体管N6的尾电流IB，以使N6用作差分放大器153的电流源，并且IA＝IB。
匹配晶体管N4和N5的源极连接到尾电流节点，并因此根据施加到它们栅级的差分电压而分开尾电流IB。晶体管N4的栅级接收线电压信号VBL，并且晶体管N5的栅级接收来自参考选择器130(图4)的信号VREFD1。N5的漏极连接到输出节点OUT，以及N4的漏极连接到输出节点OUTB。
由于差分放大器151和153都连接到负载电路155，尾电流IA和尾电流IB都必须从正的干线电压VDD流过负载电路155。合成的电流IA+IB根据VREFM、VREFD1和VBL的值在两个负载电阻之间分开。例如，考虑图5A中在时间周期T1内所示的条件，其中VBL＝VREFD1＝VDD和VREFM＝VDD/2。在这些条件下，N2将比N1更难驱动，并且传送IA中的一半还多，从而与OUT相比降低了OUTB的电压。N4和N5将被近似同样地驱动并且平分IB，因而由于放大器153的结果，没有差分电压出现在OUT/OUTB交叉处。净效应是在OUT和OUTB之间的正的差分电压，表示Din应该被设置为逻辑高状态。
对于图5A的时间周期T2，VREFD1保持在VDD并且VREFM保持在VDD/2，但是VBL降到VDD/2，因此，N1和N2将被近似相同地驱动并且平分IA，因而由于放大器151的结果，没有差分电压出现在OUT/OUTB交叉处。然而，N5将比N4更难驱动，并且传送超过IB的一半，因此与OUTB相比降低了OUT处的电压。净效应是在OUT和OUTB之间的负差分电压，表示Din应该被设置为逻辑低状态。
继续图5A的时间周期T3，VBL＝VREFM＝VDD/2，但是参考选择器130现在将VREFD1设置到VSS。因此，N1和N2将被近似相同地驱动并且平分IA，因而由于放大器151的结果，没有差分电压出现在OUT/OUTB交叉处。然而，N4比N5更难驱动，并且传送超过IB的一半，因此与OUT相比降低了OUTB处的电压。净效应是在OUT和OUTB之间的正差分电压，表示Din应该被设置为逻辑高状态。
最后，考虑图5A的时间周期T4，当VREFD1保持在VSS并且VREFM保持在VDD/2，但是VBL降到VSS。在这些情况下，N1比N2更难驱动，并传送超过IA的一半，因此与OUTB相比降低了OUT处的电压。N4和N5将被近似相同地驱动并且平分IB，并因而由于放大器153的结果，没有差分电压出现在OUT/OUTB交叉处。净效应是在OUT和OUTB之间的负差分电压，表示Din应该被设置为逻辑低状态。
本实施例的好几个特点是显而易见的。第一，当一个接收了差分输入电压而另一个没有接收时，两个差分放大器象征性的彼此补偿，因此二者能驱动相同的负载电路以产生共同的输出。第二，因此能相当精确产生的参考值都对应于传输线80上产生的值。第三，被象征性放大的差分输入电压为0.5VDD，而现有技术中单放大器结构放大同一线电压的0.25VDD差分信号。
对于低压信号，因为图8的实施例使用大差分输入电压，所以它尤其有用并具有优良的噪声容限。例如，考虑VDD＝1V以及VSS＝0V的情况并且两个驱动器都尽量将VBL驱动到VDD，但由于噪声或其它效应，VBL＝0.8V。现有技术的接收器将VBL＝0.8V与VREFH＝0.75V相比较并尝试从0.05V差分电压检测逻辑高信号。另一方面，接收器150将放大在差分放大器151中的0.3V差分信号，并放大在差分放大器153中的反向-0.2V差分信号，其在现有技术的接收器中相当于放大了0.1V差分电压。因此接收器150具有两倍于现有技术的接收器的噪声容限。
图9示例了图4的参考选择器130的一个实施例。低电压VL施加到P-沟道MOSFET晶体管P7的源极，以及高电压VH施加到N-沟道MOSFET晶体管N7的源极。晶体管P7和N7的漏极都连接电源VREFD1，即参考选择器130的输出。晶体管P7和N7的栅极都连接DOUT1。当DOUT1为逻辑高信号时，传递VH作为VREFD1，并且当DOUT1为逻辑低信号时，传递VL作为VREFD1。如果必须计算P7和N7的阈值电压，可调整VL和VH，以便VREFD1接近高线压和低线压。
图10示例了图4的参考选择器130的第二个实施例。两个传输门T1和T2都连接到VREFD1，即参考选择器130的输出。低压VL连接到T1的输入，以及高压VH连接到T2的输入。DOUT1连接反相器I1的输入，反相器I1产生DOUT1的逻辑反向，DOUT1#。将DOUT1和DOUT1#施加到传输门T1的控制门以使当DOUT1为逻辑低时T1为开。将DOUT1和DOUT1#施加到传输门T2的反相控制门端以使当DOUT1为逻辑高时T2为开。
图11示例了图6的接收器350的一个实施例的电路图，该电路接受4个参考电压VDD、VSS、VREFM1、和VREFM2。与图4/图7中将两个参考电压多路复用到相同的晶体管栅极(晶体管N5)的方案不同，将图11中的每个参考电压提供给它自己的差分放大器中的自己的晶体管的栅极。根据Dout1的状态激活和减活不同的差分放大器。
与接收器150中的对应电路类似，接收器350包含负载电路355和差分放大器351。然而在接收器350中，由于当Dout1是逻辑高值时VREFM1和VDD是两个要被使用的比较电压，所以将VREFM1施加给N1的栅极并将VDD施加给N5的栅极。
将控制电压BIAS1施加到尾电流晶体管N3和N6，以分别促使它们产生匹配的尾电流IA1和IB1。然而，BIAS1可通过晶体管N14接地短路，而促使晶体管N3和N6关断。将逻辑信号Dout1施加给反相器I2的输入以产生Dout1的逻辑反相，Dout1#。将Dout1#施加给晶体管N14的栅极，以使当Dout1是逻辑高状态时(图7A的时间周期T1和T2)，N14保持关断，从而促使差分放大器351和353执行如前述图8的放大器151和153中描述的比较。然而，当Dout1为逻辑低状态时(图7A的时间周期T3和T4)，Dout1#激活N14以关断流过差分放大器351和353的电流。
接收器350包括差分放大器357和359的重复设置，当减活差分放大器351和353时它们被激活，反之亦然。差分放大器357包括匹配的差分晶体管对N8和N9以及电流源晶体管N10。晶体管N8接收栅极电压VREFM2。晶体管N9接收栅极电压VBL。优选地，晶体管N8和N9同样匹配晶体管N1和N2，尽管这不是必须的。
差分放大器359包括匹配的差分晶体管对N11和N12以及电流源晶体管N13。晶体管N11接收栅极电压VBL。晶体管N12接收栅极电压VSS。优选地，晶体管N11和N12同样匹配晶体管N4和N5，尽管这不是必须的。
将控制电压BIAS2施加到尾电流晶体管N10和N13，以使它们分别产生匹配的尾电流IA2和IB2。优选地，BIAS1＝BIAS2，并且N10、N13匹配N3、N6以使IA2和IB2具有如IA1和IB1被激活时的相同大小。BIAS2可通过晶体管N15接地短路，以促使晶体管N10和N13关断。施加Dout1到晶体管N15的栅极，以使得当Dout1为逻辑低态时N15保持关断(图7A中的时间周期T3和T4)，这促使差分放大器357和359如前面图8中的放大器151和153所述执行比较。然而，当Dout1为逻辑高状态时(图7A的时间周期T1和T2)，Dout1激活N15以关断流经差分放大器357和359的电流。
可以从单独的偏置电路提供BIAS1和BIAS2。可选地，能从共用BIAS电路中提供BIAS1和BIAS2，共用BIAS电路通过旁路晶体管(未示出)连接到BIAS1和BIAS2，当BIAS1或BIAS2接地短路时，该旁路晶体管能使BIAS1或BIAS2从BIAS断开。
反相器型驱动器可以用于上述每个实施例。图12示出了驱动器110的可选实施例的电路图。驱动器110连接在VDD和输出节点120之间的电阻112。输出节点120还通过两个N-沟道晶体管N20和N21的串联组合连接到VSS。N20接收栅极电压VGATE，比如固定在VDD/2。N21接收反相器I3的输出以作为它的栅极电压，反相器I3的输入则连接到Dout1。当Dout1为逻辑高值时，关断晶体管N21并且通过电阻112上拉节点120。当Dout1为逻辑低值时，导通晶体管N21并且通过晶体管N20和N21下拉节点120。驱动器110与反相器型驱动器相比具有小输入电容。
本领域技术人员应认识到，能设想许多其它的器件结构排列而未讨论许多设计参数。例如，图11的电路可通过使用三个差分放大器和使接收一个中点电压的差分放大器断开，来适应具有该唯一中点电压的三参考电压***。或者，图4的参考选择器130可适应多路复用的两个中点电压，也允许图8的接收器用于图6的***中。具体的电压、电阻值、晶体管尺寸等可根据不同应用变化，而未作具体限定。同样，体现在单个功能块中的功能可使用多个共同运转电路或块来实施，反之亦然。描述的集成电路可为从和向另一个电路输入和发送数字数据的任何一种电路，比如微处理器或其它可编程处理器、存储器控制器、存储器件、串行器/解串器等。这样的微小改变和实施细节都包括在本发明的实施例中，并且意欲落入权利要求的保护范围。
前面的实施例为示例性的。尽管该说明书在好几个位置中可引用“一”、“一个”、“另一个”、或者“一些”实施例，但是这并不必须意味着每个都参考同样的实施例，或者该特点仅仅应用于单个实施例。
本申请要求2002年12月31日提交的韩国专利申请No.2002-87887和2003年4月21日提交的韩国专利申请No.2003-25085的优先权，这里引证其公开内容供参考。

Claims (25)

1、一种具有同时双向(SBD)输入/输出电路的集成电路，该SBD输入/输出电路包括：
驱动器，用于响应于驱动器输入信号而驱动SBD传输线；
接收器，用于将在SBD传输线上的第一电压与第一和第二参考电压相比较，并根据该比较结果把输入信号输出到该集成电路；以及
参考选择电路，用于响应于该驱动器输入信号而控制由接收器使用的第一和第二参考电压中的至少一个。
2、根据权利要求1的集成电路，其中该接收器包括连接到共用输出节点的第一和第二差分放大器，每个差分放大器具有第一和第二输入节点，每个差分放大器的第一输入节点连接到该传输线，第一差分放大器的第二输入节点连接到第一参考电压，第二差分放大器的第二输入节点连接到第二参考电压。
3、根据权利要求2的集成电路，其中该共用输出节点包括第一和第二差分输出节点，该接收器还包括第一和第二匹配负载电阻，该第一负载电阻连接在第一电源电压和第一差分输出节点之间，该第二负载电阻连接在第一电源电压和第二差分输出节点之间，并且其中每个差分放大器包括：
电流源，在尾节点产生尾电流；
第一场效应晶体管，具有连接到第一输入节点的栅极、连接到第一差分输出节点的漏极、和连接到该尾电流节点的源极；以及
第二场效应晶体管，匹配该第一场效应晶体管，该第二场效应晶体管具有连接到第二输入节点的栅极、连接到第二差分输出节点的漏极、和连接到该尾电流节点的源极。
4、根据权利要求3的集成电路，其中该第一和第二差分放大器电流源彼此匹配。
5、根据权利要求4的集成电路，其中该第一和第二差分放大器的第一和第二场效应晶体管彼此匹配。
6、根据权利要求1的集成电路，其中该参考选择电路包括产生第二参考电压的参考信号发生器，当该驱动器输入信号是逻辑高压时参考信号发生器将第二参考电压设置为高线电压，以及当该驱动器输入信号是逻辑低压时参考信号发生器将第二参考电压设置为低位线电压。
7、根据权利要求6的集成电路，该参考信号发生器包括：
第一和第二补偿旁路晶体管，具有耦接于接收驱动器输入信号的共用输入节点的栅极，当激活时该第一旁路晶体管将低压传递给输出节点，当激活时该第二旁路晶体管将高压传递给输出节点。
8、根据权利要求7的集成电路，该第一旁路晶体管具有连接到近似低压的第二参考电压的漏极，该第二旁路晶体管具有连接到近似高压减去第二旁路晶体管的阈值电压的第二参考电压的漏极。
9、根据权利要求6的集成电路，该参考信号发生器包括：
第一和第二传输门，具有共用输出节点并耦接到接收驱动器输入信号的共用输入节点，以使当驱动器输入信号是逻辑低压时第一传输门被激活以及当驱动器输入信号是逻辑高压时第二传输门被激活，第一传输门具有连接到低参考电压的输入，第二传输门具有连接到高参考电压的输入。
10、根据权利要求6的集成电路，其中该参考选择电路进一步包括产生第一参考电压作为高压和低压之间的中点电压的中间-电压发生器。
11、根据权利要求10的集成电路，其中该中间-电压发生器还产生用于在相同集成电路上的其它SBD电路的第一参考电压。
12、根据权利要求10的集成电路，其中该中间-电压发生器还将第一参考电压输出到与传输线相连的第二集成电路。
13、根据权利要求1的集成电路，其中该传输线被集成在集成电路上，并且其中该SBD输入/输出电路与相同集成电路上的另一SBD输入/输出电路经过传输线相通。
14、根据权利要求1的集成电路，其中该驱动器包括连接在第一电源电压和SBD传输线终端之间的电阻器、具有连接到SBD传输线终端的漏极和连接到第二晶体管漏极的源极的第一晶体管、具有连接第二电源电压的源极的第二晶体管，其中该第一晶体管的栅极接收近似第一和第二电源电压之间一半的电压信号，并且其中通过驱动器输入信号控制第二晶体管的栅极。
15、一种具有同时双向(SBD)输入/输出电路的集成电路，该SBD输入/输出电路包括：
驱动器，响应于驱动器输入信号而驱动SBD传输线；
接收器，将SBD传输线上的第一电压与第一和第二参考电压中的至少一个相比较，并将取决于比较结果的输入信号输出到该集成电路；以及
中点电压产生电路，当与第二集成电路上的相同电路相连时，当驱动器驱动逻辑高信号并且在第二集成电路上的驱动器驱动SBD传输线上的逻辑低信号时，该中点电压产生电路产生近似SBD传输线上的电压的第一中点电压，当驱动器驱动逻辑低信号并且在第二集成电路上的驱动器驱动SBD传输线上的逻辑高信号时，该中点电压产生电路产生近似SBD传输线上的电压的第二中点电压；
其中当驱动器输入信号被设置为使驱动器驱动逻辑高信号时，参考选择电路选择第一中点电压作为第一参考电压，当驱动器输入信号被设置为使驱动器驱动逻辑低信号时，参考选择电路选择第二中点电压作为第二参考电压。
16、根据权利要求15的集成电路，其中该中点电压产生电路包括：具有第一中点电压存在的输出终端的第一驱动电路、以及具有第二中点电压存在的输出终端的第二驱动电路，当驱动逻辑高信号和逻辑低信号时，第一和第二驱动电路分别匹配于该驱动器。
17、根据权利要求15的集成电路，其中该接收器接收第一中点电压作为对第一差分晶体管对中的一个晶体管的输入并接收第二中点电压作为对第二差分晶体管对中的一个晶体管的输入，并且其中该参考选择电路选择性地激活差分晶体管对之一并且减活其它的差分晶体管对，以选择出哪个中点电压将与SBD传输线上的第一电压相比较。
18、一种从同时双向(SBD)传输线上的电压解码远距离发信号的数据的方法，所述方法包括：
向接收器提供第一参考电压，该第一参考电压具有在第一电压和第二电压之间的预定电压；向接收器提供第二参考电压，该第二参考电压具有响应于输入信号从第一电压和第二电压中选定的一个；
向接收器提供SBD传输线上的电压，该SBD传输线上的电压具有从第一电压、第二电压、以及第一和第二电压之间的中点电压中选定的一个；将SBD传输线上的电压与第一和第二参考电压相比较；以及
基于该比较，输出代表远距离发信号的数据的逻辑状态的数据信号。
19、根据权利要求18的方法，其中将SBD传输线上的电压与第一和第二参考电压作比较的步骤包括：
提供第一参考电压和SBD传输线上的电压作为对共享第一尾电流的第一差分晶体管对的输入；
提供第二参考电压和SBD传输线上的电压作为对共享第二尾电流的第二差分晶体管对的输入；和
驱动来自第一和第二差分晶体管对的共用负载对，以使经过负载对的差分电压代表二者比较的结果。
20、根据权利要求18的方法，其中提供第二参考电压的步骤包括当本地发信号的数据是逻辑高时设置第二参考电压为高压，以及当本地发信号的数据是逻辑低时设置第二参考电压为低压。
21、根据权利要求18的方法，其中提供第一参考电压的步骤包括提供在逻辑高压和逻辑低压之间的中间电压。
22、根据权利要求21的方法，其中提供在逻辑高压和逻辑低压之间的中间电压的步骤包括：
产生代表SBD传输线上的电压的第一中点电压，当远距离发信号的数据具有低逻辑状态并且本地发信号的数据具有高逻辑状态时，期望该第一中点电压；
产生代表SBD传输线上的电压的第二中点电压，当远距离发信号的数据具有高逻辑状态并且本地发信号的数据具有低逻辑状态时，期望该第二中点电压；和
提供该第一中点电压作为当本地发信号的数据的逻辑状态为高时的中间电压，以及提供第二中点电压作为当本地发信号的数据的逻辑状态为低时的中间电压。
23、一种同时双向(SBD)输入/输出电路，包括：
驱动器，将驱动器输入信号驱动到传输线；
接收器，同时将传输线上的电压与两个不同电压相比较，并显示两个不同电压中的哪一个更接近传输线上的电压；以及
参考选择电路，基于驱动器输入信号的状态而设置两个不同电压中的至少一个。
24、一种***，包括：
第一传输线；
第一和第二集成电路，分别具有通过各自的输入/输出垫耦接到第一传输线的同时双向(SBD)输入/输出电路，其中每个SBD输入/输出电路包括驱动驱动器输入信号的驱动器，同时将第一传输线上的电压与两个不同电压相比较并显示两个不同电压中哪一个更接近第一传输线上的电压的接收器，以及基于驱动器输入信号的状态而设置两个不同电压中的至少一个的参考选择电路。
25、根据权利要求24的***，进一步包括在第一和第二集成电路的每个上的参考信号发生器电路，在两个电路上的参考信号发生器电路通过至少一个第二传输线连接，以产生两个不同电压中的至少一个。
CNB2003101252001A 2002-12-31 2003-12-31 同时双向输入/输出电路和方法 Expired - Fee Related CN100401636C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20020087887 2002-12-31
KR87887/2002 2002-12-31
KR87887/02 2002-12-31
KR25085/03 2003-04-21
KR25085/2003 2003-04-21
KR10-2003-0025085A KR100532430B1 (ko) 2002-12-31 2003-04-21 동시 양방향 입출력 회로 및 방법

Publications (2)

Publication Number Publication Date
CN1514546A true CN1514546A (zh) 2004-07-21
CN100401636C CN100401636C (zh) 2008-07-09

Family

ID=32599386

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101252001A Expired - Fee Related CN100401636C (zh) 2002-12-31 2003-12-31 同时双向输入/输出电路和方法

Country Status (5)

Country Link
US (1) US6972597B2 (zh)
JP (1) JP4593915B2 (zh)
CN (1) CN100401636C (zh)
DE (1) DE10361808B4 (zh)
TW (1) TWI244296B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764626A (zh) * 2008-12-01 2010-06-30 三星电子株式会社 发射和接收信号的***和方法
CN101105695B (zh) * 2006-05-10 2011-02-09 三星电子株式会社 用于减少和/或消除终端失配的参考电压发生器
CN101490959B (zh) * 2006-06-02 2011-07-06 密克罗奇普技术公司 动态***功能重映射到集成电路装置的外部输入-输出连接
CN104869343A (zh) * 2014-02-25 2015-08-26 宏正自动科技股份有限公司 双向传输装置
CN117856815A (zh) * 2024-01-19 2024-04-09 慷智集成电路(上海)有限公司 全双工发射接收电路、串行电路芯片、电子设备及车辆

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
KR100532433B1 (ko) * 2003-05-07 2005-11-30 삼성전자주식회사 하나의 패드를 통하여 데이터를 동시에 입출력하기 위한장치 및 방법
CN1993889B (zh) * 2004-07-29 2010-05-26 Nxp股份有限公司 组合逻辑电路
TWI449333B (zh) * 2006-12-22 2014-08-11 Fairchild Semiconductor 雙向訊號介面及相關系統及方法
US8441298B1 (en) 2008-07-01 2013-05-14 Cypress Semiconductor Corporation Analog bus sharing using transmission gates
US9448964B2 (en) * 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8179161B1 (en) 2009-05-05 2012-05-15 Cypress Semiconductor Corporation Programmable input/output circuit
US8487655B1 (en) 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
US9612987B2 (en) 2009-05-09 2017-04-04 Cypress Semiconductor Corporation Dynamically reconfigurable analog routing circuits and methods for system on a chip
US8605798B2 (en) 2009-05-12 2013-12-10 Alfred E. Mann Foundation For Scientific Research Power and bidirectional data transmission
JP2011019189A (ja) * 2009-07-10 2011-01-27 Fujitsu Semiconductor Ltd 半導体集積回路
KR20110027387A (ko) * 2009-09-10 2011-03-16 삼성전자주식회사 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법
EP3217291B1 (en) * 2016-03-11 2020-06-17 Socionext Inc. Integrated circuitry systems

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0530087A (ja) * 1991-07-23 1993-02-05 Nec Shizuoka Ltd ドライバ・レシーバ
US5541535A (en) * 1994-12-16 1996-07-30 International Business Machines Corporation CMOS simultaneous transmission bidirectional driver/receiver
US5604450A (en) * 1995-07-27 1997-02-18 Intel Corporation High speed bidirectional signaling scheme
JPH1155106A (ja) * 1997-08-07 1999-02-26 Hitachi Ltd 半導体集積回路装置
US6127849A (en) * 1998-08-11 2000-10-03 Texas Instruments Incorporated Simultaneous bi-directional input/output (I/O) circuit
US6826390B1 (en) * 1999-07-14 2004-11-30 Fujitsu Limited Receiver, transceiver circuit, signal transmission method, and signal transmission system
US6453422B1 (en) * 1999-12-23 2002-09-17 Intel Corporation Reference voltage distribution for multiload i/o systems
US6348811B1 (en) * 2000-06-28 2002-02-19 Intel Corporation Apparatus and methods for testing simultaneous bi-directional I/O circuits
DE10113822A1 (de) * 2000-10-02 2002-04-25 Fujitsu Ltd Empfänger, Hybridschaltung, Ansteuerschaltung und Signalübertragungssystem zur bidirektionalen Signalübertragung zum gleichzeitigen Ausführen einer derartigen Signalübertragung in beiden Richtungen
US6791356B2 (en) * 2001-06-28 2004-09-14 Intel Corporation Bidirectional port with clock channel used for synchronization
KR100891322B1 (ko) 2002-09-25 2009-03-31 삼성전자주식회사 데이터 입력 마진을 개선할 수 있는 동시 양방향 입출력회로

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101105695B (zh) * 2006-05-10 2011-02-09 三星电子株式会社 用于减少和/或消除终端失配的参考电压发生器
CN101490959B (zh) * 2006-06-02 2011-07-06 密克罗奇普技术公司 动态***功能重映射到集成电路装置的外部输入-输出连接
CN101764626A (zh) * 2008-12-01 2010-06-30 三星电子株式会社 发射和接收信号的***和方法
CN101764626B (zh) * 2008-12-01 2014-03-19 三星电子株式会社 发射和接收信号的***和方法
US8773417B2 (en) 2008-12-01 2014-07-08 Samsung Electronics Co., Ltd. System and method for transmitting and receiving signals
CN104869343A (zh) * 2014-02-25 2015-08-26 宏正自动科技股份有限公司 双向传输装置
CN104869343B (zh) * 2014-02-25 2018-02-02 宏正自动科技股份有限公司 双向传输装置
CN117856815A (zh) * 2024-01-19 2024-04-09 慷智集成电路(上海)有限公司 全双工发射接收电路、串行电路芯片、电子设备及车辆

Also Published As

Publication number Publication date
TWI244296B (en) 2005-11-21
DE10361808B4 (de) 2009-06-25
DE10361808A1 (de) 2004-07-15
JP2004215268A (ja) 2004-07-29
TW200507567A (en) 2005-02-16
CN100401636C (zh) 2008-07-09
US20040184601A1 (en) 2004-09-23
JP4593915B2 (ja) 2010-12-08
US6972597B2 (en) 2005-12-06

Similar Documents

Publication Publication Date Title
CN1514546A (zh) 同时双向输入/输出电路和方法
US6218858B1 (en) Programmable input/output circuit for FPGA for use in TTL, GTL, GTLP, LVPECL and LVDS circuits
US7538699B2 (en) Single ended pseudo differential interconnection circuit and single ended pseudo differential signaling method
US6853213B2 (en) Input/output circuit, reference-voltage generating circuit, and semiconductor integrated circuit
US7301371B2 (en) Transmitter of a semiconductor device
US7271639B2 (en) Voltage level converter circuit and semiconductor integrated circuit device
KR100591520B1 (ko) 감소된 전압 입출력의 3상태 버퍼 및 그 제조 방법
US6316964B1 (en) Method for generating differential tri-states and differential tri-state circuit
US6664814B1 (en) Output driver for an integrated circuit
US7724069B1 (en) Analog switch for operation outside power rails with low supply current
US7262651B2 (en) Differential input buffer circuit with rail-to-rail input range
CN102223492A (zh) 半导体器件
US6163179A (en) Voltage level transfer
EP1255255B1 (en) High speed decoder for flash memory
US8749266B2 (en) Data output circuit responsive to calibration code and on die termination code
US20020011881A1 (en) Output buffer circuit
US20060071695A1 (en) Signal driving circuits including inverters
US20090167369A1 (en) Lvds output driver
US20080024188A1 (en) Junction field effect transistor level shifting circuit
US5726938A (en) Semiconductor device provided with a level conversion means for enabling a connection between logic circuits
KR100713907B1 (ko) 반도체 장치의 라인 구동 회로
US7227381B2 (en) Input buffer and semiconductor device including the same
US7746146B2 (en) Junction field effect transistor input buffer level shifting circuit
CN1512670A (zh) 电平转换数字开关
US6392445B2 (en) Decoder element for producing an output signal having three different potentials

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080709

Termination date: 20141231

EXPY Termination of patent right or utility model