CN101105695B - 用于减少和/或消除终端失配的参考电压发生器 - Google Patents
用于减少和/或消除终端失配的参考电压发生器 Download PDFInfo
- Publication number
- CN101105695B CN101105695B CN2007101292524A CN200710129252A CN101105695B CN 101105695 B CN101105695 B CN 101105695B CN 2007101292524 A CN2007101292524 A CN 2007101292524A CN 200710129252 A CN200710129252 A CN 200710129252A CN 101105695 B CN101105695 B CN 101105695B
- Authority
- CN
- China
- Prior art keywords
- voltage
- signal
- reference voltage
- terminal
- transmitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
一种***,包括多个传输线、输出相应的信号至多个传输线的每个的发射器、通过相应的传输线接收多个信号中的每个的接收器,该接收器包括:连接至传输线的连接路径;沿连接路径分布的多个终端电路;每个终端电路从连接路径接收唯一终端电压、接收相应的信号以及输出终端输入信号;包括连接至公共电压的多个参考电压发生器单元的参考电压发生器,每个参考电压发生器唯一地接收至少一个唯一终端电压和输出参考电压;以及接收相应的信号和从参考电压发生器输出的多个参考电压的适当参考电压的多个数据输入缓冲器。
Description
技术领域
本发明涉及参考电压发生器和用于生成参考电压的方法。更具体地,本发明的一个或多个方面涉及参考电压发生器、使用这样的参考电压发生器的半导体***和方法用于生成被配置来减少和/或消除终端失配的参考电压。
背景技术
当在半导体器件之间传输信号时,可以执行阻抗匹配来减少信号反射。如果传输线的阻抗与所驱动器的负载的阻抗不匹配可能发生信号反射,也就是,信号衰减。
信号反射会引起以例如环状(ringing)和/或阶梯步进(stair-stepping)形式的失真,其又可导致例如在时钟线上的错误触发,数据、地址和控制线的错误位,增加时钟和信号抖动等。
例如终端电阻器的终端电路可用于改善信号完整性,例如,减小信号反射。可以向半导体器件内部和/或外部提供终端电阻器。内部提供的终端电阻器可指的是如片上(on-chip)终端电阻器或裸片上(on-die)终端电阻器。
传统的终端电路可以包括包含基于地电压和接收器的电源电压来提供参考电压的传统参考电压发生器的接收器。在这样的器件中,发射器的地电压和/或电源电压的任何变化是不计算在参考电压的确定之内的。这样,数据输入信号的逻辑电平确定的数据错误率会增加,并且发射器和接收器接口的性能会退化。希望使用和/或产生更精确参考电压值的终端电路。
发明内容
因此发明的一个或更多的方面针对于参考电压发生器和用于产生参考电压的方法,其可以使用于半导体***并且其充分地克服了由于相关技术的局限性和缺点的一个或更多的问题。
因此本发明实施例的特征是提供能够基于来自每个发射器单元和接收器单元的至少一个电压信号而产生更精确参考电压的参考电压发生器。
因此本发明实施例的单独的特征是提供使用通过提供比传统***更精确的参考电压而能够减少和/或消除信号失配的参考电压发生器的半导体器件***。
通过提供如下***可以实现本发明的上述的和其他的特征和优势的至少一个,该***包括多个传输线;将相应的信号输出到多个传输线的每个的发射器;通过相应的传输线接收多个信号中的每个的接收器,该接收器包括连接至终端电压的连接路径,沿连接路径分布的多个终端电路,从连接路径接收相应终端电压、接收相应的信号和输出终止输入信号的每个终端电路;包括连接至公共电压的多个参考电压发生器单元的参考电压发生器,每个参考电压发生器单元相应地接收至少一个相应终端电压并且输出参考电压;以及接收相应的终端输入信号和从参考电压发生器输出的多个参考电压中的相应参考电压的多个数据输入缓冲器。
公共电压可以是基于发射器电压的第一电压信号。***可以包括第一电压传输线,以及发射器可以包括将第一电压信号输出至第一电压传输线的第一电压驱动器。通过共有电阻,可以将第一电压信号提供至每个参考电压发生器。多个参考电压发生器单元可以是多个参考电压发生器单元并且每个参考电压发生器单元可以接收相应终端电压。
每个参考电压发生器单元可以包括在参考节点和相应终端电压之间的第一电阻器,以及在公共电压和参考节点之间的第二电阻器。第二电阻器可以为全部参考电压发生器单元所共有的。每个参考电压发生器单元可以分别具有独立的第二电阻器。公共电压可以是基于发射器电压的第一电压信号。公共电压可以包括第一电压信号和第二电压信号。第一电压信号可为基于发射器的驱动器地电压,而第二电压信号为基于发射器的驱动器电源电压。
该***可以包括第一电压传输线和第二电压传输线,并且其中发射器可以包括将第一电压信号输出至第一电压传输线的第一电压驱动器以及将第二电压信号输出至第二电压传输线的第二电压驱动器。每个参考电压发生器单元可以基于低信号和高信号的平均值而产生参考电压。
低信号可以是第一电压信号和第一终端电压的平均值,而高信号是第二电压信号和第二终端电压的平均值。第一和第二终端电压可以是相等的。第一和第二终端电压可以来自邻近的终端电路。
通过提供在***中产生多个参考电压的方法,可以分别实现本发明的上述的和其他的特征和优势的至少一个,其中所述***具有多个传输线、将相应的信号输出至多个传输线的每个的发射器、以及通过相应的传输线接收多个信号中的每个的接收器,所述方法包括沿连接到终端电压的连接路径分布终端电压、基于多个信号中的每个和从连接路径接收的相应的相应终端电压而产生多个终端输入信号、以及从相应终端电压和公共电压产生多个参考电压、以及为多个终端输入信号的每个输出参考电压。
根据相应终端电压和公共电压产生多个参考电压可以包括使用排列在从连接路径接收的每个终端电压和公共电压之间的多个电阻器。该方法可以包括从发射器接收公共电压、其中公共电压可以对应于发射器的电压。
通过提供可执行指令的机器可读媒介,可以分别实现本发明的上述的和其他的特征和优势的至少一个,当通过处理器执行时,其使得处理器执行在***中产生多个参考电压的方法,其中所述***具有多个传输线、将相应的信号输出至多个传输线的每个的发射器、以及通过相应的传输线接收多个信号的每个的接收器,所述方法包括沿连接路径分布终端电压、基于多个信号中的每个和从连接路径接收的相应的终端电压产生多个终端输入信号、以及从相应终端电压和公共电压产生多个参考电压、以及为多个终端输入信号的每个输出参考电压。
附图说明
通过参考附图的示例性实施例的详细描述,本发明的上述和其他的特征和优势对于本领域普通技术人员将变得更加明显,其中:
图1图示了使用本发明的一个或更多方面的半导体器件***的第一示例性实施例;
图2图示了用于图1中所示半导体器件***的示例性数据信号传输路径;
图3图示了用于图1中所示半导体器件***的参考电压传输路径的示例性实施例;
图4图示了使用本发明的一个或更多方面的接收器的示例性实施例;
图5图示了用于图4中所示的接收器的参考电压发生器的第一示例性实施例;
图6图示了用于图4中所示的接收器的参考电压发生器的第二示例性实施例;
图7图示了使用本发明一个或更多方面的半导体器件***的第二示例性实施例;
图8图示了可由图7中所示的半导体器件***使用的接收器的第一示例性实施例;
图9图示了可由图8中所示的接收器使用的参考电压发生器的示例性实施例;
图10图示了可由图7中所示的半导体器件***使用的接收器的第二示例性实施例;以及
图11图示了可由图10中所示的接收器使用的参考电压发生器的示例性实施例。
具体实施方式
通过引用在此合并于2006年5月10日在韩国知识产权局提出的韩国专利申请No.2006-0041798的全部内容。
现在将在下文中参考附图而更加完全地表述本发明,其中示出了发明的示例性的实施例。然而,发明可以以不同形式实现并且不应该解释为局限于在这里阐明的实施例。然而,提供这些实施例,使得此公开将是彻底的和完整的,并且将发明的范围完全地传达给本领域技术人员。贯穿说明书同样的附图标记指的是同样的元件。
在下面的表述中,将会理解,当元件描述为彼此相互连接时,它们可以是直接连接或者一个或多个可以是通过一个或多个居间元件连接的。如果元件描述为直接连接,那么元件是直接相互连接并且其间是没有居间元件的。
图1图示了使用发明的一个或更多方面的半导体器件***500的第一示例性实施例。半导体器件500可以包括接收器220、发射器320、第一电压信号发生器130、以及连接在发射器320和接收器220之间的多个传输线30a至30n。
第一电压信号发生器130可以包括连接在发射器320和接收器220之间的第一电压传输线35。可以将第一电压传输线35连接至发射器320的第一电压驱动器引脚75和接收器220的第一电压输入引脚70。
发射器320可以包括多个数据输出驱动器50a至50n,多个数据输出引脚40a至40n,以及第一电压驱动器60。第一电压驱动器60可以包括n型晶 体管NT,例如,具有连接至第一电压驱动器引脚75的第一终端以及连接至驱动器地电压VSSQ的第二终端的NMOS晶体管。发射器320的每个数据输出引脚40a至40n可以连接到数据输出驱动器50a至50n中的相应一个。每个数据输出驱动器50a至50n可以连接至驱动器电源电压VDDQ和驱动器地电压VSSQ。每个数据输出驱动器50a至50n可以将终端(terminated)数据输入信号IS1至ISn提供到接收器220的数据输入引脚10a至10n的相应一个。
可以向接收器220提供接收器电源电压VDD并且可以包括多个数据输入引脚10a至10n。接收器220可以包括参考电压发生器120。参考电压发生器120可以包括通过电源线90连接至接收器电源电压VDD的多个输入终端,以接收终端电压VDD。作为例如电源线90的阻抗的特性的结果,每个输入终端可以接收基于接收器电源电压VDD的相应的终端电压VDD1至VDDn。就是说,在发明的实施例中,每个终端电压VDD1至VDDn可以是彼此不同的。
通过多个终端电阻RT的相应一个,接收器220的每个数据输入引脚10a至10n可以连接到电源线90。就是说,例如,通过连接在其间的多个终端电阻器RT的相应一个,参考电压发生器120的每个输入终端可以连接至数据输入引脚10a至10n中的相应一个。参考电压发生器120可以包括用于输出参考电压VREF1至VREFn的相应一个的多个输出终端。
参考图1,也可以将参考电压发生器120连接至第一电压输入引脚(1)VOL=VTT×RON/(RON+RT)
70,以及更具体地,至第一电压信号发生器130。因此,在发明的实施例中,通过第一电压信号发生器130,参考电压发生器120可以接收相对于例如发射器320的地供应电压VSSQ的电压信号。因此,参考电压发生器120可以使用来自发射器320的电压信号来产生相应的参考电压VREF1至VREFn。因此,在发明的实施例中,可以产生更精确的参考电压。
接收器220可以包括多个数据输入缓冲器20a至20n。每个数据输入缓冲器20a至20n可以接收来自参考电压发生器120的参考电压VREF1至VREFn中的相应一个。数据输入缓冲器20a至20n也可以接收终端数据输入信号IS1至ISn中的相应一个,以及可以将终端数据输入信号IS1至ISn中的相应一个与接收的参考电压VREF1至VREFn中的相应一个进行比较。基于终端数据输入信号IS1至ISn中的相应一个与参考电压VREF1至VREFn中的相应一个的比较,数据输入缓冲器20a至20n中的相应一个可以输出相应的输入信号CS1至CSn。
图2图示了图1中所示半导体器件***500所采用的开放漏极(open-drain)型数据驱动器的示例性数据信号传输路径。参考图1和2,每个传输线30a至30n可以具有连接至发射器320的数据输出引脚40a至40n中的相应一个的一端以及连接至接收器220的数据输入引脚10a至10n中的相应一个的另一端。可以将连接至相应的数据输入引脚10a至10n的相应的传输线30a至30n的端连接至相应的终端电阻器RT的第一终端。可以将相应的终端电阻器的另一终端连接至终端电压VTT,例如VDD1。在发明的一些实施例中,可以通过下面三个公式分别定义每个终端数据输入信号IS的低电压VOL、高电压VOH以及相应参考电压VREF:
(1)VOL=VTT×RON/(RON+RT)
(2)VOH=VTT
(3)VREF=(VOL+VOH)/2=VTT×(RON+RT/2))/(RON+RT)
在等式(1)中,VOL对应于相应的终端数据输入信号IS的低电压,VTT对应于终端电压,RON对应于从驱动器地电压VSSQ到接收器220的相应的数据输入引脚10a至10n的阻抗,以及RT对应于相应的终端电阻器的阻抗。在等式(2)中,VOH对应于相应的终端数据输入信号IS的高电压。
图3图示了图1中所示半导体器件***500所采用的开放漏极型电压驱动器的参考电压传输路径的示例性实施例。参考图1和3,第一电压传输线35可以具有连接至接收器220的第一电压输入引脚70的一端以及连接至发射器320的第一电压驱动器引脚75即发射器320的第一电压驱动器60的另一端。如图3中所示,参考电压传输路径可以包括上拉电阻器RU和下拉电阻器RD。可以在相应的终端电压VTT和参考节点NR之间连接上拉电阻器RU。可以在参考节点NR和连接至第一电压输入引脚70的电压节点NL之间连接下拉电阻器RD,以接收相应的电压信号VL。在发明的一些实施例中,可以通过等式(4)定义参考电压传输路径的参考电压。
(4)VREF=(VOL+VOH)/2=VTT×(RON+RU)/(RON+RD+RU)
在等式(4)中,VOL和VOH分别对应于电压信号VL的低电压和高电压,RON对应于从驱动器地电压VSSQ至电压节点NL的阻抗,RU对应于上拉电阻器的阻抗,RD对应于下拉电阻器的阻抗,以及VTT对应于提供给上拉电阻器RU的相应的终端的终端电压。
图4图示了图1中所示的接收器220的示例性实施例的附加特征。如上 面论述的,接收器220可以包括参考电压发生器120。在本发明的一些实施例中,参考电压发生器120可以包括多个参考电压产生单元120a至120n。
图5图示了可用作如图4中所示的接收器220的参考电压发生器120的参考电压发生器121的第一示例性实施例。参考图5,参考电压发生器121可以包括多个参考电压产生单元121a至121n。如图5中所示,每个参考电压产生单元121a至121n可以包括上拉电阻器RU和下拉电阻器RD。对于每个参考电压产生单元121a至121n,可以在相应的参考节点NR1至NRn将上拉电阻RU连接至下拉电阻器RD。如图5中所示,相应的参考电压VREF1至VREFn可以对应于在相应的参考节点NR1至NRn的电压。
更具体地,例如,可以在相应的终端电压VDD1至VDDn和相应的参考节点NR1至NR2之间连接每个上拉电阻器RU,以及可以在相应的参考节点NR1至NR2和电压节点NL之间连接每个下拉电阻器RD。如上面论述的,电压节点NL的电压可以对应于来自第一电压信号发生器130的电压信号VL。在发明的实施例中,上拉电阻器RU和/或下拉电阻器RD可以是具有与阻抗控制电路(未示出)一致的阻抗的可变电阻器。
更具体地,在下面的描述中,可以认定电阻器为可变的和/或电阻器可以仅仅被认为是电阻器,然而,任何电阻器可以是具有预定值的电阻器和/或可变电阻器。就是说,本发明的实施例不限于在附图中示出的示例性实施例。
如图5中所示,参考电压发生器120可以接收电压信号,例如VL。因此,基于发射器320的例如VL的电压信号和接收器220的相应的终端电压VDD1至VDDn,参考电压发生器120可以产生相应的参考电压VREF1至VREFn。从而,发明的实施例可以使得参考电压发生器120产生更精确的参考电压。因此,发明的实施例还可以使得输入数据信号的逻辑电平确定的数据错误率降低,并且保持和/或改进半导体器件***500的性能。
图6图示了可用作如图4所示的接收器的参考电压发生器120的参考电压发生器122的第二示例性实施例。大体上,在下面仅描述图5中示出的第一示例性参考电压发生器121与图6中示出的第二示例性参考电压发生器122之间的区别。
如图6中所示,在发明的一些实施例中,参考电压发生器122可以包括多个参考电压产生单元122a至122n。每个参考电压产生单元122a可以包括连接在终端电压VDD1至VDDn的相应一个和参考节点NR1至NRn的相应一个 之间的上拉电阻器RU。在发明的一些实施例中,如图6中所示,可以在全部的参考节点NR1与电压节点NL之间连接共同的下拉电阻器RDC。
图7图示了使用发明一个或更多方面的半导体器件***600的第二示例性实施例。大体上,在下面将仅描述图1中示出的第一示例性半导体器件***500与图7中示出的第二示例性半导体器件***600之间的区别。在本发明的一些实施例中,半导体器件***600可以包括发射器340、接收器240、多个传输线30a至30n、以及第一和第二电压发生器150。
与第一示例性半导体器件***500中的发射器320相似,第二示例性半导体器件***600的发射器340可以包括多个数据输出装置50a至50n以及多个数据输出引脚40a至40n。发射器340也可包括代替发射器320的电压驱动器引脚75的多个电压驱动器引脚75a、75b。每个数据输出驱动器50a至50n可以连接至驱动器电源电压VDDQ和驱动器地电压VSSQ。
与第一示例性半导体器件***500中的接收器220相似,第二示例性半导体器件***600的接收器240可以包括多个数据输入引脚10a至10n以及多个数据输入缓冲器20a至20n。接收器240还可以包括分别代替发射器220的电压发生器120和电压输入引脚70的参考电压发生器140和多个电压输入引脚70a、70b。
第一和第二电压信号发生器150可以包括多个电压传输线35a、35b。可以在电压驱动器引脚75a、75b的相应一个以及电压输入引脚70a、70b的相应一个之间连接第一和第二电压发生器150的每个传输线35a、35b。更具体地,可以在发射器340的驱动器电压例如VDDQ、VSSQ与电压驱动器引脚75a、75b的相应一个之间连接发射器340的每个电压驱动器60a、60b。
例如,在本发明的一些实施例中,如图7中所示,可以在驱动器电源电压VDDQ和相应的电压驱动器引脚75b之间连接电压驱动器的一个,例如60b,以及可以在驱动器地电压VSSQ与相应的电压驱动器引脚75a之间连接电压驱动器的另一个,例如60a。连接至电压驱动器60a的电压传输线35a,可以提供第一电压信号VL至接收器240,其中所述电压传输线35a可以连接至驱动器地电压VSSQ。连接至电压驱动器60b的电压传输线35b,可以提供第二电压信号VH至接收器240,其中所述电压传输线35b可以连接驱动器电源电压VDDQ。第一电压信号VL可以对应于低电压信号以及第二电压信号VH可以对应于发射器340的高电压信号。
因此,如图7中所示,第二示例性参考电压发生器140可以接收多个电压信号,例如,VH和VL。因此,基于发射器340的例如VH和VL的多个电压信号,以及接收器240的相应的终端电压VDD1至VDDn,参考电压发生器140可以产生相应的参考电压VREF1至VREFn。从而,本发明的实施例可以使得参考电压发生器240产生更精确的参考电压。因此,本发明的实施例也可以使得输入数据信号的逻辑电平确定的数据错误率降低以及保持和/或改进半导体器件***600的性能。
图8图示了图7所示的半导体器件***所采用的示例性接收器240的附加特征。更特别地,图8图示了接收器240的电压发生器140的附加特征。如图8中所示,电压发生器140可以包括多个参考电压产生单元140a至140n。每个参考电压产生单元140a至140n可以接收例如VH和VL的多个电压信号中的每个,以及终端电压VDD1至VDDn的相应一个。这样,如上面论述的,在本发明的一些实施例中,使用一个或更多相应于例如发射器340的驱动器源和地电压VDDQ和VSSQ的电压信号VH和VL,参考电压发生器140可以产生相应的参考电压VREF1至VREFn。
图9图示了图8中所示的接收器240所采用的参考电压发生器140的示例性实施例。如图9中所示,参考电压发生器140可以包括n个参考电压产生单元140a至140n。每个参考电压产生单元140a至140n可以包括多个电阻器,以及更具体地,例如,上拉可变电阻器RU、下拉可变电阻器RD、第一电阻器R1和第二电阻器R2。可以通过阻抗控制电路(未示出)设置上拉可变电阻器RU和下拉可变电阻器RD的阻抗,其中所述阻抗控制电路可以包括在接收器240内。如上所述,发明的实施例是不局限于附图中示出的电阻器类型的,例如,可变电阻器或具有预定阻抗的电阻器。
更具体地,如在例如图9中所示,对于每个电压产生单元140a至140n,可以在相应的终端电压VDD1至VDDn和第一电压信号VL之间连接下拉电阻器RD,其中可以通过参考电压发生器140的第一电压节点NL提供第一电压信号VL;以及可以在相应的终端电压VDD1至VDDn和第二电压信号VH之间连接上拉电阻器RU,其中可以通过参考电压发生器140的第二电压节点NH提供第二电压信号VH。可以将参考电压发生器140的第一电压节点NL连接至电压产生单元140a至140n的相应的下拉节点ND,以及可以连接参考电压发生器140的第二电压节点NH至电压产生单元140a至140n的相应的上拉节点NU。 可以在相应的上拉节点NU与电压产生单元140a至140n的相应的参考节点NR1至NRn之间连接第一电阻器R1,以及可以在相应的下拉节点ND与相应的电压产生单元140a至140n的相应的参考节点NR1至NRn之间连接第二电阻器R2。相应的参考节点NR1至NRn可以具有对应于由参考电压发生器150产生的相应的参考电压VREF1至VREFn的电压。
图10图示了图7所示的半导体器件***所采用的接收器240’的第二示例性实施例。大体上,下面仅描述图8中示出的第一示例性接收器240与图10示出的第二示例性接收器240’之间的区别。如图10中所示,第二示例性接收器240’可以包括代替参考电压发生器140的参考电压发生器160。如图10中所示,参考电压发生器160可以包括数量少于终端数据输入信号IS1至ISn的数量的参考电压产生单元160a至160c。就是说,例如,参考电压发生器160,为接收四个终端数据输入信号IS1至IS4,可以包括两个,也就是,少于四个,电压产生单元160a和160c。更具体地,在发明的一些实施例中,每个电压产生单元160a、160c可以被终端数据输入信号IS1至ISn中的多个,例如,被两个所共享。
因此,如图10中所示,可以将每个产生的参考电压,例如,VREF1、VREF3,提供到多个数据输入缓冲器,例如,20a、20b、20c、20d。
图11图示了可由图10所示的接收器240’使用的参考电压发生器160的示例性实施例。大体上,下面仅描述图11中示出的示例性参考电压发生器160与图9示出的示例性参考电压发生器140之间的区别。每个参考电压产生单元160a、160b可以包括多个电阻器,以及更具体地,例如,上拉可变电阻器RU、下拉可变电阻器RD、第一电阻器R1和第二电阻器R2。可以通过阻抗控制电路(未示出)设置上拉可变电阻器RU和下拉可变电阻器RD的阻抗,其中阻抗控制电路可以包括在接收器240’内。
更具体地,如例图11中所示,可以将电压产生单元160a、160c中的一个与例如VDD1、VDD2、VDD3、VDD4的终端电压中的两个相连,并且因此,在发明的一些实施例中,可存在为例如VDD1至VDD4的终端电压和/或例如IS1至IS4的终端数据输入信号的一半那么多的参考电压产生单元,例如,160a、160c。对于每个电压产生单元160a、160c,可以在相应的终端电压中的一个例如VDD1,以及相应的终端电压中的另一个例如VDD2之间连接上拉电阻器RU、第一电阻器R1、第二电阻器R2和下拉电阻器RD。就是说,例如,可以 在第一终端电压VDD1和第二终端电压VDD2之间串联连接第一参考电压产生单元160a的上拉电阻器RU、第一电阻器R1、第二电阻器R2和下拉电阻器RD,并且可以在第三终端电压VDD3和第四终端电压VDD3之间串联连接第二参考电压产生单元160c的上拉电阻器RU、第一电阻器R1、第二电阻器R2和下拉电阻器Rd。对于每个电压产生单元160a、160c,例如,相应的上拉节点NU可以对应于在上拉电阻器RU和第一电阻器R1之间的节点,并且可以将上拉节点NU连接至第二电压节点NH,以及相应的下拉节点ND可以对应于在下拉电阻器RD和第二电阻器R2之间的节点,并且可以将下拉节点ND连接至第一电压节点NL。相应的参考节点NR1、NR3可以对应于在相应的第一和第二电阻器R1、R2之间的节点。
在这里已经公开了本发明的示例性实施例,并且尽管使用了特定术语,但是仅以一般和说明的意义使用以及解释它们,没有意图限制。尽管已对于硬件实现方式来描述了本发明的实施例,本发明的处理还可以软件实现,例如,通过一种包括数据的机器可存取或可读取介质的产品,该数据当通过例如处理器的机器读取时使得机器执行根据本发明的一个或多个方面以的、产生多个参考电压的方法。因此,本领域普通技术人员可以理解,如下面权利要求中所阐明的,在不脱离本发明的精神和范围的情况下可以进行在形式和细节上的各种改变。
Claims (15)
1.一种产生多个参考电压的***,包括:
多个传输线;
发射器,输出相应的信号至所述多个传输线的每个;以及
接收器,通过相应的传输线接收每个信号,所述接收器包括
连接路径,连接到终端电压,
多个终端电路,沿连接路径分布,每个终端电路从所述连接路径接收相应终端电压,接收相应的信号并输出终端输入信号,
参考电压发生器,包括连接至公共电压的多个参考电压发生器单元,每个参考电压发生器单元相应地接收至少一个相应终端电压并且输出参考电压,以及
多个数据输入缓冲器,接收相应的终端输入信号和从参考电压发生器输出的多个参考电压中的相应参考电压。
2.如权利要求1中所述的***,其中所述公共电压是基于发射器电压的第一电压信号。
3.如权利要求2中所述的***,进一步包含第一电压传输线,以及其中所述发射器包括输出所述第一电压信号至所述第一电压传输线的第一电压驱动器。
4.如权利要求3中所述的***,其中通过公共电阻器将所述第一电压信号提供到每个参考电压发生器单元。
5.如权利要求1中所述的***,其中每个参考电压发生器单元包括在参考节点和所述相应终端电压之间的第一电阻器、以及在所述公共电压和所述参考节点之间的第二电阻器。
6.如权利要求5中所述的***,其中所述第二电阻器为全部参考电压发生器单元共用的。
7.如权利要求5中所述的***,其中每个参考电压发生器单元分别具有独立的第二电阻器。
8.如权利要求1中所述的***,其中所述公共电压包括第一电压信号和第二电压信号。
9.如权利要求8中所述的***,其中所述第一电压信号基于所述发射器的驱动器地电压,而所述第二电压信号基于所述发射器的驱动器电源电压。
10.如权利要求8中所述的***,进一步包含第一电压传输线和第二电压传输线,并且其中所述发射器包括将所述第一电压信号输出至所述第一电压传输线的第一电压驱动器和将所述第二电压信号输出至所述第二电压传输线的第二电压驱动器。
11.如权利要求8中所述的***,其中每个参考电压发生器单元基于低信号和高信号的平均值产生参考电压,其中所述低信号是所述第一电压信号和第一终端电压的平均值,而所述高信号是所述第二电压信号和第二终端电压的平均值,其中所述第一终端电压和第二终端电压来自邻近的终端电路。
12.如权利要求11中所述的***,其中所述第一终端电压和第二终端电压是相等的。
13.一种在***中产生多个参考电压的方法,所述***具有多个传输线、输出相应的信号至多个传输线的每个的发射器以及通过相应的传输线接收多个信号的每个的接收器,所述方法包括:
沿连接到终端电压的连接路径分布终端电压;
基于多个信号的每个和从所述连接路径接收的相应终端电压而产生多个终端输入信号;以及
从所述相应终端电压和公共电压产生多个参考电压,并且为多个终端输入信号的每个而输出参考电压。
14.如权利要求13中所述的方法,其中从相应终端电压和所述公共电压产生多个参考电压包括使用布置在从所述连接路径接收的每个终端电压和所述公共电压之间的多个电阻器。
15.如权利要求13中所述的方法,进一步包括从所述发射器接收所述公共电压,其中所述公共电压对应于所述发射器的电压。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060041798A KR100796764B1 (ko) | 2006-05-10 | 2006-05-10 | 기준 전압 발생 회로, 이를 포함하는 반도체 장치 및 기준전압 발생 방법 |
KR41798/06 | 2006-05-10 | ||
US11/790,014 US7403040B2 (en) | 2006-05-10 | 2007-04-23 | Reference voltage generators for reducing and/or eliminating termination mismatch |
US11/790,014 | 2007-04-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101105695A CN101105695A (zh) | 2008-01-16 |
CN101105695B true CN101105695B (zh) | 2011-02-09 |
Family
ID=38821256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101292524A Active CN101105695B (zh) | 2006-05-10 | 2007-05-10 | 用于减少和/或消除终端失配的参考电压发生器 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7403040B2 (zh) |
KR (1) | KR100796764B1 (zh) |
CN (1) | CN101105695B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3587814B2 (ja) * | 2001-11-28 | 2004-11-10 | ローム株式会社 | データ伝送システム及びケーブル |
US7639993B1 (en) * | 2005-08-26 | 2009-12-29 | Altera Corporation | Power supply circuitry for data signal transceivers on integrated circuits |
KR100796764B1 (ko) * | 2006-05-10 | 2008-01-22 | 삼성전자주식회사 | 기준 전압 발생 회로, 이를 포함하는 반도체 장치 및 기준전압 발생 방법 |
US7605635B2 (en) * | 2007-05-24 | 2009-10-20 | National Semiconductor Corporation | Threshold control circuitry for multiple current signal receivers |
FR2917921B1 (fr) * | 2007-06-21 | 2011-02-11 | Excem | Dispositif d'interface pseudo-differentiel avec circuit de terminaison |
FR2918523B1 (fr) * | 2007-07-06 | 2011-02-11 | Excem | Dispositif d'interface pseudo-differentiel avec circuit d'equilibrage |
US20090080266A1 (en) * | 2007-09-25 | 2009-03-26 | Zumkehr John F | Double data rate (ddr) low power idle mode through reference offset |
WO2010091497A1 (en) | 2009-02-12 | 2010-08-19 | Mosaid Technologies Incorporated | Termination circuit for on-die termination |
KR20110027387A (ko) | 2009-09-10 | 2011-03-16 | 삼성전자주식회사 | 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법 |
US8923065B2 (en) * | 2012-12-31 | 2014-12-30 | SanDisk Technologies, Inc. | Nonvolatile memory and method with improved I/O interface |
US9496012B2 (en) * | 2013-09-27 | 2016-11-15 | Cavium, Inc. | Method and apparatus for reference voltage calibration in a single-ended receiver |
US9413568B2 (en) | 2013-09-27 | 2016-08-09 | Cavium, Inc. | Method and apparatus for calibrating an input interface |
US9087567B2 (en) * | 2013-09-27 | 2015-07-21 | Cavium, Inc. | Method and apparatus for amplifier offset calibration |
KR102081565B1 (ko) * | 2013-10-07 | 2020-02-26 | 삼성전자 주식회사 | 고정 기준 전압을 사용하는 신호 송수신 방법 및 그 장치 |
US9385721B1 (en) | 2015-01-14 | 2016-07-05 | Sandisk Technologies Llc | Bulk driven low swing driver |
US9792994B1 (en) | 2016-09-28 | 2017-10-17 | Sandisk Technologies Llc | Bulk modulation scheme to reduce I/O pin capacitance |
KR102509941B1 (ko) * | 2016-10-06 | 2023-03-13 | 에스케이하이닉스 주식회사 | 송신 장치 및 이를 포함하는 시스템 |
US10120406B1 (en) * | 2017-04-27 | 2018-11-06 | Microchip Technology Incorporated | Adaptive common mode dimmer |
US10347303B2 (en) | 2017-08-01 | 2019-07-09 | Micron Technology, Inc. | Phase control between regulator outputs |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5550496A (en) * | 1995-07-31 | 1996-08-27 | Hewlett-Packard Company | High speed I/O circuit having a small voltage swing and low power dissipation for high I/O count applications |
CN1514546A (zh) * | 2002-12-31 | 2004-07-21 | 三星电子株式会社 | 同时双向输入/输出电路和方法 |
US20050253622A1 (en) * | 2004-05-13 | 2005-11-17 | International Business Machines Corporation | Circuit for generating a tracking reference voltage |
US20050275425A1 (en) * | 2004-06-14 | 2005-12-15 | Samsung Electronics Co., Ltd. | Memory system with a scheme capable of stably terminating a pair of differential signals transmitted via a pair of transmission lines |
CN1747065A (zh) * | 2004-08-20 | 2006-03-15 | 三星电子株式会社 | 用于生成参考电压的方法和电路 |
US7034567B2 (en) * | 2003-03-25 | 2006-04-25 | Samsung Electronics Co., Ltd. | Semiconductor devices with reference voltage generators and termination circuits configured to reduce termination mismatch |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100399773B1 (ko) * | 2001-02-08 | 2003-09-26 | 삼성전자주식회사 | 메모리슬롯별 서로 다른 기준전압을 갖는 반도체 메모리장치 |
US7230449B2 (en) * | 2005-02-11 | 2007-06-12 | International Business Machines Corporation | Data receiver with a programmable reference voltage to optimize timing jitter |
KR100796764B1 (ko) * | 2006-05-10 | 2008-01-22 | 삼성전자주식회사 | 기준 전압 발생 회로, 이를 포함하는 반도체 장치 및 기준전압 발생 방법 |
-
2006
- 2006-05-10 KR KR1020060041798A patent/KR100796764B1/ko active IP Right Grant
-
2007
- 2007-04-23 US US11/790,014 patent/US7403040B2/en active Active
- 2007-05-10 CN CN2007101292524A patent/CN101105695B/zh active Active
-
2008
- 2008-07-17 US US12/219,213 patent/US7768298B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5550496A (en) * | 1995-07-31 | 1996-08-27 | Hewlett-Packard Company | High speed I/O circuit having a small voltage swing and low power dissipation for high I/O count applications |
CN1514546A (zh) * | 2002-12-31 | 2004-07-21 | 三星电子株式会社 | 同时双向输入/输出电路和方法 |
US7034567B2 (en) * | 2003-03-25 | 2006-04-25 | Samsung Electronics Co., Ltd. | Semiconductor devices with reference voltage generators and termination circuits configured to reduce termination mismatch |
US20050253622A1 (en) * | 2004-05-13 | 2005-11-17 | International Business Machines Corporation | Circuit for generating a tracking reference voltage |
US20050275425A1 (en) * | 2004-06-14 | 2005-12-15 | Samsung Electronics Co., Ltd. | Memory system with a scheme capable of stably terminating a pair of differential signals transmitted via a pair of transmission lines |
CN1747065A (zh) * | 2004-08-20 | 2006-03-15 | 三星电子株式会社 | 用于生成参考电压的方法和电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101105695A (zh) | 2008-01-16 |
KR100796764B1 (ko) | 2008-01-22 |
KR20070109189A (ko) | 2007-11-15 |
US20070285121A1 (en) | 2007-12-13 |
US7768298B2 (en) | 2010-08-03 |
US20080278193A1 (en) | 2008-11-13 |
US7403040B2 (en) | 2008-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101105695B (zh) | 用于减少和/或消除终端失配的参考电压发生器 | |
US7990178B2 (en) | Driving circuit with impedence calibration | |
US6690191B2 (en) | Bi-directional output buffer | |
JP6140860B2 (ja) | シングルエンド構成可能マルチモードドライバ | |
EP0655839B1 (en) | Electronic system for terminating bus lines | |
TW444447B (en) | Signal transmitting device, circuit block and integrated circuit suited to fast signal transmission | |
US9300291B2 (en) | Dynamic impedance control for input/output buffers | |
US7034567B2 (en) | Semiconductor devices with reference voltage generators and termination circuits configured to reduce termination mismatch | |
US7816942B2 (en) | USB 2.0 HS voltage-mode transmitter with tuned termination resistance | |
US7795919B2 (en) | Transmitter driver circuit in high-speed serial communications system | |
JP5031258B2 (ja) | 半導体装置におけるインピーダンス制御回路及びインピーダンス制御方法 | |
JP3407469B2 (ja) | 情報処置装置 | |
US7956638B2 (en) | Impedance adjusting circuit | |
US20060132179A1 (en) | Low voltage differential signaling drivers including branches with series resistors | |
JPH1185345A (ja) | 入出力インターフェース回路及び半導体システム | |
CN102016813A (zh) | 用于平衡接收端电源负载的方法和*** | |
CN104242907A (zh) | 可编程高速电压模式差分驱动器 | |
US7863936B1 (en) | Driving circuit with impedence calibration and pre-emphasis functionalities | |
KR100702838B1 (ko) | 반도체 장치에서의 임피던스 콘트롤러블 출력 구동회로 및그에 따른 임피던스 콘트롤 방법 | |
KR100568875B1 (ko) | 반도체 장치에서의 출력 드라이버 | |
US6812869B1 (en) | Noise reduction techniques for programmable input/output circuits | |
JP2004241930A (ja) | 出力回路 | |
US11831153B1 (en) | High-bandwidth signal driver/receiver | |
JP3666497B2 (ja) | 信号伝送装置及び回路ブロック | |
JPH09238164A (ja) | 信号伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |