CN1506978A - 高速低功耗动态无比移位寄存器结构 - Google Patents

Abstract

本发明一种高速低功耗动态无比移位寄存器结构，包括：一个位选通开关用N型MOS晶体管，其栅极接第一不重叠时钟信号，衬底接地，漏极接输入触发信号；一个电容，接位选通开关用N型MOS晶体管的源极，另一端接地；两个反相对管，反相对管由一个N型MOS晶体管和一个P型MOS晶体管构成，该反相对管的栅极相连接并接至电容的一端，反相对管的N型MOS晶体管的源极与P型MOS晶体管的漏极相连接，N型MOS晶体管的衬底接地，P型MOS晶体管的衬底接电源；另一反相对管中的P型MOS晶体管的衬底接输入触发信号；另一反相对管的栅极接前一反相对管的N型MOS晶体管的源极和P型MOS晶体管的漏极。具有速度快、芯片面积小的优点。

Description

高速低功耗动态无比移位寄存器结构

技术领域

本发明属于微电子学领域的低功耗集成电路设计，是一种新型的高速低功耗动态无比移位寄存器电路结构。

背景技术

移位寄存器一般以触发器为基础构成，利用触发器的存储功能来寄存数据，但该类移位寄存器的面积大、功耗大。由于移位寄存器对数据的寄存是暂时的，为简化电路可用动态电路存储方式。现有的动态移位寄存器，在维持存储节点上所存储的逻辑状态普遍存在两个问题：

(1)泄漏电流：由于传输管的源区与衬底之间存在反向漏电流，栅电容上存储的电荷并非理想隔离，即传输管开关中存在漏电流导致存储电荷在一定时间后将会泄漏掉；

(2)电荷共享：当两个隔离的节点由于某一开关事件而连通时，势必将引起两储存节点上的电荷再分配来均衡他们的电压，这种电荷共享的结果也会产生逻辑错误，严重时可阻断整个逻辑传输。

实际应用中，经常需要数据的存储时间大于一个时钟周期大于一个时钟周期，为解决上述问题，一般用准静态寄存单元或用带电平存储的CMOS传输管的动态存储电路。

低功耗集成电路的设计是电池供电的手持式便携***的基本要求，***芯片的高功耗将导致电池寿命大大下降。CMOS图像传感器已广泛应用于便携式的数码照相机、电脑眼等方面，读出、扫描电路要求低功耗设计、电路占芯片面积小、工作速度快。而传统的移位寄存器电路使用的晶体管多、电源多，无形增加静态功耗、降低工作速度，且没有优化电路的低功耗设计。

一般动态电路由于传输管的源区与衬底之间存在反向漏电流，栅电容上存储的电荷并非理想隔离，即存在漏电流导致存储电荷在一定时间后将会泄漏掉导致逻辑错误。发明的电路结合静态电路和动态电路的优点，用静态电路单元作为电荷保持单元，用动态电路进行传输，该种电路克服两类传统电路的缺点，使传输过程既不存在静态电路的功耗大、面积大的缺点，又不存在一般动态电路中电荷的再分配问题和当用栅极电容作为保持电容时，由于传输管开关中存在漏电流导致存储电荷在一定时间后将会泄漏掉导致逻辑错误的缺点。

针对这种情况，提出一种新型的高速低功耗动态无比移位寄存器电路设计技术，并成功的应用于CMOS图像传感器的读出扫描电路。

发明内容

本发明的目的在于提供一种高速低功耗动态无比移位寄存器电路结构，具有工作速度快、功耗低、芯片面积小等优点。

本发明一种高速低功耗动态无比移位寄存器结构，其特征在于，其中包括：

一个位选通开关用N型MOS晶体管，该N型MOS晶体管的栅极接第一不重叠时钟信号，衬底接地，漏极接输入触发信号；

一个电容，该电容一端接位选通开关用N型MOS晶体管的源极，另一端接地；

两个反相对管，反相对管由一个N型MOS晶体管和一个P型MOS晶体管构成，该反相对管的栅极相连接并接至电容的一端，反相对管的N型MOS晶体管的源极与P型MOS晶体管的漏极相连接，N型MOS晶体管的衬底接地，P型MOS晶体管的衬底接电源；

另一反相对管中的P型MOS晶体管的衬底接输入触发信号；

另一反相对管的栅极接前一反相对管的N型MOS晶体管的源极和P型MOS晶体管的漏极。

其中奇数位位选通开关和偶数位的第二个反相对管的P型MOS管的源极接两相不重叠时钟信号的一相，偶数位的位选通开关和和奇数位的第二个反相对管的P型MOS管的源极接两相不重叠时钟信号的另一相。

附图说明

为进一步说明本发明的技术特征，以下结合实施例及附图对本发明作一详细的描述，其中：

图1是高速低功耗动态无比移位寄存器单元电路结构图。

图2是N位高速低功耗动态无比移位寄存器电路结构图。

具体实施方式

参阅图1，图1是高速低功耗动态无比移位寄存器单元电路结构图，本发明一种动态无比移位寄存器电路结构，该种结构具有功耗低、电路结构简单、速度快的优点，其中包括：

一个位选通开关用N型MOS晶体管3，该N型MOS晶体管3的栅极接第一不重叠时钟信号2，衬底接地，漏极接输入触发信号1；

一个电容5，该电容5一端接位选通开关用N型MOS晶体管3的源极，另一端接地；

两个反相对管，其中一反相对管由一个N型MOS晶体管7和一个P型MOS晶体管6构成，该反相对管6、7的栅极相连接并接至电容5的一端，反相对管的N型MOS晶体管7的源极与P型MOS晶体管的漏极相连接，N型MOS晶体管7的衬底接地，P型MOS晶体管的衬底接电源8；

另一反相对管中的P型MOS晶体管10的衬底接输入触发信号12；

另一反相对管10、11的栅极接前一反相对管的N型MOS晶体管7的源极和P型MOS晶体管6的漏极。

请参阅图2，其中奇数位位选通开关3和偶数位的第二个反相对管的P型MOS管的源极接两相不重叠时钟信号的一相，偶数位的位选通开关3和奇数位的第二个反相对管的P型MOS管的源极接两相不重叠时钟信号的另一相。

本发明的工作过程为：

用符号V1和V2代表两相不重叠时钟信号、符号VS代表输入触发信号，符号“1”代表高电平、符号“0”代表低电平，则当V1＝1，V2＝0时，VS＝1被传输到保持到电容5上，晶体管7导通晶体管6截止使反相保持器输出为零电平(并保持到V2的高电平结束，因此不存在波动)，晶体管10和11截止；当V1＝0，V2＝1时，VS由高电平跳变为低电平，晶体管3截止，电容5上电压保持使晶体管7导通晶体管6截止，晶体管7导相输出为低电平使晶体管10导通而晶体管11截止，输出为高电平，从而将VS输出；当V1＝1，V2＝0时，VS＝0被传输到保持到电容5，晶体管6导通晶体管7截止使反相保持器输出为高电平，晶体管10和11截止；当V1＝0，V2＝1时，VS低电平保持，晶体管3截止，电容5上电压保持使晶体管6导通晶体管7截止，晶体管7导相输出为高电平使晶体管11导通而晶体管10截止，输出为低电平，从而将VS输出。这样周而复始，一位一位将VS移出。

图2是N位高速低功耗动态无比移位寄存器电路结构图。N个高速低功耗动态无比移位寄存器单元构成N位移位寄存器。N位高速低功耗动态无比移位寄存器的奇数位位选通开关3和偶数位的第二个倒相器的P型MOS管的源极接两相不重叠时钟信号的一相V1，偶数位的位选通开关3和和奇数位的第二个倒相器的P型MOS管的源极接两相不重叠时钟信号的另一相V2；N位高速低功耗动态无比移位寄存器单元的输入接N-1位高速低功耗动态无比移位寄存器单元的输出端；其它单元电路的连接关系与图1完全相同。工作原理重复高速低功耗动态无比移位寄存器单元电路的步骤，在两相不重叠时钟信号的作用下，输入信号VS从每一位高速低功耗动态无比移位寄存器单元移出。

发明的电路结构简单、工作速度快，节点电容充电和放电通过位选通开关直接注入电荷和直接泄漏电荷该电路，电路的工作速度主要取决于保持电容的充放电速度；是一种低功耗电路，该电路无直流电流通路，整个电路静态功耗几乎为零，仅仅存在动态功耗；该种电路是一种无比电路，所有的开关和反相器晶体管的尺寸可以用最小尺寸设计，版图设计简单、芯片面积小。

Claims (2)

1、一种高速低功耗动态无比移位寄存器结构，其特征在于，其中包括：

一个位选通开关用N型MOS晶体管，该N型MOS晶体管的栅极接第一不重叠时钟信号，衬底接地，漏极接输入触发信号；

一个电容，该电容一端接位选通开关用N型MOS晶体管的源极，另一端接地；

两个反相对管，反相对管由一个N型MOS晶体管和一个P型MOS晶体管构成，该反相对管的栅极相连接并接至电容的一端，反相对管的N型MOS晶体管的源极与P型MOS晶体管的漏极相连接，N型MOS晶体管的衬底接地，P型MOS晶体管的衬底接电源；

另一反相对管中的P型MOS晶体管的衬底接输入触发信号；

另一反相对管的栅极接前一反相对管的N型MOS晶体管的源极和P型MOS晶体管的漏极。

2、根据权利要求1所述的高速低功耗动态无比移位寄存器结构，其特征在于，其中奇数位位选通开关和偶数位的第二个反相对管的P型MOS管的源极接两相不重叠时钟信号的一相，偶数位的位选通开关和和奇数位的第二个反相对管的P型MOS管的源极接两相不重叠时钟信号的另一相。

Images