CN1504884A - 一种对同步动态随机存储器自测试的方法及其装置 - Google Patents
一种对同步动态随机存储器自测试的方法及其装置 Download PDFInfo
- Publication number
- CN1504884A CN1504884A CNA021508259A CN02150825A CN1504884A CN 1504884 A CN1504884 A CN 1504884A CN A021508259 A CNA021508259 A CN A021508259A CN 02150825 A CN02150825 A CN 02150825A CN 1504884 A CN1504884 A CN 1504884A
- Authority
- CN
- China
- Prior art keywords
- self
- sdram
- test
- data
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
一种对同步动态随机存储器自测试的方法及其装置，在***正常工作之前对SDRAM进行自测试，其方法为：启动同步动态随机存储器SDRAM自测试，***切换到自测试模式下；CPU将数据写入自测试模块的第一双端口RAM；仲裁模块从所述第一双端口RAM中读取数据并写入SDRAM；仲裁模块从SDRAM中回读数据并写入自测试模块的第二双端口RAM中；CPU从所述第二双端口RAM中读数据，并对写入和读出的数据进行比较，以判断SDRAM是否工作正常；在自测试工作完成后，***切换到正常工作模式下，实现业务的恢复。本发明增加了***的可靠性，并且通过对SDRAM进行自测试可以判断SDRAM是否失效，从而增加***的可维护性。另外，逻辑实现也比较简单，不额外增加***的复杂度。
Description
技术领域
本发明涉及一种在以太网透传同步数字体系SDH的过程中，同步动态随机存储器SDRAM(Synchorous DRAM)对从媒体接入控制MAC层输入数据进行缓存处理以达到可靠的流量控制的方法。
背景技术
在某实现以太网透传SDH的过程中，需要SDRAM对从MAC层输入的数据进行缓存处理，以实现流量控制。SDRAM是一种在外部同步时钟控制下完成数据读入和写出的动态随机存取存储器DRAM。它象一般的DRAM一样需要周期性的刷新操作，访问前必须先给出行地址再给出列地址。然而SDRAM的输入信号都用***时钟的上升沿锁存，使器件可以与***时钟完全同步操作。它内嵌了一个同步控制逻辑电路以支持突发方式进行的连续读写，能够达到比传统异步DRAM快数倍的存取速度。而且只要给出首地址就可以对一个存储块访问，不需要***产生和维持个别地址。对SDRAM的控制主要是由一个屏蔽了SDRAM操作细节的控制器来完成的，SDRAM控制器的作用是屏蔽掉SDRAM严格的状态机管理和刷新操作，以提供一个快速、简单且使用灵活的连续存储区接口。因此，它必须能完成SDRAM的初始化、自动定时刷新，存储单元地址管理等。在SDRAM控制器的上层还需要读写仲裁模块来完成读写控制，由该模块对SDRAM控制器发出读写命令，再由SDRAM控制器完成对SDRAM的读写操作。因此完成对SDRAM的读写必须通过两个模块：读写仲裁模块和SDRAM控制器模块。读写仲裁模块的核心是一个读写轮询状态机，该状态机根据入口fifo、出口fifo以及SDRAM状态来决定读或写。SDRAM控制器模块的核心是一个可以产生严格符合SDRAM控制时序的状态机。
由于在实际工作情况下可能遇到各种恶劣环境，有可能造成SDRAM或者对SDRAM进行控制的读写仲裁模块和SDRAM控制器的失效，而一旦出现这种情况，会造成整个流量控制单元(简称：流控单元)数据通路的瘫痪。
另外，SDRAM部分在***中属于100M时钟域，时序较难满足要求，属于***中的薄弱环节，因此，也有待通过某种方式予以补救。
发明内容
本发明的目的在于提供一种利用CPU对SDRM进行自测试的方法及其装置，使得在不影响***正常业务的前提下，提高***的可靠性和可测试性。
本发明所提供的一种对同步动态随机存储器自测试的方法，在***正常工作之前对SDRAM进行自测试，包括下列步骤：A.启动同步动态随机存储器SDRAM自测试，***切换到自测试模式下；B.CPU将数据写入自测试模块的第一双端口RAM；C.仲裁模块从所述第一双端口RAM中读取数据并写入SDRAM；D.仲裁模块从SDRAM中回读数据并写入自测试模块的第二双端口RAM中；E.CPU从所述第二双端口RAM中读数据，并对写入和读出的数据进行比较，以判断SDRAM是否工作正常；F.在自测试工作完成后，***切换到正常工作模式下，实现业务的恢复。
上述的对同步动态随机存储器自测试的方法，步骤A进一步包括：屏蔽所述SDRAM的入口先入先出缓存器和出口先入先出缓存器，由SDRAM自测试模块中的两个双端口RAM替代，仲裁模块的开关从所述入口先入先出缓存器和出口先入先出缓存器倒换到SDRAM自测试模块内部的RAM。
上述的对同步动态随机存储器自测试的方法，步骤B进一步包括：CPU设定SDRAM的地址空间的初始地址、突发的字节长度；将数据写入自测试模块内部用写缓存区的第一双端口RAM中后，在自测试模块内部的寄存器中写入设定的SDRAM的地址空间的初始地址、突发的字节长度。
上述的对同步动态随机存储器自测试的方法，步骤C包括以下步骤：C1.根据CPU发送的SDRAM写命令，自测试模块内部检测到此信号的上升沿时，通知仲裁模块向SDRAM写入数据；C2.仲裁模块在空闲时，把第一双端口RAM中的数据写入SDRAM以预置初始地址为起始的一段地址空间中。
上述的对同步动态随机存储器自测试的方法，步骤D包括以下步骤：D1.CPU在自测试模块内部的寄存器中写入将要操作的SDRAM的地址，突发的字节长度，再发送一个读数据的命令；D2.根据CPU发送的读数据的命令，仲裁模块在检测到此信号的上升沿时，从指示的地址读出突发长度个数据，存在用作读缓存区的第二双端口RAM中。
上述的对同步动态随机存储器自测试的方法，步骤E包括：CPU从第二双端口RAM中读出数据，与写入第一双端口RAM中的值进行比较，判断SDRAM当前地址空间是否自检通过：当结果相等时，CPU随后可以进行下一次自测试过程，对SDRAM的下一块地址空间进行测试，直到完成整个地址空间的遍历，CPU上报自检通过；当结果不相等时，CPU报错，自检失败。
本发明所提供的同步动态随机存储器自测试装置，包括CPU，数据输入/输出接口，读写仲裁模块，SDRAM控制器及SDRAM，其特征在于：还包括一个SDRAM自测试模块，所述自测试模块与CPU、读写仲裁模块相连，还连接在数据输入/输出口之间，它包括第一双端口RAM和第二双端口RAM以及读写控制逻辑。
上述的同步动态随机存储器自测试装置，还进一步包括数据输入/输出接口及两个双端口RAM之间的倒换开关，所述倒换开关实现所述数据输入/输出接口与自测试模块内部的RAM之间的倒换。
由于采用了上述的技术解决方案，即提出在***正常工作之前，由CPU对SDRAM进行自测试，从而可以大大增加***的可靠性，并且通过对SDRAM进行自测试可以判断SDRAM是否失效，从而增加***的可维护性。另外，逻辑实现也比较简单，不额外增加***的复杂度。
附图说明
图1是SDRAM自测试模块在流控单元中的位置示意图；
图2是本发明利用CPU对SDRM进行自测试的方法流程示意图；
图3是本发明自测试时SDRAM的写操作时序的示意图；
图4是本发明自测试时SDRAM的读操作时序的示意图。
具体实施方式
本发明在流控单元实现正常业务的模块之中嵌入一个SDRAM自测试模块，上电初始由CPU对SDRAM进行自测试，在SDRAM自测试通过后，倒换回正常工作状态，***开始工作。自测试状态和正常工作状态之间互不影响，这样可以大大增加SDRAM部分的可靠性和可测试性。
如图1所示，SDRAM自测试模块11嵌入在***流量控制单元中，分别与CPU12、读写仲裁模块13相连，还与数据输入/输出口14、15相连，它包括第一双端口RAM1和第二双端口RAM2及其读写控制逻辑，其他还包括入口fifo、出口fifo以及双端口RAM之间的倒换开关。
在***处于正常工作模式下，即在正常传输业务时，SDRAM自测试模块11是被屏蔽掉的，读写仲裁模块从入口fifo14中读取数据，并向SDRAM控制器16发写命令，SDRAM控制器16完成对SDRAM17的写操作。读操作时，由仲裁模块13向SDRAM控制器16发读命令，从SDRAM17中读取数据并且送到出口fifo15中存储；而在自测试模式下，入口fifo14和出口fifo15则被屏蔽掉，由SDRAM自测试模块11中的两块双端口RAM替代，数据由CPU12写入双端口RAM1，仲裁模块13从自测试模块的双端口RAM1中读取数据并写入SDRAM17，随后从SDRAM17中回读的数据写入自测试模块11中的双端口RAM2中，最后由CPU12对写入和读出的数据进行比较，以判断SDRAM17是否工作正常。在自测试工作完成后，可以切换到正常工作模式下，实现业务的恢复。
如图2所示，本发明利用CPU对SDRAM进行自测试的具体实现过程为：
a)测试和正常业务的倒换
其相当与一个开关，设定一个工作模式选择信号sd_test，当该信号是低电平时，仲裁模块的开关倒换到正常业务一边，当该信号是高电平时，仲裁模块的开关倒换到SDRAM自测试模块内部的测试RAM一边。
b)测试时的CPU写SDRAM操作
CPU写SDRAM的操作过程如下：CPU先把要写入SDRAM中的数据写入内部用写缓存区的双端口RAM1(32×32)中，随后在内部的寄存器中写入将要操作的SDRAM的地址空间的初始地址、突发的字节长度(1-32可选)。CPU在完成以上的准备操作后，再发送一个SDRAM写命令(wr_start_cpu)，当内部检测到此信号的上升沿时，通知仲裁模块，可以向SDRAM写入数据了。随后，仲裁模块在空闲时，把内部RAM的数据写入SDRAM以预置初始地址为起始的一段地址空间中。
自测试时的SDRAM写操作时序如图3所示。其中：cpu_clk为cpu时钟，wr_start_cpu为cpu发出的对sdram进行写操作的命令，rd_rdy_xf为读写仲裁模块对双端口ram1的读命令，rd_addr为双端口ram1的读地址，rd_vld_ts为双端口ram1读出数据有效指示信号，rd_data_ts为从双端口ram1中读出数据，wr_ok_cpu信号为回送给cpu的sdram写操作完成信号，该信号的下降沿表示cpu完成一次对sdram的写操作。
c)测试时的CPU读SDRAM操作
CPU对SDRAM的读操作，与写操作相类似：CPU先在内部的寄存器中写入将要操作的SDRAM的地址，突发的字节长度(1-32可选)。再发送一个可以读数据的命令rd_start，仲裁模块在检测到rd_start信号的上升沿时，从sd_ad_cpu指示的地址读出突发长度个数据，存在用作读缓存区的双端口RAM2(32×32)中。随后把读完成指示信号rd_ok_cpu信号拉低，表示数据已经读出。CPU在检测到rd_ok_cpu后，再从内部RAM读出数据，完成读操作。
测试时的CPU读SDRAM操作时序如图4所示。其中：sd_test为模式选择开关，burst_sz为突发长度设置，sd_ad_cpu为cpu设置的sdram读写初始地址，rd_start为cpu下达的读sdram指令，wr_rdy_ts为双端口ram2的写允许信号，wr_addr为双端口ram2的写地址，wea为双端口Ram2的写使能，wr_data为写入双端口ram2的数据，rd_ok_cpu信号为回送给cpu的sdram读操作完成信号，该信号的下降沿表示cpu完成一次对sdram的读操作。
最后由CPU从双端口RAM2中读出数据，与写入值进行比较，以判断SDRAM当前地址空间是否自检通过。CPU随后可以进行下一次自测试操作，对SDRAM的下一块地址空间进行测试，直到完成整个地址空间的遍历。自测试通过后，当工作模式选择信号拉低，***可以倒换回正常工作模式。
Claims (8)
1.一种对同步动态随机存储器自测试的方法，其特征在于，在***正常工作之前对SDRAM进行自测试，包括下列步骤：
A.启动同步动态随机存储器SDRAM自测试，***切换到自测试模式下；
B.CPU将数据写入自测试模块的第一双端口RAM；
C.仲裁模块从所述第一双端口RAM中读取数据并写入SDRAM；
D.仲裁模块从SDRAM中回读数据并写入自测试模块的第二双端口RAM中；
E.CPU从所述第二双端口RAM中读数据，并对写入和读出的数据进行比较，以判断SDRAM是否工作正常；
F.在自测试工作完成后，***切换到正常工作模式下，实现业务的恢复。
2.根据权利要求1所述的对同步动态随机存储器自测试的方法，其特征在于所述步骤A进一步包括：屏蔽所述SDRAM的入口先入先出缓存器和出口先入先出缓存器，由SDRAM自测试模块中的两个双端口RAM替代，仲裁模块的开关从所述入口先入先出缓存器和出口先入先出缓存器倒换到SDRAM自测试模块内部的RAM。
3.根据权利要求1所述的对同步动态随机存储器自测试的方法，其特征在于，所述步骤B进一步包括：CPU设定SDRAM的地址空间的初始地址、突发的字节长度；将数据写入自测试模块内部用写缓存区的第一双端口RAM中后，在自测试模块内部的寄存器中写入设定的SDRAM的地址空间的初始地址、突发的字节长度。
4.根据权利要求1所述的对同步动态随机存储器自测试的方法，其特征在于，所述步骤C包括以下步骤：
C1.根据CPU发送的SDRAM写命令，自测试模块内部检测到此信号的上升沿时，通知仲裁模块向SDRAM写入数据；
C2.仲裁模块在空闲时，把第一双端口RAM中的数据写入SDRAM以预置初始地址为起始的一段地址空间中。
5.根据权利要求1所述的对同步动态随机存储器自测试的方法，其特征在于，所述步骤D包括以下步骤：
D1.CPU在自测试模块内部的寄存器中写入将要操作的SDRAM的地址，突发的字节长度，再发送一个读数据的命令；
D2.根据CPU发送的读数据的命令，仲裁模块在检测到此信号的上升沿时，从指示的地址读出突发长度个数据，存在用作读缓存区的第二双端口RAM中。
6、根据权利要求1所述的对同步动态随机存储器自测试的方法，其特征在于所述步骤E包括：
CPU从第二双端口RAM中读出数据，与写入第一双端口RAM中的值进行比较，判断SDRAM当前地址空间是否自检通过：
当结果相等时，CPU随后可以进行下一次自测试过程，对SDRAM的下一块地址空间进行测试，直到完成整个地址空间的遍历，CPU上报自检通过；
当结果不相等时，CPU报错，自检失败。
7.一种实现权利要求1方法的同步动态随机存储器自测试装置，所述装置包括CPU，数据输入/输出接口，读写仲裁模块，SDRAM控制器及SDRAM，其特征在于：还包括一个SDRAM自测试模块，所述自测试模块与CPU、读写仲裁模块相连，还连接在数据输入/输出口之间，它包括第一双端口RAM和第二双端口RAM以及读写控制逻辑。
8、根据权利要求7所述的同步动态随机存储器自测试装置，其特征在于：还进一步包括数据输入/输出接口及两个双端口RAM之间的倒换开关，所述倒换开关实现所述数据输入/输出接口与自测试模块内部的RAM之间的倒换。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA021508259A CN1504884A (zh) | 2002-11-29 | 2002-11-29 | 一种对同步动态随机存储器自测试的方法及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA021508259A CN1504884A (zh) | 2002-11-29 | 2002-11-29 | 一种对同步动态随机存储器自测试的方法及其装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1504884A true CN1504884A (zh) | 2004-06-16 |
Family
ID=34234092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA021508259A Pending CN1504884A (zh) | 2002-11-29 | 2002-11-29 | 一种对同步动态随机存储器自测试的方法及其装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1504884A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102402961A (zh) * | 2011-11-09 | 2012-04-04 | 友达光电股份有限公司 | 自测试驱动电路 |
| CN102685003A (zh) * | 2012-04-26 | 2012-09-19 | 华为技术有限公司 | 数据交换设备及回读方法 |
| CN101770816B (zh) * | 2009-12-22 | 2013-07-03 | 河南大学 | Rram单元测试***切换器及rram单元测试*** |
| CN103257905A (zh) * | 2013-05-02 | 2013-08-21 | 浙江中控技术股份有限公司 | 一种嵌入式计算机***内存数据校验电路及方法 |
| CN103885844A (zh) * | 2014-03-25 | 2014-06-25 | 卡斯柯信号有限公司 | 基于角色变换的双口ram数据高速安全交互方法及装置 |
| CN104035851A (zh) * | 2013-03-05 | 2014-09-10 | 纬创资通股份有限公司 | 储存装置的测试方法与计算机程序产品 |
| CN107959694A (zh) * | 2016-10-14 | 2018-04-24 | 中兴通讯股份有限公司 | 数据同步缓存的方法和装置 |
| CN108694986A (zh) * | 2017-04-04 | 2018-10-23 | 格罗方德半导体股份有限公司 | 使用背景内建自测试的零测试时间存储器 |
| CN111161787A (zh) * | 2018-11-07 | 2020-05-15 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
| CN112416823A (zh) * | 2020-11-15 | 2021-02-26 | 珠海市一微半导体有限公司 | 一种突发模式下的传感器数据读写控制方法、***及芯片 |
| CN112579486A (zh) * | 2020-12-14 | 2021-03-30 | 上海创远仪器技术股份有限公司 | 基于双端口ram实现跨时钟域通信的*** |
-
2002
- 2002-11-29 CN CNA021508259A patent/CN1504884A/zh active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101770816B (zh) * | 2009-12-22 | 2013-07-03 | 河南大学 | Rram单元测试***切换器及rram单元测试*** |
| CN102402961A (zh) * | 2011-11-09 | 2012-04-04 | 友达光电股份有限公司 | 自测试驱动电路 |
| CN102402961B (zh) * | 2011-11-09 | 2014-06-25 | 友达光电股份有限公司 | 自测试驱动电路 |
| CN102685003A (zh) * | 2012-04-26 | 2012-09-19 | 华为技术有限公司 | 数据交换设备及回读方法 |
| CN102685003B (zh) * | 2012-04-26 | 2015-01-21 | 华为技术有限公司 | 数据交换设备及回读方法 |
| CN104035851A (zh) * | 2013-03-05 | 2014-09-10 | 纬创资通股份有限公司 | 储存装置的测试方法与计算机程序产品 |
| CN103257905B (zh) * | 2013-05-02 | 2016-01-20 | 浙江中控技术股份有限公司 | 一种嵌入式计算机***内存数据校验电路及方法 |
| CN103257905A (zh) * | 2013-05-02 | 2013-08-21 | 浙江中控技术股份有限公司 | 一种嵌入式计算机***内存数据校验电路及方法 |
| CN103885844A (zh) * | 2014-03-25 | 2014-06-25 | 卡斯柯信号有限公司 | 基于角色变换的双口ram数据高速安全交互方法及装置 |
| CN107959694A (zh) * | 2016-10-14 | 2018-04-24 | 中兴通讯股份有限公司 | 数据同步缓存的方法和装置 |
| CN107959694B (zh) * | 2016-10-14 | 2021-04-06 | 中兴通讯股份有限公司 | 数据同步缓存的方法和装置 |
| CN108694986A (zh) * | 2017-04-04 | 2018-10-23 | 格罗方德半导体股份有限公司 | 使用背景内建自测试的零测试时间存储器 |
| CN108694986B (zh) * | 2017-04-04 | 2022-03-08 | 马维尔亚洲私人有限公司 | 使用背景内建自测试的零测试时间存储器 |
| CN111161787A (zh) * | 2018-11-07 | 2020-05-15 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
| CN111161787B (zh) * | 2018-11-07 | 2023-09-08 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
| CN112416823A (zh) * | 2020-11-15 | 2021-02-26 | 珠海市一微半导体有限公司 | 一种突发模式下的传感器数据读写控制方法、***及芯片 |
| CN112416823B (zh) * | 2020-11-15 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种突发模式下的传感器数据读写控制方法、***及芯片 |
| CN112579486A (zh) * | 2020-12-14 | 2021-03-30 | 上海创远仪器技术股份有限公司 | 基于双端口ram实现跨时钟域通信的*** |
| CN112579486B (zh) * | 2020-12-14 | 2023-02-21 | 上海创远仪器技术股份有限公司 | 基于双端口ram实现跨时钟域通信的*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7434081B2 (en) | System and method for read synchronization of memory modules | |
| US20050060600A1 (en) | System and method for on-board timing margin testing of memory modules | |
| EP1080471B1 (en) | High speed memory test system with intermediate storage buffer and method of testing | |
| KR100328357B1 (ko) | 개선된자동메모리테스터용용장성분석기 | |
| CN107544923B (zh) | 用于控制对存储器设备的访问的装置以及相关方法 | |
| US20050237839A1 (en) | Semiconductor memory device | |
| CN1504884A (zh) | 一种对同步动态随机存储器自测试的方法及其装置 | |
| KR20110139125A (ko) | 메모리 에러 검출 장치 및 메모리 에러 검출 방법 | |
| KR19990013547A (ko) | 개선된 싱크로너스 디램과 로직이 하나의 칩에 병합된 반도체장치 | |
| CN105654993B (zh) | 用于ddr3 sdram控制器的功能验证方法及平台 | |
| JPS59140694A (ja) | ダイナミツクｒａｍのリフレツシユ方法 | |
| US5533194A (en) | Hardware-assisted high speed memory test apparatus and method | |
| JPS5847741B2 (ja) | パタ−ン発生器 | |
| US8793540B2 (en) | Test apparatus and test method | |
| US20240021239A1 (en) | Hardware Acceleration System for Data Processing, and Chip | |
| JPH0695966A (ja) | キャッシュを試験する方法及びそれを実施するマイクロプロセッサ | |
| JPH0256760B2 (zh) | ||
| CA1172316A (en) | Refresh counter test | |
| JPH1165871A (ja) | ワンチップクロック同期式メモリー装置 | |
| JP3350198B2 (ja) | バックアップ機能付き記憶システム | |
| KR100607939B1 (ko) | Ｄｒａｍ 구성을 자동 검출하는 장치 및 방법 | |
| CN212160702U (zh) | 一种用于人脸识别的数据采集装置 | |
| JP2510261B2 (ja) | 非同期デ―タ伝送装置 | |
| US20230178138A1 (en) | Read clock start and stop for synchronous memories | |
| JP3018431B2 (ja) | 半導体メモリ用オンチップテスト方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |