CN1487563A - 电子器件基片结构和电子器件 - Google Patents

电子器件基片结构和电子器件 Download PDF

Info

Publication number
CN1487563A
CN1487563A CNA031556671A CN03155667A CN1487563A CN 1487563 A CN1487563 A CN 1487563A CN A031556671 A CNA031556671 A CN A031556671A CN 03155667 A CN03155667 A CN 03155667A CN 1487563 A CN1487563 A CN 1487563A
Authority
CN
China
Prior art keywords
film
plane
metallic film
axle
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031556671A
Other languages
English (en)
Other versions
CN1312728C (zh
Inventor
��Ұ¡˾
野口隆男
斋藤久俊
阿部秀典
山下喜就
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1487563A publication Critical patent/CN1487563A/zh
Application granted granted Critical
Publication of CN1312728C publication Critical patent/CN1312728C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02133—Means for compensation or elimination of undesirable effects of stress
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/176—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of ceramic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种电子器件基片结构，包括：基片2，被形成于基片2上作为面心立方结构的(111)定向膜或作为六方最密结构的(0001)定向膜的金属薄膜4，以及具有被形成于金属薄膜4上作为纤锌矿晶体结构的(0001)定向的纤锌矿型薄膜5，其中：两种薄膜的每个都是多晶膜，其包含在所述平面中的晶体定向的方向不同的至少两种晶粒；当金属薄膜4是(111)定向膜时，纤锌矿型薄膜5的平面中的<11－20>轴平行于金属薄膜4的平面中的<1－10>轴；并且当金属薄膜4是(0001)定向膜时，纤锌矿型薄膜5的平面中的<11－20>轴平行于金属薄膜4的平面中的<11－20>轴。

Description

电子器件基片结构和电子器件
技术领域
本发明涉及一种电子器件基片结构，具体而言是一种这样的电子器件基片结构：其被提供有具有纤锌矿晶体结构并被形成于Si单晶基片上的薄膜，并被应用于使用压电效应的器件，如薄膜体振子(thin-filmbulk vibrator)、SAW(表面声波)器件等；半导体发光器件，如LED(发光二极管)、激光二极管等；IC散热器；以及光学器件，如光学调制器、光学开关、OEIC(光电子集成电路)等；并涉及一种使用所述基片结构的电子器件。
背景技术
一种集成电子器件已被发明，其具有被形成于作为半导体晶体基片的Si基片上的氧化物、氮化物等的功能膜。例如，通过半导体基片和电介质薄膜的组合的借助SOI技术的电介质隔离LSI或集成度较高的LSI已被检查(examine)。当作为一种电介质的铁电物质的薄膜被另外使用时，有可能形成非易失性存储器、红外线传感器、光学调制器、光学开关、OEIC等。当半导体基片和超导体薄膜被组合时，有可能形成SQUID、约瑟夫逊器件、超导晶体管、电磁波传感器、超导接线LSI等。当半导体基片和压电薄膜被组合时，有可能形成SAW器件、卷积器、准直仪、存储器器件、图像扫描仪、薄膜体振子、滤波器等。
为在使用这些功能膜的电子器件中实现最佳器件特性并保持其再现性高，优选的是使功能膜的结晶度尽可能高。普遍已知为典型压电物质的ZnO或AlN在晶体的<0001>方向上即 c轴的方向上显示出高压电性，这是因为ZnO或AlN具有纤锌矿晶体结构。因此在使用这些材料作为功能膜的电子器件中，优选的是功能膜被提供为简单 c面定向的高度结晶膜。
在这样的情况下，本发明的发明人已在JP-A-11-260835中提出了建议。在该建议中，ZrO2等的缓冲层被提供为Si单晶基片上的单晶膜(外延膜)，Pt等的金属薄膜被进一步提供为缓冲层上的单晶膜，并且具有纤锌矿晶体结构的ZnO、AlN等的纤锌矿型薄膜被进一步形成于金属薄膜上以使纤锌矿型薄膜被提供为简单 c面定向的单晶膜。
在使用Si单晶基片的薄膜体振子中，在生产过程中用KOH溶液各向异性地刻蚀Si单晶基片以由此形成通孔。为此，有必要使用一种Si单晶基片，其具有与基片表面平行而定向的Si(100)平面。
发明内容
本发明的目的是提供一种电子器件，其显示出极佳的特性并具有包括以下的结构：Si(100)基片、被用作电极的金属薄膜、被形成于Si(100)基片上的反射层等、以及被形成于金属薄膜上的纤锌矿晶体结构的简单 c面定向的高度结晶功能薄膜。
以上目的是通过在以下的段落(1)到(12)中示出的本发明来实现的。
(1)一种电子器件基片结构，包括：基片，至少具有由Si(100)单晶制成的表面；金属薄膜，具有面心立方结构或六方最密结构并被形成于所述基片上；以及具有纤锌矿晶体结构并被形成于金属薄膜上的纤锌矿型薄膜，其中：金属薄膜是从一组中选择的，该组由具有与基片表面平行而定向的(111)平面的面心立方结构的(111)定向膜和具有与基片表面平行而定向的(0001)平面的六方最密结构的(0001)定向膜组成；纤锌矿型薄膜是具有与基片表面平行而定向的(0001)平面的(0001)定向膜；金属薄膜和纤锌矿型薄膜的每个都是多晶膜，其包含在所述平面中的晶体定向的方向不同的至少两种晶粒；当金属薄膜是(111)定向膜时，纤锌矿型薄膜外延地生长于金属薄膜上以使纤锌矿型薄膜的平面中的<11-20>轴平行于金属薄膜的平面中的<1-10>轴；并且当金属薄膜是(0001)定向膜时，纤锌矿型薄膜外延地生长于金属薄膜上以使纤锌矿型薄膜的平面中的<11-20>轴平行于金属薄膜的平面中的<11-20>轴。
(2)依照段落(1)的电子器件基片结构，其中：金属薄膜包含在所述平面中的晶体定向的方向不同的至少两种晶粒；当金属薄膜是(111)定向膜时，两种晶粒的相应的<1-10>轴相互垂直；并且当金属薄膜是(0001)定向膜时，两种晶粒的相应的<11-20>轴相互垂直。
(3)依照段落(2)的电子器件基片结构，进一步包括在基片和金属薄膜之间被***的缓冲层，其中缓冲层外延地生长以使缓冲层的(001)平面平行于基片并且缓冲层的平面中的<100>轴平行于基片的Si(100)单晶平面中的<010>轴。
(4)依照段落(3)的电子器件基片结构，其中：当金属薄膜是(111)定向膜时，在金属薄膜中包含的两种晶粒之一中的<1-10>轴平行于缓冲层的平面中的<100>轴，而两种晶粒的另一种中的<1-10>轴平行于缓冲层的平面中的<010>轴；并且当金属薄膜是(0001)定向膜时，在金属薄膜中包含的两种晶粒之一中的<11-20>轴平行于缓冲层的平面中的<100>轴，而两种晶粒的另一种中的<11-20>轴平行于缓冲层的平面中的<010>轴。
(5)依照段落(4)的电子器件基片结构，其中在纤锌矿型薄膜中包含的两种晶粒之一中的<11-20>轴平行于基片的Si(100)单晶平面中的<010>轴，而在纤锌矿型薄膜中包含的两种晶粒的另一种中的<11-20>轴垂直于基片的Si(100)单晶平面中的<010>轴。
(6)依照段落(3)到(5)的任何一个的电子器件基片结构，其中缓冲层包含作为主要成分的氧化锆。
(7)依照段落(1)到(6)的任何一个的电子器件基片结构，其中金属薄膜在平均晶粒尺寸上大于纤锌矿型薄膜。
(8)依照段落(1)到(7)的任何一个的电子器件基片结构，其中金属薄膜包含作为主要成分的从Pt、Au、Ir、Os、Re、Pd、Rh和Ru组成的组中选择的至少一项。
(9)依照段落(1)到(8)的任何一个的电子器件基片结构，其中纤锌矿型薄膜是AlGaInN型薄膜，其包含作为主要成分的N和从Al、Ga和In组成的组中选择的至少一项；或者是ZnO型薄膜，其包含作为主要成分的氧化锌。
(10)依照段落(1)到(9)的任何一个的电子器件基片结构，其中提供金属薄膜以使在X射线衍射中(111)或(0002)平面中的反射摇摆曲线的半值宽度不大于3°。
(11)一种电子器件，包括在段落(1)到(10)中任何一个中限定的电子器件基片结构，以及在该基片结构的纤锌矿型薄膜上形成的第二金属薄膜，其中这对金属薄膜用作电极，其间夹着纤锌矿型薄膜。
(12)依照段落(11)的电子器件，其中纤锌矿型薄膜具有压电特性从而使电子器件用作薄膜体振子。
附图简述
图1是一个截面图，示出了依照本发明的电子器件的配置的实例；
图2是一个典型视图，示出了在依照本发明的电子器件基片结构中的基片和在该基片上形成的相应薄膜的平面中的晶体定向的方向；
图3是一个典型视图，示出了在依照本发明的电子器件基片结构中的基片和在该基片上形成的相应薄膜的平面中的晶体定向的方向；
图4是一个典型视图，示出了在依照本发明的电子器件基片结构中的基片和在该基片上形成的相应薄膜的平面中的晶体定向的方向；
图5是一个截面图，示出了薄膜体振子的配置的实例；
图6是示出被用于生产依照本发明的电子器件基片结构的蒸发***的实例的视图；
图7是一个衍射曲线图，示出了在实例中加工的Si(100)/ZrO2/Pt/AlN层状结构的θ-2θX射线衍射的结果；
图8是在实例中加工的Si(100)/ZrO2/Pt/AlN层状结构中的Pt(111)的X射线摇摆曲线；
图9是在实例中加工的Si(100)/ZrO2/Pt/AlN层状结构中的AlN(0002)的X射线摇摆曲线；
图10是附图代用照片，示出了晶体结构，即示出了在入射电子束轴平行于Si(100)方向的情况下，在实例中加工的Si(100)/ZrO2(001)/Pt(111)/AlN(0001)层状结构中的AlN(0001)的RHEED图形；
图11是附图代用照片，示出了晶体结构，即示出了在从顶部对Pt(111)照情况下，在实例中加工的Si(100)/ZrO2(001)/Pt(111)层状结构中的Pt(111)的TEM图像；
图12是附图代用照片，示出了晶体结构，即示出了在从顶部对AlN(0001)拍照情况下，在实例中加工的Si(10)/ZrO2(001)/Pt(111)/AlN(0001)层状结构中的AlN(0001)的SEM图像；并且
图13是附图代用照片，示出了晶体结构，即示出了在从顶部对AlN(0001)拍照情况下，在实例中加工的Si(100)/ZrO2(001)/Pt(111)/AlN(0001)层状结构中的AlN(0001)的TEM图像。
优选实施例详述
图1典型地示出了依照本发明的电子器件的配置的实例。图1中所示的电子器件包括电子器件基片结构和第二金属薄膜6。电子器件基片结构包括基片2、在基片2上形成的缓冲层3、在缓冲层3上形成的金属薄膜4、以及在金属薄膜4上形成的纤锌矿型薄膜5。第二金属薄膜6被形成于电子器件基片结构的纤锌矿型薄膜5上。其间夹着纤锌矿型薄膜5的金属薄膜4和第二金属薄膜6用作电极。基片2整体上由Si(100)单晶制成或者具有由Si(100)单晶制成的表面。
金属薄膜4和纤锌矿型薄膜5
金属薄膜由具有面心立方结构的晶体或具有六方最密结构的晶体制成。纤锌矿型薄膜5由具有纤锌矿晶体结构的晶体制成。
当金属薄膜4具有面心立方结构时，金属薄膜4是(111)定向膜，其具有与基片2的表面平行而定向的(111)平面。当金属薄膜4具有六方最密结构时，金属薄膜4是(001)定向膜，其具有与基片2的表面平行而定向的(0001)平面。纤锌矿型薄膜5是(0001)定向膜，其具有与基片2的表面平行而定向的纤锌矿晶体(0001)平面。
在本发明中，金属薄膜4和纤锌矿型薄膜5的每个都是多晶膜，其包含在所述平面中晶体定向方向不同的至少两种晶粒。就是说，所述两种薄膜的每个都不是单晶膜，而是简单定向膜，如(111)定向膜或(0001)定向膜。
在本说明书中使用的术语“简单定向膜”指的是这样一种膜：当该膜通过X射线衍射来测量时，在除了靶平面以外的平面内的反射的峰值强度不高于在靶平面中的反射的最大峰值强度的10％，优选的是不高于5％。例如，简单(0001)定向膜，即简单 c面定向膜，是这样一种膜：当该膜通过2θ-θX射线衍射来测量时，在除了(000L)平面以外的平面内的反射的峰值强度不高于在(000L)平面中的反射的最大峰值强度的10％，优选的是不高于5％。顺便提一句，在本说明书中使用的“(000L)”是对等效平面如(0001)、(0002)等的通称。例如，简单(111)定向膜是这样一种膜：在除了(LLL)平面以外的平面内的反射的峰值强度不高于在(LLL)平面中的反射的最大峰值强度的10％，优选的是不高于5％。顺便提一句，“(LLL)”是对等效平面如(111)、(222)等的通称。
晶体定向的方向表示晶体点阵的方向。在单晶的情况下，所有晶体点阵的方向都是相同的。另一方面，在无定向的(non-oriented)多晶的情况下，一个晶粒中的所有晶体点阵的方向通常是相同的(即晶体定向具有一个方向)，但一个晶粒中的晶体定向方向不同于其它晶粒。就是说，晶体定向的方向依照晶粒而随机变化。在本发明中，金属薄膜4和纤锌矿型薄膜5的每个中的晶体定向方向能以与一般多晶相同的方式依照晶粒而随机变化，或者金属薄膜4和纤锌矿型薄膜5的每个可包含具有相同晶体定向方向的多个晶粒。在本发明中，短语“薄膜包含晶体定向方向不同的至少两种晶粒”意味着薄膜包含至少两种晶粒基于这样的假设，即具有相同晶体定向方向的晶粒被集体地看作是一种。
当金属薄膜4是(111)定向膜时，纤锌矿型薄膜5外延地生长于金属薄膜4上以使纤锌矿型薄膜5的平面中的<11-20>轴平行于金属薄膜4的平面中的<1-10>轴。另一方面，当金属薄膜4是(0001)定向膜时，纤锌矿型薄膜5外延地生长于金属薄膜4上以使纤锌矿型薄膜5的平面中的<11-20>轴平行于金属薄膜4的平面中的<11-20>轴。就是说，当注意(111)定向的金属薄膜4中的特定晶粒时，该特定晶粒的<1-10>轴平行于在该特定晶粒上生长的纤锌矿型薄膜5的晶粒的<11-20>轴。另一方面，当注意(0001)定向的金属薄膜4中的特定晶粒时，该特定晶粒的<11-20>轴平行于在该特定晶粒上生长的纤锌矿型薄膜5的晶粒的<11-20>轴。
顺便提一句，例如当晶轴在本说明书中被表示为<11-20>时，“-2”指的是顶上划线的2(即“ 2”)。在其它晶轴和晶面中减号“-”所指与以上所述相同。
当金属薄膜4的平均晶粒尺寸被表示为dM而纤锌矿型薄膜5的平均晶粒尺寸被表示为dW时，dM和dW被选择为具有以下关系：
        优选地，1＜dM/dW，
        更优地，5≤dM/dW，
        进一步更优地，10≤dM/dW
当使用将在稍后描述的生产方法时，大大地改变dW是困难的。一般来说，dW被选择为处于1nm到10nm的范围内，特别是在5nm到50nm的范围内。另一方面，已发现，当生产条件被控制时，可相对容易地改变dM。当dM被选择为大于dW时，纤锌矿型薄膜5的多个晶粒存在于金属薄膜4的一个大晶粒上。由于所述多个晶粒均外延地生长于金属薄膜4的所述大晶粒上，膜平面中的多个晶粒的晶轴定向方向是相同的。就是说，所述多个晶粒可在整体上被看作一个晶体(单晶)。因此，纤锌矿型薄膜5的结晶度是极佳的，因此可获得电子器件的极佳特性。
然而，使dM明显大是困难的。一般来说，dM被选择为处于可再现地实现的以下范围内。
        dM/dW≤1000，
        特别是dM/dW≤50
顺便提一句，在纤锌矿型薄膜5的所述多个晶粒中，尽管薄膜的平面中的晶轴的定向方向相同，相邻晶粒之间的边界是明确的。该边界可由透射电子显微镜(TEM)来确定。在扫描电子显微镜(SEM)的二次电子图像中，凸的晶粒被安排以使晶粒边界象沟槽一样凹下。
在本说明书中，平均晶粒尺寸被计算如下。首先，在TEM图像中，视场的面积由在该视场中包含的许多晶粒来划分以由此计算每个晶粒的平均面积。然后，在假设具有平均面积的圆时，该圆的直径被计算为平均晶粒尺寸。
如以上所述，金属薄膜4的平面中的晶体定向方向可能是随机的。在本发明中，可提供适当的缓冲层3以使具有在所述平面中的晶体定向方向不同的仅两种晶粒可如将在以下所述的被可再现地形成。
图2和图3通过使用由表面原子构成的多边形示出了基片2、缓冲层3、金属薄膜4和纤锌矿型薄膜5的每个中的平面中的晶轴定向。在图2中，金属薄膜4由具有面心立方结构的晶体制成。在图3中，金属薄膜4由具有六方最密结构的晶体制成。
由于基片2的(100)平面和缓冲层3的(001)平面之间的点阵常数差是小的，即由于JP-A-11-260835中所述的点阵失配是小的，缓冲层3外延地生长以使缓冲层3的(001)平面中的方块被堆积在基片2的Si(100)平面中的方块上。
在图2中，由于缓冲层3的(001)平面和金属薄膜4的(111)平面之间的点阵常数差是小的，金属薄膜4外延地生长以使金属薄膜4的(111)平面中的每个六边形都被堆积在缓冲层3的(001)平面中的方块上。顺便提一句，由于(111)平面中的每个六边形的一边高度地匹配(001)平面中的方块的两个正交边的任何一个，(111)平面中的六边形被以如图2中所示的两种方向上提供。就是说，金属薄膜4由具有相互垂直的<1-10>轴的两种晶粒制成。
图3与图2相同，除了金属薄膜4中的每个六边形是在(0001)平面中。(0001)平面中的六边形以与图2中所示相同的方式被提供于两种方向上。在此情况下，金属薄膜4由具有相互垂直的<11-20>轴的两种晶粒制成。
在图2和3的每个中所示的一种晶粒内包含的晶粒的数量与在两种晶粒内包含的晶粒的总数的比率不被特别限制，但通常被选择为在0.1到0.9的范围内。
纤锌矿型薄膜5外延地生长以使纤锌矿型薄膜5的(0001)平面中的六边形被堆积在金属薄膜4的(111)平面中的六边形上。因此，在图2中，纤锌矿型薄膜5外延地生长于金属薄膜4上以使纤锌矿型薄膜5的平面中的<11-20>轴平行于金属薄膜4的平面中的<1-10>轴。在图3中，纤锌矿型薄膜5外延地生长于金属薄膜4上以使纤锌矿型薄膜5的平面中的<11-20>轴平行于金属薄膜4的平面中的<11-20>轴。
在图2和3的每个中，在纤锌矿型薄膜5中包含的两种晶粒之一的<11-20>轴平行于基片2的Si(100)单晶平面中的<010>轴，而在纤锌矿型薄膜5中包含的两种晶粒的另一种的<11-20>轴垂直于基片2的Si(100)单晶平面中的<010>轴。
顺便提一句，在实际的膜中，晶体点阵中可发生畸变。为此，在本说明书中被表示为相互垂直或平行的晶轴可能不是严格地相互垂直或平行。然而，在本发明中使用的概念“垂直”或“平行”允许如由点阵畸变等导致的与“垂直”或“平行”的微小偏移。
在依照本发明的电子器件基片结构中，金属薄膜主要起到电极的作用。在将诸如ZnO或AlN的纤锌矿型化合物的薄膜用作功能膜的诸如光学调制器、薄膜体振子等的电子部件中，在功能膜的厚度方向上施加电场以由此实现电子部件的功能。以这样的使用目的，有必要在功能膜下提供电极。在诸如LED或激光二极管的发光器件中，重要的是使亮度高。尽管亮度的增加可通过半导体薄膜的质量的提高而实现，但当在器件中提供了用于反射所发射的光的功能时，可容易实现亮度的增加。例如，用作反射层的薄膜可被置于器件中适当的位置以使可促进所发射的光到器件外部的发射。依照本发明的金属薄膜可起到这种反射层的作用。此外，由于金属薄膜起着吸收薄膜叠层中的应力的角色，金属薄膜在防止被形成于金属薄膜上的薄膜的破裂方面是有效的。
此外，当优选地使金属薄膜的点阵常数匹配待形成于金属薄膜上的薄膜的点阵常数时，金属薄膜起着将所述薄膜形成为高度结晶薄膜的角色。因此，优选的是，金属薄膜在结晶度和表面平整度方面极佳。
对于极佳特性的电子器件基片结构的生产，优选的是金属薄膜4和纤锌矿型薄膜5中的每个在结晶度和表面平整度方面极佳。具体而言，金属薄膜4优选地具有这样的结晶度：使在X射线衍射中的面心立方结构的(111)或六方最密结构的(0002)平面中的反射摇摆曲线的半值宽度不大于大约3°，而纤锌矿型薄膜5优选地具有这样的结晶度：使在X射线衍射中的(0002)平面中的反射摇摆曲线的半值宽度不大于大约3°。
金属薄膜4和纤锌矿型薄膜5的每个中的摇摆曲线的半值宽度的下限不需要被特别设置。尽管优选的是下限尽可能小，但目前摇摆曲线的半值宽度的下限通常是大约0.5°。
顺便提一句，薄膜的表面可被抛光以提高平整度。对于该抛光，可使用用碱性溶液等的化学抛光，用胶体氧化硅等的机械抛光，或者化学抛光和机械抛光的组合。
优选的是，金属薄膜4包含作为主要成分的从Pt、Au、Ir、Os、Re、Pd、Rh和Ru组成的组中选择的至少一项。优选的是，金属薄膜4由从所述组中选择的单金属或包含从该组中选择的金属的合金制成。顺便提一句，Pt、Au、Ir、Pd和Rh形成面心立方结构，而Os、Re和Ru形成六方最密结构。
金属薄膜的厚度随使用目的而变化。金属薄膜的厚度被选择为优选地处于从5nm到500nm的范围内，更优的是在从50nm到250nm的范围内。金属薄膜的厚度优选地被减小到结晶度和表面平整度两者均不被损害的程度。更具体而言，为了使金属薄膜充分地起到反射镜面的作用，金属薄膜的厚度优选地被选择为不小于30nm。当厚度不大于100nm时，可获得充分的反射能力。为了使金属薄膜充分地起到电极的作用，金属薄膜的厚度优选地被选择为处于50nm到500nm的范围内。
纤锌矿型薄膜5的组成(composition)不被特别限制，但可被适当地决定以使获得作为靶的电子器件基片结构的所需特性。例如，由于点阵常数和热膨胀系数可由该组成来调节，可依照待形成于电子器件基片结构上的薄膜的点阵常数和热膨胀系数来选择该组成。优选的是，纤锌矿型薄膜5由如将在以下所述的AlGaInN型薄膜或ZnO型薄膜构成。
AlGaInN型薄膜包含作为主要成分的N和从Al、Ga和In组成的组中选择的至少一项。AlGaInN型薄膜的组成不被特别限制，但AlGaInN型薄膜优选地具有基本上由GaxInyAl1-x-yN(0≤x≤1，0≤x+y≤1)表示的组成。AlGaInN型薄膜可以是n型或p型半导体膜。当AlGaInN型薄膜被提供为半导体膜时，AlGaInN型薄膜可被用作氮化物半导体器件的一部分。例如，当已知掺杂元素如Si或Mg被添加到形成为半导体的GaxInyAl1-x-yN中时，AlGaInN型薄膜可被提供为半导体膜。AlGaInN型薄膜可被形成为多层膜以使AlGaInN型薄膜具有p-n结或双异质结。ZnO型薄膜包含作为主要成分的氧化锌。优选的是ZnO型薄膜基本上由ZnO制成。当Li被添加到ZnO型薄膜中时，电阻增加或铁电现象出现。因此，遇必要时，Li或Li氧化物可被添加到ZnO型薄膜中。
纤锌矿型薄膜5的厚度被选择为优选地处于从5nm到50μm的范围内，更优的是在从0.1μm到10μm的范围内。如果纤锌矿型薄膜5过薄，则依照使用目的不能获得极佳特性的电子器件基片结构。另一方面，如果纤锌矿型薄膜5过厚，则生产效率被降低。顺便提一句，当依照本发明的电子器件基片结构被用作用于SAW器件的基片时，纤锌矿型薄膜5的厚度优选地被选择为不小于3μm，从而使通过纤锌矿型薄膜5传播的表面声波不受传播速度低的Si基片的影响。
纤锌矿型薄膜5可以是组成上不同的两种或多种薄膜的层叠，或可以是具有在薄膜厚度方向上逐渐变化的组成的梯度结构膜。
缓冲层3
缓冲层3的组成和结晶度是依照待形成于缓冲层3上的金属薄膜而适当选择的。
当金属薄膜4待形成为平面中晶体定向方向为随机的多晶膜时，缓冲层3可由氧化硅如SiO2、氮化硅如Si3N4、氧化铝如Al2O3或氮化铝如AlN制成。作为用于形成缓冲层3的材料，可使用氧化物、氮化物或包含从这些氧化物和氮化物中选择的两种或多种化合物的氮氧化物。特别地，氮化铝优选地是结晶的，而其它化合物优选地是无定形的。
当金属薄膜4被形成为包含如图2和3的每个中所示的平面中晶体定向方向不同的两种晶粒时，包含作为主要成分的氧化锆的缓冲层3被优选地提供。
尽管包含作为主要成分的氧化锆的缓冲层3最优的是仅由氧化锆如ZrO2制成，然而缓冲层3可由包含稀土元素氧化物的稳定化氧化锆制成。在本说明书中，“稀土元素”是从镧系元素Sc和Y组成的组中选择的元素。
作为稀土元素氧化物，优选的是从Yb2O3、Tm2O3、Er2O3、Y2O3、Ho2O3、Gd2O3、Dy2O3、Tb2O3、Pr2O3、Nd2O3、Ce2O3、Eu2O3、Sm2O3、La2O3、Sc2O3和Lu2O3组成的组中选择至少一项。考虑到与待形成于缓冲层上的薄膜匹配的点阵常数，更优的是从Yb2O3、Sc2O3和Lu2O3组成的组中选择至少一项。当包含两种或多种稀土元素时，其比率是可任选的。
尽管包含作为主要成分的氧化锆的缓冲层3优选的是由具有化学计量组成的氧化物制成，该氧化物可与这种化学计量组成偏离。
当温度从高温变到室温时，ZrO2产生立方结构→四方结构→单斜结构的相变。通过添加稀土元素给ZrO2以稳定化立方结构而获得的材料是稳定化氧化锆。Zr1-xRxO2-2x膜的结晶度依赖于 x的范围。如在Jpn.J.Appl.Phys.，27(8)L1404-L1405，(1988)中所报告的，四方或单斜晶体是在 x小于0.2的组成范围内被产生的。
为形成具有在图2和3的每个中所示的晶体定向方向的金属薄膜4，优选的是包含作为主要成分的氧化锆的缓冲层3被形成为具有单斜或四方结构的(001)定向膜和具有平行于基片2定向的(001)平面。特别优选的是缓冲层3被形成为单斜(001)定向膜。
在包含作为主要成分的氧化锆的缓冲层3中，随着氧化锆的纯度增加，绝缘电阻增加以减小漏电流。因此当需要绝缘特性时，优选的是氧化锆的纯度高。薄膜中除了氧以外的组成元素中Zr的百分比被选择为优选地高于93％的摩尔百分比，更优的是不低于95％的摩尔百分比，进一步优选的是不低于98％的摩尔百分比，最优的是不低于99.5％的摩尔百分比。在高纯度氧化锆薄膜中，除了氧和Zr以外的组成元素通常是稀土元素P等。顺便提一句，目前Zr百分比的上限是大约99.99％的摩尔百分比。由于以目前的高度提纯技术几乎不能把ZrO2和HfO2彼此分离，包括HfO2的ZrO2的纯度通常被看作ZrO2的纯度。因此，在本说明书中ZrO2的纯度是基于Hf和Zr被看作一种元素的假定而计算的值。然而，这是没有问题的，因为在本发明中，在缓冲层3中HfO2起到与ZrO2相同的作用。
用于改进特性的添加剂可被引入到包含作为主要成分的氧化锆的缓冲层3中。例如，当缓冲层3被掺杂以碱土元素如Ca或Mg时，膜的针孔(pinhole)可被减小以抑制漏电流。此外，诸如Al或Si的元素在提高膜的电阻率方面是有效的。此外，过渡元素如Mn、Fe、Co或Ni可形成膜中的杂质能级(陷阱能级)并且可通过使用这种能级来控制电传导特性。
包含作为主要成分的氧化锆的缓冲层3的厚度被选择为优选地处于从5nm到500nm的范围内，更优的是在从10nm到50nm的范围内。如果缓冲层3过薄或过厚，则难以同时满足结晶度、表面平整度和绝缘特性。另一方面，考虑到表面平整度和绝缘特性，其它类型的缓冲层也就是由氧化硅等制成的缓冲层的厚度亦优选地被选择为处于与包含作为主要成分的氧化锆的缓冲层的厚度相同的范围内。
顺便提一句，缓冲层可以是以以下方式形成的层叠：组成上不同的两种或多种表面被层叠为两层或多层。或者缓冲层可以是具有在膜厚度的方向上逐渐变化的组成的梯度结构膜。被层叠的缓冲层的实例包括：以以下方式形成的层叠，也就是使氧化硅和氮化铝的薄膜被交替地层叠为两层或者三层或多层；以及以以下方式形成的层叠，也就是使氮化硅和氮化铝的薄膜被交替地分层为两层或者三层或多层。每个被层叠的缓冲层中的相应薄膜的层叠序列不被特别限制。当被层叠的缓冲层被应用于薄膜振子时，该缓冲层可起到声学反射膜的作用。在此情况下，缓冲层的每个构成薄膜的厚度优选地被选择为待反射声波的波长的大约1/4大。
基片2
基片2的表面由Si单晶的(100)平面构成。基片2的整体可由Si(100)单晶制成，或仅基片2的表面由Si(100)单晶制成。在基片2上形成的各种薄膜可根据条件而破裂。基片2的厚度可被选择为优选地处于从大约10μm到大约100μm的范围内，更优的是在从大约25μm到大约75μm的范围内，因此可防止各种薄膜破裂。
在本发明中所使用的Si单晶基片比蓝宝石基片和SiC单晶基片便宜。因此，可提供便宜的电子器件基片结构。
电子器件
依照本发明的电子器件基片结构可如此使用，或者可与在纤锌矿型薄膜5上提供的第二金属薄膜6组合使用。如以上所述，电子器件基片结构可被应用于各种器件，如非易失性存储器、红外线传感器、光学调制器、光学开关、OEIC、SQUID、约瑟夫森器件、超导晶体管、电磁波传感器、超导接线LSI、SAW器件、卷积器、准直仪、存储器器件、图像扫描仪、薄膜体振子、各种滤波器等，以及LED和激光二极管。
薄膜体振子
图5示出薄膜体振子的配置的实例，该薄膜体振子是具有在Si基片上提供的功能膜如压电膜的电子器件的实例。
图5中所示的薄膜体振子包括：由Si(100)单晶制成并具有在其中形成的通孔1的基片2；在基片2上形成的缓冲层3；在缓冲层3上形成的金属薄膜(低电极)4；在金属薄膜4上形成的纤锌矿型薄膜(压电膜)5；以及在纤锌矿型薄膜5上形成的第二金属薄膜(上电极)6。通孔1通过从图5中的底侧对Si(100)单晶进行各向异性刻蚀而形成。通孔1和在通孔1上层叠的薄膜形成光阑(diaphragm)。基片2的较低表面通过模片接合剂(die-bonding agent)10接合于包装11的底部表面。包装11的顶部部分用盖子13密封。顺便提一句，该结构如以下被加工。相应的薄膜被形成于基片上。在基片被刻蚀之后，具有相应的薄膜的基片由切割装置分成片。一个片被结合于所述包装以由此产生这种结构。与外部通信的外部连接端子A和B被置于包装11中。外部连接端子A和B分别通过导线12被电连接于金属薄膜4和第二金属薄膜6。
由于有必要通过Si单晶的各向异性刻蚀来形成通孔1，基片2由具有平行于基片表面而定向的立方平面(100)的Si(100)单晶制成。
氮化物半导体器件
当本发明中的纤锌矿型薄膜5由被提供为半导体的纤锌矿型氮化物制成时，具有氮化物半导体薄膜的半导体基片可被提供。
当依照本发明的电子器件基片结构被应用于氮化物半导体器件时，可优选地进行配置以使由氮化物制成的纤锌矿型薄膜被处理为半导体膜。遇必要时，可进行配置以使氮化物半导体层被形成于纤锌矿型薄膜上。然后，电极等被添加给电子器件基片结构以由此形成氮化物半导体器件。
氮化物半导体层被进一步形成于由氮化物制成的纤锌矿型薄膜上的原因如下。如果在形成氮化物的纤锌矿型薄膜时基片温度高，则相对难以均匀地形成所生长的核，因此难以获得好的表面平整度。另一方面，如果基片温度低，则尽管所生长的核可被均匀地形成，但相对难以获得好的结晶度。因此，当在由单氮化物薄膜构成的纤锌矿型薄膜中难以同时具有好的表面平整度和高结晶度时，以相对低的温度将氮化物的纤锌矿型薄膜形成为底涂层，这是在以相对高的温度在该底涂层上形成氮化物半导体层之前进行的。在此情况下，纤锌矿型薄膜和氮化物半导体层在组成上可以是不同的或在组成上可以是相同的。
氮化物半导体层能以与被提供为半导体膜的AlGaInN型薄膜相同的方式形成。氮化物半导体层的厚度根据其功能而变化，但通常优选地被选择为在大约2nm到大约5μm的范围内。
使用依照本发明的电子器件基片结构的氮化物半导体器件的使用目的不被特别限制。氮化物半导体器件可优选地用于使用氮化物半导体层的高结晶度和平整度的各种使用目的。具体而言，例如，肖特基电极可被形成于氮化物半导体层上以生成肖特基二极管。多个氮化物半导体层可被提供以形成至少一个p-n结，以由此生成二极管、晶体管、太阳电池等。有源层可被进一步提供以生成发光二极管。可形成谐振结构以生成激光二极管。
加工方法
在加工依照本发明的电子器件基片结构的过程中，用于形成每个薄膜的方法不被特别限制。优选的是，依照JP-A-8-109099中所述的方法的蒸汽淀积方法被用于形成缓冲层和金属薄膜。优选的是，溅射方法、MOVPE(金属有机物汽相外延)方法或MBE(分子束外延)方法被用于形成纤锌矿型薄膜。特别优选的是，溅射方法被用于形成纤锌矿型薄膜。在MOVPE方法中，有必要将基片温度升到1000℃。然而根据本发明人的实验，已发现高结晶度的纤锌矿型薄膜可通过溅射方法形成而无需从外部加热基片。顺便提一句，基片可优选地被加热到不低于200℃的温度以使结晶度较高。用于加热基片的温度的上限不被具体提供。用于加热基片的温度不需要高于800℃，这是因为当作为普通加热单元的电加热器被使用时难以将基片加热到高于800℃的温度，并且是因为即使在基片被加热到高于800℃的温度的情况下，纤锌矿型薄膜的结晶度不被显著提高。溅射方法不同于MOVPE方法之处在于容易减小被施加在薄膜上的内部应力，这是因为可在各种条件如气体压力、基片靶距离、输入功率等的基础上自由控制内部应力。
在本发明中，金属薄膜4优选地在以下条件下被形成以增加金属薄膜4的平均晶粒尺寸dM从而增加比率dM/dW，并且形成如在图2和3中所示的平面中的结晶定向方向不同的两种晶粒。
作为该情况，首先，当通过蒸汽淀积方法来形成金属薄膜4时，在初始形成阶段，氧等离子体被引入到真空室中。例如，在氧气被引入到真空室时，高频电场可被施加给真空室的内部以由此执行氧等离子体的引入。氧等离子体的引入的周期优选地被设置为从金属薄膜4的形成开始的(即金属薄膜4的厚度为零)的时间点到金属薄膜4的厚度达到1nm到50nm的范围，特别是5nm到20nm的范围的时间点的周期。顺便提一句，氧等离子体引入周期优选地被控制以使金属薄膜4的厚度在完成氧等离子体的引入的时间点时不大于金属薄膜4的最终厚度的50％，特别是20％，这是因为当尽管如以上所述来控制氧等离子体引入周期但金属薄膜4的厚度(最终厚度)仍过薄时，与金属薄膜4混合的氧量将不理想地过大的可能性存在。依据所引入的氧气的量，蒸汽淀积时所引入的氧等离子体的量优选地被选择为处于从1sccm到100sccm的范围内，特别是在5sccm到50sccm的范围内。如果氧引入周期过短或所引入的氧等离子体的量过小，则难以获得所需的金属薄膜。另一方面，如果氧引入周期过长或所引入的氧等离子体的量过大，则由于大量的氧与金属薄膜混合，不可能获得好的特性。
在通过蒸汽淀积方法形成金属薄膜4时的基片温度被选择为优选地处于从300℃到800℃的范围内，更优的是在从500℃到600℃的范围内。如果基片温度过低，则不能获得好的结晶度的金属薄膜，或者金属薄膜和缓冲层之间的附着被恶化。另一方面，如果基片温度过高，则金属薄膜的表面平整度被恶化，或者针孔被产生。
金属薄膜的淀积速率被选择为优选地处于0.01nm/s到1nm/s的范围内，更优的是在0.02nm/s到0.1nm/s的范围内。如果淀积速率过低，则产生了问题，即金属薄膜易于被残留气体等污染，或者生产时的产量被降低，这是因为需要长时间来形成金属薄膜。另一方面，如果淀积速率过高，则金属薄膜的结晶度被恶化，或者晶粒尺寸变得过小。
〔实例〕
以下将在本发明的以下特定实例的基础上较详细地描述本发明。
实例1
制备Si(100)基片2，其具有250μm的厚度和1000Ω·cm的电阻率并由被切割和镜面抛光以具有作为表面的(100)平面的Si单晶制成。Si(100)基片2的表面用40％的氟化铵的水溶液来刻蚀/清洁。ZrO2的缓冲层3、Pt的金属薄膜4以及AlN的纤锌矿型薄膜5通过以下过程形成于基片2上以获得电子器件基片结构的样品。
首先，图6中所示的蒸发***101被使用。基片2被固定于基片固定器(holder)103，其被安装于蒸发***101的真空室101a中，并且具有基于旋转轴104和电机105的旋转机构以及基于加热器106的加热机构。真空室由油扩散泵抽到6×10-4Pa。然后，为了生成用于保护基片2的经清洁的表面的Si氧化物，基片2以20rpm被旋转并被加热到600℃，同时25cc/min的氧气从氧化气体供应单元107的氧化气体供应喷嘴108被引入到基片2的附近。作为结果，热氧化作用发生，因此大约1nm厚的Si氧化物层被形成于基片表面中。
然后，基片2被加热到900℃并以20rpm被旋转，并且从Zr汽化部分109汽化的金属性Zr被提供给基片2的表面，同时25cc/min的氧气从喷嘴108被引入。作为结果，在以上步骤中形成的Si氧化物的还原以及缓冲层3的形成均被执行。缓冲层3的厚度被设置为10nm。
然后，在有缓冲层3被形成于其表面上的基片2被加热到600℃并以20rpm被旋转时，150nm厚的金属薄膜4通过蒸汽淀积方法形成。在蒸汽淀积的过程中，在开始蒸汽淀积之后，氧等离子体以10sccm的氧气流率和100w的RF功率被引入，直到金属薄膜4的厚度达到10nm。顺便提一句，金属薄膜4的淀积速率被设置为0.06nm/s。
然后，1.7μm厚的纤锌矿型薄膜5通过RF磁控管溅射方法在Ar+N2气氛中形成于金属薄膜4上。金属性的Al被用作靶，并且基片温度被设置为200℃。
所获得的样品中的每个薄膜的结晶度由X射线衍射来评估。图7示出样品的θ-2θX射线衍射的结果。在图7中，仅对应于相应的AlN(0002)、Pt(111)和ZrO2(002)平面空间的衍射线被观察，不包括从基片2得到的Si的衍射线。从该结果来看，显然缓冲层3是简单ZrO2(001)定向膜，金属薄膜4是简单Pt(111)定向膜，并且纤锌矿型薄膜5是简单AlN(0001)定向膜。
图8示出Pt(111)的X射线摇摆曲线。图9示出AlN(0002)的X射线摇摆曲线。Pt金属薄膜4中的摇摆曲线的半值宽度是0.62°。AlN纤锌矿型薄膜5中的摇摆曲线的半值宽度是1.2°。显然两个薄膜4和5是高度定向膜。
在生成样品时，在每个薄膜被形成之后，执行使用RHEED(反射高能电子衍射)的评估。RHEED评估是膜平面中晶轴定向的指示。图10示出AlN纤锌矿型薄膜5的RHEED图形。图10中所示的图形是重叠图形，其包括当电子束从<2-1-10>方向入射到AlN单晶的(0001)平面上时所获得的图形，以及当电子束从<10-10>方向入射到AlN单晶的(0001)平面上时所获得的图形。图10中所示的RHEED图形是从等效于Si(100)基片2的Si<010>的方向上和从其旋转30°的方向上观察的。对于Pt金属薄膜的RHEED图形，当电子束从<1-10>和<11-2>方向入射到Pt(111)平面上时所获得的重叠图形是从等效于Si<010>的方向上和从其旋转30°的方向上观察的。从该结果来看，显然在该样品中的基片的相应平面和相应薄膜中的晶体定向方向如图4中所示。图4中的晶体定向方向等效于图2中的那些。
图11示出通过从顶部对所生成的样品的金属薄膜4拍照而获得的TEM图像。从图11中来看，显然该金属薄膜4是由每个都具有大约200nm的颗粒尺寸的晶粒组成的多晶膜。
图12示出在形成纤锌矿型薄膜5之后通过从顶部对纤锌矿型薄膜5拍照而获得的SEM图像。在图12中，在膜的表面中观察到每个都具有几十纳米量级的直径的粒状凸起部分。相邻凸起部分之间的间隙象沟槽一样凹下。从图12来看，显然纤锌矿型薄膜5是由每个都具有平面中的几十纳米量级的颗粒尺寸的晶粒组成的多晶膜。图13示出在形成纤锌矿型薄膜5之后通过从顶部对纤锌矿型薄膜5拍照而获得的TEM图像。在图13中，观察到每个都具有从大约10nm到大约20nm的直径的经安排的六边形的图形。从该结果和图12中所示的SEM图像来看，显然纤锌矿型薄膜5是由每个都具有从大约10nm到大约20nm的颗粒尺寸的晶粒组成的。
金属薄膜4的平均晶粒尺寸dM和纤锌矿型薄膜5的平均晶粒尺寸dW通过上述过程获得，而比率dM/dW被计算如下。
        dM＝194nm，
        dW＝10.6nm，并且
        dM/dW＝18.3
顺便提一句，在图13中所示的纤锌矿型薄膜5的TEM图像的右上角观察到波纹图形区。点阵的方向以该区为边界相互移动30°。设想该区等效于作为底涂层的Pt晶粒的边界，并且作为底涂层的Pt晶体的平面内方向在该区上移动30°。AlN晶粒外延地生长于比AlN大的Pt晶粒上。因此，在一个Pt晶粒上存在的所有AlN晶粒生长以使AlN晶粒的平面内方向彼此几乎一致。
在图13中，在彼此相邻并且平面内方向相同的晶粒之间观察到点阵畸变或缺陷。设想这些点阵畸变或缺陷是由以下畸变导致的，即当相应的AlN晶粒呈柱状生长时在周期性的轻微移动状态下由相邻晶粒的连接产生的畸变。
实例2
缓冲层3、金属薄膜(低电极)4和纤锌矿型薄膜(压电膜)5以与实例1相同的方式形成于基片2上。具有300nm厚度的Al的第二金属薄膜(上电极)6通过溅射方法形成于纤锌矿型薄膜5上以由此生成薄膜体振子。基片2用KOH溶液各向异性地刻蚀以形成通孔。
薄膜体振子的特性被测量。作为结果，好的谐振特性如以下被获得。就是说，谐振频率fr是1.786GHz，反谐振频率fa是1.835GHz，有效电机耦合因子(fa2-fr2)/fr2是5.5％，并且谐振和反谐振之间的阻抗差是大约50dB。有效电机耦合因子接近于6％，这是一个在单晶AlN的材料常数的基础上计算的值。
实例3
制备Si(100)基片2，其具有250μm的厚度和500Ω·cm的电阻率并由被切割和镜面抛光以具有作为表面的(100)平面的Si单晶制成。在Si(100)基片2被清洁之后，1.4μm厚的AlN膜和0.8μm厚的SiO2膜在Si(100)基片2上以该顺序被交替地层叠，并且50nm厚的AlN膜被进一步形成为层以由此获得由总共九个薄膜层组成的缓冲层3。每个膜都是通过溅射方法形成的。通过X射线衍射确定了缓冲层3中的每个SiO2膜都是无定形膜，而缓冲层3中的每个AlN膜都是c面定向膜。150nm厚的Pt金属薄膜和0.8μm厚的ZnO纤锌矿型薄膜5被形成于缓冲层3上以生成电子器件基片结构的样品。金属薄膜4是通过蒸汽淀积方法以600℃的基片温度并以0.6nm/s的淀积速率形成的。纤锌矿型薄膜5使用ZnO作为靶通过RF磁控管溅射方法在Ar+O2气氛中形成而无需加热基片。
该样品的晶体结构通过X射线衍射、RHEED和TEM来分析。作为结果，确定了金属薄膜4和纤锌矿型薄膜5分别是简单(111)定向的多晶膜和简单(0001)定向的多晶膜，并且金属薄膜4的平面中的<1-10>轴平行于纤锌矿型薄膜5的平面中的<11-20>轴。纤锌矿型薄膜5中的ZnO(0002)的摇摆曲线的半值宽度是2.5°，因此确定了纤锌矿型薄膜5是高度结晶的膜。通过TEM和SEM测量的金属薄膜4和纤锌矿型薄膜5的平均晶粒尺寸如下。
       dM＝200nm，
       dW＝19nm，并且
       dM/dW＝10.5
实例4
缓冲层3、金属薄膜(低电极)4和纤锌矿型薄膜(压电膜)5以与实例3相同的方式形成于基片2上。具有300nm厚度的Al的第二金属薄膜(上电极)6通过溅射方法形成于纤锌矿型薄膜5上以由此生成薄膜体振子。在该结构中，作为AlN膜和SiO2膜的层叠的缓冲层3起到声学反射膜的作用。因此，没有通孔被形成于该结构中。
薄膜体振子的特性被测量。作为结果，好的谐振特性如以下被获得。就是说，谐振频率fr是2.0GHz，反谐振频率fa是2.06GHz，有效电机耦合因子(fa2-fr2)/fr2是6.0％，并且谐振和反谐振之间的阻抗差是大约50dB。有效电机耦合因子接近于在单晶ZnO的材料常数的基础上计算的值。
依照本发明纤锌矿型化合物可外延地生长于金属薄膜上作为多晶膜以由此形成有好的结晶度的多晶纤锌矿型薄膜。由于金属薄膜可被用作电子器件中的电极层或反射层，这种电极层或反射层可被结合到依照本发明的电子器件中，而不降低电子器件的特性。

Claims (12)

1.一种电子器件基片结构，包括：
至少具有由Si(100)单晶制成的表面的基片；
具有面心立方结构或六方最密结构并被形成于所述基片上的金属薄膜，所述金属薄膜是从一组中选择的，该组由具有与所述基片表面平行而定向的(111)平面的面心立方结构的(111)定向膜和具有与所述基片表面平行而定向的(0001)平面的六方最密结构的(0001)定向膜组成；以及
具有纤锌矿晶体结构并被形成于所述金属薄膜上的纤锌矿型薄膜，所述纤锌矿型薄膜是具有与所述基片表面平行而定向的(0001)平面的(0001)定向膜；
其中所述金属薄膜和所述纤锌矿型薄膜的每个都是多晶膜，其包含在所述平面中的晶体定向的方向不同的至少两种晶粒；
当所述金属薄膜是(111)定向膜时，所述纤锌矿型薄膜外延地生长于所述金属薄膜上以使所述纤锌矿型薄膜的平面中的<11-20>轴平行于所述金属薄膜的平面中的<1-10>轴；并且
当所述金属薄膜是(0001)定向膜时，纤锌矿型薄膜外延地生长于所述金属薄膜上以使所述纤锌矿型薄膜的平面中的<11-20>轴平行于所述金属薄膜的平面中的<11-20>轴。
2.依照权利要求1的电子器件基片结构，其中所述金属薄膜包含在所述平面中的晶体定向的方向不同的至少两种晶粒；
当所述金属薄膜是(111)定向膜时，所述两种晶粒的相应的<1-10>轴相互垂直；并且
当所述金属薄膜是(0001)定向膜时，所述两种晶粒的相应的<11-20>轴相互垂直。
3.依照权利要求2的电子器件基片结构，进一步包括在所述基片和所述金属薄膜之间被***的缓冲层，其中所述缓冲层外延地生长以使所述缓冲层的(001)平面平行于所述基片并且所述缓冲层的平面中的<100>轴平行于所述基片的Si(100)单晶平面中的<010>轴。
4.依照权利要求3的电子器件基片结构，其中：
当所述金属薄膜是(111)定向膜时，在所述金属薄膜中包含的所述两种晶粒之一中的<1-10>轴平行于所述缓冲层的平面中的<100>轴，而所述两种晶粒的另一种中的<1-10>轴平行于所述缓冲层的平面中的<010>轴；并且
当所述金属薄膜是(0001)定向膜时，在所述金属薄膜中包含的所述两种晶粒之一中的<11-20>轴平行于所述缓冲层的平面中的<100>轴，而所述两种晶粒的另一种中的<11-20>轴平行于所述缓冲层的平面中的<010>轴。
5.依照权利要求4的电子器件基片结构，其中在所述纤锌矿型薄膜中包含的所述两种晶粒之一中的<11-20>轴平行于所述基片的Si(100)单晶平面中的<010>轴，而在所述纤锌矿型薄膜中包含的所述两种晶粒的另一种中的<11-20>轴垂直于所述基片的Si(100)单晶平面中的<010>轴。
6.依照权利要求3到5的任何一个的电子器件基片结构，其中所述缓冲层包含作为主要成分的氧化锆。
7.依照权利要求1到6的任何一个的电子器件基片结构，其中所述金属薄膜在平均晶粒尺寸上大于所述纤锌矿型薄膜。
8.依照权利要求1到7的任何一个的电子器件基片结构，其中所述金属薄膜包含作为主要成分的从Pt、Au、Ir、Os、Re、Pd、Rh和Ru组成的组中选择的至少一项。
9.依照权利要求1到8的任何一个的电子器件基片结构，其中所述纤锌矿型薄膜是AlGaInN型薄膜，其包含作为主要成分的N和从Al、Ga和In组成的组中选择的至少一项；或者是ZnO型薄膜，其包含作为主要成分的氧化锌。
10.依照权利要求1到9的任何一个的电子器件基片结构，其中提供所述金属薄膜以使在X射线衍射中(111)或(0002)平面中的反射摇摆曲线的半值宽度不大于3°。
11.一种电子器件，包括在权利要求1到10中任何一个中限定的电子器件基片结构，以及在所述电子器件基片结构的所述纤锌矿型薄膜上形成的第二金属薄膜，其中所述对的所述金属薄膜用作电极，其间夹着所述纤锌矿型薄膜。
12.依照权利要求11的电子器件，其中所述纤锌矿型薄膜具有压电特性从而使所述电子器件用作薄膜体振子。
CNB031556671A 2002-08-30 2003-09-01 电子器件基片结构和电子器件 Expired - Fee Related CN1312728C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002254790A JP3947443B2 (ja) 2002-08-30 2002-08-30 電子デバイス用基板および電子デバイス
JP254790/02 2002-08-30
JP254790/2002 2002-08-30

Publications (2)

Publication Number Publication Date
CN1487563A true CN1487563A (zh) 2004-04-07
CN1312728C CN1312728C (zh) 2007-04-25

Family

ID=31712265

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031556671A Expired - Fee Related CN1312728C (zh) 2002-08-30 2003-09-01 电子器件基片结构和电子器件

Country Status (7)

Country Link
US (1) US6855996B2 (zh)
EP (1) EP1396889B1 (zh)
JP (1) JP3947443B2 (zh)
KR (1) KR100607738B1 (zh)
CN (1) CN1312728C (zh)
DE (1) DE60304780T2 (zh)
TW (1) TWI229373B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426968A (zh) * 2012-05-14 2013-12-04 杜邦太阳能有限公司 增强导电氧化物层雾度的方法及透明导电氧化物透明基底
CN103918060A (zh) * 2011-10-28 2014-07-09 佳能安内华股份有限公司 膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
CN109478591A (zh) * 2016-06-19 2019-03-15 Iqe公司 用于RF滤波器应用的外延AlN/稀土氧化物结构
CN110832654A (zh) * 2017-09-22 2020-02-21 Tdk株式会社 压电薄膜元件
CN112750941A (zh) * 2019-10-29 2021-05-04 Tdk株式会社 压电薄膜元件

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297359A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器
US7411339B2 (en) * 2003-11-28 2008-08-12 Seiko Epson Corporation Manufacturing method of actuator device and liquid jet apparatus provided with actuator device formed by manufacturing method of the same
JP4737375B2 (ja) * 2004-03-11 2011-07-27 セイコーエプソン株式会社 アクチュエータ装置の製造方法及び液体噴射ヘッドの製造方法並びに液体噴射装置の製造方法
JP2006019935A (ja) 2004-06-30 2006-01-19 Toshiba Corp 薄膜圧電共振器及びその製造方法
JP2006253172A (ja) * 2005-03-08 2006-09-21 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
WO2006098101A1 (ja) * 2005-03-16 2006-09-21 Nec Corporation 金属材料、金属材料を用いた半導体集積回路用配線および被覆膜
JP2007036914A (ja) * 2005-07-29 2007-02-08 Doshisha 薄膜共振器
KR100655437B1 (ko) * 2005-08-09 2006-12-08 삼성전자주식회사 반도체 웨이퍼 및 그 제조방법
JP4756461B2 (ja) * 2005-10-12 2011-08-24 宇部興産株式会社 窒化アルミニウム薄膜およびそれを用いた圧電薄膜共振子
JP5174673B2 (ja) * 2005-10-14 2013-04-03 エスティーマイクロエレクトロニクス エス．アール．エル． 基板レベル・アセンブリを具えた電子装置及びその製造処理方法
JP4849445B2 (ja) * 2006-03-06 2012-01-11 学校法人同志社 薄膜共振器
US20080179762A1 (en) * 2007-01-25 2008-07-31 Au Optronics Corporation Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same
JP4537434B2 (ja) * 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
JP5475272B2 (ja) * 2008-03-21 2014-04-16 日本碍子株式会社 圧電／電歪膜型素子
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2252077B1 (en) 2009-05-11 2012-07-11 STMicroelectronics Srl Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5817673B2 (ja) * 2011-11-18 2015-11-18 株式会社村田製作所 圧電薄膜共振子及び圧電薄膜の製造方法
US8623747B1 (en) * 2012-12-17 2014-01-07 Translucent, Inc. Silicon, aluminum oxide, aluminum nitride template for optoelectronic and power devices
US9904776B2 (en) 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US10263136B1 (en) * 2016-10-25 2019-04-16 Triad National Security, Llc Direct band gap group IV semiconductors and methods of preparing the same
IT201700103489A1 (it) 2017-09-15 2019-03-15 St Microelectronics Srl Metodo di fabbricazione di una membrana filtrante sottile, dispositivo trasduttore acustico includente la membrana filtrante, metodo di assemblaggio del dispositivo trasduttore acustico e sistema elettronico
GB2571529B (en) * 2018-02-28 2021-04-14 Novosound Ltd Formation of piezoelectric devices
JP7167626B2 (ja) * 2018-03-09 2022-11-09 株式会社リコー アクチュエータ、液体吐出ヘッド、液体吐出ユニット及び液体を吐出する装置
TWI751352B (zh) * 2018-07-05 2022-01-01 法商索泰克公司 集成射頻元件用底材及其製作方法
JP7115257B2 (ja) * 2018-11-29 2022-08-09 Tdk株式会社 圧電薄膜素子
CN114599965A (zh) * 2019-11-01 2022-06-07 三菱电机株式会社 化合物半导体的晶体缺陷观察方法
KR20220055526A (ko) * 2020-10-26 2022-05-04 삼성디스플레이 주식회사 반도체 구조물을 포함하는 적층 구조물 및 이의 제조 방법
WO2023218690A1 (ja) * 2022-05-12 2023-11-16 株式会社村田製作所 Ｍｅｍｓ素子および圧電音響デバイス

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924574B2 (ja) * 1993-05-31 1999-07-26 富士ゼロックス株式会社 配向性強誘電体薄膜素子
JP3223233B2 (ja) 1994-08-17 2001-10-29 ティーディーケイ株式会社 酸化物薄膜、電子デバイス用基板および酸化物薄膜の形成方法
JP3357227B2 (ja) * 1995-07-21 2002-12-16 日立建機株式会社 圧電素子およびその製造方法
KR100214765B1 (ko) * 1996-03-21 1999-08-02 노영민 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP3504851B2 (ja) * 1998-02-20 2004-03-08 旭化成株式会社 化合物半導体膜の製造方法
JP2000022205A (ja) * 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
JP4404995B2 (ja) * 1999-07-26 2010-01-27 独立行政法人産業技術総合研究所 Ａ面サファイア基板を用いたＺｎＯ系化合物半導体発光素子およびその製法
US6329305B1 (en) * 2000-02-11 2001-12-11 Agere Systems Guardian Corp. Method for producing devices having piezoelectric films
JP4016583B2 (ja) * 2000-08-31 2007-12-05 株式会社村田製作所 圧電薄膜共振子、フィルタおよび電子機器
JP2002076023A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
CN1154155C (zh) * 2001-01-12 2004-06-16 中国科学院半导体研究所 Ⅲ族氮化物单/多层异质应变薄膜的制作方法
JP2002222746A (ja) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法
TW541723B (en) * 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103918060A (zh) * 2011-10-28 2014-07-09 佳能安内华股份有限公司 膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
CN103918060B (zh) * 2011-10-28 2016-11-02 佳能安内华股份有限公司 膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
CN103426968A (zh) * 2012-05-14 2013-12-04 杜邦太阳能有限公司 增强导电氧化物层雾度的方法及透明导电氧化物透明基底
CN109478591A (zh) * 2016-06-19 2019-03-15 Iqe公司 用于RF滤波器应用的外延AlN/稀土氧化物结构
CN109478591B (zh) * 2016-06-19 2023-07-25 Iqe公司 用于RF滤波器应用的外延AlN/稀土氧化物结构
CN110832654A (zh) * 2017-09-22 2020-02-21 Tdk株式会社 压电薄膜元件
CN110832654B (zh) * 2017-09-22 2023-07-28 Tdk株式会社 压电薄膜元件
CN112750941A (zh) * 2019-10-29 2021-05-04 Tdk株式会社 压电薄膜元件
CN112750941B (zh) * 2019-10-29 2024-06-25 Tdk株式会社 压电薄膜元件

Also Published As

Publication number Publication date
US6855996B2 (en) 2005-02-15
TW200405433A (en) 2004-04-01
US20040099918A1 (en) 2004-05-27
KR100607738B1 (ko) 2006-08-01
DE60304780T2 (de) 2006-09-14
EP1396889A2 (en) 2004-03-10
CN1312728C (zh) 2007-04-25
DE60304780D1 (de) 2006-06-01
EP1396889A3 (en) 2005-06-08
KR20040020024A (ko) 2004-03-06
JP3947443B2 (ja) 2007-07-18
JP2004095843A (ja) 2004-03-25
TWI229373B (en) 2005-03-11
EP1396889B1 (en) 2006-04-26

Similar Documents

Publication Publication Date Title
CN1487563A (zh) 电子器件基片结构和电子器件
JP3813740B2 (ja) 電子デバイス用基板
CN1260774C (zh) 铁电体元件或压电体元件用衬底及其制造方法及功能元件
JP5838523B2 (ja) 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮまたはＩＩＩ族窒化物の結晶
KR101499203B1 (ko) 유기금속 화학기상증착법을 이용한 평면 비극성 （１­１００） ｍ­면 갈륨 질화물의 성장
JP5246219B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
US20070152233A1 (en) Manufacture method for ZnO based compound semiconductor crystal and ZnO based compound semiconductor substrate
JP4784609B2 (ja) 電子デバイス用基板
JP3754897B2 (ja) 半導体装置用基板およびｓｏｉ基板の製造方法
WO2009148075A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、およびランプ
JP4183787B2 (ja) 電子デバイス用基板の製造方法
TW201145584A (en) Process for production of nitride semiconductor element, nitride semiconductor light-emitting element, and light-emitting device
TW201340379A (zh) 成膜方法、真空處理裝置、半導體發光元件之製造方法、半導體發光元件、照明裝置
Aggarwal et al. Semipolar r-plane ZnO films on Si (100) substrates: Thin film epitaxy and optical properties
EP1271626A2 (en) Thin film device and its fabrication method
CN1823400A (zh) 氮化物半导体器件及其制备方法
CN1688926A (zh) 光偏转元件及其制造方法
JP2010056435A (ja) 化合物エピタキシャル層の製造方法および半導体積層構造
JP2004006562A (ja) 薄膜素子及びその製造方法
JP2014157979A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP7160815B2 (ja) 窒化ガリウム基板、自立基板および機能素子
JP2009054767A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
RU2540446C1 (ru) Способ формирования темплейта нитрида галлия полуполярной (20-23) ориентации на кремниевой подложке и полупроводниковое светоизлучающее устройство, изготовление с использованием способа
RU135186U1 (ru) Полупроводниковое светоизлучающее устройство
JP2005075651A (ja) ウルツ鉱型ｉｉｉ−ｖ族窒化物薄膜とその製造法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170915

Address after: American California

Patentee after: Snaptrack, Inc.

Address before: Tokyo, Japan, Japan

Patentee before: TDK Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070425

Termination date: 20180901

CF01 Termination of patent right due to non-payment of annual fee