CN1457099A - 堆栈式电容器的结构及其制造方法 - Google Patents
堆栈式电容器的结构及其制造方法 Download PDFInfo
- Publication number
- CN1457099A CN1457099A CN 02119259 CN02119259A CN1457099A CN 1457099 A CN1457099 A CN 1457099A CN 02119259 CN02119259 CN 02119259 CN 02119259 A CN02119259 A CN 02119259A CN 1457099 A CN1457099 A CN 1457099A
- Authority
- CN
- China
- Prior art keywords
- layer
- stacked capacitor
- barrier
- insulating barrier
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明的堆栈式电容器的结构及其制造方法是将一能够阻挡氧扩散的强健材料(例如SiN、Ta2O5或Al2O3)设于圆柱形储存电极之上,并覆盖住圆柱形凹洞的底部,以作为额外的阻障层。此阻障层可防止沉积电容介电层时,氧原子穿透到底下的阻障层或栓塞,同时亦可避免形成储存电极时湿蚀刻剂的穿透。除此之外,阻障层亦可降低铁电材料沉积时的深宽比(aspect ratio),并免除电容器中容易漏电的区域,因而降低电容漏电流。
Description
技术领域
本发明涉及一种半导体制造技术,且特别涉及一种堆栈式电容器的结构及其制造方法。
背景技术
铁电材料(如PZT、SBT、NST、ST...)可作为电容器的介电层,其通常是在含氧气氛下高温进行沉积或回火,以得到较好的结晶特性。然而,这样含氧高温的制造流程很容易导致栓塞的氧化,而大幅度提高接触电阻。
C.S.Hwang(Samsung Electronics)在《材料科学与工程》(MaterialsScience and Engineering B56,178-190,1998)的文献中指出,铁电电容器的制造整合主要的困难在于所有的储存电极材料(例如Pt、Ru、Ir及导电金属氧化物)都需要一特定的阻障金属层来作为与多晶硅栓塞或钨栓塞的界面。如图1所示,现有的铁电电容器形成一位线10上方,包含有一储存电极12、一铁电材料的电容介电层14、以及一相对电极16,而在储存电极12与接触栓塞18之间则设置有二元或三元的耐火金属氮化物(refractory metal nitride)例如TiN、TiSiN、TiAlN作为阻障层19,以避免后续在高温下沉积铁电材料、高温回火、或沉积绝缘层时,储存电极12与底下的栓塞18产生反应。然而,阻障层19在经过上述制造过程后很难维持良好的导电性。K.Hieda(Toshiba)于1999 IEDM文献中提出使用TiAlN作为SrRuO3与钨栓塞之间的阻障层,以避免SrRuO3与钨反应。然而,TiAlN阻障层的热稳定性不佳,经过600℃的热处理后即会产生厚度约数百埃的氧化层,将导致接触电阻升高。在高温含氧气氛的制造过程中(铁电层的沉积或含氧气氛下的回火),除了会造成阻障金属的氧化外,甚至氧原子会穿透阻障层将栓塞材料氧化,而造成接触电阻的上升。
因此,单是在储存电极与栓塞之间形成阻障金属,由于无法避免氧原子扩散造成氧化,已经不敷所需,为了使堆栈电容的制作技术更臻于完善,实有必要针对其结构寻求改进的方法。
另一方面,随着集成度的提高,组件的设计法则变得越来越小。在下一代的DRAM中,设计法则将只有0.11或0.1μm。在这样的情况下,储存电极的高度将超过500nm,而铁电层沉积时的深宽比(aspect ratio)将大于5。在本发明相关的实验结果显示,SrTiO3铁电材料在高深宽比之圆柱型储存电极里面的阶梯覆盖非常差(~40%,在底部的厚度非常薄),此外,铁电材料在圆柱型凹洞底部的成份控制度也非常差(非常容易漏电)。因此,根据上述,本发明人发现圆柱形凹洞的底部并不适合用来作为储存电极。为了降低电容漏电流,在本发明中将圆柱形凹洞底部覆以其它强健的(robust)材料,以将此容易漏电的区域无效化(disable)。
发明内容
本发明的目的在于提供一种圆柱形电容器的结构及其制造方法,以解决氧原子扩散造成阻障金属或导电栓塞氧化的问题。
本发明的另一目的在于提供一种圆柱形电容器的结构及其制造方法,以解决铁电材料在高深宽比之圆柱型储存电极里面阶梯覆盖不佳的问题。
为达到上述目的,本发明提供一种电容器结构,形成于一半导体基底的电栓塞表面上,主要包括:一圆柱形导电层、阻障层、-电容介电层、一上电极层;所述的圆柱形导电层,作为该电容器的下电极,该圆柱形导电层具有一凹洞;所述的阻障层,设于圆柱形导电层内,且填满部分凹洞;所述的电容介电层,设于该阻障层与该下电极之上;以及,所述的上电极层,设于该电容介电层之上;
进一步,所述的中空圆柱形导电层的材料选自下列所组成的族群:Pt、Ru、Ir、IrO2以及RuO2;所述的阻障层的材料可选自下列所组成的族群:SiN、Ta2O5以及Al2O3;所述的电容介电层的材料可选自下列所组成的族群:钛锆酸铅(PZT)、钛酸锶铋(SBT)、钛酸钡锶(BST)、以及钛酸锶(ST);所述的上电极层的材料可选自下列所组成的族群:Pt、Ir以及Ru;所述的导电栓塞的材料包含钨;所述的导电栓塞与该导电层之间另设有一阻障层;所述的导电栓塞的材料包含Ru。
本发明还包括提供一种电容器的制造方法,主要包括下列步骤:
(a)提供一半导体基底,其表面上包含有一第一绝缘层以及嵌埋于该第一绝缘层内的导电栓塞;
(b)在该半导体基底表面上依序形成一第二绝缘层以及一第三绝缘层;
(c)进行微影与蚀刻制作程序,将部分的所述第二绝缘层与该第三绝缘层去除以形成一凹洞,露出该导电栓塞;
(d)依序沉积一第一阻障层、一第一导电层于该凹洞与该第三绝缘层上;
(e)沉积一第二阻障层于该第一导电层上,并回蚀刻该第二阻障层,使其上表面低于该凹洞顶端;
(f)去除该凹洞以外的第一导电层,在该凹洞中形成一圆柱形导电层,作为该电容器的下电极;
(g)回蚀刻该第三绝缘层与该第一阻障层直到露出该第二绝缘层;
(h)在该第二阻障层与该圆柱形导电层上形成一电容介电层;以及
(i)在该电容介电层上形成一上电极层。
所述的第一绝缘层与第三绝缘层的材料为氧化硅;所述的第二绝缘层的材料为氮化硅;所述的导电栓塞的材料包含钨。
所述的第一阻障层的材料可选自下列所组成的族群:TiN、TiSiN以及TiAlN。
所述的第二阻障层的材料可选自下列所组成的族群:SiN、Ta2O5以及Al2O3。
所述的第一导电层的材料可选自下列所组成的族群:Pt、Ru、Ir、IrO2以及RuO2。
所述的电容介电层的材料可选自下列所组成的族群:钛锆酸铅(PZT)、钛酸锶铋(SBT)、钛酸钡锶(BST)、以及钛酸锶(ST)。
所述的上电极层的材料可选自下列所组成的族群:Pt、Ir以及Ru。
本发明的优点是:相较于现有技术(只在储存电极下形成一阻障层),本发明将一能够阻挡氧扩散的强健材料,例如SiN、Ta2O5或Al2O3设于圆柱形储存电极之上(覆盖住圆柱形凹洞的底部),以作为第二阻障层。此第二阻障层可防止沉积电容介电层时,氧原子穿透到底下的阻障层或栓塞,同时亦可避免形成储存电极时,湿蚀刻剂的穿透。除此之外,由于圆柱形凹洞的底部覆盖有第二阻障层,因此电容介电层沉积在凹洞时的深宽比(aspect ratio)较低,同时也去除了电容器中容易漏电的区域,因而降低电容漏电流。
附图说明
图1显示现有电容器在储存电极与接触栓塞之间则设置有二元或三元的耐火金属氮化物作为阻障层。
图2显示本发明第一实施例的电容器结构。
图3-1至图3-6显示图2的电容器的制作流程。
图4显示本发明第二实施例的电容器结构。
图5显示本发明第三实施例的电容器结构。
图6显示本发明第四实施例的电容器结构。图中标号说明:
10~位线;
100~半导体基底;
102~第一绝缘层;
18、104~导电栓塞;
106~第二绝缘层;
108~第三绝缘层;
110、120~凹洞;
112~第一阻障层;
12、114~导电层;
116~第二阻障层;
118~圆柱形下电极;
14、122~电容介电层;
16、124~上电极层。
具体实施方式
为让本发明的上述目的、特征、和优点能更明显易懂,下文特举出较佳实施例,并配合附图作详细说明如下:
请参照图2,其绘示本发明第一实施例的电容器结构的剖面图。本发明的电容器形成在一半导体基底100的导电栓塞104表面上,包括:一圆柱形导电层118,作为电容器的下电极,圆柱形导电层具有一凹洞120;一阻障层116,设于圆柱形导电层118内,且填满部分凹洞120;一电容介电层122,设于阻障层116与下电极118之上;以及一上电极层124,设于电容介电层122之上。
图3-1至图3-6绘示上述图2的对迭电容的制作流程,为方便说明起见,图3-1至图3-6中与图2相同的组件将使用相同的标号。
图3-1绘示本实施例的起始步骤,在本发明的叙述中,“基底”一词包括半导体晶圆上已形成的组件与覆盖在晶圆上的各种薄膜;”基底表面”一词系包括半导体晶圆的所露出的最上层,例如硅晶圆表面、绝缘层、金属导线等。首先提供一半导体基底100,其表面上形成有第一绝缘层102以及嵌埋于第一绝缘层内的导电栓塞104。在半导体基底100上可以形成其它任何所需的半导体组件,例如MOS晶体管、位线、逻辑组件等,但此处为了简化附图并未显示。
导电栓塞104的方法是先在半导体基底20表面上沉积一第一绝缘层102,例如氧化硅层,厚度约200~1000nm。然后利用微影与蚀刻制造工艺,在第一绝缘层102上定义出若干个直径约0.07~0.2μm的接触窗。接着在每一接触窗内填满一多晶硅层之后,利用化学干蚀刻法(Chemical DryEtching;CDE)或反应性离子蚀刻法(Reactive Ion Etch;RIE)将它回蚀,直到多晶硅层的表面低于第一绝缘层100~500nm左右,以形成多晶硅栓塞。接着,在多晶硅栓塞的上沉积钨栓塞,并利用化学机械研磨(ChemicalMechanical Polishing;CMP)制造工艺或是反应性离子蚀刻制造工艺,使钨栓塞的表面与第一绝缘层切齐,便完成复合式钨栓塞104的制作。
接着,在第一绝缘层102与导电栓塞104表面上依序形成一第二绝缘层106以及一第三绝缘层108,其中第二绝缘层106是用来作为蚀刻停止层,可使用氮化硅或是氮氧化硅材料,厚度约为10~100nm;第三绝缘层108则可采用氧化硅材料,厚度约为300~1000nm。
然后,如图3-2所示,利用微影与蚀刻制造工艺,将预定图案的第三绝缘层108与第二绝缘层106蚀刻去除,直至曝露出导电栓塞104表面,以定义形成直径范围0.1~0.2μm且内缘侧壁的倾斜角度为80~90度的凹洞110。接下来,在第一绝缘层108上与凹洞110中,沉积一顺应性(conformal)的第一阻障层112,其材料例如是TiN、TiSiN或TiAlN等。然后,在第一阻障层上沉积一导电层114作为下电极层,其材料例如是Pt、Ir、Ru等贵金属,或是IrO2、RuO2等导电金属氧化物。应注意的是,导电层114所沉积的厚度不至于填满整个凹洞110。
请参照图3-3,接下来进行本发明的关键步骤,在下电极114上沉积第二阻障层116,并使其完全填满凹洞110。第二阻障层116的材料为能够阻挡氧扩散的强健材料,例如SiN、Ta2O5或Al2O3,其中又以Ta2O5较佳。之后,利用化学干蚀刻法或反应性离子蚀刻法将第二阻障层116回蚀约100~500nm,使第二阻障层116的上表面低于凹洞110之顶端,如图3-4所示。随后,利用化学机械研磨制造工艺或是反应性离子蚀刻制造工艺,去除第三绝缘层108上方的导电层114,只留下位于凹洞中的部分。因此,残留在凹洞中的导电材料便形成一中空圆柱形导电层118,作为电容器的下电极。
请参照图3-5,以湿蚀刻或干蚀刻法将第三绝缘层108与第一阻障层112回蚀,直到第二绝缘层106为止,以露出圆柱形下电极118的外表面。由图3-5可知,第二阻障层116在圆柱形下电极118里面留下了一个较浅(约100~500nm)的凹洞120,有利于后续电容介电层的沉积。
请参照图3-6,在第二绝缘层106、第二阻障层116及下电极118表面依序顺应性地形成一电容介电层122及上电极层124,以完成电容器的制作。其中,电容介电层122的厚度约为10~40nm,可由钛锆酸铅(PZT;lead zirconate titanate)、钛酸锶铋(SBT;strontium bismuth tantalate)、钛酸钡锶(BaSrTiO3;BST)或钛酸锶(SrTiO3;ST)构成,而上电极层124之厚度约为20~100nm,亦可由贵金属,如Pt、Ir或Ru所构成。
由以上可知,相较于现有技术(只在储存电极下形成一阻障层),本发明将一能够阻挡氧扩散的强健材料,例如SiN、Ta2O5或Al2O3设于圆柱形储存电极118之上(覆盖住圆柱形凹洞的底部),以作为第二阻障层116。此第二阻障层可防止沉积电容介电层122时,氧原子穿透到底下的阻障层或栓塞,同时亦可避免形成储存电极118时,湿蚀刻剂的穿透。除此之外,由于圆柱形凹洞的底部覆盖有第二阻障层116,因此电容介电层122沉积在凹洞120时的深宽比(aspect ratio)较低,同时也去除了电容器中容易漏电的区域,因而降低电容漏电流。
图4显示本发明的第二实施例,其中与图2具有相同意义的组件将沿用先前的标号,而类似的组件将在原先的标号加入字尾”a”。图4是在圆柱形下电极的里面形成一较薄的第二阻障层116a,其顺应性地贴覆在圆柱形凹洞120的底部与下半部侧壁。在图3-3中沉积阻障层116的制造过程时不要将凹洞填满,并将它回蚀刻后,便可得到图4所示的第二阻障层116a。
在本发明的第三与第四实施例中,将导电栓塞104改换成与下电极相同材料的贵金属栓塞104a,例如Ru金属栓塞,如图5、图6所示。如此一来,可进一步防止下电极与导电栓塞的氧扩散,同时可以确保下电极的金属层118具有足够的厚度。
虽然本发明已以较佳实施例公开如上,但是它并不是用来限定本发明,任何熟习此项技术工艺者,在不脱离本发明的精神和范围内,当可作更动与润饰。因此,本发明的保护范围应以本专利申请的权利要求书所界定的保护范围为准。
Claims (17)
1.一种堆栈式电容器,形成于一半导体基底的电栓塞表面上,包括一圆柱形导电层、阻障层、一电容介电层、一上电极层;其特征在于:
所述的圆柱形导电层,作为该电容器的下电极,该圆柱形导电层具有一凹洞;
所述的阻障层,设于圆柱形导电层内,且填满部分凹洞;
所述的电容介电层,设于该阻障层与该下电极之上;以及
所述的上电极层,设于该电容介电层之上。
2.如权利要求1所述的一种堆栈式电容器,其特征在于:所述的中空圆柱形导电层的材料可选自下列所组成的族群:Pt、Ru、Ir、IrO2以及RuO2。
3.如权利要求1所述的一种堆栈式电容器,其特征在于:所述的阻障层的材料可选自下列所组成的族群:SiN、Ta2O5、以及Al2O3。
4.如权利要求1所述的一种堆栈式电容器,其特征在于:所述的电容介电层的材料可选自下列所组成的族群:钛锆酸铅、钛酸锶铋、钛酸钡锶以及钛酸锶。
5.如权利要求1所述的一种堆栈式电容器,其特征在于:所述的上电极层的材料可选自下列所组成的族群:Pt、Ir以及Ru。
6.如权利要求1所述的一种堆栈式电容器,其特征在于:所述的导电栓塞的材料包含钨。
7.如权利要求1所述的一种堆栈式电容器,其特征在于:所述的导电栓塞与该导电层之间另设有一阻障层。
8.如权利要求1所述的一种堆栈式电容器,其特征在于:所述的导电栓塞的材料包含Ru。
9.一种堆栈式电容器的制造方法,包括下列步骤:
(a)提供一半导体基底,其表面上包含有一第一绝缘层以及嵌埋于该第一绝缘层内的导电栓塞;
(b)在该半导体基底表面上依序形成一第二绝缘层以及一第三绝缘层;
(c)进行微影与蚀刻制作程序,将部分的所述第二绝缘层与该第三绝缘层去除以形成一凹洞,露出该导电栓塞;
(d)依序沉积一第一阻障层、一第一导电层于该凹洞与该第三绝缘层上;
(e)沉积一第二阻障层于该第一导电层上,并回蚀刻该第二阻障层,使其上表面低于该凹洞顶端;
(f)去除该凹洞以外的第一导电层,在该凹洞中形成一圆柱形导电层,作为该电容器的下电极;
(g)回蚀刻该第三绝缘层与该第一阻障层直到露出该第二绝缘层;
(h)在该第二阻障层与该圆柱形导电层上形成一电容介电层;以及
(i)在该电容介电层上形成一上电极层。
10.如权利要求9所述的一种堆栈式电容器的制造方法,其特征在于:所述的第一绝缘层与第三绝缘层的材料为氧化硅。
11.如权利要求9所述的一种堆栈式电容器的制造方法,其特征在于:所述的第二绝缘层的材料为氮化硅。
12.如权利要求9所述的一种堆栈式电容器的制造方法,其特征在于:所述的导电栓塞的材料包括钨或Ru。
13.如权利要求9所述的一种堆栈式电容器的制造方法,其特征在于:所述的第一阻障层的材料可选自下列所组成的族群:TiN、TiSiN以及TiAlN。
14.如权利要求9所述的一种堆栈式电容器的制造方法,其特征在于:所述的第二阻障层的材料可选自下列所组成的族群:SiN、Ta2O5以及Al2O3。
15.如权利要求9所述的一种堆栈式电容器的制造方法,其特征在于:所述的第一导电层的材料系择自下列所组成之族群:Pt、Ru、Ir、IrO2以及RuO2。
16.如权利要求9所述的一种堆栈式电容器的制造方法,其特征在于:所述的电容介电层的材料可选自下列所组成的族群:钛锆酸铅、钛酸锶铋、钛酸钡锶、以及钛酸锶。
17.如权利要求9所述的一种堆栈式电容器的制造方法,其特征在于:所述的上电极层的材料可选自下列所组成的族群:Pt、Ir以及Ru。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02119259 CN1457099A (zh) | 2002-05-10 | 2002-05-10 | 堆栈式电容器的结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02119259 CN1457099A (zh) | 2002-05-10 | 2002-05-10 | 堆栈式电容器的结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1457099A true CN1457099A (zh) | 2003-11-19 |
Family
ID=29410395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02119259 Pending CN1457099A (zh) | 2002-05-10 | 2002-05-10 | 堆栈式电容器的结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1457099A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1324688C (zh) * | 2004-06-28 | 2007-07-04 | 中芯国际集成电路制造(上海)有限公司 | 用于形成集成堆栈电容器的方法 |
CN102456750A (zh) * | 2010-10-15 | 2012-05-16 | 台湾积体电路制造股份有限公司 | 用于提高电容器容量和兼容性的方法和装置 |
-
2002
- 2002-05-10 CN CN 02119259 patent/CN1457099A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1324688C (zh) * | 2004-06-28 | 2007-07-04 | 中芯国际集成电路制造(上海)有限公司 | 用于形成集成堆栈电容器的方法 |
CN102456750A (zh) * | 2010-10-15 | 2012-05-16 | 台湾积体电路制造股份有限公司 | 用于提高电容器容量和兼容性的方法和装置 |
CN102456750B (zh) * | 2010-10-15 | 2014-08-13 | 台湾积体电路制造股份有限公司 | 用于提高电容器容量和兼容性的方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1270352C (zh) | 形成方法以及包含钌和包含钨层的集成电路结构 | |
CN1248305C (zh) | 制造半导体器件的方法 | |
KR100560583B1 (ko) | 반구형 그레인 폴리실리콘 반도체 캐패시터 구조물 및 방법 | |
CN1143398C (zh) | 用于集成电路的半导体构件及其制造方法 | |
CN1223001C (zh) | 具有接触电容器电极的插塞的半导体存储器及其制备方法 | |
CN1901202A (zh) | 半导体元件及其形成方法 | |
CN1758427A (zh) | 具有嵌入式电容的半导体元件基材 | |
CN1921114A (zh) | 半导体器件及其制造方法 | |
CN1482671A (zh) | 形成铁电存储器胞元的方法 | |
CN1246733A (zh) | 具有迭式电容器的动态随机存取存储器及其制作方法 | |
CN1184691C (zh) | 半导体存储器件 | |
CN1276511C (zh) | 具有接触电容器电极的插塞的半导体存储器及其制造方法 | |
CN1140927C (zh) | 存储单元的制法 | |
CN1677621A (zh) | 金属-绝缘体-金属电容器之电极的制造方法 | |
CN1149663C (zh) | 制造无势垒半导体存储器装置的方法 | |
CN1457099A (zh) | 堆栈式电容器的结构及其制造方法 | |
KR100402943B1 (ko) | 고유전체 캐패시터 및 그 제조 방법 | |
CN1180482C (zh) | 凹陷型堆栈电容与其接触插塞及其制造方法 | |
US20020109231A1 (en) | Composite structure of storage node and method of fabrication thereof | |
CN1160793C (zh) | 具有“埋置的极板式电极”的集成半导体存储器装置 | |
CN1276497C (zh) | 在微电子结构上的层内对准局部的开孔方法 | |
CN1244730A (zh) | 半导体器件及其制造方法 | |
CN1199260C (zh) | 金属层或金属硅化物层结构化法以及用该法制造的电容器 | |
CN1242483C (zh) | 含有复合式接触栓塞的存储元件与制造方法 | |
CN1290196C (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |