CN1452217A - 晶圆型态封装及其制作方法 - Google Patents

晶圆型态封装及其制作方法 Download PDF

Info

Publication number
CN1452217A
CN1452217A CN02105545A CN02105545A CN1452217A CN 1452217 A CN1452217 A CN 1452217A CN 02105545 A CN02105545 A CN 02105545A CN 02105545 A CN02105545 A CN 02105545A CN 1452217 A CN1452217 A CN 1452217A
Authority
CN
China
Prior art keywords
wafer
mentioned
sensitization
wafer form
form encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02105545A
Other languages
English (en)
Inventor
杨文焜
牟庆聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YUPEI SCIENCE AND TECHNOLOGY Co Ltd
Original Assignee
YUPEI SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YUPEI SCIENCE AND TECHNOLOGY Co Ltd filed Critical YUPEI SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN02105545A priority Critical patent/CN1452217A/zh
Publication of CN1452217A publication Critical patent/CN1452217A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种晶圆型态封装及其制作方法，其包含感光聚合型高分子如感光型聚亚酰胺膜(PHOTO PI)于晶圆第一表面(正面)，接着形成金属垫开窗或开孔于感光聚合型高分子膜中，然后形成第一导电层于开孔中且覆盖金属垫，接着形成种子层于第一导电层及感光聚合型高分子膜之上，之后形成光阻于种子层之上用以定义电路分布图案，再成长第二导电层作为上述的电路分布图案，接着去除光阻及去除覆盖于光阻下的种子层，然后填充物质覆盖于电路分布图案上，之后，执行研磨制程研磨晶圆的第二表面(背面)，执行一开孔步骤以暴露电路分布图案的部分，然后形成导电凸块。本发明可以简化先前技术，提高元件的品质性能。

Description

晶圆型态封装及其制作方法
技术领域
本发明涉及半导体封装，具体是关于一种晶圆型态封装及其制作方法。
背景技术
随着电子元件尺寸的缩小化，在集成电路的制造过程上出现许多新挑战。且由于电脑以及通讯技术的蓬勃发展，伴随需要的是更多不同种类与应用的电子元件。例如，由语音操作的电脑界面或其他通讯的界面均需要许多的存储元件以及不同类型的半导体元件。因此，集成电路的趋势仍然会朝向高集成度发展。随着半导体技术的快速演进，电子产品在轻薄短小、多功能速度快的趋势的推动下，IC半导体的I/O数目不但越来越多密度也越来越高，使得封装元件的引脚数亦随之越来越多，速度的要求亦越来越快。半导体晶片通常个别地封于塑胶或陶瓷材料的封装体之内。封装体的结构必须可以保护晶片以及将晶片操作过程中所产生的热散出，传统的封装亦被用来作为晶片功能测试时之用。
早期的封装技术主要以导线架为主，利用引脚作为信号的输入以及输出。而在高密度输入以及输出端的需求之下，导线架的封装目前已不符合上述的需求。目前，在上述的需求之下，封装也越做越小以符合目前的趋势，而高密度I/O的封装也伴随球矩阵排列封装技术(ball grid array；以下简称BGA封装)的发展而有所突破，因此，IC半导体承载的封装趋向于利用球矩阵排列封装技术(BGA)。BGA构装的特点是，负责I/O的引脚为球状较导线架构装元件的细长引脚距离短且不易受损变形，其封装元件的电性的传输距离短速度快，可符合目前及未来数字***速度的需求。例如，于美国专利U.S.Patent No.5629835，由Mahulikar等便提出一种BGA的结构，发明名称为“METAL BALL GRID ARRAYPACKAGE WITH IMPROVED THERMAL CONDUCTIVITY”。目前已经有许多不同型态的半导体封装，如上述的导线架或BGA封装。举例而言，如美国专利U.S.PatentNo.5239198揭露一种封装形式，此封装包含一组装于印刷电路板上的基板，基板利用FR4材质组成，该基板上具有一导电线路形成于基板的一表面。
此外，目前已经有许多不同型态的半导体封装，不论是哪一种型态的封装，绝大部分的封装为先行切割成为个体之后再进行封装以及测试。而美国专利揭露一种晶圆型态封装，请参阅US5323051，发明名称为“Semiconductor waferlevel package”。此专利在切割晶粒之前先行进行封装，利用玻璃当作一粘合材质使得元件封于一孔中。一遮盖的穿孔允许作为电性连结的通道。因此，晶圆型态封装为半导体封装的一种趋势。另外所知的技术将复数晶粒形成于半导体晶圆的表面，玻璃利用粘着物质贴附于晶圆的表面上。然后，没有晶粒的那一面将被研磨以降低其厚度，通常称做背面研磨(back grinding)。接着，晶圆被蚀刻用以分离IC以及暴露部分的粘着物质。另一玻璃利用粘着物质再贴附于具有晶粒的那一面。下一步骤将膜层形成于第一玻璃之上，接着蚀刻第一玻璃以及蚀刻进入粘着物质部分，通称为切口制程(notch process)，因而形成一沟渠于玻璃以及粘着物质之中，锡球将在后续制程中形成于膜层之上。由铅所组成的膜层将被图案化于第一玻璃的表面上以及沿着沟渠的表面，以提供电性连接。锡膏罩幕接着形成于铅膜层的表面以及玻璃之上以暴露对应于膜层的表面。锡球然后利用传统的植球技术植于被锡膏罩幕所暴露的铅膜层表面，下一步骤为执行一切割制程以藉由沟渠蚀刻该粘着物质穿透该玻璃以分离该晶粒。然而，上述的制程过于复杂，其需要切口制程以及切割第二玻璃的步骤用以分离晶粒，此外，其包含形成陡峭的沟渠斜面，形成于其上的铅将不易附着而导致开路，因此元件的品质性能将因而降低。
鉴于晶圆型态封装将成为封装技术的趋势，本发明提出一种制程更为简便的晶圆型态封装。
发明内容
本发明的目的为提供一具有晶片尺寸大小的封装。
本发明的另一目的为提供一种晶圆型态封装及其制作方法。
本发明的再一目的为提供一可以适用于晶圆型态测试的晶圆型态封装，以利于晶圆型态崩应测试以及其它的测试。
本发明的技术方案是这样实现的：
一种晶圆型态封装的制作方法，包含提供一具有复数个晶粒形成于其上的晶圆，晶圆具有作为输入输出的金属垫位于晶圆的第一表面中。
之后，涂布一感光聚合型高分子如感光型聚亚酰胺膜(PHOTO PI)于第一表面，可以利用雷射去除膜层的部分形成金属垫开孔用以暴露金属垫。
之后形成第一导电层于感光型聚亚酰胺膜(PHOTO PI)开孔中且覆盖金属垫，其中上述的第一导电层包含合金，组成包含锌/镍/铜。
下一步骤为形成铜材质的种子层于第一导电层及感光聚合型高分子之上，之后形成光阻于种子层之上用以定义电路分布图案，再成长第二导电层作为上述的电路分布图案，位于光阻所定义的区域，其中上述的第二导电层包含铜所组成。
接着去除光阻，及去除覆盖于光阻下的种子层。
然后，填充物质且覆盖于电路分布图案上，其中上述的填充物质包含环氧树脂(epoxy)。
之后，执行研磨制程研磨晶圆的第二表面，执行一开孔步骤以暴露电路分布图案的部分，用以定义导电凸块所形成的预定区域。
执行一锡膏印刷步骤以形成锡膏于该预定区域之上，最后热流锡膏以形成导电凸块。
一种晶圆型态封装，包含：
具有复数个晶粒形成于其上的晶圆；
金属垫，形成于该晶圆表面；
感光聚合型高分子材质，形成于该晶圆的表面，且暴露该金属垫；
第一导电层，介于该感光聚合型高分子材质之中；
导线图案，位于该感光聚合型高分子材质、该第一导电层之上；
保护层，覆盖于该导线图案、该感光聚合型高分子材质之上且暴露部分的上述导线图案；以及
导电凸块，位于该被暴露的导线图案之上。
本发明的晶圆型态封装及其制作方法，可以简化先前的技术，提高元件的品质性能。
附图说明
图1为具有金属垫形成于其上的晶圆截面图；
图2为本发明形成金属垫开孔步骤的半导体晶圆截面图；
图3为本发明电镀Pad wetting层的半导体晶圆截面图；
图4为无电解电镀形成铜种子层的半导体晶圆截面图；
图5为本发明涂布光阻图案定义导线图案的半导体晶圆截面图；
图6为以电镀形成铜层的半导体晶圆截面图；
图7为去除光阻材质的半导体晶圆截面图；
图8为覆盖保护层的半导体晶圆截面图；
图9为晶圆背面研磨的半导体晶圆截面图；
图10为形成锡球的半导体晶圆截面图；
图11为晶圆型态测试的半导体晶圆截面图；
图12为晶圆型态切割的半导体晶圆截面图。
具体实施方式
以下举出较佳实施例，并配合附图，对本发明的晶圆型态封装及其制作方法作详细说明，所述的较佳实施例只是作一说明并非用以限定本发明。
请参阅图1及图2，一晶圆2的表面(或第一表面)具有作为输入输出的金属垫(I/O Pad)4。亦可在晶圆2中形成利于雷射修复的窗口6。然后，感光聚合型高分子膜8形成于晶圆2第一表面。最佳为利用感光型聚亚酰胺膜层(PHOTOPI)或是环氧树脂(epoxy)所构成。一固化的步骤可以利用紫外线照射或加热处理以硬化上述的环氧树脂(epoxy)。之后的步骤包含形成复数个开孔9于绝缘层8之中以及对应于晶粒上的金属垫(Pad)4。当然，这些金属垫4将被暴露，必须注意的是上述的PHOTO PI或是环氧树脂(epoxy)对雷射而言为可透光材质，因此位于切割道上的对准标记将不会被绝缘层8所遮盖。换言之，对准标记对于对准装置而言为可见的。
此外，也可以利用下述方式形成开孔9用以暴露金属垫4。沈积一感光聚合型高分子8于晶圆2之上，利用一具有特定图案的光罩(未图示)将图案转移于光阻上，之后利用蚀刻技术将位于金属垫4上的感光聚合型高分子8去除，形成开孔9将金属垫4暴露。
请参阅图3，接着将一作为输入输出金属垫的wetting层12填充于开孔9中，一般为可以利用电镀的方式形成上述金属垫的wetting层12。其组成一般可以为合金或金属，举一实施例而言可以为锌/镍/铜的组成。而上述的组成或材质只作一说明非用以限定本发明。
接着，参阅图4，一铜种子层(seeding layer)14形成于上述的结构表面，可以利用无电解电镀(electroless Cu plating)的方式将铜种子层14形成在膜层8以及金属垫的wetting层12之上。接着，光阻图案16利用微影技术涂布于铜种子层(seeding layer)14之上用以定义金属导线的图案，如图5。利用上述的光阻图案16作为阻障，将导线图案(铜层)18形成于未被光阻图案16所覆盖的铜种子层14之上。可以利用电镀的方式或其它的方法制作铜层18形成金属导线的图案于晶圆2的表面上，如图6所示。之后，再将光阻图案16去除，且一并去除位于其下的铜种子层14。虽铜层18也可能会被去除少许厚度，但不至于对整个结构造成影响。因此，输入输出金属垫4可经由膜层12连接于导线图案18，如图7所示。上述的步骤可以称为导电通道布局或通称之电路重新分布。
请参阅图8，将一填充物质22覆盖于导线图案18之上以利于绝缘，并可以使个别的封装体在后续步骤中不易分离。最佳为利用真空涂布制程，填充物质22可以为环氧树脂(epoxy)，作为晶圆表面的保护层。此真空涂布制程可以防止汽泡形成于其中，且环氧树脂(epoxy)将连接个个封装体。一固化的步骤可以利用紫外线照射或加热处理以硬化上述的环氧树脂(epoxy)。一晶圆背面研磨制程接着使用，用以研磨晶圆的第二表面(不具有电路那一侧)至适当的厚度，如图9所示。
请参阅图10，下一步骤为定义导体凸块(一般为锡球)形成的区域，作为绝缘的填充物质22的部分区域将被去除且暴露导线图案18特定区域，这导线图案18被暴露的区域为预定来置放导体凸块的区域。可以利用印刷制程用来涂布锡膏于上述特定的区域上。然后利用热流过程将锡膏转换成锡球24，此热流的温度可以利用已知的制程温度。半导体晶粒将耦合于上述的锡球24，锡球24可以利用已知的BGA技术加以制作，较佳的锡球24分布为一阵列排列，锡球24连接上述的电路或导线图案18因而建立电性通道。图11为个别的晶粒封装位于晶圆上，将整个晶圆做晶圆型态测试的示意图。晶圆2传送至晶圆型态测试装置中进行晶圆型态测试，例如最终测试(final testing)，完成晶圆型态测试后，然后进行切割制程，用以分离个别的晶粒。切割过程主要朝向环氧树脂22切割而得到晶片尺寸封装(chip size package；CSP)。本发明的制程较先前技术简单，填充物质22在未分割前利于连接各封装体利于测试，且在测试后可以分割个别的分装体，如图12所示。
本发明的晶圆型态封装如图10所示包含具有复数个晶粒形成于其上的晶圆2，金属垫4形成于晶圆2表面，感光聚合型高分子如感光型聚亚酰胺膜8形成于晶圆2的表面，且暴露该金属垫4，第一导电层12，介于绝缘材质8之中，导电通道18，位于绝缘材质22、第一导电层12之上，保护层(填充物质)22，覆盖于导电通道18、绝缘材质8之上且暴露部分的上述导电通道及导电凸块24，位于被暴露的导线图案18之上。
本发明以较佳实施例说明如上，而熟悉此领域技艺者，在不脱离本发明的精神范围内，当可作些许更动润饰，其专利保护范围当以权利要求书及其等同领域为准。

Claims (18)

1.一种晶圆型态封装的制作方法，其特征在于：该方法包含：
提供一具有复数个晶粒形成于其上的晶圆，该晶圆具有作为输入输出的金属垫位于该晶圆的第一表面中；
涂布一感光聚合型高分子于该第一表面；
去除该感光聚合型高分子的部分形成金属垫开孔用以暴露该金属垫；
形成第一导电层于该感光聚合型高分子中且覆盖该金属垫；
形成导电的种子层于该导电层及该感光聚合型高分子之上；
形成光阻图案于该种子层之上用以定义电路分布图案；
成长第二导电层于该光阻图案所定义的区域作为上述的电路分布图案；
去除该光阻图案；
填充物质于该电路分布图案之上；
研磨该晶圆的第二表面；
执行一开孔步骤以暴露该电路分布图案的部分，用以定义导电凸块所形成的预定区域；
执行一锡膏印刷步骤以形成锡膏于该预定区域之上；以及
热流该锡膏以形成该导电凸块。
2.如权利要求1所述的晶圆型态封装的制作方法，其特征在于：其中在执行该热流步骤之后，更包含测试该晶圆。
3.如权利要求2所述的晶圆型态封装的制作方法，其特征在于：其中在执行该测试之后，更包含切割该晶圆。
4.如权利要求1所述的晶圆型态封装的制作方法，其特征在于：其中上述的感光聚合型高分子包含感光型聚亚酰胺膜层。
5.如权利要求1所述的晶圆型态封装的制作方法，其特征在于：其中上述的感光聚合型高分子包含环氧树脂。
6.如权利要求1所述的晶圆型态封装的制作方法，其特征在于：其中上述的金属垫开孔为利用雷射形成。
7.如权利要求1所述的晶圆型态封装的制作方法，其特征在于：其中上述的第一导电层包含合金，组成包含锌/镍/铜。
8.如权利要求1所述的晶圆型态封装的制作方法，其特征在于：其中上述的种子层包含利用无电镀所形成的铜。
9.如权利要求1所述的晶圆型态封装的制作方法，其特征在于：其中上述的第二导电层包含铜。
10.如权利要求9所述的晶圆型态封装的制作方法，其特征在于：其中上述的铜为利用电镀方式形成。
11.如权利要求1所述的晶圆型态封装的制作方法，其特征在于：其中上述的填充物质包含环氧树脂(epoxy)。
12.如权利要求11所述的晶圆型态封装的制作方法，其特征在于：其中包含执行一固化步骤用以固化该环氧树脂。
13.一种晶圆型态封装，其特征在于：其包含：
具有复数个晶粒形成于其上的晶圆；
金属垫，形成于该晶圆表面；
感光聚合型高分子材质，形成于该晶圆的表面，且暴露该金属垫；
第一导电层，介于该感光聚合型高分子材质之中；
导线图案，位于该感光聚合型高分子材质、该第一导电层之上；
保护层，覆盖于该导线图案、该感光聚合型高分子材质之上且暴露部分的上述导线图案；以及
导电凸块，位于该被暴露的导线图案之上。
14.如权利要求13所述的晶圆型态封装，其特征在于：其中上述的感光聚合型高分子包含感光型聚亚酰胺膜层。
15.如权利要求13所述的晶圆型态封装，其特征在于：其中上述的感光聚合型高分子包含环氧树脂。
16.如权利要求13所述的晶圆型态封装，其特征在于：其中上述的保护层包含环氧树脂。
17.如权利要求13所述的晶圆型态封装，其特征在于：其中上述的导线图案包含铜。
18.如权利要求13所述的晶圆型态封装，其特征在于：其中上述的导线凸块包含锡球。
CN02105545A 2002-04-15 2002-04-15 晶圆型态封装及其制作方法 Pending CN1452217A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN02105545A CN1452217A (zh) 2002-04-15 2002-04-15 晶圆型态封装及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN02105545A CN1452217A (zh) 2002-04-15 2002-04-15 晶圆型态封装及其制作方法

Publications (1)

Publication Number Publication Date
CN1452217A true CN1452217A (zh) 2003-10-29

Family

ID=29220702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02105545A Pending CN1452217A (zh) 2002-04-15 2002-04-15 晶圆型态封装及其制作方法

Country Status (1)

Country Link
CN (1) CN1452217A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609804B (zh) * 2008-06-17 2011-11-09 台湾积体电路制造股份有限公司 集成电路结构的形成方法
CN104752391A (zh) * 2010-03-04 2015-07-01 日月光半导体制造股份有限公司 具有单侧基板设计的半导体封装及其制造方法
CN105006458A (zh) * 2015-07-16 2015-10-28 北京工业大学 一种带包封的芯片封装结构与实现工艺
CN106415824A (zh) * 2014-03-31 2017-02-15 伊文萨思公司 叠层封装微电子组件的分批工艺制造
CN114340137A (zh) * 2020-09-29 2022-04-12 力成科技股份有限公司 密着性佳的封装结构及其封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609804B (zh) * 2008-06-17 2011-11-09 台湾积体电路制造股份有限公司 集成电路结构的形成方法
CN104752391A (zh) * 2010-03-04 2015-07-01 日月光半导体制造股份有限公司 具有单侧基板设计的半导体封装及其制造方法
CN104752391B (zh) * 2010-03-04 2018-04-10 日月光半导体制造股份有限公司 具有单侧基板设计的半导体封装及其制造方法
CN106415824A (zh) * 2014-03-31 2017-02-15 伊文萨思公司 叠层封装微电子组件的分批工艺制造
CN105006458A (zh) * 2015-07-16 2015-10-28 北京工业大学 一种带包封的芯片封装结构与实现工艺
CN114340137A (zh) * 2020-09-29 2022-04-12 力成科技股份有限公司 密着性佳的封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US7863757B2 (en) Methods and systems for packaging integrated circuits
US7934313B1 (en) Package structure fabrication method
KR101150322B1 (ko) 반도체 칩 패키지 및 그 제조 방법
EP0536418B1 (en) Method of manufacturing a semiconductor device terminal structure
US7257884B2 (en) Method for fabricating semiconductor component with adjustment circuitry for electrical characteristics or input/output configuration
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN102376687A (zh) 半导体元件封装结构及其制造方法
CN107346766A (zh) 整合扇出型封装及其制造方法
CN1767162A (zh) 晶片尺寸封装的结构与其形成方法
KR20020012902A (ko) 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
CN101197356A (zh) 多芯片封装结构与其形成方法
CN101232002A (zh) 一具有标示结构之封装及其方法
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
CN102034768B (zh) 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
DE10301432B4 (de) Zwischenverbindungsstruktur in einer Waferebenenpackung und Herstellungsverfahren
CN1230897C (zh) 半导体封装结构及其制造方法
US8030138B1 (en) Methods and systems of packaging integrated circuits
CN1452217A (zh) 晶圆型态封装及其制作方法
US6818475B2 (en) Wafer level package and the process of the same
KR20180077115A (ko) 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법
TW456006B (en) Method of chip scale packaging using chip level packaging technique
JP2023086100A (ja) 複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法
CN1271708C (zh) 具有半导体芯片的bga封装及其制造方法
EP2330618A1 (en) Rebuilt wafer assembly
US20020160597A1 (en) Wafer level package and the process of the same

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication