CN1441961A - 形成具有洁净区的硅片的方法和装置 - Google Patents

形成具有洁净区的硅片的方法和装置 Download PDF

Info

Publication number
CN1441961A
CN1441961A CN01812847A CN01812847A CN1441961A CN 1441961 A CN1441961 A CN 1441961A CN 01812847 A CN01812847 A CN 01812847A CN 01812847 A CN01812847 A CN 01812847A CN 1441961 A CN1441961 A CN 1441961A
Authority
CN
China
Prior art keywords
wafer
mentioned
temperature
chamber
cooldown rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01812847A
Other languages
English (en)
Inventor
G·M·威尔逊
M·J·里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN1441961A publication Critical patent/CN1441961A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供了一种在制造电子元件所用的半导体晶片上形成外延层和洁净区的装置和方法。该洁净区和外延层在一个装置中形成。装置包括一个Bernoulli杆，该Bernoulli杆用来将晶片支承在冷却位置中，以便实施快速冷却晶片和形成洁净区。

Description

形成具有洁净区的硅片的方法和装置
发明背景
本发明一般涉及用于制备在制造电子元件中使用的半导体材料衬底，特别是硅片，的方法和装置。更具体地说，本发明涉及一种单晶硅片及用于制备它的方法。这种晶片具有一个在实质上任何电子器件制造工艺的热处理周期(循环)中形成的理想的氧析出物非均匀深度分布的洁净区(denuded zone)。此外，该晶片可包括至少一个主表面，该主表面具有一个淀积于其上的外延层。
作为用来制造半导体电子元件的大多数工艺的原材料，单晶硅通常用直拉法(Czochralski法)制备。在该方法中，将多晶硅(“聚硅”)装入坩埚并熔化，使籽晶与熔融硅接触，并通过缓慢提拉生长单晶。在提拉工艺过程中要形成的晶体第一部分是一个细的晶颈。在晶颈的形成完成之后，通过降低拉晶速度和/或熔体温度使晶体直径扩大，直至达到所希望的或目标直径。然后通过控制拉晶速度和熔体温度生长具有近似恒定直径的圆柱形晶体主体，同时补充下降的熔体液位。在生长过程接近结束，但在坩埚排空熔体硅之前，逐渐缩小晶体直径，以便形成一个端锥(尾锥)。通常，端锥是通过增加晶体拉速和向坩埚供给热量形成的。当直径变得足够小时，则使晶体与熔体分离。
随着晶体在固化之后冷却，在晶体生长室中单晶硅中形成许多缺陷。这些缺陷的出现部分是由于存在过量(亦即，高于溶度限的浓度)的本征点缺陷，这些本征点缺陷通称为晶格空位和硅自填隙。从熔体中生长的硅晶体，通常生长带有过量的一种类型或另一种类型本征点缺陷。已经提出，硅中这些点缺陷的类型和初始浓度决定于固化之时，并且，如果这些浓度达到***中临界过饱和的水平并且点缺陷的迁移率(淌度)足够高，则反应(或附聚现象)将易于发生。在直拉硅中附聚的本征点缺陷密度通常是在约1×103/cm3-约1×107/cm3范围内。尽管这些数值比较低，但附聚的本征点缺陷对器件制造者来说，具有快速增加的重要性，并且事实上，现在看作是在器件制造过程中限制产量的因素；及可能严重影响在生产复杂和高集成度电路中的材料的产量潜力。
一种特别成问题的缺陷类型是存在晶体原生凹坑(“COPs”)。这种类型缺陷的来源是硅晶格空位的附聚。更具体地说，当硅晶格空位在硅锭内附聚时，它们形成空隙。随后，当晶锭被切片成晶片时，这些空隙在晶片表面上作为凹坑暴露并显现出来。这些凹坑称作COPs。
迄今为止，一般有三个主要途径来处理附聚的本征点缺陷问题。第一个途径包括一些关注拉单晶技术(工艺)的方法，以减少晶锭中附聚的本征点缺陷数量密度。这个途径可以进一步细分成具有导致形成空位为主的材料的拉晶条件的那些方法，和具有导致形成自填隙为主的材料的拉晶条件的那些方法。例如，已提出，附聚的缺陷数量密度可通过下述方法减少：(i)控制v/G0(此处v是生长速度，G0是平均轴向温度梯度)，以生长一种其中晶格空位是主要本征点缺陷的晶体，和(ii)在拉单晶工艺过程中通过改变(一般，通过缓慢降低)从约1100℃到约1050℃的硅锭的冷却速率来影响附聚的缺陷成核速率。尽管这种途径减少了附聚的缺陷数量密度，但是不能防止它们的形成。随着器件制造者所提的要求变得越来越严格，这些缺陷的存在将继续成为更多问题。
另外的建议是在晶体主体生长过程中将拉晶速度降低到一个小于约0.4mm/min的值。然而，这种建议也不能令人满意，因为这种缓慢的拉晶速度导致降低了每台拉晶机的生产率。更重要的是，这种拉晶速度导致形成具有高浓度自填隙的单晶硅。这种高浓度本身又导致形成附聚的自填隙缺陷以及所有与这种缺陷有关的问题。
处理附聚的本征点缺陷问题的第二个途径包括一些关注在附聚的本征点缺陷形成之后溶解或湮没(消除)它们的方法。一般，这是通过用高温热处理晶片形式的硅来达到的。例如，在欧洲专利申请NO.503816A1中，Fusegawa等提出在超过0.8mm/分的生长速率下生长硅锭，并在温度范围为1150℃-1280℃的温度范围内热处理从硅锭切片的晶片，以便减少晶片表面附近一个薄区域中的缺陷密度。所需的特殊处理将根据晶片中附聚的本征点缺陷浓度和位置而改变。从这种缺陷的轴向浓度不均匀的晶体上切成的不同晶体，可能需要不同的后生长处理条件。另外，这类晶片热处理费用比较高，存在将金属杂质引入硅片的可能性，并且不是对所有类型的与晶体有关的缺陷都普遍有效。
处理附聚的本征点缺陷的第三个途径是将一个薄的结晶硅层外延淀积到单晶硅片表面上。这种方法提供一种单晶硅片，该单晶硅片具有一个基本上没有附聚的本征点缺陷的表面。然而，用传统的外延淀积技术大大增加了晶片的成本。
除了含有上述附聚的点缺陷之外，用直拉法制备的单晶硅通常还含有各种杂质，其中主要是氧。这种玷污例如是在熔融硅装在石英坩埚中时发生。在硅熔融体的温度下，氧进入硅晶格，直至达到一个浓度，该浓度由在熔融体温度下氧在硅中的溶解度和氧在固化硅中的实际偏析系数决定。这种浓度大于制造电子器件工艺的典型温度下氧在固体硅中的溶解度。这样，随着晶体从熔融体中生长并冷却时，其中氧的溶解度迅速下降。这最终造成晶片含有过饱和浓度的氧。
在电子器件制造中通常应用的热处理周期(循环)，可以引起其中氧过饱和的硅片中的氧析出。视析出物在晶片中的位置而定，析出物可以是有害的或是有益的。位于晶片有源器件区域的氧析出物可能损害器件的工作。然而，位于晶片体部中的氧析出物能够捕获可能与晶片接触的不希望有的金属杂质。利用位于晶片体部中的氧析出物来捕获金属通常称做内部或本征吸杂(“IG”)。
历史上，电子器件制造工艺包括一系列步骤，这些步骤用来生产这样一种硅，该硅在晶片表面附近具有一个无氧析出物的区域(通常叫做“洁净区”或“无析出物区域”)，同时晶片的其余部分(亦即，晶片体部)含有足够量的氧析出物，用于IG目的。例如，洁净区在高-低-高的热顺序中形成，如(a)在惰性气体中于高温(＞1100℃)下氧外扩散热处理至少约4小时的时间，(b)在低温(600-750℃)下氧析出物核形成，和(c)在高温(1000-1150℃)下生长氧析出物(SiO2)。见，比如，F.Shimura，半导体硅晶体工艺学，PP.361-367(Academic Press，Inc.，San Diego CA，1989)(及其中所列举的参考文献)。
然而，新近，一些先进的电子器件制造工艺，如DRAM(动态随机存取存储器)制造工艺已开始将高温工艺步骤的使用减至最少。尽管这些工艺中某一些工艺保留足够的高温工艺步骤，来产生洁净区和足够的体部析出物密度，但对材料的容限要求太严，以致不能得到商业上可行的产品。另一些目前十分先进的电子器件制造工艺根本不包含外扩散步骤。由于存在与源器件区域中氧析出物有关的问题，因此，这些电子器件的制造者必需使用这样的硅片，这些硅片在它们的工艺条件下，在晶片中的任何地方都不能形成氧析出物。结果，所有IG潜力都丧失了。
发明概述
本发明的目的是提供一种单晶硅片，该单晶硅片(a)在实质上是任何电子器件制造工艺热处理周期中，形成一个理想的非均匀的氧析出物深度分布，和也可以(b)具有一个无晶体原生凹坑的外延表面；还提供一种装置，该装置能在一个装置中形成洁净区和外延表面，省去了在设备之间的转送。
因此，简言之，本发明针对一种单晶硅片，该单晶硅片包括：(a)两个一般是平行的主要表面(亦即，前表面和后表面)；(b)一个在前表面和后表面之间的中央平面；(c)一个接合前表面和后表面的周边；(d)一个表面层，它包括一个在前表面和一个从前表面朝中央平面深入至少约10μm的距离D1之间的晶片区域；和(e)一个体部层，该体部层包括晶片在中央平面和第一区域之间的第二区域。这种晶片的特征在于，晶片具有非均匀的晶格空位分布，其中体部层中的空位浓度大于表面层中的空位浓度，该空位具有一个浓度分布，其中空位的峰值密度是在中央平面处或其附近，并且空位浓度从峰值密度位置朝晶片前表面方向降低。此外，晶片前表面可具有一个淀积于其上的外延层。该外延层厚度范围在约0.1和约2.0μm之间。
本发明的一个方面包括在一个室中生产半导体晶片中洁净区的方法。该室具有一个热源、一个衬托器、一个晶片支承件和一个Bernoulli(伯努利)杆头。该方法包括用热源将外壳中具有相对主表面的半导体晶片加热到至少约1175℃的高温，在加热期间，该半导体晶片由一个支承件支承在外壳中。停止加热并用Bernoulli杆头将加热的晶片移动到一个与支承件脱离传导热交换关系的位置。在保持上述晶片与支承件脱离传导热交换关系的情况下，将外壳中加热的晶片以至少约10℃/秒的速率冷却，直至晶片达到低于约850℃的温度，由此在晶片形成一个洁净区。
本发明的另一方面包括提供一种用于处理半导体晶片以形成洁净区的装置。该装置包括一个限定一个室的外壳(壳体)，该外壳具有一个可在打开位置和关闭位置之间选择性运动的门。一个热源可操作地与该室连结，并且一个支承件处在该室中，用于选择性地支承室中待用热源加热的晶片。入口装置与该室连通，用于选择性地让流体加入该室中。一个具有杆头部的Bernoulli杆机构可运动地安装在室中，并可操纵用于在冷却晶片形成洁净区期间将晶片移动到一个与支承件脱离传导热传递关系的位置。控制装置可操作地连接到Bernoulli杆机构上，用于控制杆头部在晶片拾取位置和晶片冷却位置之间的运动，并可操纵使上述晶片在冷却位置处保持一段预定的冷却时间。
另一些目的和特点一部分将是显而易见的，一部分将在下面指出。
附图简介
图1示出一种可以按照本发明用作原材料的单晶硅片的优选结构。
图2示出一种可以按照本发明的优选实施例制备的晶片的氧析出物分布。
图3示出一种可以按照本发明的优选实施例制备的晶片的氧析出物分布，此处原材料是富含空位的单晶硅片。
图4是在设置有供加热的晶片的室处理期间用来支承晶片的装置的示意图。
图5是一个外壳的示意平面图，该外壳的有些部分切去，以示出一个在其中处理晶片的室，示出的Bernoulli杆处于一个缩回位置。
图6是Bernoulli杆的示意侧面剖面图。
优选实施例详细说明
按照本发明，开发了一种新型而有用的单晶硅片，该单晶硅片包括至少一个具有外延硅层淀积于其上的表面和至少一个洁净区，它们在一个装置中形成。下面将说明的是用于生产具有外延涂层的晶片的装置和工艺，然而，也可以生产没有这个涂层的晶片，形成具有至少一个洁净区的晶片。晶片的外延表面没有晶体原生凹坑，并且晶片包括一个“样板”(模板，template)，该“样板”确定(或“印刷”)当晶片在电子器件制造工艺过程中加热时氧于其中析出的方式。这样，在实质上任何电子器件制造工艺的加热步骤过程中，硅片将形成(a)一个足够深度的洁净区，和(b)一个含有足够的用于IG目的的氧析出物密度的晶片体部。另外，按照本发明，已开发出了一种用于制备这种单晶硅片的新型方法。该方法使用半导体硅制造工业中通用的设备几分钟内就可以完成，并因此省去了价格昂贵的制造设备，即RTA(快速热退火)。A.原材料(起始材料)
用于本发明理想析出晶片的原材料是单晶硅片，该单晶硅片是从一单晶硅锭上切片而成的，该单晶硅锭按照任何直拉晶体生长法的常规变化生长。该方法，以及标准的硅切片、研磨、腐蚀和抛光技术，在本领域中是众所周知的，并在例如F.Shimura所著“半导体硅晶体工艺”(AcademicPress，1989)；和“硅化学腐蚀”(J.Grabmaier编辑，Springer-Verlag，NewYork，1982)中公开了。
参见图1，晶片1优选的是具有一前表面3、一后表面5，和在前表面和后表面之间的一个假想中央平面7。术语“前”和“后”在本文中用来区分晶片1的两个主要的、一般是平的表面。晶片1的前表面3(正如此处采用的这种术语)不一定是随后电子器件将在其上面制造的表面，而晶片1的后表面5(正如此处采用的这种术语)也不一定是晶片1的与其上制有电子器件的表面相反的主表面。此外，由于硅片通常具有某种总厚度变差(变化)(TTV)、翘曲和弯曲，所以前表面上的每个点和后表面上每个点之间的中点可能不会精确地落在一个平面内。然而，根据实际情况，TTV、翘曲和弯曲通常是如此之轻微，以致对一种接近近似法来说，可以把各个中点说成都落入一个假想的中央平面，该假想的中央平面在前表面和后表面之间近似地是等距离的。
晶片可以含有一种或一种以上掺杂剂，以使晶片具有各种所希望的性质。例如，晶片可以是P型晶片(亦即，已用周期表中第3族元素，最常用的是硼，掺杂的晶片)或者是N型晶片(亦即，已用周期表中第5族元素，最常用的是砷，掺杂的晶片)。优选的是，晶片是一种具有电阻率范围在约0.01和约50Ω-cm之间的P型晶片。在一个特别优选的实施例中，晶片是一种具有电阻率范围在约1和约20Ω-cm之间的P型晶片。在另一个特别优选的实施例中，晶片是一种具有电阻率范围在约0.01和约1.0Ω-cm之间的P型晶片。
由于晶片用直拉法制备，所以它通常可以具有从约5×1017至约9×1017原子/cm3(ASTM标准F-121-83)任何地方的氧浓度。晶片的氧析出行为变得实质上与理想析出的晶片中氧浓度脱离联系；这样，起始晶片可能具有落入用直拉法能达到的范围之内任何含量或甚至在上述范围之外的氧浓度。此外，视单晶硅锭从硅的熔点(亦即，约1410℃)达到范围在约750℃-约350℃之间的冷却速率而定，可以形成氧析出成核中心。如果这些中心能够通过在不超过约1250℃的温度下热处理硅来熔解，则在原材料中有没有这些成核中心对本发明来说通常不是关键。
本发明在富空位晶片原材料情况下使用时特别有用。术语“富空位晶片”指的是含有比较大量晶格空位附聚的晶片。这些附聚通常具有八面体结构。在晶片体部中，这些附聚形成空隙；而在晶片表面处，它们形成COPs。在富空位晶片内晶格空位附聚的密度通常是从约5×105到约1×106/cm3，而在这些晶片表面上的COPs面积密度通常是从约0.5到约10COPs/cm2。由于这些晶片可以从比较低成本的工艺(比如，传统的敞开结构直拉法)形成的硅锭上切片而成，所以这些晶片是特别优选的原材料。B.外延淀积
按照本发明制备的单晶硅片可以附加地包括一个表面，该表面具有一个淀积于其上的外延硅层。外延层可以淀积到整个晶片上，或者可供选择地，只淀积到其中一部片晶片上。参见图1，外延层优选的是淀积到晶片的前表面3上。在一个特别优选的实施例中，它淀积到晶片的整个前表面3上。是否它优选地具有一个淀积到晶片任何其它部分上的外延层，将取决于晶片的预定用途。对大多数应用来说，在晶片的任何其它部分上有没有外延层不是关键。
如前所述，用直拉法制备的单晶硅片，在它们的表面上常常有COPs。然而，用于集成电路制造的晶片一般要求具有一个无COPs的表面。具有这种无COP表面的晶片可以通过将一外延硅层淀积到晶片表面上制备。这种外延层填入COPs并最终产生一种平滑的晶片表面。这已是近来科学研究的课题。见Schmolke等人的，The Electrochem.Soc.Proc.，vol.PV98-1，p.855(1998)；Hirofumi等人的，Jpn.J.Appl.Phys.，vol.36，p.2565(1997)。晶片表面上的COPs可以通过用至少约0.1μm厚度的外延硅层消除。优选的是，外延层具有厚度范围在约0.1μm和约2μm之间。更优选的是，外延层具有厚度范围在约0.25和约1μm之间，而最优选的是厚度范围在约0.65和约1μm之间。
应该注意，如果除了消除COPs之外还用外延层把电学性质赋予晶片表面，则外延层的优选厚度可以改变。例如，用一个外延层可以达到精密控制晶片表面附近的掺杂剂浓度分布。在外延层用于除了消除COPs之外的目的时，这个目的可能要求外延层厚度大于用来消除COPs的优选厚度。在这种情况下，优选的是使用能达到该附加所要效果的最小厚度。在晶片上淀积较厚的一层一般是商业上较少希望的，因为形成较厚的一层要求更多的淀积时间和更经常清洗反应容器。
如果晶片在其表面上具有一个天然的氧化硅(硅氧化物)层(亦即，当硅在室温下暴露于空气中时，在硅表面上形成的氧化硅层，并且一般具有约10-约15的厚度)，则氧化硅层优选的是在外延层淀积到晶片表面上之前从该晶片表面除去。正如此处所用的，术语“氧化硅层”指的是一层化学上结合到氧原子上的硅原子。通常，这种氧化物层含有大约是对每个硅原子有2个氧原子。
在本发明的一个优选实施例中，除去氧化硅层是通过在无氧化剂气氛中加热晶片表面直至从表面除去氧化硅层来实现的。更具体地说，晶片的表面优选的是加热到至少约1100℃的温度，而更优选的是加热到至少约1150℃的温度。这种加热优选的是在晶片表面暴露于包括H2或一种稀有气体(比如，He、Ne或Ar)的气氛中时进行的。更优选的是，该气氛包括H2。最优选的是，该气氛主要是由H2组成，因为用其它气氛易于引起腐蚀凹坑在晶片的表面中形成。
传统上，外延淀积方案是通过在H2存在时加热晶片除去氧化硅层，这些方案包括将晶片加热到高温(比如，约1000-约1250℃)，和然后在那个温度下烘烤一段时间(比如，通常高达约90秒钟)。然而，已经发现，如果将晶片表面加热到约1100℃(而更优选的是，约1150℃)，则氧化硅层在没有后续烘烤步骤的情况下就被除去，因而省去了烘烤步骤。省去烘烤步骤缩短了制备晶片所需的时间，因此是商业上所希望的。
在本发明的一个优选实施例中，优选的是加热晶片表面以除去氧化硅层，然后在除去氧化硅之后开始硅淀积少于30秒钟(更优选的是在约10秒之内)。一般，这可以通过将晶片表面加热到至少约1100℃(更优选的是至少约1150℃)的温度，和然后在晶片表面达到那个温度之后开始硅淀积少于30秒钟(更优选的是在约10秒钟之内)来实现。在除去氧化硅层之后，等待开始硅淀积高达约10秒钟，能使晶片的温度稳定并变得均匀。
在除去氧化硅层过程中，晶片优选的是以不引起滑移的速率加热。更准确地说，如果晶片加热太快，将会产生一个热梯度，该热梯度将产生一个内应力，该内应力足以使晶片内的不同平面彼此相对地移动(亦即，滑移)。现已发现，轻掺杂的晶片(比如，晶片用硼掺杂并具有电阻率为约1-约10Ω-cm)特别容易滑移。为了避免这个问题，在一个由标号88总体表示的加热装置或反应器中，晶片优选的是以一个范围在约20和约35℃/秒之间的平均速率从室温加热到氧化硅除去的温度。优选的是，这种加热是通过将晶片暴露于辐射热如来自卤素灯发出的光中来实现。
外延淀积优选的是用化学汽相淀积法进行。一般说来，化学汽相淀积包括将晶片表面暴露在一个外延淀积反应器或装置88内的包括硅的气氛中，该装置88包括一个外壳89，例如是一个ASM Epsilon One，Model E2EPI反应器(Advance Semiconductor Materials America，Inc，.Phoenix，AZ)。这种装置88在由Gregory W.Wilson等人于1999年3月4日提交的09/262,417号未决的美国专利申请中作了说明，该申请标题为“化学汽相淀积反应器的压力平衡***”，其公开内容通过引用而结合于此作为参考。在本发明的一个优选实施例中，晶片的表面暴露于包括一种挥发性气体的气氛，该挥发性气体包括硅(比如，SiCl4、SiHCl3、SiH2Cl2、SiH3Cl、或SiH4)。通过入口装置(未示出)将气体或其他流体加入室中，该入口装置在流体源和该室之间连通。工艺室(处理室)90由一外壳89限定(图5)。该外壳89包括限定该室90的多个壁91、92、93、94、95和96。外壳89还包括至少一个可选择地打开和关闭的门97(示出了入口和出口门97)，当门关闭时，室90从外部密封，以便可以保持与外部的压差和/或防止在晶片处理过程中不希望的流体进出。图示的外壳89分别包括入口和出口负载锁紧(锁定)装置98A，98B，每个锁紧装置都装在一个门97上，锁紧装置98A，98B可操纵用于夹持晶片1送入工艺室90和用于取出成品晶片。工艺室90可以分成一个处理工位90A和一个夹持(保持)工位90B，上述处理工位90A可操纵用于加热和/或淀积外延涂层，而夹持工位90B用于转移和夹持晶片以进行冷却。应该理解，如果希望的话，外延涂层和晶片冷却二者可在同一个室中进行。外壳89在室90中安装了一个在本技术领域中已知的Bernoulli杆机构100，并可和上面引用的ASM反应器一起获得。在图示的结构中，Bernoulli杆机构100具有一个头部130，该头部130在一个处理工位90A和一个夹持工位90B之间运动。Bernoulli杆机构100的运动包括电动装置，如可伸缩的剪刀臂131，该剪刀臂131可操纵地连接到图5所示意出的控制装置102上并受其控制，即，控制装置102可操纵，以便实施和定时Bernoulli杆机构及其头部130的运动，以将晶片从入口锁紧装置98A取下，将晶片1放置在支承件101上——该支承件101包括一个将晶片1支承在加热位置的衬托器103，从该支承件上取下晶片和将晶片移动到冷却位置，亦即使晶片与支承件脱离传导热传递关系一段预定的时间，以用于冷却，并把成品晶片1设置在出口锁紧装置98B中。控制装置102可以包括一个如该技术中已知的可编程序的逻辑控制器。控制装置102还可以操纵地连接到灯99上，来控制开灯和关灯的定时，从而通过为进行外延涂层工艺而开始加热和增加其温度，以及为形成洁净区而停止加热晶片来控制对晶片1的加热。另外气氛优选的是含有一种载气(优选的是H2)。在一个实施例中，在外延淀积过程中的硅源是SiH2Cl2或SiH4。如果用SiH2Cl2，淀积过程中反应器的真空压力优选的是约500-约760乇。另一方面，如果用SiH4，则反应器的压力优选的是约为100乇。最优选的是，淀积过程中的硅源是SiHCl3。这种硅源往往比其它硅源便宜得多。此外，用SiHCl3外延淀积可以在大气压下进行。这是有利的，因为不需要真空泵，并且反应器室不必为防止塌陷而做得那样坚固。而且，存在很少的安全危险，并减少了空气或其它气体漏入反应器的机会。
在外延淀积过程中，晶片表面的温度优选的是保持在足以防止含硅的气氛将多晶硅淀积在该表面上的温度下。一般，在这段时间里表面温度优选的是至少约900℃。更优选的是，表面温度范围保持在约1050和约1150℃之间。最优选的是，表面温度保持在氧化硅除去的温度下。
当在大气压下进行淀积时，外延淀积的生长速率优选的是约3.5-约4.0μm/min。这可以例如用主要是由约2.5摩尔％SiHCl3和约97.5摩尔％H2构成的气氛，在约1150℃温度和压力(绝对)高达约1atm下来实现。
如果晶片的预定应用要求外延层包括掺杂剂，则含硅的气氛优选的是也含有掺杂剂。例如，外延层常常优选的是含有硼。这一层可以通过例如在淀积过程中的气氛里包括B2H6来制备。在需要得到所希望性质(比如，电阻率)的气氛中，B2H6的摩尔分数取决于几个因素，如在外延淀积期间从特殊衬底向外扩散的硼量、在反应器和衬底中作为污染物存在的P型掺杂剂量、及反应器的压力和温度。采用在约1125℃的温度和高达约1atm压力(绝对)下含约0.03ppm B2H6(亦即，大约每1000000摩尔气体总量中含0.03摩尔B2H6)，得到具有电阻率约为10Ω-cm的外延层。
一旦形成具有所希望厚度的外延层，则含硅的气氛优选的是用一种稀有气体(比如，Ar、Ne、或He)或H2驱气清洗，而最优选的是用H2驱气清洗。然后，晶片可以被加热，如下所述在不必***冷却的情况下形成洁净区。
C.在后面的热加工步骤中影响氧在晶片中析出性能(行为)的热处理
在本发明利用外延淀积的实施例中，外延淀积之后，将晶片进行处理，以在晶片内形成一个晶格空位样板，当晶片进行热处理时，例如在实质上任何电子器件制造工艺的热处理周期中，上述样板使晶片内形成一个理想的氧析出物的不均匀深度分布。在本发明的一个可选实施例中，该外延层的形成可以省去。图2示出一种这样的用本发明可以形成的氧析出物分布。在这个特别的实施例中，晶片1的特征在于具有基本上没有氧析出物的区域15和15’(“洁净区”)。这些区域分别从前表面3和后表面5延伸到一个深度t和t’。优选的是，t和t’每个都在约10和约100μm之间的范围内，而更优选的是在约50和约100μm之间的范围内。在无氧析出物区域15和15’之间，有一个含基本上均匀氧析出物浓度的区域17。对大多数应用来说，区域17中的氧析出物浓度至少约为5×108析出物/cm3，而更优选的是1×109析出物/cm3。应该理解，图2的目的是通过仅仅示出本发明的一个实施例，来帮助该技术领域的技术人员理解本发明。本发明不限于这个实施例。例如，还可以用本发明来形成只有一个洁净区15(而不是两个洁净区15和15’)的晶片。在一个形成外延层的工艺中，具有外延层的晶片的温度可以在没有中间冷却步骤的情况下升高。在一个不采用外延淀积步骤的工艺中，可以按如下所述直接升高晶片的温度。
为了形成晶格空位样板，晶片一般是首先在含氧化剂的氧化性气氛中加热，然后以至少约10℃/秒的速率冷却。加热晶片的目的是：(a)在晶格中形成在整个晶片中均匀分布的自填隙和空位对(亦即，Frenkel(弗伦克尔)缺陷)，和(b)溶解存在于晶片中的任何不稳定的氧析出物成核中心。一般，加热到更高温度造成大量的Frenkel缺陷形成。冷却步骤的目的是产生不均匀的晶格空位分布，其中空位浓度在或靠近晶片中央处最大，并朝晶片表面方向上减少。这种晶格空位的不均匀分布是由于在冷却下来过程中晶片表面附近的一部分空位扩散到表面并因而变湮没，造成在表面附近空位浓度较低而引起的。
当晶片随后象例如用晶片制造电子元件时那样加热时，不均匀的空位分布本身是用于氧析出作用的样板(模板)。具体地说，当晶片1(见图2)加热时，氧将快速集结，以在晶片1的含有高浓度空位的区域17中形成析出物52，但在含较低浓度空位的晶片表面3和5附近的区域15和15’中往往不会集结。通常，氧在约500℃和约800℃之间范围内的温度下成核，及在约700℃和约1000℃之间范围内的温度下生长析出物。因此，例如在电子器件制造工艺的热处理周期中，倘若这种热处理周期经常在800℃附近的温度下进行，则可以在晶片中形成氧析出物52的不均匀分布。
如上所述，本发明可以有利地用来处理一种富空位晶片原材料，这种富空位晶片原材料在其表面上具有比较大量的COPs，和在其体部内具有比较大量的空隙。图3示出按照本发明由富空位晶片原材料制备和然后热处理形成氧析出物的外延晶片的晶格空位附聚物51和氧析出物52的分布情况。外延层50是在晶片1的外表面3，4和6上(在这个特定的实施例中，后表面5上没有外延层)。由于外延层填充COPs，所以晶片具有平滑而无COP的表面2和8。氧析出物52的分布与图2中的氧析出物分布情况相同，并且足够用于本征吸杂。由于存在外延层50，该外延层50在表面2和8及附聚物51之间起一个阻挡层作用，所以完全在晶片1体部内的空位附聚物51的分布(亦即，体部内的空隙分布)在本发明的整个工艺中都基本上保持相同(亦即，浓度保持在约5×104-约1×106/cm3)，并且不趋于影响晶片1的表面2和8。因此，该晶片制造工艺在商业上是有用的，部分地是由于它能用富空位原材料形成具有本征吸杂能力和无COP表面以及一个或一个以上洁净区的硅片，这种晶片可以用较低成本和较少费用的设备制备。
加热和快速冷却形成洁净区优选的是在外延淀积反应器或外壳89中进行。这可省去第二加热室和消除为使晶片1从EPI室转移到RTA而操纵晶片1。一个热源与外壳89和室90在工作上关联，并且如图所示，该热源包括一排或多排大功率灯或灯管99，例如安装在内部90中的卤素灯或灯管。这种灯在快速热退火(“RTA”)炉中使用。灯99能快速加热硅片。例如，许多能在几秒钟内将晶片从室温加热到1200℃。商用RTA炉的例子包括可从AG Associates(Mountain View，CA)获得的610型炉和可从Applied Materials(Santa Clara，CA)获得的CENTURARTP(快速热处理)炉。开启灯99用光能将晶片1加热，同时用衬托器103将晶片支承在处理位置中。衬托器103和晶片1可以用连接到轴105上的合适驱动装置104旋转并同时加热。旋转有助于在整个晶片宽度上实现更均匀地加热晶片1。在一个实施例中，衬托器103是安装在轴105上的石墨衬托器。驱动装置104可以包括一个电动机。灯99可以与前面为形成外延层的加热步骤所用的灯相同。参见图4和5，装置88包括衬托器103，该衬托器103用于在加热形成洁净区15，15’期间支承晶片。为了实施快速冷却，晶片1至少在冷却期间必需与衬托器103或其它具有高热容的元件间隔开。在本发明中，用于冷却的间隔通过用如下所述的Bernoulli杆100来实现。为了改善整个晶片宽度上的温度均匀性，在加热和处理期间衬托器103可以靠近晶片1设置并与晶片1成直接辐射热传递关系。直接热传递关系将包括晶片1与衬托器103接触或与衬托器103间隔开小于约2mm的距离。在冷却期间，晶片1和衬托器103之间的间距应至少为约10mm，此处晶片1和衬托器103之间的间距应至少为约10mm，此处晶片1和衬托器103脱离传导热传递关系。所希望的情况是，在加热晶片1期间用衬托器103来帮助热量更均匀地穿过晶片分布。
如图所示，衬托器103用轴105适当地支承在室90中。轴105显示成连接到电动机104上，以由其旋转，并因此使其上的衬托器103和晶片1绕一基本垂直的轴旋转。可供选择地，在某些晶片处理中，晶片及因此轴和衬托器不必旋转，这就省去了电动机104。衬托器103通过臂107安装到轴105上，在所示的结构中，臂107从轴105沿径向延伸并成角度间隔开。尽管可以设置任何数量的臂107，但此处用了三个臂107。衬托器103与壁91-96及门97或间隔开的关系。轴105可以是空心的，以便为热电偶112提供一个热电偶引线110的通道，该热电偶相对于衬托器103安装以提供温度信息。衬托器103位于装置88的底板114内的开口112中。
晶片的冷却必须快速，以平均速率为至少约10℃/秒，优选的是至少约15℃/秒，更优选的是至少约20℃/秒和还更优选的是至少约50℃/秒冷却。本发明通过升起晶片1离开衬托器103并与衬托器103脱离传导热传递关系达到这个目的。Bernoulli杆100在工业上是众所周知的，并包括一个空心的头部130(图6)，该空心的头部130通过臂131与一个以132示意出的气泵以流体连通的方式连接，臂131从室90中抽出气体，并通过头部130下表面134中的多个开口133将气体排出(见图6中的流动箭头)。当晶片1加热完成时，Bernoulli杆头部130移入晶片1上方的一个位置，并通过使气流越过晶片将晶片升起。各臂131在控制器102的控制下由驱动装置135驱动。通过接近晶片1放置，在晶片1的相对侧上产生一个压力差，使顶部表面3或8暴露于比后表面5低的压力下。压力差引起晶片运动，并且当压力差正确时，晶片将在Bernoulli杆100下方浮动，使晶片的两侧曝露于室90的气态环境中。在这个位置中，晶片与衬托器103脱离传导热传递关系，这增加了用于冷却的热损失率。另外，来自Bernoulli杆的气流提供来自晶片1的强制对流热传递，这进一步增加了热损失率。通过使晶片1相对的表面3，5或8，5的主要大部分与室90的气态环境接触而不与固体或高热容的支承件接触，这样至少部分地实现了快速冷却。晶片1的冷却可以在室90中发生，并可以在处理工位90A或者夹持工位90B中发生。至此，在形成外延层之前和之后，用Bernoulli杆来移动晶片。另外，洁净区和外延涂层的形成可在分开的室中进行，而不是象本发明一个特别优选的形式那样在一个室或装置中进行。
对大多数应用，晶片1优选的是在室90内预先存在的气氛中加热到至少约1175℃的均热温度，以便形成洁净区。更优选的是它被加热到在约1200℃和约1250℃之间范围内的均热温度。为形成洁净区对晶片1的加热，优选的是在加热形成外延层之后不***冷却步骤的情况下，通过提高晶片1的温度来实现的。一旦晶片1的温度达到优选的均热温度，优选的是使晶片温度在该均热温度下保持一段时间。此处所公开的晶片温度是用温度测量装置如高温计测量的表面温度。优选的时间量一般是在约10和约15秒钟之间的范围内。晶片优选的是在均热温度下保持约12和约15秒钟之间的范围内。对于较慢的冷却速率，可以在冷却步骤之前将晶片在一较高温度下加热，以产生较高浓度的硅晶格空位。
在晶片1热处理之后，将晶片如上所述快速冷却。这个冷却步骤可以很方便地在进行热处理的外壳89中进行。可供选择地，冷却优选的是在不与晶片表面起反应的气氛中进行。快速冷却速率优选的是当晶片的温度下降经过晶格空位穿过单晶硅扩散的温度范围时使用。一旦晶片冷却到晶格空位相对活动的温度范围之外的温度，冷却速率对晶片的析出特性就没有显著影响，因此它严格地说不是关键。一般，晶格空位在大于约850℃的温度下比较活动。优选的是将晶片快速冷却到低于约850℃的温度，和最好是低于约800℃的温度。
在一个优选实施例中，当晶片的温度从该均热温度降到比洁净区形成均热温度低至少约325℃的温度时，晶片的平均冷却速率为至少约10℃/秒。更优选的是，当晶片温度从该均热温度降到比该均热温度低至少约325℃时，晶片的平均冷却速率为至少约15℃/秒。还更优选的是，当晶片温度从该均热温度降到比该均热温度低至少约325℃时，晶片的平均冷却速率为至少约20℃/秒。最优选的是，当晶片温度从该均热温度降到比该均热温度低至少约325℃时，晶片的平均冷却速率为至少约50℃/秒。
在一个特别优选的实施例中，当晶片温度从洁净区形成均热温度降到比该均热温度低至少约400℃的温度时，晶片的平均冷却速率为至少约10℃/秒。更优选的是，当晶片温度从该均热温度降到比该均热温度低至少约400℃时，晶片的平均冷却速率为至少约15℃/秒。还更优选的是，当晶片温度从该均热温度降到比该均热温度低至少约400℃时，晶片的平均冷却速率为至少约20℃/秒。最优选的是，当晶片温度从该均热温度降到比该均热温度低至少约400℃时，晶片的平均冷却速率为至少约50℃/秒。
在另一个特别优选的实施例中，当晶片温度从洁净区形成均热温度降到比该均热温度低至少约450℃时，晶片的平均冷却速率为至少约10℃/秒。更优选的是，当晶片温度从该均热温度降到比该均热温度低至少约450℃时，晶片的平均冷却速率为至少约15℃/秒。还更优选的是，当晶片温度从该均热温度降到比该均热温度低至少约450℃时，晶片的平均冷却速率为至少约20℃/秒。最优选的是，当晶片温度从该均热温度降到比该均热温度低至少约450℃时，晶片的平均冷却速率为至少约50℃/秒。
当介绍本发明或本发明优选实施例中的要件时，不定冠词“一个(一种)”，定冠词“该”，及“上述(所述)”意思是指有一个或多个要件。述语“含有”、“包括”和“具有”是指包括在内的，并意思是指可以有除了所列要件之外的另一些要件。
因为在不脱离本发明范围情况下在上述结构中可以进行各种改变，所以上述说明中所包含的和附图中所示的所有内容都应被解释成是示例性的而没有限制的意义。

Claims (20)

1.一种在一个外壳内生产半导体晶片中洁净区的方法，上述外壳具有一个热源、一个衬托器、一个晶片支承件和一个Bernoulli杆，上述方法包括：
在一外壳内用热源将具有相对主表面的半导体晶片加热到至少约1175℃的高温，上述半导体晶片在上述加热期间由一支承件支承在外壳内；
停止上述加热，并用Bernoulli杆移动上述半导体使其脱离与支承件的传导热传递关系；和
在保持上述晶片与支承件脱离传导热传递关系时，以一至少约10℃/秒的速率冷却在外壳中的上述热晶片，直到晶片达到低于约850℃的温度，从而在晶片中形成一个洁净区。
2.根据权利要求1所述的方法，包括将晶片放置在一个室中和将一外延涂层施加到晶片的至少一个上述主表面上，在至少一部分涂层施加期间，上述晶片与支承件处于直接热传递关系。
3.根据权利要求3所述的方法，其中在施加上述涂层后将上述晶片加热到至少约1250℃温度，并且晶片的冷却速率为至少约20℃/秒。
4.根据权利要求2所述的方法，其中上述晶片以至少约15℃/秒的速率冷却。
5.根据权利要求2所述的方法，其中上述晶片以至少约20℃/秒的速率冷却。
6.根据权利要求2所述的方法，其中上述晶片以至少约50℃/秒的速率冷却。
7.根据权利要求4所述的方法，其中上述冷却速率为至少约15℃/秒，直至晶片温度降低至少约325℃。
8.根据权利要求5所述的方法，其中上述冷却速率为至少约20℃/秒，直至晶片温度降低至少约325℃。
9.根据权利要求6所述的方法，其中上述冷却速率为至少约50℃/秒，直至晶片温度降低至少约325℃。
10.根据权利要求4所述的方法，其中上述冷却速率为至少约15℃/秒，直至晶片温度降低至少约400℃。
11.根据权利要求5所述的方法，其中上述冷却速率为至少约20℃/秒，直至晶片温度降低至少约400℃。
12.根据权利要求6所述的方法，其中上述冷却速率为至少约50℃/秒，直至晶片温度降低至少约400℃。
13.根据权利要求4所述的方法，其中上述冷却速率为至少约15℃/秒，直至晶片温度降低至少约450℃。
14.根据权利要求5所述的方法，其中上述冷却速率为至少约20℃/秒，直至晶片温度降低至少约450℃。
15.根据权利要求6所述的方法，其中上述冷却速率为至少约50℃/秒，直至晶片温度降低至少约450℃。
16.根据权利要求1所述的方法，其中上述上述热源是光。
17.根据权利要求1所述的方法，其中上述上述热源是卤素灯。
18.一种用于处理半导体晶片以便在晶片中形成洁净区的装置，上述装置包括：
一个外壳，该外壳限定一个室并具有一个门，该门可选择性地在一个打开位置和一个关闭位置之间运动；
一个可操作地与该室相连结的热源；
一个在该室中用于选择性地支承该室内的一个晶片的支承件；
入口装置，该入口装置与该室连通用于选择性地让流体加入室中；
一个Bernoulli杆机构，该机构具有一个杆头部，该杆头部可运动地安装在该室中并可操纵用于在冷却晶片形成洁净区期间将晶片移动到一个与支承件脱离传导热传递关系的位置；和
控制装置，该控制装置可操作地连接到Bernoulli杆机构上，用于控制该杆头部在一个晶片拾起位置和一个冷却位置之间运动，并且可操作地使上述晶片在冷却位置上保持一预定的冷却时间。
19.根据权利要求18所述的装置，其中该门可操纵用于选择性地使上述室内部与外部密封以保持在外部和室内部之间的压力差。
20.根据权利要求19所述的装置，其中支承件包括一个衬托器，该衬托器设置成在加热晶片期间与晶片处于直接热传递关系。
CN01812847A 2000-06-30 2001-05-14 形成具有洁净区的硅片的方法和装置 Pending CN1441961A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60830200A 2000-06-30 2000-06-30
US09/608,302 2000-06-30

Publications (1)

Publication Number Publication Date
CN1441961A true CN1441961A (zh) 2003-09-10

Family

ID=24435888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01812847A Pending CN1441961A (zh) 2000-06-30 2001-05-14 形成具有洁净区的硅片的方法和装置

Country Status (7)

Country Link
US (1) US20050032337A1 (zh)
EP (1) EP1295324A1 (zh)
JP (1) JP2004503085A (zh)
KR (1) KR20030021185A (zh)
CN (1) CN1441961A (zh)
TW (1) TW527667B (zh)
WO (1) WO2002003444A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
ITUD20090042A1 (it) * 2009-02-23 2010-08-24 Applied Materials Inc Pinza di bernoulli
US8753961B2 (en) * 2011-01-10 2014-06-17 Texas Instruments Incorporated Thermal budget optimization for yield enhancement on bulk silicon wafers
CN103256708B (zh) * 2013-05-15 2015-08-26 北京杰雅利电子科技有限公司 一种节能型控温热台及其恒温控制方法
US10184193B2 (en) 2015-05-18 2019-01-22 Globalwafers Co., Ltd. Epitaxy reactor and susceptor system for improved epitaxial wafer flatness

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US5080549A (en) * 1987-05-11 1992-01-14 Epsilon Technology, Inc. Wafer handling system with Bernoulli pick-up
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
KR0155545B1 (ko) * 1988-06-27 1998-12-01 고다까 토시오 기판의 열처리 장치
US5100502A (en) * 1990-03-19 1992-03-31 Applied Materials, Inc. Semiconductor wafer transfer in processing systems
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2653566B2 (ja) * 1991-03-27 1997-09-17 株式会社東芝 半導体基板評価方法及び装置
JP3238432B2 (ja) * 1991-08-27 2001-12-17 東芝機械株式会社 マルチチャンバ型枚葉処理装置
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
US5296047A (en) * 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH05243166A (ja) * 1992-02-26 1993-09-21 Nec Corp 半導体基板の気相成長装置
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US5589224A (en) * 1992-09-30 1996-12-31 Applied Materials, Inc. Apparatus for full wafer deposition
JP2790009B2 (ja) * 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5695568A (en) * 1993-04-05 1997-12-09 Applied Materials, Inc. Chemical vapor deposition chamber
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5332443A (en) * 1993-06-09 1994-07-26 Applied Materials, Inc. Lift fingers for substrate processing apparatus
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
US5551982A (en) * 1994-03-31 1996-09-03 Applied Materials, Inc. Semiconductor wafer process chamber with susceptor back coating
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5738751A (en) * 1994-09-01 1998-04-14 Applied Materials, Inc. Substrate support having improved heat transfer
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
JP3824675B2 (ja) * 1995-03-03 2006-09-20 有限会社デジタル・ウェーブ 結晶製造装置
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US5860848A (en) * 1995-06-01 1999-01-19 Rodel, Inc. Polishing silicon wafers with improved polishing slurries
JPH09205130A (ja) * 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
US5772773A (en) * 1996-05-20 1998-06-30 Applied Materials, Inc. Co-axial motorized wafer lift
KR100240023B1 (ko) * 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5848670A (en) * 1996-12-04 1998-12-15 Applied Materials, Inc. Lift pin guidance apparatus
US5789309A (en) * 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US6073366A (en) * 1997-07-11 2000-06-13 Asm America, Inc. Substrate cooling system and method
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US6086678A (en) * 1999-03-04 2000-07-11 Memc Electronic Materials, Inc. Pressure equalization system for chemical vapor deposition reactors

Also Published As

Publication number Publication date
US20050032337A1 (en) 2005-02-10
TW527667B (en) 2003-04-11
JP2004503085A (ja) 2004-01-29
EP1295324A1 (en) 2003-03-26
WO2002003444A1 (en) 2002-01-10
KR20030021185A (ko) 2003-03-12

Similar Documents

Publication Publication Date Title
CN1329751A (zh) 一种具有内部吸杂的外延硅晶片及其制备方法
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
CN1158696C (zh) 理想的氧沉淀硅晶片及氧外扩散较小的方法
EP1287188B1 (en) Epitaxial silicon wafer free from autodoping and backside halo
CN1441960A (zh) 形成具有洁净区的硅片的方法和装置
US20030159650A1 (en) Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
CN101689504A (zh) 重掺杂的单晶硅衬底中的氧沉淀的抑制
CN1217392C (zh) 形成具有洁净区的外延硅片的方法和装置
CN100345263C (zh) 具有氮/碳稳定的氧沉淀物成核中心的硅片及其制造方法
CN1441961A (zh) 形成具有洁净区的硅片的方法和装置
US11885036B2 (en) Producing a ribbon or wafer with regions of low oxygen concentration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication