CN1422000A - 启动电路 - Google Patents
启动电路 Download PDFInfo
- Publication number
- CN1422000A CN1422000A CN02120344A CN02120344A CN1422000A CN 1422000 A CN1422000 A CN 1422000A CN 02120344 A CN02120344 A CN 02120344A CN 02120344 A CN02120344 A CN 02120344A CN 1422000 A CN1422000 A CN 1422000A
- Authority
- CN
- China
- Prior art keywords
- voltage
- node
- transistor
- resistance
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
一种电压产生单元,其中包括串联在第一和第二电源线之间的第一电阻和第一晶体管。由于第一晶体管的栅极总是被提供比其漏极电压更高的电压,因此与现有技术相比,第一节点的第一电压更缓慢地上升。启动信号产生单元根据第一电压,在把第二电阻与第二晶体管相连接的第二节点产生第二电压。与现有技术相比,第二电压的逻辑电平的反转时序被延迟。因此,从上电到输出启动信号的时间段比现有技术中更长。从而,即使当电源电压较低时,也能够保证对内部电路进行初始化所需的时间段,因此可以确保对内部电路进行初始化。
Description
背景技术
本发明涉及一种启动电路,其形成在半导体集成电路中并且产生启动信号,该信号在半导体集成电路处于上电状态时对该集成电路内部的电路进行初始化。
现有技术
通常,半导体集成电路包括一个启动电路,其产生启动信号。利用从上电到产生启动信号的时间段,通过对半导体集成电路的内部电路进行初始化而实现防止半导体集成电路发生故障。这种启动电路利用晶体管的阈值电压检测电源电压上升到预定值并且改变启动信号的逻辑电平。在启动信号产生之前,具有锁存器等等的内部电路被初始化,并且在启动信号产生之后开始正常工作。
图1示出在日本未审查专利公告No.2000-165220中公开的一种启动电路。该启动电路包括电压产生单元10、启动信号产生单元12、以及输出启动信号STT的波形电路14。
电压产生单元10具有电阻R1和R2以及串联在电源线VDD和地线VSS之间的nMOS晶体管M1。nMOS晶体管M1的栅极和漏极相互连接。在电压产生单元10中的电阻R1和R2之间的连接点ND1的电压随着电源电压VDD的上升而升高,直到它超过nMOS晶体管M1的阈值电压。在节点ND1的电压超过nMOS晶体管M1的阈值电压之后,它作为一个通过把阈值电压与电源电压VDD和阈值电压之间的电压差的分压相加所得的电压而升高。
启动信号产生单元12具有电阻R3和串联在电源线VDD和地线VSS之间的nMOS晶体管M2。nMOS晶体管M2的栅极连接到节点ND1。在电阻R3与nMOS晶体管M2之间的连接节点ND2上的电压随着电源电压VDD的上升而升高,直到nMOS晶体管M2导通。在nMOS晶体管M2导通之后,在节点ND2上的电压变为等于地电压VSS。
具有级联的三个反相器的波形整形单元14根据在节点ND2产生的电压而产生启动信号STT。
在上文所述的启动电路中,当nMOS晶体管M1的阈值电压较高时,在节点ND1的分压较高。相反,当nMOS晶体管M1的阈值电压较低时,在节点ND1的分压较低。在典型的半导体集成电路中,相邻晶体管的阈值电压表现出相同的数值。因此,当nMOS晶体管M1的阈值电压较高时,nMOS晶体管M2的阈值电压也较高。因此,当nMOS晶体管M2的阈值电压较高时,在节点ND1上的电压较高,并且当nMOS晶体管M2的阈值电压较低时,节点ND1上的电压较低。按照这种方式,nMOS晶体管M2的栅极-源极电压根据其阈值电压而变化,从而启动信号STT几乎在预定的时序(预定的电源电压VDD)产生,几乎不受到nMOS晶体管M2的阈值电压的影响。
最近,半导体集成电路被设计为消耗较低的工作电压,因此从半导体集成电路的外部接收较低的电源电压VDD。晶体管的阈值电压几乎不取决于电源电压VDD。因此,当电源电压VDD变低时,晶体管的阈值电压与电源电压VDD的比值变大,结果由于阈值电压变化所造成的启动信号的产生时间偏离变得相对较大。也就是说,难以在预定的时间产生该启动信号。
当电源电压VDD变低时,在上电时内部电路的电源线到达电源电压VDD的时间段变短。因此,需要缩短在上电之后产生启动信号STT的时间段(对内部电路初始化所需的时间段)。另一方面,如果不能够充分地获得对内部电路初始化所需的时间段,则内部电路可能没有被初始化,导致半导体集成电路的故障。为了保证内部电路被初始化,必需尽可能地延长用于初始化内部电路的时间段。
发明内容
本发明的一个目的是保证即使当电源电压较低时,也产生启动信号,并且集成电路的内部电路被初始化。
根据本发明的启动电路的一个方面,电压产生单元具有串联在第一电源线和第二电源线之间的多个第一电阻和一个第一晶体管。该电压产生单元在由第一电阻进行电阻分压的第一节点产生第一电压。第一晶体管的栅极总是被提供比其漏极电压更高的一个电压。也就是说,第一晶体管的源极-栅极电压比现有技术中更高,并且第一晶体管的导通电阻较低。因此,在上电并且第一晶体管导通时,在电源电压超过的第一晶体管的阈值电压之后,在第一节点产生的第一电压比现有技术中更低。也就是说,与现有技术相比,第一电压缓慢升高。
启动信号产生单元具有串联在第一和第二电源线之间的第二电阻和第二晶体管。第二晶体管的栅极连接到第一节点。根据第一节点的第一电压,启动信号产生单元在把第二电阻与第二晶体管相连接的第二节点处产生第二电压。具体来说,当第一电压超过第二晶体管的阈值电压时,第二电压的逻辑电平被反转。由于第一电压缓慢升高,因此第二电压的逻辑电平反转时间与现有技术相比被延迟。
波形整形单元对第二节点的电压的波形进行整形,并且输出整形后的波形作为启动信号,其对集成电路的内部电路进行初始化。由于与现有技术相比,第二电压的逻辑电平反转时间被延迟,因此从上电到输出启动信号的时间段比现有技术中更长。从而,即使当电源电压较低时,可以获得足够长的时间段来对半导体集成电路的内部电路进行初始化,从而确保对该内部电路初始化。
根据本发明的启动电路的另一个方面,第一晶体管的栅极连接到分别由第一电阻进行电阻分压的任何一个节点。从而,可以把第一晶体管的栅极电压保持恒定地高于其漏极电压,而不形成任何专用电路。
附图说明
从下文结合附图的描述中,本发明的本质、原理和应用将变得更加清楚,其中相同的部件由相同的参考标号所表示,其中:
图1为示出常规启动电路的电路图;
图2为示出根据本发明的启动电路的电路图;以及
图3为示出图2的启动电路的操作的波形图。
具体实施方式
下面参照附图描述本发明的实施例。在本实施例中,对应于现有技术的元件由相同的参考标号所表示,并且省略对它们的详细描述。
图2示出根据本发明的启动电路的一个实施例。该启动电路形成在半导体集成电路中,其被通过利用CMOS工艺形成在一个硅基片上。该启动电路包括电压产生单元20、启动信号产生单元12以及输出启动信号STT的波形整形单元14。
电压产生单元20具有串联在电源线VDD(第一电源线)和地线VSS(第二电源线)之间的电阻R4,R5和R6(第一电阻),并且还具有nMOS晶体管M1(第一晶体管)。nMOS晶体管M1的栅极连接到电阻R5和R6之间的连接节点ND3。因此,nMOS晶体管M1的栅极电压总是比其漏极电压更高。该电压产生单元20在电阻R4和R5之间的连接点ND1(第一节点)产生第一电压V1。
启动信号产生单元12和波形整形单元14具有与图1中的相应单元相同的结构。也就是说,启动信号产生单元12的nMOS晶体管M2(第二晶体管)的栅极连接到节点ND1。启动信号产生单元12在电阻R3(第二电阻)和nMOS晶体管M2之间的连接节点ND2(第二节点)产生第二电压V2。波形整形单元14对第二电压V2的波形进行整形,并且输出整形后的波形作为启动信号STT。
图3示出上述启动电路的操作。
在半导体集成电路上电之后,电源电压VDD逐步升高到预定电压(例如,1.65V)(图3(a))。也就是说半导体集成电路的工作电压为1.65V。在节点ND1的电压随着升高的电源电压VDD而升高,直到nMOS晶体管M1的栅极-源极电压超过其阈值电压(图3(b))。在nMOS晶体管M1的栅极-源极电压超过其阈值电压之后,在节点ND1的电压作为一个通过把阈值电压与电源电压VDD和阈值电压之间的电压差的分压相加所得的电压而升高(图3(c))。在此时,由于nMOS晶体管M1的栅极总是被提供比其漏极电压更高的一个电压,因此nMOS晶体管M1的导通电阻比现有技术中更低。相应地,与虚线所示的现有技术相比,在节点ND1处的电压缓慢升高。
在节点ND2处的电压也随着升高的电源电压VDD而上升,直到nMOS晶体管M2的栅极-源极电压超过其阈值电压(图3(d))。在nMOS晶体管M2的栅极-源极电压超过其阈值电压之后,在节点ND2处的电压下降(图3(e))。在此时,由于施加到nMOS晶体管M2的栅极的结点ND1的电压总是低于现有技术,因此与现有技术相比,nMOS晶体管M2的导通时序被延迟。相应地,在节点ND2处的电压比虚线所示的现有技术中的电压更晚才下降。
由于在节点ND2变为低电压的时间被延迟,因此与虚线所示的现有技术相比,启动信号STT的产生时序(变为高电平)的时序被延迟。因此,启动信号STT的低电平时间段P1比现有技术更长。该较长的时间段P1被用于对半导体集成电路的内部电路进行初始化。
在上述实施例中,nMOS晶体管M1的栅极总是被提供比漏极电压更高的电压。与现有技术相比,在上电时,在nMOS晶体管M1被导通之后,可以提供在节点ND1产生的缓慢上升的第一电压V1。因此,与现有技术相比,可以延迟第二电压V2的下降时序,从而直到产生启动信号STT为止的低电平时间段P1可以比现有技术中更长。从而,即使当电源电压较低时,也可以获得足够长的时间段来对内部电路进行初始化,从而确保对半导体集成电路的内部电路进行初始化。
nMOS晶体管M1的栅极连接到由电阻R5和R6进行电阻分压的节点ND3。这可以保持nMOS晶体管M1的栅极电压比其漏极电压更高,而不形成任何专用电路。
本发明不限于上述实施例,可以作出各种变形而不脱离本发明的精神和范围。可以对部分的部件或所有部件作出任何改进。
Claims (2)
1.一种启动电路,其中包括:
电压产生单元,其包括串联在第一电源线和第二电源线之间的多个第一电阻和一个第一晶体,该第一晶体管的栅极电压总是比其漏极电压更高,该电压产生单元在由所述第一电阻进行电阻分压的第一节点产生第一电压;
启动信号产生单元,其包括串联在所述第一电源线和所述第二电源线之间的第二电阻和第二晶体管,所述第二晶体管的栅极连接到所述第一节点,该启动信号产生单元在把所述第二电阻与所述第二晶体管相连接的第二节点处产生第二电压;以及
波形整形单元,用于对所述第二节点的电压的波形进行整形,并且输出整形后的波形作为对集成电路的内部电路进行初始化的启动信号。
2.根据权利要求1所述的启动电路,其中所述第一晶体管的栅极连接到分别由所述第一电阻进行电阻分压的任何一个结点。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001362488A JP2003163588A (ja) | 2001-11-28 | 2001-11-28 | 起動回路 |
JP362488/2001 | 2001-11-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1422000A true CN1422000A (zh) | 2003-06-04 |
Family
ID=19172978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN02120344A Pending CN1422000A (zh) | 2001-11-28 | 2002-05-23 | 启动电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6650154B2 (zh) |
JP (1) | JP2003163588A (zh) |
KR (1) | KR20030043583A (zh) |
CN (1) | CN1422000A (zh) |
TW (1) | TW564593B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101160721B (zh) * | 2005-04-14 | 2010-12-08 | 桑迪士克3D公司 | 用于自适应跳闸点检测的设备和方法 |
CN102237675A (zh) * | 2010-04-26 | 2011-11-09 | 鸿富锦精密工业(深圳)有限公司 | 电子装置 |
CN103746681A (zh) * | 2013-12-24 | 2014-04-23 | 北京时代民芯科技有限公司 | 一种cmos器件电源上下电输出三态控制电路 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100583097B1 (ko) * | 2002-12-31 | 2006-05-23 | 주식회사 하이닉스반도체 | 파워 업 검출 장치 |
CN1848023A (zh) * | 2005-04-15 | 2006-10-18 | 鸿富锦精密工业(深圳)有限公司 | 时钟发生器控制信号的控制电路 |
US9018982B2 (en) | 2011-03-07 | 2015-04-28 | Fairchild Semiconductor Corporation | Over-voltage tolerant level detection circuit |
US9632521B2 (en) | 2013-03-13 | 2017-04-25 | Analog Devices Global | Voltage generator, a method of generating a voltage and a power-up reset circuit |
US9525407B2 (en) * | 2013-03-13 | 2016-12-20 | Analog Devices Global | Power monitoring circuit, and a power up reset generator |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4812679A (en) * | 1987-11-09 | 1989-03-14 | Motorola, Inc. | Power-on reset circuit |
JP2591305B2 (ja) * | 1990-09-30 | 1997-03-19 | 日本電気株式会社 | パワーオンリセット回路 |
JPH05259859A (ja) * | 1992-02-28 | 1993-10-08 | Oki Lsi Tekunoroji Kansai:Kk | オート・クリヤー回路 |
US5534804A (en) * | 1995-02-13 | 1996-07-09 | Advanced Micro Devices, Inc. | CMOS power-on reset circuit using hysteresis |
JP2000165220A (ja) * | 1998-11-27 | 2000-06-16 | Fujitsu Ltd | 起動回路及び半導体集積回路装置 |
US6335646B1 (en) * | 1999-04-28 | 2002-01-01 | Oki Electric Industry Co., Ltd. | Power-on reset circuit for generating a reset pulse signal upon detection of a power supply voltage |
US6236250B1 (en) * | 1999-11-10 | 2001-05-22 | Intel Corporation | Circuit for independent power-up sequencing of a multi-voltage chip |
-
2001
- 2001-11-28 JP JP2001362488A patent/JP2003163588A/ja not_active Withdrawn
-
2002
- 2002-04-30 US US10/134,618 patent/US6650154B2/en not_active Expired - Fee Related
- 2002-05-02 TW TW091109149A patent/TW564593B/zh not_active IP Right Cessation
- 2002-05-15 KR KR1020020026694A patent/KR20030043583A/ko not_active Application Discontinuation
- 2002-05-23 CN CN02120344A patent/CN1422000A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101160721B (zh) * | 2005-04-14 | 2010-12-08 | 桑迪士克3D公司 | 用于自适应跳闸点检测的设备和方法 |
CN102237675A (zh) * | 2010-04-26 | 2011-11-09 | 鸿富锦精密工业(深圳)有限公司 | 电子装置 |
CN102237675B (zh) * | 2010-04-26 | 2014-07-23 | 鸿富锦精密工业(深圳)有限公司 | 电子装置 |
CN103746681A (zh) * | 2013-12-24 | 2014-04-23 | 北京时代民芯科技有限公司 | 一种cmos器件电源上下电输出三态控制电路 |
CN103746681B (zh) * | 2013-12-24 | 2017-06-30 | 北京时代民芯科技有限公司 | 一种cmos器件电源上下电输出三态控制电路 |
Also Published As
Publication number | Publication date |
---|---|
US6650154B2 (en) | 2003-11-18 |
JP2003163588A (ja) | 2003-06-06 |
TW564593B (en) | 2003-12-01 |
KR20030043583A (ko) | 2003-06-02 |
US20030098727A1 (en) | 2003-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020149392A1 (en) | Level adjustment circuit and data output circuit thereof | |
JPH0964720A (ja) | オフ‐チップ・ドライバ回路 | |
CN1422000A (zh) | 启动电路 | |
TWI836388B (zh) | 靜電放電鉗位器 | |
US6211709B1 (en) | Pulse generating apparatus | |
US5786719A (en) | Mode setting circuit and mode setting apparatus used to select a particular semiconductor function | |
US6333667B2 (en) | Antifuse programming circuit | |
US20060214685A1 (en) | Level conversion circuit | |
JP3698550B2 (ja) | ブースト回路及びこれを用いた半導体装置 | |
US20030042795A1 (en) | Electronic device and powerup method | |
KR100706829B1 (ko) | 반도체 메모리의 파워 업 신호 생성장치 및 방법 | |
US6448814B1 (en) | CMOS buffer circuit | |
US6472911B1 (en) | Output buffer circuit of semiconductor integrated circuit | |
KR100232892B1 (ko) | 파우어-업 신호 발생회로 | |
KR100735629B1 (ko) | 디지털/아날로그 혼합 모드 ic의 정전기 방전 보호 회로 | |
KR100642402B1 (ko) | 반도체 장치의 초기화 신호 발생회로 | |
US5780942A (en) | Input circuit and semiconductor integrated circuit device including same | |
JPH11328991A (ja) | メモリ素子用アンチヒューズ安定化装置 | |
JP3166840B2 (ja) | 波形出力回路及びそれを備えたデバイス | |
JP3450239B2 (ja) | 半導体記憶装置及びワード線駆動方法 | |
JPH05101673A (ja) | プログラム回路 | |
KR100295065B1 (ko) | 반도체메모리장치의출력장치 | |
JP3361873B2 (ja) | 半導体集積回路における入出力バッファ回路 | |
KR20020068623A (ko) | 반도체 소자의 딜레이 회로 | |
JP2024010787A (ja) | ゲート駆動回路及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |