CN1379518A - 使用InALAs或InGaAlAs实现的光电子器件的掺杂剂扩散阻挡 - Google Patents
使用InALAs或InGaAlAs实现的光电子器件的掺杂剂扩散阻挡 Download PDFInfo
- Publication number
- CN1379518A CN1379518A CN 01117803 CN01117803A CN1379518A CN 1379518 A CN1379518 A CN 1379518A CN 01117803 CN01117803 CN 01117803 CN 01117803 A CN01117803 A CN 01117803A CN 1379518 A CN1379518 A CN 1379518A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor optical
- blocking layer
- optical device
- dopant blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
本发明公开了一种方法,用于减少光电子器件的有源区中的掺杂剂原子的扩散以及相邻掺杂区之间的不同类型掺杂剂原子的相互扩散。本发明的方法使用多个InAlAs或InGaAlAs层来避免掺杂剂原子和有源区之间的直接接触以及光电子器件的相邻阻挡结构中掺杂剂原子之间的直接接触。本发明还公开了一种半绝缘隐埋脊结构以及一种脊结构,其中不同类型掺杂剂原子的相互扩散被抑制。
Description
本发明涉及一种制造诸如激光器、调制器、光放大器以及检波器等光电子器件的方法,特别是涉及一种用于减少该光电子器件的不同掺杂区之间的掺杂剂原子扩散和/或相互扩散的方法和器件。
阻挡层对于光电子器件越来越重要了。例如,在半导体激光二极管的隐埋异质结构中,阻挡层带来了优良的特性,比如低振荡阈值和稳定的振荡横模以及高量子效率和高特征温度。这是因为,在隐埋异质结构激光二极管中,一个电流阻挡层可形成在一个有源层两侧,有源层是在两个具有大的能隙和小的折射率的覆层之间形成的。这样,如果不能防止的话,工作时的漏电流也会大大地减小。
一种制造具有半绝缘隐埋脊的半导体激光二极管的常规方法例举性地显示在图1-7中并且如下所述。
参照图1,制造带有隐埋脊的激光二极管的工艺步骤开始于在一个n-InP(N型InP)衬底10上形成一个多层结构100。多层结构100是由一个第一n-InP覆层12、一个有源层14、一个第二n-InP覆层16以及一个四元材料(Q)层18组成的。层12、14、16和18是顺序形成并连续外延生长的,从而完成了第一(次)晶体生长。有源层14可以是例如一个多量子阱(MQW)结构,它由未掺杂的InGaAs/InGaAsP对构成并且通过金属有机化合物化学汽相淀积(MOCVD)或金属有机化合物汽相外延(MOVPE)方法形成。另外,第二覆层16可以掺有一种P型掺杂剂,最普通的是锌(Zn)。
下一步,如图2所示,一个SiO2或Si3N4掩膜20以条状形成于层18的上表面。随后,多层结构100被选择性地向下蚀刻到n-InP衬底10,从而产生一个带状台面50,如图3所示。上面具有掩膜20的带状台面50随后被引入到一个生长***,比如一个液相外延生长***,一个MOCVD生长***,一个分子束外延(MBE)生长***或一个汽相外延(VPE)生长***,以便相继形成一个InP电流阻挡层32和一个n-InP电流阻挡层34,如图4所示。电流阻挡层32和34围绕着带状台面50并形成第二(次)晶体生长。
第一电流阻挡层32可以掺有杂质离子,比如铁(Fe)、钌(Ru)或钛(Ti),以形成一个半绝缘(si)InP(Fe)阻挡层32。添加铁杂质离子增大了第一电流阻挡层32的电阻率并减少了漏电流,漏电流通常发生在衬底10和第一电流阻挡层32之间的界面上。类似地,第二电流阻挡层34可以掺有杂质离子,比如硅(Si)、硫(S)或锡(Sn),以形成一个N型的InP掺杂的阻挡层34。
现在参照图5,在去除掩膜20之后,在第二电流阻挡层34和Q层18的上表面上进行第三(次)晶体生长。由此,进一步生长一个p-InP(P型InP)覆层42(也被称为埋层)和一个p-InGaAsP或一个p-InGaAs欧姆接触层44,从而形成了一个隐埋异质结构。覆层42还可以掺有P型杂质离子,比如锌(Zn)、镁(Mg)或铍(Be),以形成一个P型的InP掺杂的覆层42。因为锌是最常用的P型掺杂剂,覆层42就将被称作InP(Zn)掺杂层。
制造上述结构的方法具有三个主要缺点,这些缺点都与掺杂剂原子的扩散和相互扩散有关,特别是与锌的扩散和相互扩散有关,因为在光电子工业中锌是最普通的和广泛使用的P型掺杂剂。
第一,锌扩散发生在半绝缘隐埋脊的有源区中。图5显示出锌在箭头A方向上从掺杂的p-InP(Zn)第二覆层16向有源层14的扩散,因为两个层直接接触。锌的高扩散率导致了发射波长的不希望的偏移,这种偏移达到零点几微米。整体锌分布状态的变形进一步影响到了光电子器件的电特性。在该器件结构的有源层14中过量的锌还导致了各种器件特性的变劣,这些特性诸如电吸收调制器结构的消光比和结电容。
第二,铁-锌(Fe-Zn)相互扩散发生在掺杂的p-InP(Zn)第二覆层16和半绝缘InP(Fe)第一电流阻挡层32之间的界面上。图5显示出锌在箭头B1方向上从p-InP(Zn)第二覆层16向InP(Fe)第一电流阻挡层32的扩散。类似地,图5的箭头B2显示出铁从InP(Fe)第一电流阻挡层32向p-InP(Zn)第二覆层16的扩散。
第三,铁-锌(Fe-Zn)相互扩散发生在激光器件的阻挡结构中,更具体地讲是发生在半绝缘InP(Fe)第一电流阻挡层32和p-InP(Zn)覆层42之间的界面上。问题产生的原因是:最初被掩膜20所覆盖的掺杂铁的InP电流阻挡层32,在掩膜20去除之后与掺杂锌的InP覆层42发生了接触。接触区域在图5中举例表示为区域D,它位于带状台面50的横向侧边。在区域D处铁和锌原子的相互扩散可以显著地增大漏电流并降低器件性能,从而导致低的生产率。此外,如果有源层14有一个多量子阱(MQW)结构,在掺杂锌的InP覆层42中的锌杂质就可进入有源层14,从而形成了混合晶体并且实际上使量子效应降为零。
为了抑制锌掺杂原子的扩散和相互扩散,在IC制造工艺中已经引入了多种不同的技术。例如,如图6所示的一种已有技术,考虑了在器件结构中引入锌掺杂抑制措施,比如一个未掺杂的InP层52。未掺杂的InP层52是在有源层14生长之后但在p-InP第二覆层16生长之前生长的,从而防止了锌和有源区之间的直接接触。替代未掺杂的InP层52,也可采用一个掺杂硅的n-InP(Si)层作为掺杂剂抑制措施。
尽管上述技术在防止锌扩散方面有良好效果,但是它的加工步骤需要极其灵敏的参数,比如掺杂锌的覆层和接触层的掺杂水平和厚度。另外,诸如生长率和温度等生长条件也必须非常精密地设计,以便对于每种器件结构和每种反应器抑制措施是最佳的。另外,这种方法不允许控制最终的锌分布状态。最后,当掺杂硅的n-InP(Si)层被选择作为掺杂剂抑制措施时,所引入的N型掺杂剂硅就在器件的p-侧形成了一个额外的不需要的p-n结。
另一种用于降低锌-铁相互扩散的已有技术举例显示在图7中。这种技术期望在掺杂铁的InP(Fe)电流阻挡层32和掺杂锌的InP覆层42之间***一个本征的或未掺杂的InP层70,来防止InP(Fe)层与InP(Zn)层之间的接触并消除铁-锌相互扩散和引起的漏电流。然而,这种技术的一个主要缺点是它影响了n-InP第二电流阻挡层34和p-InP覆层(埋层)42之间的p-n结。更具体地讲,本征InP层的加入改变了应该在激光器件的有源区中的p-n结,并且取代它产生了一个完全改变器件特性的p-i-n结。此外,该方法不足以完全防止器件有源区附近区域中的铁-锌相互扩散。
相应地,需要有一种形成用于光电子器件的带状台面的方法,这种方法实施成本不高并能降低漏电流和掺杂剂原子的相互扩散。还需要有一种光电子半导体器件,它具有良好的工作特性,包括降低了杂质原子扩散、减小了漏电流以及提高了精确性和工作可靠性。
本发明提供了一种方法,用于减少正偏置器件(比如激光器和光放大器)和反偏置器件(比如电吸收调制器和检波器)的半绝缘隐埋脊结构的不同掺杂区之间的掺杂剂原子的扩散和/或相互扩散。
在本发明的第一实施例中,一个InAlAs(砷铝铟)或一个InGaAlAs(砷铝镓铟)层生长在有源区上面,并且是在掺杂锌的覆层和随后的接触层生长之前生长的。通过***一个薄的InAlAs或InGaAlAs层来阻挡锌扩散到有源层,允许精确布置p-i结(小于100埃)以及最小量的掺杂剂进入有源区。
在本发明的第二实施例中,一个InAlAs或一个InGaAlAs层首先选择性地生长在有源区上面并围绕台面结构,随后才是常规的InP和n-InP电流阻挡层生长在InAlAs或InGaAlAs层上,它们围绕台面形成第二晶体生长。这样,InP(Fe)电流阻挡层中的铁原子和p-InP(Zn)第二覆层中的锌原子之间的相互扩散就被抑制了,因为在这两个掺杂区之间不存在接触。
在本发明的第三实施例中,多个InAlAs和/或InGaAlAs层生长在有源区上面并围绕台面结构,而且替代第二晶体生长的常规第二电流阻挡层。
本发明第四实施例与第三实施例的结构类似。然而,在第四实施例中,InP(Fe)电流阻挡层是在两个相邻的InAlAs和/或InGaAlAs层之间生长的,这样InP(Fe)层与位于带状台面上面的掩膜就会有最小的接触。
根据本发明的第五和第六实施例,多个InAlAs和/或InGaAlAs层生长在有源区上面并围绕台面结构,而且是在形成第二晶体生长的阻挡层之间。在第五实施例中,一个InAlAs和/或InGaAlAs层是在两个电流阻挡层形成之后生长的并且作为第二晶体生长的一部分。相反,在第六实施例中,一个InAlAs和/或InGaAlAs层是作为第三晶体生长的一部分并且是在顶部覆层形成之前来生长的。在任何情况中,这多个InAlAs和/或InGaAlAs层都抑制InP(Fe)电流阻挡层中的铁原子和第三晶体生长的p-InP(Zn)覆层中的锌原子之间的相互扩散。多个InAlAs和/或InGaAlAs层可以引入阻挡结构和/或覆层结构中来优化光电子器件的性能。
从结合附图所做的优选实施例的详细说明,可更好地理解本发明的上述和其它优点。
图1是一个隐埋异质结构激光二极管的剖面图,该激光二极管是根据已有技术的一种方法制造的,此图所示的是一个中间工艺步骤。
图2是图1的隐埋异质结构激光二极管的剖面图,该激光二极管是根据已有技术的一种方法制造的,并且此图所示的是图1之后的一个工艺步骤。
图3是图1的隐埋异质结构激光二极管的剖面图,所示的是图2之后的一个工艺步骤。
图4是图1的隐埋异质结构激光二极管的剖面图,所示的是图3之后的一个工艺步骤。
图5是图1的隐埋异质结构激光二极管的剖面图,所示的是图4之后的一个工艺步骤。
图6是图1的隐埋异质结构激光二极管的一种改进形式的剖面图,并且显示出一个生长在该激光二极管的有源区上的未掺杂InP层。
图7是图1的隐埋异质结构激光二极管的剖面图,所示的是图5之后的一个工艺步骤,并且显示出一个本征InP层。
图8是一个隐埋异质结构激光二极管的剖面图,该激光二极管是根据本发明的第一实施例制造的,此图所示的是一个中间工艺步骤。
图9是图8的隐埋异质结构激光二极管的剖面图,所示的是图8之后的一个工艺步骤。
图10是图8的隐埋异质结构激光二极管的剖面图,所示的是图9之后的一个工艺步骤。
图11是图8的隐埋异质结构激光二极管的剖面图,所示的是图10之后的一个工艺步骤。
图12是图8的隐埋异质结构激光二极管的剖面图,所示的是图11之后的一个工艺步骤。
图13是图8的隐埋异质结构激光二极管的剖面图,所示的是图12之后的一个工艺步骤。
图14是一个隐埋异质结构激光二极管的剖面图,该激光二极管是根据本发明的第二实施例制造的,此图所示的是一个中间工艺步骤。
图15是图14的隐埋异质结构激光二极管的剖面图,所示的是图14之后的一个工艺步骤。
图16是图14的隐埋异质结构激光二极管的剖面图,所示的是图15之后的一个工艺步骤。
图17是图14的隐埋异质结构激光二极管的剖面图,所示的是图16之后的一个工艺步骤。
图18是图17的隐埋异质结构激光二极管的剖面图,但在该隐埋异质结构激光二极管的有源区上面包含一个InAlAs或InGaAlAs层。
图19是一个隐埋异质结构激光二极管的剖面图,该激光二极管是根据本发明的第三实施例制造的,此图所示的是一个中间工艺步骤。
图20是一个隐埋异质结构激光二极管的剖面图,该激光二极管是根据本发明的第四实施例制造的,此图所示的是一个中间工艺步骤。
图21是图20的隐埋异质结构激光二极管的剖面图,此图所示的是图20之后的工艺步骤。
图22是一个隐埋异质结构激光二极管的剖面图,该激光二极管是根据本发明的第五实施例制造的,此图所示的是一个中间工艺步骤。
图23是图22的隐埋异质结构激光二极管的剖面图,此图所示的是图22之后的工艺步骤。
图24是一个隐埋异质结构激光二极管的剖面图,该激光二极管是根据本发明的第六实施例制造的,此图所示的是一个中间工艺步骤。
图25是本发明的另一个实施例的剖面图,它显示出一个光电子器件的脊结构,此图所示的是一个中间工艺步骤。
在下面的详细说明中,将参照可实施本发明的各种具体实施例。这些实施例是以充分的细节进行描述的,使得本领域的普通技术人员能够实施本发明,而且可以理解也可以使用其它实施例,并且在不脱离本发明的情况下可以进行结构和电气方面的改变。因此,下面的详细说明不应被视为是限制性的,而且本发明的范围由所附权利要求来限定。
本发明提供了一种方法,用于减少掺杂剂原子在有源区中的扩散,并且用于减少不同类型的掺杂剂原子在激光器件或光放大器的半绝缘隐埋脊结构和电吸收调制器或检波器的脊结构的相邻掺杂区之间的相互扩散。本发明的方法使用了多个InAlAs和/或InGaAlAs层来避免掺杂剂原子和有源区之间的直接接触以及光电子器件的相邻阻挡结构中的掺杂剂原子之间的直接接触。
以下的说明中所用的术语“P型掺杂剂”可以包括任何P型杂质离子,比如其中有锌(Zn)、镁(Mg)或铍(Be)。因为锌是最常用的P型掺杂剂,所以本申请中所涉及的P型掺杂剂是锌掺杂剂。尽管本发明将参照锌掺杂剂来说明,但是可以预期本发明的多个InAlAs和/或InGaAlAs层将同样起到阻挡其它P型掺杂剂的作用。
类似地,以下说明中使用的术语“N型掺杂剂”可以包括任何N型杂质离子,比如其中有硅(Si)、硫(S)或锡(Sn)。尽管本申请中所涉及的N型掺杂剂是硅掺杂剂,并且尽管本发明将参照硅掺杂剂来说明,但是可以预期本发明的多个InAlAs和/或InGaAlAs层将同样起到阻挡其它N型掺杂剂的作用。
在以下说明中所用的术语“半绝缘型杂质”可包括任何形成半绝缘阻挡层的杂质离子,比如铁(Fe)、钌(Ru)或钛(Ti)。因为铁是最常用的半绝缘型杂质,所以本申请中所涉及的半绝缘型杂质是铁掺杂剂。同样,尽管本发明将参照铁进行说明,但是可以预期本发明的多个InAlAs和/或InGaAlAs层将同样起到阻挡其它半绝缘型掺杂剂的作用。因此,下面的详细说明绝不能当作限制性的,本发明的范围要由所附权利要求来限定。
现在参照附图,其中相同的元件用相同的参考数字表示,图8-13显示出本发明的隐埋半绝缘脊异质结构(buried semi-insulating ridge heterostructure)201(图13)的第一实施例的制造方法,其中锌向光电子器件的有源区的扩散到被抑制了。
首先,如图8所示,优选在具有作为主平面的<100>平面的一个n-InP衬底110上,最好连续地外延生长n-InP的第一覆层112和一个有源层114,有源层114具有InGaAsP的量子阱结构。必须指出的是,尽管金属有机化合物汽相外延(MOVPE)方法是优选的,但作为替代方法也可使用液相外延(LPE)方法、汽相外延(VPE)方法或分子束外延(MBE)方法。正如已有技术中所知道的,有源层114应该能够对光进行吸收、发射、放大或调制,这取决于光电子器件的特定类型。另外,尽管本发明提到的是一个示例性的N型衬底,在其上工作层(operative layers)围绕一个有源区形成一个NP结,但应当理解,本发明还考虑到了(使用)一个P型衬底,在其上围绕一个有源区形成一个相应的PN结。
此外,尽管下面将参照InAlAs层来描述本发明的实施例,这个InAlAs层用于阻挡不同类型的掺杂剂杂质的扩散和/或相互扩散,但必须理解,同样的工艺条件和过程也适用于用作扩散阻挡层的InGaAlAs层。因此,本发明并不局限于使用InAlAs层作为掺杂剂扩散阻挡层,并且本发明同样适于使用InGaAlAs层作为掺杂剂扩散阻挡层,或者使用InAlAs层和InGaAlAs层的组合。
正如下面在图9中所示的,一个InAlAs层115形成在有源层114的上面。例如,InAlAs层115可以是通过MOVPE或LPE方法外延生长的,其厚度在大约300埃到大约800埃之间。尽管本发明的这些实施例将参照在有源区(层)114上面形成的InAlAs和/或InGaAlAs层115来描述,但必须理解有源区还可在至少一侧与掺杂剂阻挡层邻接。本申请文件中的术语“邻接”(bounded)是指掺杂剂阻挡层与有源区接触或通过另一个区或层与有源区分隔开。在任何情况下,InAlAs层115都充当一个锌扩散阻挡层,阻挡锌原子从随后生长的上面的各层扩散到有源层114中。
引入一个薄的InAlAs层提供了额外的优点。即,InAlAs层不会给多数载流子或空穴带来过量的势垒,因为InAlAs层与相邻的层形成了II型异质结,相邻的层就是有源层(例如图10的有源层114)和覆层(例如图10的覆层116)。InAlAs层有一个带隙(E=1.44eV),它高于有源区的带隙(E=0.8eV)并且高于相邻覆层的带隙(例如,对于InP覆层116,E=1.35eV)。由于这些差别,在覆层和有源区之间,因为带隙的这种排列方式,就没有载流子产生。
下一步,在InAlAs层115形成之后,根据参照图1-5描述的步骤并且根据已有技术,进行用于形成一个激光二极管的半绝缘隐埋脊的工艺步骤。因此,优选外延生长一个第二覆层116和一个Q层118,如图10所示,第二覆层116最好是掺杂锌的p-InP。使用一层氧化硅或氮化硅掩膜200(图10),图10的多层结构被向下蚀刻到n-InP衬底110,从而在衬底110上形成了一个窄带状脊结构或一个带状台面150(图11)。蚀刻可以通过使用例如常规的溴-甲醇溶剂或包含充氧水和盐酸的混合物的溶剂来执行。
与图3所示的结构相似,图11的带状脊结构150包括n-InP的第一覆层112的部分、有源层114的部分、InAlAs锌阻挡层115的部分、p-InP(Zn)的第二覆层116的部分以及Q层118的部分。如图11所示的,带状脊结构150处于n-InP衬底110的上表面上。
此后,上面有掩膜200的带状脊结构150被引入到一个液相外延生长***或一个MOCVD生长***中,以更适宜地形成一个第一InP电流阻挡层132和一个n-InP电流阻挡层134,如图12所示。最好是,电流阻挡层132和134通过金属有机化合物汽相外延(MOVPE)方法选择性地围绕带状脊结构150生长。电流阻挡层132优选掺杂一种半绝缘型掺杂剂,比如铁(Fe)、钌(Ru)或钛(Ti),掺杂浓度在1×1018cm-3到3×1018cm-3范围内,以获得半绝缘(si)InP掺杂的电流阻挡层,在这里是第一半绝缘电流阻挡层InP(Fe)132(图12)。类似地,第二电流阻挡层134可以掺有杂质离子,比如硅(Si)、硫(S)或锡(Sn),以形成一个N型的InP掺杂的阻挡层134。
现在参照图13,在去除掩膜200和可选择地去除Q层118之后,在第二电流阻挡层134和Q层118的上表面上进行第三(次)晶体生长。尽管本发明的实施例描述成台面结构中包含Q层118,但必须理解本发明同样考虑到了不包括Q层(比如Q层118(图10-24))的光电子器件。此外,尽管本发明的实施例描述成具有第一和第二电流阻挡层,比如电流阻挡层132和134(图12-13;图16-18;图22-24),但必须理解本发明同样考虑到了具有两个以上的电流阻挡层作为第二晶体生长的一部分的光电子器件,例如具有交替的掺杂(剂)导电性的四个电流阻挡层的光电子器件。
作为第三晶体生长的一部分,优选进一步生长一个p-InP覆层142(图13)和一个p-InGaAsP或一个p-NGaAs欧姆接触层144(图13),从而形成一个隐埋异质结构。覆层142(图13)优选液相外延生长或MOCVD生长到1.5到3微米的厚度,最好是2.5微米,并掺杂一种P型杂质原子,比如锌(Zn)、镁(Mg)或铍(Be)。例如,可以通过二乙基锌(DEZ),用H2作为载气并且在从大约-15℃到40℃变化的温度下来进行掺杂。类似地,欧姆接触层144可以是例如一个锌掺杂的InGaAs外延生长层,厚度约为3000埃。
一个N型电极162(图13)形成在衬底110的下表面上,一个P型电极164(图13)形成在欧姆接触层144的上表面上,以向隐埋半绝缘脊异质结构201提供一个电压,异质结构201有一个InAlAs层115,用于阻挡锌扩散到异质结构的有源区114中。
在本发明的第二实施例中(图14-18),在构成第二晶体生长的电流阻挡层形成之前,选择性地生长一个InAlAs层。为描述第二实施例,现在参照图14,该图显示出一个带状脊结构(带状台面)151,它与图11的带状脊结构150类似,但没有InAlAs层115。因此,带状脊结构151包括第一n-InP覆层112的部分、有源层114的部分、第二p-InP(Zn)覆层116的部分以及Q层118的部分。如图14所示,带状脊结构151处于n-InP衬底110的上表面上。
现在参照图15,图14的带状台面151随后被引入到一个液相外延生长***或MOCVD生长***中,以形成一个InAlAs层131。最好是,InAlAs层131是通过金属有机化合物汽相外延(MOVPE)方法选择性地围绕带状脊结构151和n-InP衬底110的部分来生长。InAlAs层131可以外延生长到大约300埃到大约3000埃之间的厚度,这个厚度足以使InAlAs层131来抑制锌-铁在随后生长的电流阻挡层之间的横向相互扩散。
随后围绕带状脊结构151并在InAlAs层131上外延生长InP的第一电流阻挡层132(图16)。如上面参照第一实施例所描述的,第一电流阻挡层132(图12-13;图16)掺杂有一种半绝缘型掺杂剂,比如铁(Fe),掺杂浓度在1×1018CM-3到3×1018CM-3范围内,以形成半绝缘InP(Fe)第一电流阻挡层132。
在带状台面151和InP(Fe)的第一电流阻挡层132之间***InAlAs层131,防止了在有源区114上面的p-InP(Zn)的第二覆层116与半绝缘InP(Fe)第一电流阻挡层132之间的直接接触。这样,典型地发生在光电子器件中的铁-锌横向相互扩散就被抑制了,因为在器件的两个掺杂区之间没有接触。
在制造工艺的这一时刻,根据第一实施例中所述的工艺并参照图12-13来进行随后的步骤。因此,一旦生长了InP(Si)的第二电流阻挡层134(图16)并且去除了掩膜200,就在第二电流阻挡层134上面和Q层118上面外延生长一个p-InP覆层142(图17)。类以地,进一步在p-InP覆层142上生长一个p-InGaAsP或p-InGaAs欧姆接触层144。最后,在衬底110的下表面和欧姆接触层144的上表面分别形成一个N型的电极162和一个P型的电极164(图17),从而形成一个完整的隐埋半绝缘脊异质结构202(图17)。
尽管已经参照带状台面151(图14-17)对第二实施例进行了说明,该带状台面151不包括一个InAlAs层(比如,图9-13中的位于有源区114上面的InAlAs层115)或一个InGaAlAs层,但必须理解光电子器件的带状台面也可包括这种位于有源区上面的附加的InAlAs或InGaAlAs层。这样的例子显示在图18中,其中有源区114与两个InAlAs层131、115邻接。这样,铁-锌横向的相互扩散以及锌向有源区的扩散降到最低程度,并且光电子器件的特性达到最佳。
在本发明的第三实施例中,围绕台面结构并在形成第二晶体生长的不同阻挡层之间生长多个InAlAs层,并选择性地在台面结构的有源区上生长一个InAlAs层。这个实施例显示在图19中。根据本发明第三实施例制造的一个隐埋异质结构激光二极管203包括至少三个InAlAs层115、131和133。InAlAs层115、131的形成在前面参照本发明第一和第二实施例(图8-13;图14-18)已进行了讨论,在此就不再说明了。该实施例的特征在于InAlAs层133,它选择性地生长在半绝缘InP(Fe)第一电流阻挡层132(图19)上面并且来替代常规的n-InP(Si)的第二电流阻挡层134(图17-18)。***一个额外的InAlAs层作为电流阻挡层进一步降低了横向的铁-锌相互扩散并减小了器件中存在的任何漏电流。
图20-21显示出本发明的第四实施例,其中在InP(Fe)第一电流阻挡层132(图19)和p-InP(Zn)覆层142(图19)之间的锌-铁相互扩散被完全消除了。在这个实施例中并且如图20所示,在外延生长InAlAs层131之后,在InAlAs层131上形成InP(Fe)第一电流阻挡层的一个选择性生长层136。这个InP(Fe)第一电流阻挡层136的生长是为了使它与掩膜200的接触最小化,例如,如图20所示,只是带状台面每侧的一个点C。当然,点C是由InP(Fe)第一电流阻挡层136和掩膜200所形成的接触线(未显示)的一部分。下一步,生长InAlAs层133(图20),它代替常规的n-InP(Si)第二电流阻挡层134(图17-18)。
在去除了掩膜200之后,根据第一实施例中所述的工艺并参照图13进行随后的步骤。因此,进一步生长了一个p-InP(Zn)覆层142和一个p-InGaAsP或一个p-InGaAs欧姆接触层144。由于选择性地生长InP(Fe)第一电流阻挡层136,位于带状台面横向侧边的接触区D(图5)就被完全消除了。相应地,在InP(Fe)第一电流阻挡层136和p-InP(Zn)覆层142之间,铁和锌原子的相互扩散就被消除了。此外,三个InAlAs层115、131和133(其中的两个是位于带状台面151的每侧)的***抑制了器件中可能存在的任何铁-锌相互扩散,从而保证了正常的功能。
随着在衬底110的下表面和欧姆接触层144的上表面上形成一个N型电极162和一个P型电极164(图21),图21的结构就进一步完成了,这样就形成了一个隐埋半绝缘脊异质结构204,如图21所示。
图22-23显示出本发明的第五实施例。在这个实施例中,在InP(Fe)第一电流阻挡层132和n-InP(Si)第二电流阻挡层134之后,选择性地生长附加的InAlAs层133,但它仍是第二晶体生长的一部分。因此,InAlAs层133(图22)是在掩膜200去除之前生长的。在去除掩膜200(图23)之后,生长p-InP(Zn)覆层142和欧姆接触层144,随后形成N型电极162和P型电极164,从而完成了一个隐埋半绝缘脊异质结构205(图23)。
在本发明的第六实施例中,如图24所示,附加的InAlAs层133的生长是作为第三晶体生长的一部分,而不是象第五实施例中那样作为第二晶体生长的一部分。即,在图24的隐埋半绝缘脊异质结构206中,InAlAs层133是在掩膜200去除之后并在p-InP(Zn)覆层142生长之前生长的。如图24所示,InAlAs层133是在带状台面151和Q层118上生长的。InAlAs层115和133都抑制锌原子从p-InP(Zn)第二覆层116扩散到有源区114以及锌从带状台面横向扩散到InP(Fe)第一电流阻挡层132。类似地,InAlAs层133进一步抑制了锌和铁在电流阻挡层中,即在隐埋半绝缘脊异质结构206的InP(Fe)第一电流阻挡层132和p-InP(Zn)覆层142之间的相互扩散。
到此,本发明已经描述了隐埋半绝缘脊异质结构,比如,图21的隐埋半绝缘脊异质结构204。然而,本发明具有更广的适用性,并且例如可被用于诸如电吸收调制器和检波器之类的光电子器件的脊结构的制造。在这种情况下,如图25所示,位于一个n-InP衬底110的上表面上的一个脊结构209包括一个垂直的带状台面210,它被绝缘层211所包围。垂直带状台面210还包括第一覆层112的部分、有源层114的部分、InAlAs或InGaAlAs层115的部分、p-InP(Zn)第二覆层116的部分、p-InP覆层142的部分以及p-InGaAsP或p-InGaAs欧姆接触层144的部分。最好是,所有上述层都通过金属有机化合物汽相外延(MOVPE)方法来选择性地生长。不过,作为替代方法也可采用液相外延(LPE)、汽相外延(VPE)或分子束外延(MBE)方法。绝缘层211优选通过淀积方法由聚酰亚胺来形成。
本发明提供了一种方法,用于减少激光器件、光放大器、调制器或检波器的掺杂区之间的锌的扩散和锌-铁相互扩散。锌掺杂层和铁掺杂层之间的直接接触被阻止,并且掺杂剂原子的相互扩散被抑制。
尽管本发明已经描述了在N型衬底上来制造光电子器件,本发明同样适于如已有技术中公知的那样在P型或半绝缘型衬底上来制造(光电子器件)。当然,这会改变所制造器件中的工作层的掺杂或电导性。另外,尽管本发明在示范性实施例中已经参照InAlAs掺杂剂阻挡层进行了描述,但本发明同样适用于使用InGaAlAs掺杂剂阻挡层或InAlAs和InGaAlAs层的组合的光电子器件,如上所述。
以上说明描绘了实现本发明特征和优点的优选实施例。本发明并非要局限于所描绘的实施例。在不脱离本发明的精神和范围的前提下,可对具体工艺条件和结构进行更改和替换。
例如,尽管本发明所有实施例都包括位于光电子器件有源区上面的InAlAs或InGaAlAs层115(图9-13;图18-25),但必须理解,在第二到第六实施例中该层的存在是选择性的,这取决于器件的特性和要求。类似地,如上所述,本发明的实施例在掺有杂质原子的覆层和阻挡层之间可包含任意数量的附加InAlAs和/或InGaAlAs层。例如,一个InAlAs和/或InGaAlAs层可在第三晶体生长的覆层和欧姆接触层之间形成。因此,本发明不应被视为由上述说明和附图所限制,而是仅仅由所附权利要求的范围来限定。
Claims (104)
1.一种光电子器件,包括:一个第一导电类型的衬底;和
一个台面结构,它设在所述衬底上,所述台面结构具有至少两侧并包括一个有源区,所述有源区还至少在一侧与一个掺杂剂阻挡层邻接,所述掺杂剂阻挡层包括从InAlAs和InGaAlAs组成的材料组中选出的一种材料。
2.根据权利要求1的光电子器件,还包括:第一电流阻挡层,它位于所述台面结构的两侧;第一导电类型的第二电流阻挡层,它形成在所述第一电流阻挡层上;以及一个第二导电类型的覆层,它形成在所述台面结构和所述第二电流阻挡层上。
3.根据权利要求1的光电子器件,还包括在所述第二电流阻挡层上形成的多个电流阻挡层。
4.根据权利要求1的光电子器件,其中,所述掺杂剂阻挡层位于所述有源区上面。
5.根据权利要求1的光电子器件,还包括一个第二导电类型的掺杂的第二覆层,它与所述掺杂剂阻挡层接触。
6.根据权利要求1的光电子器件,其中,所述掺杂剂阻挡层位于所述台面结构的所述两侧的每一侧和所述第一电流阻挡层之间。
7.根据权利要求1的光电子器件,其中,所述掺杂的第二覆层掺有一种P型掺杂剂。
8.根据权利要求1的光电子器件,其中,所述掺杂剂阻挡层是一个外延生长层。
9.根据权利要求1的光电子器件,其中,所述掺杂剂阻挡层的厚度在大约300埃到800埃范围内。
10.根据权利要求1的光电子器件,其中,所述有源区包括一个能发光的层。
11.根据权利要求1的光电子器件,其中,所述有源区包括一个能吸收光的层。
12.根据权利要求1的光电子器件,其中,所述有源区包括一个能调制光的层。
13.根据权利要求1的光电子器件,其中,所述有源区包括一个能放大光的层。
14.根据权利要求1的光电子器件,其中,所述掺杂剂阻挡层包括至少一个InAlAs层。
15.根据权利要求1的光电子器件,其中,所述掺杂剂阻挡层包括至少一个InGaAlAs层。
16.根据权利要求1的光电子器件,其中,所述掺杂剂阻挡层包括至少一个InAlAs层和至少一个InGaAlAs层。
17.一个半导体光学器件,包括:
一个第一导电类型的衬底;和
设在所述衬底上的一个台面结构,所述台面结构具有至少两侧并包括一个掺杂剂阻挡层,所述掺杂剂阻挡层包括从InAlAs和InGaAlAs组成的材料组中选出的一种材料,所述掺杂剂阻挡层还形成在一个有源区和一个第二导电类型的掺杂的第二覆层之间。
18.根据权利要求17的半导体光学器件,还包括:第一电流阻挡层,它位于所述台面结构的两侧;第一导电类型的第二电流阻挡层,它形成在所述第一电流阻挡层上;以及一个第二导电类型的覆层,它形成在所述台面结构和所述第二电流阻挡层上。
19.根据权利要求18的半导体光学器件,还包括在所述第二电流阻挡层上形成的多个电流阻挡层。
20.根据权利要求17的半导体光学器件,其中,所述掺杂的第二覆层掺有从锌、铍和镁组成的材料组中选出的一种掺杂剂。
21.根据权利要求17的半导体光学器件,其中,所述掺杂剂阻挡层是一个外延生长层。
22.根据权利要求17的半导体光学器件,其中,所述掺杂剂阻挡层的厚度在大约300埃到800埃范围内。
23.根据权利要求17的半导体光学器件,其中,所述有源区包括一个能发光的层。
24.根据权利要求17的半导体光学器件,其中,所述有源区包括一个能吸收光的层。
25.根据权利要求17的半导体光学器件,其中,所述有源区包括一个能调制光的层。
26.根据权利要求17的半导体光学器件,其中,所述有源区包括一个能放大光的层。
27.根据权利要求17的半导体光学器件,其中,所述掺杂剂阻挡层包括至少一个InAlAs层。
28.根据权利要求17的半导体光学器件,其中,所述掺杂剂阻挡层包括至少一个InGaAlAs层。
29.根据权利要求17的半导体光学器件,其中,所述掺杂剂阻挡层包括至少一个InAlAs层和至少一个InGaAlAs层。
30.一种形成半导体激光器的方法,包括以下步骤:
在第一导电类型的衬底上形成多个叠层,所述层中的至少一个是有源区,所述层中的至少另一个是掺杂剂阻挡层,所述掺杂剂阻挡层包括从InAlAs和InGaAlAs组成的材料组中选出的一种材料;和
蚀刻所述多个叠层和所述衬底,以在所述衬底上形成一个台面结构。
31.根据权利要求30的方法,还包括以下步骤:在所述台面结构的两侧形成第一电流阻挡层,在所述第一电流阻挡层上形成第一导电类型的第二电流阻挡层,以及在所述台面结构和所述第二电流阻挡层上形成一个第二导电类型的覆层。
32.根据权利要求30的方法,其中,所述第一导电类型是N型,所述第二导电类型是P型。
33.根据权利要求30的方法,其中,所述第一导电类型是P型,所述第二导电类型是N型。
34.根据权利要求30的方法,还包括以下步骤:在所述台面结构的所述两侧形成多个电流阻挡层。
35.根据权利要求30的方法,其中,所述掺杂剂阻挡层抑制掺杂剂从一个第二覆层向所述有源区的扩散,所述第二覆层在所述掺杂剂阻挡层上形成并与其接触。
36.根据权利要求35的方法,其中,所述第二覆层是通过金属有机化合物汽相外延方法来选择性地生长的。
37.根据权利要求35的方法,其中,所述第二覆层是第二导电类型的。
38.根据权利要求35的方法,还包括以下步骤:对所述第二覆层进行掺杂。
39.根据权利要求30的方法,其中,所述掺杂剂阻挡层是外延生长的。
40.根据权利要求30的方法,其中,所述掺杂剂阻挡层是通过金属有机化合物汽相外延方法来选择性地生长的。
41.根据权利要求30的方法,其中,所述掺杂剂阻挡层生长到大约300埃到800埃的厚度。
42.根据权利要求30的方法,其中,所述有源区包括一个被激发时能发光的层。
43.根据权利要求30的方法,其中,所述有源区包括一个能吸收光的层。
44.根据权利要求30的方法,其中,所述有源区包括一个能调制光的层。
45.根据权利要求30的方法,其中,所述有源区包括一个能放大光的层。
46.根据权利要求30的光电子器件,其中,所述掺杂剂阻挡层包括至少一个InAlAs层。
47.根据权利要求30的光电子器件,其中,所述掺杂剂阻挡层包括至少一个InGaAlAs层。
48.根据权利要求30的光电子器件,其中,所述掺杂剂阻挡层包括至少一个InAlAs层和至少一个InGaAlAs层。
49.一种半导体光学器件,包括:
一个第一导电类型的衬底;
设在所述衬底上的一个台面结构,所述台面结构具有两侧并包括一个有源区;和
一个第一掺杂剂阻挡层,它位于所述台面结构的两侧,所述掺杂剂阻挡层包括从InAlAs和InGaAlAs组成的材料组中选出的一种材料。
50.根据权利要求49的半导体光学器件,还包括在所述第二电流阻挡层上形成的多个电流阻挡层。
51.根据权利要求49的半导体光学器件,其中,所述第一掺杂剂阻挡层包括至少一个InAlAs层。
52.根据权利要求49的半导体光学器件,其中,所述第一掺杂剂阻挡层包括至少一个InGaAlAs层。
53.根据权利要求49的半导体光学器件,其中,所述第一掺杂剂阻挡层是一个外延生长层。
54.根据权利要求49的半导体光学器件,其中,所述第一掺杂剂阻挡层的厚度在大约300埃到800埃范围内。
55.根据权利要求49的半导体光学器件,还包括:第一电流阻挡层,它形成在所述第一掺杂剂阻挡层上;第一导电类型的第二电流阻挡层,它形成在所述第一电流阻挡层上;以及一个第二导电类型的覆层,它形成在所述台面结构和所述第二电流阻挡层上。
56.根据权利要求55的半导体光学器件,其中,所述第一电流阻挡层是掺杂的。
57.根据权利要求56的半导体光学器件,其中,所述掺杂剂是一种半绝缘型掺杂剂。
58.根据权利要求57的半导体光学器件,其中,所述第一电流阻挡层是一个InP(Fe)层。
59.根据权利要求55的半导体光学器件,其中,所述第二电流阻挡层掺杂有一种掺杂剂,这种掺杂剂是从硅、硫和锡组成的材料组中选出的。
60.根据权利要求55的半导体光学器件,其中,所述台面结构还包括在所述有源区上形成的一个第二覆层。
61.根据权利要求55的半导体光学器件,其中,所述台面结构还包括在所述第二覆层和所述有源区之间形成的一个第二掺杂剂阻挡层。
62.根据权利要求61的半导体光学器件,其中,所述第二掺杂剂阻挡层包括从InAlAs和InGaAlAs组成的材料组中选出的一种材料。
63.根据权利要求61的半导体光学器件,其中,所述第二掺杂剂阻挡层包括至少一个InAlAs层。
64.根据权利要求61的半导体光学器件,其中,所述第二掺杂剂阻挡层包括至少一个InGaAlAs层。
65.根据权利要求61的半导体光学器件,其中,所述第二掺杂剂阻挡层包括至少一个InAlAs层和至少一个InGaAlAs层。
66.根据权利要求49的半导体光学器件,其中,所述有源区包括一个能发光的层。
67.根据权利要求49的半导体光学器件,其中,所述有源区包括一个能吸收光的层。
68.根据权利要求49的半导体光学器件,其中,所述有源区包括一个能调制光的层。
69.根据权利要求49的半导体光学器件,其中,所述有源区包括一个能放大光的层。
70.一种半导体光学器件,包括:
一个第一导电类型的衬底;
设在所述衬底上的一个台面结构,所述台面结构具有两侧并包括一个有源区;所述台面结构还包括一个与所述有源区接触的第一掺杂剂阻挡层,所述第一掺杂剂阻挡层包括从InAlAs和InGaAlAs组成的材料组中选出的一种材料;和
一个第二掺杂剂阻挡层,它位于所述台面结构的两侧。
71.根据权利要求70的半导体光学器件,还包括:一个第一电流阻挡层,它形成在所述第二掺杂剂阻挡层上;一个第三掺杂剂阻挡层,它形成在所述第一电流阻挡层上;以及一个第二导电类型的覆层,它形成在所述台面结构和所述第三掺杂剂阻挡层上。
72.根据权利要求71的半导体光学器件,还包括在所述第一电流阻挡层和所述第三掺杂剂阻挡层之间形成的多个电流阻挡层。
73.根据权利要求71的半导体光学器件,其中,所述第二掺杂剂阻挡层包括从InAlAs和InGaAlAs组成的材料组中选出的一种材料。
74.根据权利要求71的半导体光学器件,其中,所述第三掺杂剂阻挡层包括从InAlAs和InGaAlAs组成的材料组中选出的一种材料。
75.根据权利要求71的半导体光学器件,其中,所述第一掺杂剂阻挡层位于所述有源区上面。
76.根据权利要求71的半导体光学器件,还包括一个第二导电类型的掺杂的第二覆层,它与所述第一和第二掺杂剂阻挡层接触。
77.根据权利要求76的半导体光学器件,其中,所述掺杂的第二覆层掺有一种P型的掺杂剂。
78.根据权利要求71的半导体光学器件,其中,所述第二掺杂剂阻挡层的厚度在大约300埃到3000埃范围内。
79.根据权利要求71的半导体光学器件,其中,所述第三掺杂剂阻挡层的厚度在大约300埃到3000埃范围内。
80.根据权利要求70的半导体光学器件,其中,所述第一掺杂剂阻挡层的厚度在大约300埃到800埃范围内。
81.根据权利要求70的半导体光学器件,其中,所述有源区包括一个被激发时能发光的层。
82.根据权利要求70的半导体光学器件,其中,所述有源区包括一个能吸收光的层。
83.根据权利要求70的半导体光学器件,其中,所述有源区包括一个能调制光的层。
84.根据权利要求70的半导体光学器件,其中,所述有源区包括一个能放大光的层。
85.一种半导体光学器件,包括:
一个第一导电类型的衬底;
设在所述衬底上的一个台面结构,所述台面结构具有两侧并包括一个有源区;
一个第一电流阻挡层,它位于在所述台面结构的两侧;
一个第一导电类型的第二电流阻挡层,它形成在所述第一电流阻挡层上;
一个第一掺杂剂阻挡层,它形成在所述第二电流阻挡层上,所述第一掺杂剂阻挡层包括从InAlAs和InGaAlAs的组成的材料组中选出的一种材料;以及
一个第二导电类型的覆层,它形成在所述台面结构和所述第一掺杂剂阻挡层上。
86.根据权利要求85的半导体光学器件,还包括一个第二掺杂剂阻挡层,它位于所述有源区上面。
87.根据权利要求86的半导体光学器件,其中,所述第二掺杂剂阻挡层包括从InAlAs和InGaAlAs组成的材料组中选出的一种材料。
88.根据权利要求86的半导体光学器件,其中,所述第二掺杂剂阻挡层的厚度在大约300埃到800埃范围内。
89.根据权利要求85的半导体光学器件,还包括一个第三掺杂剂阻挡层,它位于所述带状台面的两侧和所述第一电流阻挡层之间。
90.根据权利要求89的半导体光学器件,其中,所述第三掺杂剂阻挡层包括从InAlAs和InGaAlAs组成的材料组中选出的一种材料。
91.根据权利要求89的半导体光学器件,其中,所述第三掺杂剂阻挡层的厚度在大约300埃到3000埃范围内。
92.根据权利要求86的半导体光学器件,还包括一个第二导电类型的掺杂的第一覆层,它与所述第二掺杂剂阻挡层接触。
93.根据权利要求92的半导体光学器件,其中,所述掺杂的第二覆层掺有一种P型的掺杂剂。
94.根据权利要求85的半导体光学器件,其中,所述第一掺杂剂阻挡层的厚度在大约300埃到3000埃范围内。
95.一种光电子器件,包括:
一个第一导电类型的衬底;
设在所述衬底上的一个台面结构,所述台面结构具有两侧并包括一个有源区,所述有源区还在至少一侧与一个掺杂剂阻挡层邻接,所述掺杂剂阻挡层包括从InAlAs和InGaAlAs组成的材料组中选出的一种材料;以及
一个绝缘层,它位于所述台面结构的两侧。
96.根据权利要求95的光电子器件,其中,所述台面结构还包括:一个第二导电类型的覆层,它形成在所述台面结构上;以及一个欧姆接触层,它形成在所述覆层上。
97.根据权利要求95的光电子器件,其中,所述掺杂剂阻挡层位于所述有源区上面。
98.根据权利要求95的光电子器件,还包括一个第二导电类型的掺杂的第二覆层,它与所述掺杂剂阻挡层接触。
99.根据权利要求98的光电子器件,其中,所述掺杂的第二覆层掺有一种P型的掺杂剂。
100.根据权利要求95的光电子器件,其中,所述掺杂剂阻挡层是一个外延生长层。
101.根据权利要求95的光电子器件,其中,所述掺杂剂阻挡层的厚度在大约300埃到800埃范围内。
102.根据权利要求95的光电子器件,其中,所述有源区包括一个能吸收光的层。
103.根据权利要求95的光电子器件,其中,所述有源区包括一个能调制光的层。
104.根据权利要求95的光电子器件,其中,所述绝缘层是由聚酰亚胺形成的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011178035A CN1307756C (zh) | 2001-03-30 | 2001-03-30 | 光电子器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011178035A CN1307756C (zh) | 2001-03-30 | 2001-03-30 | 光电子器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1379518A true CN1379518A (zh) | 2002-11-13 |
CN1307756C CN1307756C (zh) | 2007-03-28 |
Family
ID=4662877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011178035A Expired - Fee Related CN1307756C (zh) | 2001-03-30 | 2001-03-30 | 光电子器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1307756C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1309127C (zh) * | 2003-09-30 | 2007-04-04 | 夏普株式会社 | 包括多个激光振荡部的单片多波长激光元件及其制造方法 |
CN105098006A (zh) * | 2015-09-09 | 2015-11-25 | 中国科学院福建物质结构研究所 | 一种超辐射发光二极管芯片的制备方法及制得的发光二极管芯片 |
CN106972345A (zh) * | 2016-01-14 | 2017-07-21 | 住友电工光电子器件创新株式会社 | 形成半导体光学器件的方法及半导体光学器件 |
CN107046227A (zh) * | 2017-05-16 | 2017-08-15 | 厦门市芯诺通讯科技有限公司 | 一种bcb掩埋高速dfb半导体激光器的制备方法 |
CN112636178A (zh) * | 2021-03-10 | 2021-04-09 | 陕西源杰半导体科技股份有限公司 | 激光器芯片及制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3386261B2 (ja) * | 1994-12-05 | 2003-03-17 | 三菱電機株式会社 | 光半導体装置、及びその製造方法 |
JPH08250808A (ja) * | 1995-03-15 | 1996-09-27 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH0918079A (ja) * | 1995-06-27 | 1997-01-17 | Mitsubishi Electric Corp | 半導体装置の製造方法,及び半導体装置 |
JP2812273B2 (ja) * | 1995-10-27 | 1998-10-22 | 日本電気株式会社 | 半導体レーザ |
-
2001
- 2001-03-30 CN CNB011178035A patent/CN1307756C/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1309127C (zh) * | 2003-09-30 | 2007-04-04 | 夏普株式会社 | 包括多个激光振荡部的单片多波长激光元件及其制造方法 |
CN105098006A (zh) * | 2015-09-09 | 2015-11-25 | 中国科学院福建物质结构研究所 | 一种超辐射发光二极管芯片的制备方法及制得的发光二极管芯片 |
CN106972345A (zh) * | 2016-01-14 | 2017-07-21 | 住友电工光电子器件创新株式会社 | 形成半导体光学器件的方法及半导体光学器件 |
JP2017130657A (ja) * | 2016-01-14 | 2017-07-27 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子の製造方法および光半導体素子 |
CN106972345B (zh) * | 2016-01-14 | 2020-05-08 | 住友电工光电子器件创新株式会社 | 形成半导体光学器件的方法及半导体光学器件 |
CN107046227A (zh) * | 2017-05-16 | 2017-08-15 | 厦门市芯诺通讯科技有限公司 | 一种bcb掩埋高速dfb半导体激光器的制备方法 |
CN107046227B (zh) * | 2017-05-16 | 2019-11-22 | 厦门市芯诺通讯科技有限公司 | 一种bcb掩埋高速dfb半导体激光器的制备方法 |
CN112636178A (zh) * | 2021-03-10 | 2021-04-09 | 陕西源杰半导体科技股份有限公司 | 激光器芯片及制备方法 |
CN112636178B (zh) * | 2021-03-10 | 2021-06-01 | 陕西源杰半导体科技股份有限公司 | 激光器芯片及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1307756C (zh) | 2007-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6664605B1 (en) | Dopant diffusion blocking for optoelectronic devices using InAlAs and/or InGaAlAs | |
US7060518B2 (en) | Semiconductor optical device and the fabrication method | |
KR101308761B1 (ko) | Ⅲ-ⅴ족 화합물 반도체 수광 소자, ⅲ-ⅴ족 화합물 반도체 수광 소자를 제작하는 방법, 수광 소자 및 에피택셜 웨이퍼 | |
JP5649219B2 (ja) | 半導体装置 | |
US6990131B2 (en) | Semiconductor optical device and method of manufacturing the same | |
US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
WO2020240644A1 (ja) | 光半導体装置および光半導体装置の製造方法 | |
CN105720149A (zh) | 发光二极管的外延结构和外延结构的制备方法 | |
US6798552B2 (en) | Semiconductor light modulator | |
KR20120123123A (ko) | 광전자 소자 | |
CN1379518A (zh) | 使用InALAs或InGaAlAs实现的光电子器件的掺杂剂扩散阻挡 | |
US7772023B2 (en) | Method of producing semiconductor optical device | |
US20050056862A1 (en) | Photo-diode and method for fabricating the same | |
KR101055695B1 (ko) | 발광 다이오드 제조방법 | |
EP1320158A1 (en) | Means of controlling dopant diffusion in a semiconductor heterostructure | |
US7449723B2 (en) | Semiconductor device | |
US7627009B2 (en) | Light-emitting device on n-type InP substrate heavily doped with sulfur | |
CN1260863C (zh) | 半导体激光装置 | |
CN117461149A (zh) | 光电子装置及其加工方法 | |
JP2024090404A (ja) | 光半導体素子の製造方法 | |
JP3046161B2 (ja) | アンドープ層を含む半導体装置 | |
JP2022553153A (ja) | 複数の量子井戸を備えた半導体構造体の製造 | |
JPH01187993A (ja) | 半導体発光装置 | |
JP2011003732A (ja) | 半導体光素子 | |
JP2002231633A (ja) | Iii−v族化合物半導体結晶膜及びその成膜方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |