CN1354503A - 半导体集成电路的测试装置及半导体集成电路的测试方法 - Google Patents
半导体集成电路的测试装置及半导体集成电路的测试方法 Download PDFInfo
- Publication number
- CN1354503A CN1354503A CN01133014A CN01133014A CN1354503A CN 1354503 A CN1354503 A CN 1354503A CN 01133014 A CN01133014 A CN 01133014A CN 01133014 A CN01133014 A CN 01133014A CN 1354503 A CN1354503 A CN 1354503A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- test
- semiconductor integrated
- testing
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/3167—Testing of combined analog and digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一种能以高精度、高速度对具有A/D转换电路和D/A转换电路的混合信号型半导体集成电路中的A/D转换电路和D/A转换电路进行测试的半导体集成电路的测试装置。将测试辅助装置设置在安装了被测试半导体集成电路的测试电路基板附近,在该测试辅助装置中,设有对被测试半导体集成电路的A/D转换电路供给模拟测试信号并对其D/A转换电路供给数字测试信号的数据电路、存储来自被测试半导体集成电路的测试输出的测定数据存储器、及对该测定数据存储器的存储数据进行分析的分析部。
Description
技术领域
本发明涉及半导体集成电路的测试装置及半导体集成电路的测试方法,尤其是涉及包括将模拟信号转换为数字信号的A/D转换电路及将数字信号转换为模拟信号的D/A转换电路的半导体集成电路的测试装置及测试方法。
技术背景
这种半导体集成电路的测试装置,称作测试器。近年来,在作为由在功能上***化了的多个电路组件构成的单片半导体集成电路(单片LSI)或将多个电路的各个芯片组合的混合集成电路(芯片组LSI)等而构成的***LSI中,将高性能、高精度的数字电路和模拟电路组合后的混合型式(混合信号型)取得飞速的进展,在对这些半导体集成电路的测试装置方面也与这种混合型式对应地取得着进展,并且由测试装置的厂商提供着与混合信号型半导体集成电路对应的测试器。
但是,与这种混合信号型半导体集成电路对应的测试器,应具有与其相应的高性能规格,所以存在着使测试装置的价格提高的倾向,在这种情况下,也出现了又重新使用采用现有的低速、低精度的例如逻辑LSI等的测试器以避免测试器的价格增加的动向。
这种测试装置中的一个大的课题,是对将数字信号转换为模拟信号的D/A转换电路及将模拟信号转换为数字信号的A/D转换电路的测试。随着这些转换电路的精度的提高,必须解决的课题是如何降低对包括这些转换电路的半导体集成电路的测试装置的价格。
在测试器的一般测试环境中,在从测试器内部的测定装置到被测试半导体集成电路(称为DUT)的测试路径上,存在着多个DUT电路基板(DUT板)、电缆等测试器与DUT之间的连接件,而且该测试路径都较长,所以成为噪声发生、测定精度降低的原因,而且也很难同时测试多个DUT。此外,对低速测试器来说,由于其速度的限制,不能按实际使用速度进行测试,而且也担心在批量测试中测试时间将会增加。
在特开平1-316024号公报中,提出一种方案,在测试器中设置一个用于按照由对测试电路的D/A转换部的输入数据指定的地址存储转换数据的存储元件,将经D/A转换后的模拟信号输入到A/D转换器,并依次将该A/D转换器的输出存储在存储元件内,当对全部输入数据的转换结束时,将存储在存储元件内的转换数据依次送入测试器,并由测试器依次对输入数据和转换数据进行比较判定。
但是,由于必须由测试器供给对D/A转换部的输入数据、与存储转换数据的存储元件对应的地址、控制信号,进一步还必须将存储元件中的存储数据供给测试器,所以测试精度有可能因测试器与DUT之间的测试路径上的噪声而降低。此外,由于对测试器的插脚式电子线路的插脚数的占用,很难对多个DUT同时进行测定。进一步,在向测试器发送转换数据的通信上需花费很多时间,而且在全部测试结束后进行对测试结果的判定处理,所以也很难缩短测试时间。
发明内容
本发明是为解决上述课题而开发的,其目的是提供一种能以较低的成本实现高速度、高精度测定的半导体集成电路的测试装置及半导体集成电路的测试方法。
本发明的另一目的是,提供一种可以实现高速度、高精度的测定并能同时对多个半导体集成电路进行测试的半导体集成电路的测试装置及半导体集成电路的测试方法。
本发明的半导体集成电路的测试装置,备有构成为与包括将模拟信号转换为数字信号的A/D转换电路及将数字信号转换为模拟信号的D/A转换电路的被测试半导体集成电路进行信号交换的测试电路基板、配置在该测试电路基板附近并与其连接的测试辅助装置、及与上述测试辅助装置连接的测试机构,上述测试辅助装置,具有产生数字测试信号并将其供给上述被测试半导体集成电路的D/A转换电路的数据电路、将来自该数据电路的数字测试信号转换为模拟测试信号后供给上述被测试半导体集成电路的A/D转换电路的测试用D/A转换电路、将来自上述被测试半导体集成电路的D/A转换电路的模拟测试输出转换为数字测试输出的测试用A/D转换电路、存储来自上述被测试半导体集成电路的A/D转换电路的数字测试输出及上述测试用A/D转换电路的数字测试输出的测定数据存储器、及对存储在上述测定数据存储器内的上述各数字测试输出进行分析的分析部,根据来自上述测试机构的指示将上述数字测试信号及上述模拟测试信号供给被测试半导体集成电路,并将由上述分析部对存储在上述测定数据存储器内的各数字测试输出进行分析后的分析结果供给上述测试机构。
另外,本发明的半导体集成电路的测试装置,上述半导体集成电路,构成为用模制树脂覆盖半导体集成电路芯片并从该模制树脂引出多个端子的模制型IC,上述测试电路基板,具有用于安装该模制型IC的插座。
另外,本发明的半导体集成电路的测试装置,上述半导体集成电路,包含在半导体片内,在上述测试电路基板上设有与上述半导体集成电路接触的多个探针。
另外,本发明的半导体集成电路的测试装置,上述测试辅助装置,具有安装了上述测试用D/A转换电路、上述测试用A/D转换电路、上述测定数据存储器、及上述分析电路的测试辅助基板。
另外,本发明的半导体集成电路的测试装置,上述测试辅助基板,可以***上述测试电路基板上的插座。
另外,本发明的半导体集成电路的测试装置,上述测试辅助基板,装设在上述测试电路基板上。
另外,本发明的半导体集成电路的测试装置,上述测试辅助装置,直接组装在上述测试电路基板上。
另外,本发明的半导体集成电路的测试装置,上述测试用A/D转换电路及上述被测试半导体集成电路的A/D转换电路,每当输出数字测试输出时,输出推进信号,根据该信号,使由上述数据电路产生的数字测试信号向前推进,并使测定数据存储器的地址向前推进。
进一步,本发明的半导体集成电路的测试装置,每当上述被测试半导体集成电路的A/D转换电路输出数字测试输出时,由上述测试机构输出推进信号,根据该推进信号,使由上述数据电路产生的数字测试信号向前推进,并使测定数据存储器的地址向前推进。
另外,本发明的半导体集成电路的测试方法,用于对包括将模拟信号转换为数字信号的A/D转换电路及将数字信号转换为模拟信号的D/A转换电路的被测试半导体集成电路进行测试,在该半导体集成电路的测试方法中,将测试辅助装置配置在与上述被测试半导体集成电路进行信号交换的测试电路基板附近,该测试辅助装置,具有产生数字测试信号并将其供给上述被测试半导体集成电路的D/A转换电路的数据电路、将来自该数据电路的数字测试信号转换为模拟测试信号后供给上述被测试半导体集成电路的A/D转换电路的测试用D/A转换电路、将来自上述被测试半导体集成电路的D/A转换电路的模拟测试输出转换为数字测试输出的测试用A/D转换电路、存储来自上述被测试半导体集成电路的A/D转换电路的数字测试输出及上述测试用A/D转换电路的数字测试输出的测定数据存储器、及对存储在上述测定数据存储器内的上述各数字测试输出进行分析的分析部,根据来自测试机构的指示将上述数字测试信号及模拟测试信号供给被测试半导体集成电路,并将由上述分析部对存储在上述测定数据存储器内的各数字测试输出进行分析后的分析结果供给上述测试机构,从而对上述被测试半导体集成电路进行测试。
另外,本发明的半导体集成电路的测试方法,上述被测试半导体集成电路,是用模制树脂覆盖半导体集成电路芯片并从该模制树脂引出多个端子的模制型IC,通过将该模制型IC安装于上述测试电路基板的插座而进行测试。
另外,本发明的半导体集成电路的测试方法,上述被测试半导体集成电路,包含在半导体片内,通过使上述测试电路基板上所设有的多个探针与上述半导体集成电路接触而进行测试。
另外,本发明的半导体集成电路的测试方法,上述测试辅助装置,具有安装了上述测试用D/A转换电路、上述测试用A/D转换电路、上述测定数据存储器、及上述分析电路的测试辅助基板,通过将该测试辅助基板配置在上述测试电路基板附近而进行测试。
另外,本发明的半导体集成电路的测试方法,通过将上述测试辅助基板***上述测试电路基板上的插座而进行测试。
另外,本发明的半导体集成电路的测试方法,通过将上述测试辅助基板装设在上述测试电路基板上而进行测试。
另外,本发明的半导体集成电路的测试方法,通过将上述测试辅助装置直接组装在上述测试电路基板上而进行测试。
另外,本发明的半导体集成电路的测试方法,上述测试用A/D转换电路及上述被测试半导体集成电路的A/D转换电路,每当输出数字测试输出时,输出推进信号,根据该信号,使由数据电路产生的数字测试信号向前推进,并使测定数据存储器的地址向前推进,从而进行测试。
进一步,本发明的半导体集成电路的测试方法,每当上述被测试半导体集成电路的A/D转换电路输出数字测试输出时,由上述测试机构输出推进信号,根据该推进信号,使由上述数据电路产生的数字测试信号向前推进,并使测定数据存储器的地址向前推进,从而进行测试。
附图的简单说明
图1示出本发明的半导体集成电路的测试装置及使用该装置的测试方法的实施形态1,图(a)是DUT部分的俯视图,图(b)是其侧视图,图(c)是测试机构的结构图。
图2是表示实施形态1的电路结构的框图。
图3是本发明的半导体集成电路的测试装置的实施形态2的DUT部分的侧视图。
图4示出本发明的半导体集成电路的测试装置及使用该装置的测试方法的实施形态3,图(a)是BOST板的俯视图,图(b)是BOST IF板的俯视图,图(c)是DUT部分的俯视图,图(d)是其侧视图。
图5示出本发明的半导体集成电路的测试装置及使用该装置的测试方法的实施形态4的DUT部分,图(a)是其侧视图,图(b)是俯视图。
图6是表示本发明的半导体集成电路的测试装置及使用该装置的测试方法的实施形态5的电路结构的框图。
发明的具体实施形态实施形态1
图1是表示本发明的半导体集成电路的测试装置及使用该装置的测试方法的实施形态1的结构的图。图(a)是测试电路基板(DUT板)部分的俯视图,图(b)是其侧视图,图(c)是测试机构(测试器)的结构图。
本实施形态1的测试装置,备有测试电路基板(DUT板)10、测试辅助装置(BOST装置)20、及测试机构(测试器)40。
在本实施形态1中,测试电路基板10,以作为被测试半导体集成电路(DUT)11的模制型IC为测试对象。模制型IC,用模制树脂覆盖半导体集成电路(IC)芯片并从该模制树脂引出多个端子。该DUT11的IC芯片,例如是单片混合信号型***LSI,在一个芯片内包含将数字信号转换为模拟信号的D/A转换器及将模拟信号转换为数字信号的A/D转换器。作为DUT11,也可以使用在公用电路基板上集成多个芯片的混合信号型的混合集成电路(混合IC)。
测试电路基板10,具有用于***被测试半导体集成电路(DUT)11的端子的DUT插座12,在其周围配置有许多连接端子13、测试用继电器、电容器群14。
在测试电路基板10的下部,配置着测试头15。该测试头15,具有多个与测试电路基板10连接的连接插脚16,并通过该连接插脚16与DUT11进行必要的信号交换。
测试辅助装置(BOST装置)20,配置在测试电路基板10附近。在本实施形态1中,测试辅助装置20,在测试辅助基板(BOST板)21上构成。该BOST板21安装在DUT板10上。在DUT板10上,固定着一个用于安装BOST板21的插座17,BOST板21,在底面具有***该插座17的连接器22,通过将该连接器22***该插座17而被支承在DUT板10上,并经过该插座17与测试头15进行信号交换。
BOST(BUILT-OFF-SELF-TEST的缩写)板21,是不依赖于测试器40而对在DUT内部进行自测试(BIST:BUILT-IN-SELF-TEST)的测试电路起辅助作用的DUT外部测试辅助装置的基板,具有AD/DA测定部23、控制部24、DSP分析部25、存储部26、电源部27。
测试器40,具有测试码模式发生器(TPG)41、电源部42、插脚式电子线路部43,对BOST板21供给电源电压Vd,并与BOST板21之间交换BOST控制信号44。在该控制信号44中,不仅有从测试器40对BOST板21、DUT板10发送的指令信号,还包含从BOST板21向测试器40发送的测试分析结果信号。包含着从测试器40输入到BOST板21的测试分析序号、代码等的控制信号44,由内装于测试器40的测试码模式发生器41根据测试程序中所记述的测试信号条件以与对其他DUT11的测试相同的方式生成为测试码模式信号,并通过测试器40的备有多个信号输入输出插脚的插脚式电子线路部43供给BOST板21、DUT板10。另一方面,从BOST板21输出的测试分析结果(Pass/Fail信息:合格/故障信息),发送到测试器40的插脚式电子线路部43,并由该插脚式电子线路部43的判定部根据与测试码模式信号的比较和判断取入该结果信息。
图2是表示实施形态1的电路结构的框图。DUT11,包括将模拟信号转换为数字信号的A/D转换电路51及将数字信号转换为模拟信号的D/A转换电路52。
BOST板21,具有对DUT11的A/D转换电路51供给模拟测试信号的测试用D/A转换电路61、将来自DUT11的D/A转换电路52的模拟测试输出转换为数字测试输出的测试用A/D转换电路62,还具有DAC输入数据电路(DAC计数器)63、数据写入控制电路64、测定数据存储地址计数器65、测定数据存储器66、基准时钟电路67、时钟脉冲发生电路68、及DSP分析部69。DSP分析部69,具有DSP程序ROM70。
测试用D/A转换电路61、测试用A/D转换电路62、DAC输入数据电路63、数据写入控制电路64、测定数据存储地址计数器65,包含在图1的D/A、A/D测定部23内,测定数据存储器66,包含在存储部26内,而DSP分析部69包含在DSP分析部25内。
测试用的数字测试信号(测试数据),存储在DAC输入数据电路63内,根据来自测试器40的指令,将来自该DAC输入数据电路63的测试数据供给D/A转换电路52和BOST板21的测试用D/A转换电路61。
供给到D/A转换电路61的数字测试信号(测试数据),被转换为模拟测试信号后,供给DUT11的A/D转换电路51,并由该DUT11的A/D转换电路51转换为数字测试输出后,供给测定数据存储器66。
另一方面,从DAC输入数据电路63直接供给DUT11的D/A转换电路52的数字测试信号,由D/A转换电路52转换为模拟测试输出,并由BOST板21的测试用A/D转换电路62将其转换为数字测试输出后,供给测定数据存储器66。
测定数据存储器66,按所决定的地址依次存储从DUT11的A/D转换电路51供给的数字测试输出、及从D/A转换电路52经由A/D转换电路62供给的数字测试输出。
DUT11的A/D转换电路51、BOST板21的测试用A/D转换电路62,依次将模拟信号转换为数字信号,但每当产生一个数字信号时便分别输出BUSY(占用)信号。这些BUSY信号,都供给BOST板21上的数据写入控制电路64。数据写入控制电路64的作用是,根据所供给的BUSY信号,以每个数据为单位将DAC输入数据电路63的数字测试数据依次向前推进到下一个数字测试数据并使测定数据存储地址计数器65将测定数据存储器66的地址依次向前推进。
按照这种方式,根据BUSY信号,在DAC输入数据电路63中将由DUT11转换的数字测试数据的代码向前推进,并在测定数据存储器66中将由DUT11转换的数字测试输出的存储地址依次向前推进,其结果是,在DUT11中,由A/D转换电路51、D/A转换电路52依次进行测试所需的转换,并将该转换后的测定数据依次存储在测定数据存储器66内。接着,将转换测试一直进行到由BOST板21的DSP分析部69设定的最终代码,并将其结果全部存储在测定数据存储器66内。
由上述DUT11的A/D转换电路51、D/A转换电路52进行的转换测试结束后,BOST板21的DSP分析部69,利用存储在DSP程序ROM70内的程序,依次读出存储在测定数据存储器66内的转换数据,并进行转换特性分析。该分析包括A/D转换特性参数、D/A转换特性参数、微分线性、积分非线性误差等的计算,将分析结果(Pass/Fail信息)从BOST板21发送到测试器40,由测试器40进行测试结果处理。
在实施形态1中,BOST板21被配置在DUT板10附近,并具有进行DUT11的A/D转换电路51、D/A转换电路52的转换测试的功能,所以,可以在BOST板21上进行该转换测试。其结果是,可以缩短DUT板10与BOST板21之间的模拟测定***的线路,并能将因噪声而引起的误差抑制到足够小的限度,因而可以实现高精度的测试,同时还可以根据DUT板10与在其附近的BOST板21之间的信号交换以更高的速度进行测试。在BOST板21与测试器40之间,可以不设模拟测试***线路,因而可以提高测试精度。此外,在BOST板21上,在结束必要的转换测试后仅将其结果发送到测试器40,所以,与将转换数据发送到测试器40的情况相比,可以提高测试速度。
在实施形态1中,由于将DUT11的A/D转换电路51、D/A转换电路52的转换测试功能配置在BOST板21上,所以在测试器40上不需要为此而附加更多的功能,因此可以防止测试器40的价格提高,甚至可以使用现有的低速的测试器。此外,当制作具有特殊测试功能的测试器40时,存在着测试器的硬件结构对功能扩展的限制,同时还要对测试器本身进行改造,所以有可能使开发成本增加。按照本实施形态1,可以使用在一般的测试器中按标准装备的测试码模式发生器、插脚式电子线路,所以在BOST板的构成和控制上可以不受各种测试器规格、限制的影响,因而可以应用于各种测试器。实施形态2
图3是表示本发明的半导体集成电路的测试装置及使用该装置的测试方法的实施形态2的DUT部分的侧视图。在该实施形态2中,将实施形态1的BOST板21装设在DUT板10的上表面。该实施形态2,也是通过将模制型半导体集成电路***DUT板10上的插座12,对其A/D转换器41、D/A转换器42进行测试。
在图3中,将BOST板21装设在DUT板10的右上表面,在该装设部分上进行两板之间的连接,并进行与测试头15之间的信号交换。此外,BOST板21上的结构与图1相同,电路结构与图2相同。实施形态3,
图4示出本发明的半导体集成电路的测试装置及使用该装置的测试方法的实施形态3的DUT部分的结构。图(a)是BOST板21A的俯视图,图(b)是BOST IF板的俯视图,图(c)是DUT板10A的俯视图,图(d)是各板的侧视图。在该实施形态3中,将圆片状态的半导体集成电路用作测试对象(DUT)。DUT板10A是探针电路板卡,按圆形构成,在其中心部的底面具有对圆片11A的多个探针30。在该DUT板10A上,通过连接构件31配置BOST IF板32,在该BOST IF板32上安装着连接器33。构成BOST装置20的BOST板21A,也按圆形构成,在该BOST板21A的上表面,配置与实施形态1一样的AD/DA测定部23、控制部24、存储部26、DSP分析部25、及电源部27。
实施形态3的电路结构,与实施形态1的图2相同,通过使探针30与圆片11A的芯片对应部分的许多端子接触,进行与实施形态1相同的测试。使圆片11A的芯片对应部分依次移动,从而依次对邻接的芯片对应部分进行测试。实施形态4
图5示出本发明的半导体集成电路的测试装置及使用该装置的测试方法的实施形态4的DUT部分,图(a)是侧视图,图(b)是俯视图。在该实施形态4中,将实施形态3中的BOST板21A省略,并将BOSTIF板32、连接构件31也省略,在具有探针30的DUT板10的上表面,配置全部的AD/DA测定部23、控制部24、存储部26、DSP分析部25、及电源部27,并进行必要的连接。
实施形态4的电路结构,与实施形态1的图2相同,并按同样的方式进行DUT11的A/D转换电路51、D/A转换电路52的测试。
在实施形态2、3、4中,也是将BOST装置20或BOST板21、21A配置在DUT板10、10A附近,并按与实施形态1同样的方式进行测试,所以,与实施形态1一样,可以实现高精度、高速度的测试并能降低装置的价格。实施形态5
图6是表示本发明的半导体集成电路的测试装置及使用该装置的测试方法的实施形态5的电路结构的框图。在该实施形态5中,DUT11的A/D转换电路51,是不产生BUSY信号的型式,因此,通过从测试器40供给触发信号74,进行将数据电路63的测试数据按数字单位向前推进的动作及使数据存储器66的地址向前推进的动作。此外,由于BOST板的A/D转换电路62可以构成为产生BUSY信号,所以可以将该BUSY信号与触发信号74同时使用。其他结构于图2相同。
在该实施形态5中,从测试器40发送到BOST装置20的触发信号74是数字信号,而且在测试器40与BOST装置20之间没有追加易受噪声影响的模拟信号***,所以,与实施形态一样,也可以实现高精度、高速度的测试。
发明的效果
如上所述,本发明,在配置于测试电路基板附近的测试辅助装置中,设置数据电路、测试用D/A转换电路、测试用A/D转换电路、测定数据存储器、及DSP分析部,并可以由该测试辅助装置进行被测试半导体集成电路的A/D转换电路及D/A转换电路的测试,并能以高精度、高速度进行包含A/D转换电路和D/A转换电路的混合信号型的半导体集成电路的测试,同时可以降低测试装置的价格。
另外,在测试电路基板上装有用于安装模制IC的插座的结构中,可以很容易地进行模制型半导体集成电路的A/D转换电路及D/A转换电路的测试,此外,如采用装有探针的测试电路基板,则可以很容易地在圆片状态下进行同样的测试。
另外,在测试辅助装置具有安装了数据电路、测试用D/A转换电路、测试用A/D转换电路、测定数据存储器、及DSP分析部的测试辅助基板的结构中,可以将测试辅助装置集中在测试辅助基板上而使装置得到简化。此外,在可以将该测试辅助基板***测试电路基板的插座的结构中,可以使组装简化,而如果将测试辅助基板装设在测试电路基板上,则可以使装置更为简化。
另外,在将测试辅助基板直接组装在测试电路基板上的结构中,可以使装置进一步简化。
另外,在由测试用A/D转换电路及被测试半导体集成电路的A/D转换电路产生推进信号及从测试机构产生推进信号的结构中,可以一面根据推进信号使数字测试信号向前推进并使测定数据存储齐器的地址向前推进一面进行有效的测试。
Claims (15)
1.一种半导体集成电路的测试装置,备有构成为与包括将模拟信号转换为数字信号的A/D转换电路及将数字信号转换为模拟信号的D/A转换电路的被测试半导体集成电路进行信号交换的测试电路基板、配置在该测试电路基板附近并与其连接的测试辅助装置、及与上述测试辅助装置连接的测试机构,该半导体集成电路的测试装置的特征在于:上述测试辅助装置,具有产生数字测试信号并将其供给上述被测试半导体集成电路的D/A转换电路的数据电路、将来自该数据电路的数字测试信号转换为模拟测试信号后供给上述被测试半导体集成电路的A/D转换电路的测试用D/A转换电路、将来自上述被测试半导体集成电路的D/A转换电路的模拟测试输出转换为数字测试输出的测试用A/D转换电路、存储来自上述被测试半导体集成电路的A/D转换电路的数字测试输出及上述测试用A/D转换电路的数字测试输出的测定数据存储器、及对存储在上述测定数据存储器内的上述各数字测试输出进行分析的分析部,根据来自上述测试机构的指示将上述数字测试信号及上述模拟测试信号供给被测试半导体集成电路,并将由上述分析部对存储在上述测定数据存储器内的各数字测试输出进行分析后的分析结果供给上述测试机构。
2.根据权利要求1所述的半导体集成电路的测试装置,其特征在于:上述半导体集成电路,构成为用模制树脂覆盖半导体集成电路芯片并从该模制树脂引出多个端子的模制型IC,上述测试电路基板,具有用于安装该模制型IC的插座。
3.根据权利要求1所述的半导体集成电路的测试装置,其特征在于:上述测试辅助装置,具有安装了上述测试用D/A转换电路、上述测试用A/D转换电路、上述测定数据存储器、及上述分析电路的测试辅助基板。
4.根据权利要求3所述的半导体集成电路的测试装置,其特征在于:上述测试辅助基板,可以***上述测试电路基板上的插座。
5.根据权利要求3所述的半导体集成电路的测试装置,其特征在于:上述测试辅助基板,装设在上述测试电路基板上。
6.根据权利要求1或2所述的半导体集成电路的测试装置,其特征在于:上述测试辅助装置,直接组装在上述测试电路基板上。
7.根据权利要求1所述的半导体集成电路的测试装置,其特征在于:上述测试用A/D转换电路及上述被测试半导体集成电路的A/D转换电路,每当输出数字测试输出时,输出推进信号,根据该信号,使由上述数据电路产生的数字测试信号向前推进,并使测定数据存储器的地址向前推进。
8.根据权利要求1所述的半导体集成电路的测试装置,其特征在于:每当上述被测试半导体集成电路的A/D转换电路输出数字测试输出时,由上述测试机构输出推进信号,根据该推进信号,使由上述数据电路产生的数字测试信号向前推进,并使测定数据存储器的地址向前推进。
9.一种半导体集成电路的测试方法,用于对包括将模拟信号转换为数字信号的A/D转换电路及将数字信号转换为模拟信号的D/A转换电路的被测试半导体集成电路进行测试,该半导体集成电路的测试方法的特征在于:将测试辅助装置配置在与上述被测试半导体集成电路进行信号交换的测试电路基板附近,该测试辅助装置,具有产生数字测试信号并将其供给上述被测试半导体集成电路的D/A转换电路的数据电路、将来自该数据电路的数字测试信号转换为模拟测试信号后供给上述被测试半导体集成电路的A/D转换电路的测试用D/A转换电路、将来自上述被测试半导体集成电路的D/A转换电路的模拟测试输出转换为数字测试输出的测试用A/D转换电路、存储来自上述被测试半导体集成电路的A/D转换电路的数字测试输出及上述测试用A/D转换电路的数字测试输出的测定数据存储器、及对存储在上述测定数据存储器内的上述各数字测试输出进行分析的分析部,根据来自测试机构的指示将上述数字测试信号及模拟测试信号供给被测试半导体集成电路,并将由上述分析部对存储在上述测定数据存储器内的各数字测试输出进行分析后的分析结果供给上述测试机构,从而对上述被测试半导体集成电路进行测试。
10.根据权利要求9所述的半导体集成电路的测试方法,其特征在于:上述测试辅助装置,具有安装了上述测试用D/A转换电路、上述测试用A/D转换电路、上述测定数据存储器、及上述分析电路的测试辅助基板,并通过将该测试辅助基板配置在上述测试电路基板附近而进行测试。
11.根据权利要求10所述的半导体集成电路的测试方法,其特征在于:通过将上述测试辅助基板***上述测试电路基板上的插座而进行测试。
12.根据权利要求10所述的半导体集成电路的测试方法,其特征在于:通过将上述测试辅助基板装设在上述测试电路基板上而进行测试。
13.根据权利要求9所述的半导体集成电路的测试方法,其特征在于:通过将上述测试辅助装置直接组装在上述测试电路基板上而进行测试。
14.根据权利要求9所述的半导体集成电路的测试方法,其特征在于:上述测试用A/D转换电路及上述被测试半导体集成电路的A/D转换电路,每当输出数字测试输出时,输出推进信号,根据该信号,使由上述数据电路产生的数字测试信号向前推进,并使测定数据存储器的地址向前推进,从而进行测试。
15.根据权利要求9所述的半导体集成电路的测试方法,其特征在于:每当上述测试用A/D转换电路及上述被测试半导体集成电路的A/D转换电路输出数字测试输出时,由上述测试机构输出推进信号,根据该推进信号,使由数据电路产生的数字测试信号向前推进,并使测定数据存储器的地址向前推进,从而进行测试。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000356724A JP2002162450A (ja) | 2000-11-22 | 2000-11-22 | 半導体集積回路の試験装置および半導体集積回路の試験方法 |
JP356724/00 | 2000-11-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1354503A true CN1354503A (zh) | 2002-06-19 |
Family
ID=18828908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN01133014A Pending CN1354503A (zh) | 2000-11-22 | 2001-09-13 | 半导体集成电路的测试装置及半导体集成电路的测试方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6642736B2 (zh) |
JP (1) | JP2002162450A (zh) |
KR (1) | KR20020040545A (zh) |
CN (1) | CN1354503A (zh) |
DE (1) | DE10145152A1 (zh) |
TW (1) | TW518644B (zh) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1332212C (zh) * | 2003-06-18 | 2007-08-15 | 松下电器产业株式会社 | 半导体集成电路的测试装置 |
CN101339225B (zh) * | 2007-07-06 | 2010-09-29 | 京元电子股份有限公司 | 具有混合信号处理装置的测试界面 |
CN102207535A (zh) * | 2010-03-30 | 2011-10-05 | 上海摩波彼克半导体有限公司 | 对含adc和dac的模拟基带芯片自动测试的电路结构及方法 |
CN102394649A (zh) * | 2011-11-08 | 2012-03-28 | 上海捷策创电子科技有限公司 | 基于晶振的高带宽高速模数转换器量产测试装置与方法 |
CN102768336A (zh) * | 2012-07-20 | 2012-11-07 | 中国科学院深圳先进技术研究院 | 基于片上***或***级封装的内建自测试*** |
CN102818984A (zh) * | 2012-08-15 | 2012-12-12 | 浙江大学 | 一种光纤陀螺信号处理电路的快速检测方法 |
CN102998611A (zh) * | 2011-09-09 | 2013-03-27 | 中国航天科工集团第三研究院第八三五八研究所 | 一种对包含adc和dac的电路的快速检测方法 |
CN103941119A (zh) * | 2014-03-27 | 2014-07-23 | 北京汇德信科技有限公司 | 一种多功能可编程信号发生参数测试*** |
CN104777414A (zh) * | 2014-01-13 | 2015-07-15 | 德州仪器公司 | 集成电路及用于测试集成电路的方法 |
CN105652109A (zh) * | 2014-12-01 | 2016-06-08 | 联发科技股份有限公司 | ***与已校正装置 |
CN104035019B (zh) * | 2013-03-07 | 2016-12-28 | 致茂电子(苏州)有限公司 | 半导体电路测试装置及其转接模块 |
US10069578B2 (en) | 2011-06-13 | 2018-09-04 | Mediatek Inc. | RF testing system with parallelized processing |
US10110325B2 (en) | 2011-06-13 | 2018-10-23 | Mediatek Inc. | RF testing system |
CN109343516A (zh) * | 2018-12-11 | 2019-02-15 | 广西玉柴机器股份有限公司 | 一种测量评估发动机控制器ad转换精度的方法 |
US10320494B2 (en) | 2011-06-13 | 2019-06-11 | Mediatek Inc. | RF testing system using integrated circuit |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10034900C2 (de) * | 2000-07-18 | 2002-07-18 | Infineon Technologies Ag | System zum Test schneller synchroner Digitalschaltungen, insbesondere Halbleiterspeicherbausteinen |
JP2002236148A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体集積回路の試験装置およびそれを用いた半導体集積回路の試験方法 |
JP2003075515A (ja) | 2001-08-31 | 2003-03-12 | Mitsubishi Electric Corp | 半導体集積回路の試験装置およびその試験方法 |
JP4291596B2 (ja) | 2003-02-26 | 2009-07-08 | 株式会社ルネサステクノロジ | 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法 |
US7496818B1 (en) | 2003-02-27 | 2009-02-24 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
US7216276B1 (en) | 2003-02-27 | 2007-05-08 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
US7444571B1 (en) * | 2003-02-27 | 2008-10-28 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
US7319340B2 (en) * | 2005-08-01 | 2008-01-15 | Micron Technology, Inc. | Integrated circuit load board and method having on-board test circuit |
US7765424B2 (en) | 2005-08-19 | 2010-07-27 | Micron Technology, Inc. | System and method for injecting phase jitter into integrated circuit test signals |
DE102005045183B4 (de) * | 2005-09-21 | 2011-03-31 | Infineon Technologies Ag | Testvorrichtung und Verfahren zum Auswerten einer digitalisierten Testantwort |
US7327153B2 (en) * | 2005-11-02 | 2008-02-05 | Texas Instruments Incorporated | Analog built-in self-test module |
US7355387B2 (en) * | 2005-12-08 | 2008-04-08 | Micron Technology, Inc. | System and method for testing integrated circuit timing margins |
TWI338149B (en) * | 2007-05-18 | 2011-03-01 | King Yuan Electronics Co Ltd | An under testing device interface with mixed-signal processing circuit |
US20090090908A1 (en) * | 2007-10-05 | 2009-04-09 | International Business Machines Corporation | Providing A Duplicate Test Signal Of An Output Signal Under Test In An Integrated Circuit |
US7969168B1 (en) | 2008-06-11 | 2011-06-28 | Mediatek Inc. | Integrated circuit with built-in self test circuit |
US8289039B2 (en) * | 2009-03-11 | 2012-10-16 | Teradyne, Inc. | Pin electronics liquid cooled multi-module for high performance, low cost automated test equipment |
WO2011153298A1 (en) | 2010-06-03 | 2011-12-08 | Hsio Technologies, Llc | Electrical connector insulator housing |
WO2010147939A1 (en) | 2009-06-17 | 2010-12-23 | Hsio Technologies, Llc | Semiconductor socket |
WO2014011232A1 (en) | 2012-07-12 | 2014-01-16 | Hsio Technologies, Llc | Semiconductor socket with direct selective metalization |
WO2010138493A1 (en) | 2009-05-28 | 2010-12-02 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
US9276336B2 (en) | 2009-05-28 | 2016-03-01 | Hsio Technologies, Llc | Metalized pad to electrical contact interface |
WO2010141316A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit wafer probe diagnostic tool |
WO2012061008A1 (en) | 2010-10-25 | 2012-05-10 | Hsio Technologies, Llc | High performance electrical circuit structure |
US9613841B2 (en) | 2009-06-02 | 2017-04-04 | Hsio Technologies, Llc | Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection |
WO2013036565A1 (en) | 2011-09-08 | 2013-03-14 | Hsio Technologies, Llc | Direct metalization of electrical circuit structures |
WO2010141313A1 (en) * | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit socket diagnostic tool |
US8987886B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
US9231328B2 (en) | 2009-06-02 | 2016-01-05 | Hsio Technologies, Llc | Resilient conductive electrical interconnect |
US8970031B2 (en) | 2009-06-16 | 2015-03-03 | Hsio Technologies, Llc | Semiconductor die terminal |
WO2010141296A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit semiconductor package |
US9276339B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
US9320133B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
WO2012074963A1 (en) | 2010-12-01 | 2012-06-07 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
US9318862B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Method of making an electronic interconnect |
US9930775B2 (en) | 2009-06-02 | 2018-03-27 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
WO2010141318A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit peripheral lead semiconductor test socket |
US9196980B2 (en) | 2009-06-02 | 2015-11-24 | Hsio Technologies, Llc | High performance surface mount electrical interconnect with external biased normal force loading |
WO2010141297A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit wafer level semiconductor package |
WO2010141264A1 (en) | 2009-06-03 | 2010-12-09 | Hsio Technologies, Llc | Compliant wafer level probe assembly |
WO2014011226A1 (en) | 2012-07-10 | 2014-01-16 | Hsio Technologies, Llc | Hybrid printed circuit assembly with low density main core and embedded high density circuit regions |
US8610265B2 (en) | 2009-06-02 | 2013-12-17 | Hsio Technologies, Llc | Compliant core peripheral lead semiconductor test socket |
WO2010141311A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit area array semiconductor device package |
US8988093B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Bumped semiconductor wafer or die level electrical interconnect |
WO2011002709A1 (en) * | 2009-06-29 | 2011-01-06 | Hsio Technologies, Llc | Compliant printed circuit semiconductor tester interface |
US8525346B2 (en) | 2009-06-02 | 2013-09-03 | Hsio Technologies, Llc | Compliant conductive nano-particle electrical interconnect |
US9277654B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Composite polymer-metal electrical contacts |
WO2010141266A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit peripheral lead semiconductor package |
US9184145B2 (en) | 2009-06-02 | 2015-11-10 | Hsio Technologies, Llc | Semiconductor device package adapter |
US9414500B2 (en) | 2009-06-02 | 2016-08-09 | Hsio Technologies, Llc | Compliant printed flexible circuit |
WO2010147782A1 (en) | 2009-06-16 | 2010-12-23 | Hsio Technologies, Llc | Simulated wirebond semiconductor package |
US8984748B2 (en) | 2009-06-29 | 2015-03-24 | Hsio Technologies, Llc | Singulated semiconductor device separable electrical interconnect |
US8274296B2 (en) | 2009-11-11 | 2012-09-25 | Advantest Corporation | Test apparatus and electronic device that tests a device under test |
US9689897B2 (en) | 2010-06-03 | 2017-06-27 | Hsio Technologies, Llc | Performance enhanced semiconductor socket |
US10159154B2 (en) | 2010-06-03 | 2018-12-18 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer circuit structure |
US9350093B2 (en) | 2010-06-03 | 2016-05-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
US8758067B2 (en) | 2010-06-03 | 2014-06-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
US9761520B2 (en) | 2012-07-10 | 2017-09-12 | Hsio Technologies, Llc | Method of making an electrical connector having electrodeposited terminals |
US10667410B2 (en) | 2013-07-11 | 2020-05-26 | Hsio Technologies, Llc | Method of making a fusion bonded circuit structure |
US10506722B2 (en) | 2013-07-11 | 2019-12-10 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer electrical circuit structure |
CN103645432B (zh) * | 2013-09-25 | 2016-03-23 | 临安科泰通信科技有限公司 | 信号复现式集成电路板故障检测装置 |
CN104198917B (zh) * | 2014-08-07 | 2017-04-19 | 兆讯恒达微电子技术(北京)有限公司 | 一种磁卡解码芯片的自动化测试***及方法 |
US9755335B2 (en) | 2015-03-18 | 2017-09-05 | Hsio Technologies, Llc | Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01316024A (ja) | 1988-06-15 | 1989-12-20 | Mitsubishi Electric Corp | D/a変換器のテスト装置 |
US5509019A (en) * | 1990-09-20 | 1996-04-16 | Fujitsu Limited | Semiconductor integrated circuit device having test control circuit in input/output area |
KR960000793B1 (ko) * | 1993-04-07 | 1996-01-12 | 삼성전자주식회사 | 노운 굳 다이 어레이 및 그 제조방법 |
JPH07128405A (ja) * | 1993-10-29 | 1995-05-19 | Hitachi Ltd | Lsiテストボード |
JPH0922929A (ja) * | 1995-07-04 | 1997-01-21 | Ricoh Co Ltd | Bgaパッケージ半導体素子及びその検査方法 |
JP4414502B2 (ja) * | 1999-02-25 | 2010-02-10 | 東京エレクトロン株式会社 | プロービングカード |
-
2000
- 2000-11-22 JP JP2000356724A patent/JP2002162450A/ja active Pending
-
2001
- 2001-07-16 US US09/904,625 patent/US6642736B2/en not_active Expired - Lifetime
- 2001-09-11 TW TW090122456A patent/TW518644B/zh not_active IP Right Cessation
- 2001-09-12 KR KR1020010056086A patent/KR20020040545A/ko not_active IP Right Cessation
- 2001-09-13 DE DE10145152A patent/DE10145152A1/de not_active Ceased
- 2001-09-13 CN CN01133014A patent/CN1354503A/zh active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1332212C (zh) * | 2003-06-18 | 2007-08-15 | 松下电器产业株式会社 | 半导体集成电路的测试装置 |
CN101339225B (zh) * | 2007-07-06 | 2010-09-29 | 京元电子股份有限公司 | 具有混合信号处理装置的测试界面 |
CN102207535A (zh) * | 2010-03-30 | 2011-10-05 | 上海摩波彼克半导体有限公司 | 对含adc和dac的模拟基带芯片自动测试的电路结构及方法 |
US10110325B2 (en) | 2011-06-13 | 2018-10-23 | Mediatek Inc. | RF testing system |
US10069578B2 (en) | 2011-06-13 | 2018-09-04 | Mediatek Inc. | RF testing system with parallelized processing |
US10320494B2 (en) | 2011-06-13 | 2019-06-11 | Mediatek Inc. | RF testing system using integrated circuit |
CN102998611A (zh) * | 2011-09-09 | 2013-03-27 | 中国航天科工集团第三研究院第八三五八研究所 | 一种对包含adc和dac的电路的快速检测方法 |
CN102394649A (zh) * | 2011-11-08 | 2012-03-28 | 上海捷策创电子科技有限公司 | 基于晶振的高带宽高速模数转换器量产测试装置与方法 |
CN102394649B (zh) * | 2011-11-08 | 2015-05-20 | 上海捷策创电子科技有限公司 | 基于晶振的高带宽高速模数转换器量产测试装置与方法 |
WO2014012343A1 (zh) * | 2012-07-20 | 2014-01-23 | 中国科学院深圳先进技术研究院 | 基于片上***或***级封装的内建自测试*** |
CN102768336A (zh) * | 2012-07-20 | 2012-11-07 | 中国科学院深圳先进技术研究院 | 基于片上***或***级封装的内建自测试*** |
CN102818984A (zh) * | 2012-08-15 | 2012-12-12 | 浙江大学 | 一种光纤陀螺信号处理电路的快速检测方法 |
CN104035019B (zh) * | 2013-03-07 | 2016-12-28 | 致茂电子(苏州)有限公司 | 半导体电路测试装置及其转接模块 |
CN104777414A (zh) * | 2014-01-13 | 2015-07-15 | 德州仪器公司 | 集成电路及用于测试集成电路的方法 |
CN104777414B (zh) * | 2014-01-13 | 2020-04-24 | 德州仪器公司 | 集成电路及用于测试集成电路的方法 |
CN103941119A (zh) * | 2014-03-27 | 2014-07-23 | 北京汇德信科技有限公司 | 一种多功能可编程信号发生参数测试*** |
CN103941119B (zh) * | 2014-03-27 | 2016-09-07 | 北京汇德信科技有限公司 | 一种多功能可编程信号发生参数测试*** |
CN105652109A (zh) * | 2014-12-01 | 2016-06-08 | 联发科技股份有限公司 | ***与已校正装置 |
CN109343516A (zh) * | 2018-12-11 | 2019-02-15 | 广西玉柴机器股份有限公司 | 一种测量评估发动机控制器ad转换精度的方法 |
Also Published As
Publication number | Publication date |
---|---|
DE10145152A1 (de) | 2002-06-06 |
US6642736B2 (en) | 2003-11-04 |
JP2002162450A (ja) | 2002-06-07 |
TW518644B (en) | 2003-01-21 |
US20020062200A1 (en) | 2002-05-23 |
KR20020040545A (ko) | 2002-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1354503A (zh) | 半导体集成电路的测试装置及半导体集成电路的测试方法 | |
KR100502127B1 (ko) | 애플리케이션 특정 이벤트형 반도체 테스트 시스템 | |
TWI418792B (zh) | 便利待測裝置之電氣或電子測試的設備 | |
US8847615B2 (en) | Method, apparatus and system of parallel IC test | |
US7032151B2 (en) | Systems and methods for testing integrated circuits | |
JP2002071763A (ja) | イベント型テストシステム | |
US6661248B2 (en) | Tester for semiconductor integrated circuits | |
US6690189B2 (en) | Apparatus and method for testing semiconductor integrated circuit | |
US7145489B2 (en) | Tester for a semiconductor device | |
CN1243307C (zh) | 通过jtag对单板进行测试的方法以及设备 | |
CN114740339A (zh) | 基于独立仪器仪表的集成电路的快速集成测试方法 | |
TW523603B (en) | Apparatus and method for testing semiconductor integrated circuit | |
JP2002236148A (ja) | 半導体集積回路の試験装置およびそれを用いた半導体集積回路の試験方法 | |
US6653855B2 (en) | External test auxiliary device to be used for testing semiconductor device | |
US20090164931A1 (en) | Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System | |
US7148676B2 (en) | Ancillary equipment for testing semiconductor integrated circuit | |
CN209656810U (zh) | 一种集成电路测试座的探针脚测试装置 | |
CN217561648U (zh) | 一种测试装置及*** | |
JPH10150082A (ja) | 半導体試験装置 | |
CN200969091Y (zh) | 测试卡及测试装置 | |
US7688087B2 (en) | Test apparatus | |
US20030154047A1 (en) | Tester for mixed signal semiconductor device and method of testing semiconductor device using the same | |
CN1384366A (zh) | 基于模块的灵活的半导体测试*** | |
CN1475810A (zh) | 一种电缆测试装置及方法 | |
CN219695367U (zh) | 一种集成电路高温工作寿命试验*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |