CN1316576C - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN1316576C CN1316576C CNB2004100896523A CN200410089652A CN1316576C CN 1316576 C CN1316576 C CN 1316576C CN B2004100896523 A CNB2004100896523 A CN B2004100896523A CN 200410089652 A CN200410089652 A CN 200410089652A CN 1316576 C CN1316576 C CN 1316576C
- Authority
- CN
- China
- Prior art keywords
- film
- gate electrode
- silicon substrate
- silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 58
- 239000010703 silicon Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000001039 wet etching Methods 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052723 transition metal Inorganic materials 0.000 claims description 14
- 150000003624 transition metals Chemical class 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 7
- 229960002050 hydrofluoric acid Drugs 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 239000005368 silicate glass Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052799 carbon Inorganic materials 0.000 abstract description 15
- 238000011109 contamination Methods 0.000 abstract description 10
- 238000002347 injection Methods 0.000 abstract description 5
- 239000007924 injection Substances 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 abstract 1
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 18
- 238000005530 etching Methods 0.000 description 15
- 235000014347 soups Nutrition 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- -1 phosphonium ion Chemical class 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 210000004483 pasc Anatomy 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- PZZOEXPDTYIBPI-UHFFFAOYSA-N 2-[[2-(4-hydroxyphenyl)ethylamino]methyl]-3,4-dihydro-2H-naphthalen-1-one Chemical compound C1=CC(O)=CC=C1CCNCC1C(=O)C2=CC=CC=C2CC1 PZZOEXPDTYIBPI-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- LEIGGMIFKQLBRP-UHFFFAOYSA-N tetraethyl silicate Chemical compound CCO[Si](OCC)(OCC)OCC.CCO[Si](OCC)(OCC)OCC LEIGGMIFKQLBRP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体装置的制造方法，不产生硅衬底的削减或碳污染，形成LDD结构或金属硅化物区域。在栅极电极(3)的侧面部形成衬垫(6)时，将绝缘膜(5)的蚀刻分为干蚀刻和湿蚀刻两个阶段进行。另外，使用氮化硅膜作为高浓度杂质物注入时的缓冲膜，利用湿蚀刻除去该膜。其结果可防止硅衬底(1)的削减，防止碳污染，另外，由作为湿蚀刻特征的选择比的大小，杂质区域或硅化物形成区域的深度或电阻的面内的偏差变小。
Description
技术领域
本发明涉及半导体装置的制造方法，特别是涉及具有LDD(LightlyDoped Drain)结构，且在硅衬底或栅极电极上面形成硅化物层的半导体装置的制造方法。
背景技术
伴随半导体装置的细微化的发展，产生由短沟道效应使MOS晶体管的特性劣化的问题。对此，开发利用被称为LDD(Lightly Doped Drain)结构的技术。另外，减小栅极电极、源极、漏极区域的尺寸，也产生了栅极电极、源极、漏极区域的电阻增大的问题。作为对应该问题的方法使用了：在栅极电极或源极、漏极区域的表面附近，通过自对准形成使硅和过渡金属反应得到的硅化物层的被称为金属硅化物(サリサイド)的技术。近年来的半导体装置往往组合使用这两种技术来制造。
以下，参照图9～图14说明将LDD结构和金属硅化物技术组合，来制造半导体装置的步骤的概要。
参照图9，在硅衬底11上形成栅极绝缘膜12。通常，栅极绝缘膜12使用氧化硅膜。在栅极绝缘膜12上形成构成栅极电极13的材料的膜，并通过光刻和蚀刻形成栅极电极13。然后，以所述栅极电极13为掩膜，向所述硅衬底11的表层部注入低浓度杂质，形成低浓度杂质区域14。
参照图10，在所述硅衬底11上形成绝缘膜。以后，该膜被称为衬垫绝缘膜15。
参照图11，通过采用各向异性干蚀刻处理衬垫绝缘膜15、栅极氧化膜12，在栅极电极13的侧面形成衬垫16。
参照图12，在硅衬底11上形成由绝缘膜构成的缓冲膜17。在该状态下，为形成高浓度杂质区域18，进行高浓度杂质的注入。在形成高浓度杂质区域18后，通过干蚀刻除去缓冲膜17。
参照图13、14，在硅衬底11的整个面上形成过渡金属膜。然后，通过加热硅衬底11，使所述过渡金属膜19和硅衬底11、作为栅极电极13的材料的硅反应，由过渡金属和硅形成硅化物。然后，除去未反应的过渡金属膜，再次进行加热，在硅衬底11、栅极电极13的表面附近形成硅化物层20。
然后，在形成层间绝缘膜后，通过在高浓度杂质区域等开设接触孔，形成金属配线，来完成半导体装置，这虽未图示，但在本领域中是众所周知的。
上述的技术被记载于以下的专利文献1、2、3、4中。
专利文献1特开2000-100754号公报
专利文献2特开2000-25941号公报
专利文献3特开2002-134704号公报
专利文献4特开平11-186545号公报
在由形成所述的LDD结构和金属硅化物层的技术制造半导体装置时，会产生如下问题。
(1)通常，为了蚀刻构成衬垫16的绝缘膜和构成缓冲膜17的绝缘膜，要使用CF4、CHF3等含碳的气体。其结果是，硅衬底11的表面或栅极电极13的表面附近，具体地说距表面深度4nm程度的区域，形成残留碳的状态。以下，其被称为碳污染。
(2)如图11中由虚线椭圆包围的区域a、图12中由虚线椭圆包围的区域b所示，在形成衬垫、除去缓冲膜时，由于进行超量蚀刻，必然产生硅被消减的区域，其结果是，低浓度杂质区域的深度及其后形成的硅化物层的深度减少。
由于一次超量蚀刻消减大约7～15nm的区域，故两次超量蚀刻使14～30nm的硅被腐蚀。
(3)如图14中虚线椭圆包围的区域c所示，由于产生碳污染的部分阻碍了过渡金属和硅的反应，故不形成硅化物层，产生未反应部分。针对该问题，在所述专利文献1、2、3中也记载有通过等离子处理或蚀刻处理除去产生碳污染的区域的技术。
如(2)、(3)所述，由于进行超量蚀刻或碳污染产生部分的除去，最大34nm程度的硅被消减。在通常的硅衬底中，即使除去34nm程度的硅，也可以衬底整体由硅构成，故没有大的问题。
但是，如近年来开设使用的具有SOI(Silicon On Insulator)结构的晶片那样，在绝缘体上成长薄的硅晶得到的晶片中，会形成非常大的问题。由于绝缘体上硅的厚度为50nm～100nm程度，非常薄，因此，如图15所示，34nm程度的硅消减会导致杂质区域或硅化物层的深度大幅地减少。其结果导致晶体管的特性劣化。有时不能得到为使晶体管工作所必需深度的杂质区域或硅化物层，因此不能使晶体管动作。
另外，在干蚀刻时，由于在晶片面内的位置不同蚀刻速率或选择比等会产生偏差，故结果也具有如下问题，在晶片面内，源极、漏极区域或栅极电极的电阻产生偏差。
发明内容
本发明为解决这样的问题，使用如下工序，将用于形成衬垫的绝缘膜的蚀刻分为干蚀刻和湿蚀刻两个阶段；在进行高浓度杂质的注入时，将氮化硅膜作为缓冲膜使用，在离子注入后，通过湿蚀刻除去所述氮化硅膜。
在湿蚀刻时，与干蚀刻相比，通过选择药液，可得到非常大的选择比。因此，干蚀刻时的超量蚀刻产生的硅衬底的消减几乎不会产生。
另外，在湿蚀刻时，由于不使用含有碳的药液，故还可以防止碳污染的产生。
由于在不对硅衬底进行干蚀刻的情况下形成LDD结构或硅化物层，故不会产生干蚀刻引起的硅的消减或碳污染。其结果是，即使在如具有SOI结构的硅衬底那样硅的厚度薄的衬垫上，也可以形成必要深度的杂质区域或硅化物层。另外，由于根据药液的种类可容易地得到大的选择比，故还可以抑制面内偏差，其结果是，可高成品率地制造具有稳定特性的晶体管。
附图说明
图1是显示本发明实施例的半导体装置制造方法的剖面图；
图2是显示本发明实施例的半导体装置制造方法的剖面图；
图3是显示本发明实施例的半导体装置制造方法的剖面图；
图4是显示本发明实施例的半导体装置制造方法的剖面图；
图5是显示本发明实施例的半导体装置制造方法的剖面图；
图6是显示本发明实施例的半导体装置制造方法的剖面图；
图7是显示本发明实施例的半导体装置制造方法的剖面图；
图8是显示本发明实施例的半导体装置制造方法的剖面图；
图9是显示现有的实施例的半导体装置制造方法的剖面图；
图10是显示现有的实施例的半导体装置制造方法的剖面图；
图11是显示现有的实施例的半导体装置制造方法的剖面图；
图12是显示现有的实施例的半导体装置制造方法的剖面图；
图13是显示现有的实施例的半导体装置制造方法的剖面图；
图14是显示现有的实施例的半导体装置制造方法的剖面图；
图15是显示采用现有实施例的半导体装置制造方法的问题点的剖面图；
具体实施方式
参照图1～图8说明本发明的半导体装置的制造方法。
参照图1，在硅衬底1上形成膜厚5nm程度的利用热氧化法得到的氧化硅膜。将其作为栅极绝缘膜2。进一步在栅极绝缘膜2上形成膜厚200nm程度的多晶硅膜。通过由光刻、蚀刻将其加工，形成栅极电极3。
另外，虽未图示，但为进行精度优良的蚀刻，还有在多晶硅膜上形成氧化硅膜等，将其作为硬掩膜使用的方法。
然后，以栅极电极3为掩膜，例如可使用磷离子等，通过注入剂量为1～5×1014(离子数/cm2)程度的低浓度杂质，在栅极电极3周边的距硅衬底1的表面深度为10～20nm程度的区域形成低浓度杂质区域4。另外，在注入后，进行使氮气流动同时加热的退火处理，使杂质扩散到衬底内，形成杂质区域。另外，也可以使用硼离子。
参照图2，在硅衬底1的整体上以1～20nm程度形成由HTO(高温氧化物High Temperature Oxide)膜、TEOS(四乙基原硅酸盐Tetra Ethyl OrthoSilicate)膜、NSG(非掺杂硅酸盐玻璃Non Dope Silicate Glass)膜等氧化硅膜。以下，该膜被称为衬垫绝缘膜5。
然后，通过在衬垫绝缘膜5上以400℃～900℃程度进行N2退火处理，可减少相对衬垫绝缘膜5和作为热氧化膜的栅极氧化膜2的湿蚀刻的蚀刻速率差。
参照图3，干蚀刻衬垫绝缘膜5。此时，在栅极电极3上部或栅极绝缘膜2上部的平坦区域进行干蚀刻，并残留成膜膜厚的5％～35％程度的衬垫绝缘膜5a。另外，在该实施例中，只要残留5nm～45nm程度，则没有问题。
另外，也可以在该干蚀刻后，进行所述的400℃～900℃的N2退火处理。不管在哪个工序进行，也可以达到减少湿蚀刻的蚀刻速率差这样的目的。
参照图4，使用以氟酸或缓冲氟酸为主成分的药液湿蚀刻残留的衬垫绝缘膜5a及栅极绝缘膜2。另外，该湿蚀刻用的药液可以是氟酸系的单体药品，为改善蚀刻速率或润湿性，也可以添加纯水或界面活性剂。其结果，在栅极电极3的侧壁部形成衬垫6。
此时，由于蚀刻液以氟酸或缓冲氟酸为主成分，故硅衬底1和栅极电极3的多晶硅几乎没有被消减。另外，由于药液中不含有碳，碳污染也不会产生。
参照图5，在硅衬底1的整个面上形成厚度约10nm的由氮化硅膜构成的缓冲膜7。然后，注入和所述低浓度杂质区域4相同导电型的高浓度杂质，形成高浓度杂质区域8。此时的剂量例如在使用砷离子时为1～5×1015(离子数/cm2)程度。退火前的高浓度杂质层深度为距晶片表面5～45nm程度，且在比所述低浓度杂质层4更深的部分形成。然后，通过N2退火等加热处理，使杂质扩散到衬底内，这一点如所述低浓度杂质区域4形成的说明中所述。另外，也可以使用硼离子。
参照图6，采用以磷酸为主成分的药液进行湿蚀刻，除去缓冲膜7。关于药液，可以是磷酸单体，也可以为调节蚀刻速率或改善润湿性，加入纯水或界面活性剂。
此时，由于使用磷酸作为蚀刻液，故硅衬底1或栅极电极3的硅未被消减，由于蚀刻液中不存在碳，故不产生碳污染。
参照图7，在硅衬底1的整面上形成钛、钴、镍等的过渡金属膜9。在使用钛时，其膜厚为约30～40nm，在使用钴时，其膜厚为约6～10nm。
参照图8(a)，加热硅衬底1直至过渡金属和硅反应的温度。此时的加热温度为，一般地说，使用钛时约为700℃，使用钴时约为500℃。然后，由使用硫酸等进行的湿蚀刻除去未反应的过渡金属，然后，通过再次加热硅衬底，在硅衬底1或栅极电极3的表层部形成硅化物层10。
然后，形成层间膜，通过开设触点，设置金属配线形成半导体装置，这和现有的技术相同。
例如，在将钴以8nm程度成膜，形成硅化物层时，硅化物层的深度为约32nm程度。因此，参照图8(b)，在具有绝缘体上的硅膜厚度为50nm程度的SOI结构的硅衬底中，当通过现有的方法消减30nm程度的硅时，不但未得到必要的硅化物层的厚度，而且形成没有杂质层的状态。但是，采用本发明的制造方法，可防止这样的问题产生。
Claims (7)
1、一种半导体装置的制造方法，其特征在于，包括如下工序：在硅衬底上形成栅极绝缘膜；在所述栅极绝缘膜上形成栅极电极；介由所述栅极绝缘膜在邻接所述栅极电极的区域的衬底表层部形成低浓度杂质层；覆盖所述栅极绝缘膜和所述栅极电极形成绝缘膜；以在膜厚方向保留所述绝缘膜的一部分的方式进行干蚀刻；通过将干蚀刻时保留的所述绝缘膜利用湿蚀刻除去，形成与栅极电极侧面邻接的衬垫；在所述硅衬底的整个面上形成氮化硅膜；在邻接所述衬垫的区域的衬底表层部形成比所述低浓度杂质区域更深的高浓度杂质区域；通过湿蚀刻除去所述氮化硅膜；在所述硅衬底的整个面上形成过渡金属膜；通过使所述硅衬底及所述栅极电极上面的硅和过渡金属层反应，在硅衬底和栅极电极上部的表层部形成硅化物层。
2、如权利要求1所述的半导体装置的制造方法，其特征在于，所述硅衬底使用具有SOI结构的硅衬底，SOI是绝缘体上硅。
3、如权利要求1所述的半导体装置的制造方法，其特征在于，所述栅极氧化膜是采用热氧化得到的氧化硅膜。
4、如权利要求1所述的半导体装置的制造方法，其特征在于，覆盖所述栅极电极形成的绝缘膜是由HTO、TEOS、NSG中的任意一种构成的氧化硅膜，HTO是高温氧化物，TEOS是原硅酸四乙酯，NSG是无掺杂硅酸盐玻璃。
5、如权利要求1所述的半导体装置的制造方法，其特征在于，覆盖所述栅极电极形成的绝缘膜在成膜后直至进行用于形成所述衬垫的湿蚀刻的工序中，利用氮气进行退火处理。
6、如权利要求1所述的半导体装置的制造方法，其特征在于，所述过渡金属膜的材料由钛、钴、镍中的任意一种构成。
7、一种半导体装置的制造方法，其特征在于，包括如下工序：在具有SOI结构的硅衬底上形成由氧化硅膜构成的栅极绝缘膜；在所述栅极绝缘膜上形成由多晶硅膜构成的栅极电极；介由所述栅极绝缘膜，在邻接所述栅极电极的区域的所述硅衬底表层部形成低浓度杂质层；覆盖所述栅极绝缘膜和所述栅极电极形成氧化硅膜；以将所述氧化硅膜膜厚的5％～35％保留的方式进行干蚀刻；通过将被干蚀刻的所述氧化硅膜由氟酸或缓冲氟酸湿蚀刻，形成邻接栅极电极侧部的衬垫；对所述硅衬底形成氮化硅膜；在比邻接所述衬垫的区域的衬底表层部的所述低浓度杂质区域更深的部分形成和所述低浓度杂质层相同导电型的高浓度杂质区域；通过由磷酸进行湿蚀刻，除去所述氮化硅膜；在具有所述SOI结构的硅衬底的整个面形成由钛、钴、镍中的任意一种构成的过渡金属膜；通过使所述硅衬底及所述栅极电极上面的硅和所述过渡金属膜反应，在硅衬底和栅极电极上部的表层部形成硅化物层，SOI是绝缘体上硅。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP369269/2003 | 2003-10-29 | ||
| JP369269/03 | 2003-10-29 | ||
| JP2003369269 | 2003-10-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1612308A CN1612308A (zh) | 2005-05-04 |
| CN1316576C true CN1316576C (zh) | 2007-05-16 |
Family
ID=34674784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100896523A Expired - Fee Related CN1316576C (zh) | 2003-10-29 | 2004-10-29 | 半导体装置的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7022575B2 (zh) |
| CN (1) | CN1316576C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184420A (ja) * | 2006-01-06 | 2007-07-19 | Nec Electronics Corp | 半導体装置の製造方法 |
| CN102082086B (zh) * | 2009-12-01 | 2012-12-05 | 无锡华润上华半导体有限公司 | 半导体制造方法 |
| CN102915918B (zh) * | 2011-08-04 | 2016-04-06 | 无锡华润上华半导体有限公司 | 金属硅化物形成方法 |
| CN102593004A (zh) * | 2012-03-07 | 2012-07-18 | 中国科学院半导体研究所 | 在碳化硅半导体薄膜双注入区形成短沟道的方法 |
| CN115084024B (zh) * | 2022-07-19 | 2022-11-18 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1148272A (zh) * | 1995-06-20 | 1997-04-23 | 现代电子产业株式会社 | 半导体器件中的晶体管及其制造方法 |
| CN1148273A (zh) * | 1995-06-20 | 1997-04-23 | 现代电子产业株式会社 | 半导体器件中的晶体管及其制造方法 |
| CN1155160A (zh) * | 1995-09-28 | 1997-07-23 | 日本电气株式会社 | 制备自对准硅化物结构半导体器件的方法 |
| US6238988B1 (en) * | 1999-12-09 | 2001-05-29 | United Microelectronics Corp. | Method of forming a MOS transistor |
| US6255181B1 (en) * | 1997-10-01 | 2001-07-03 | Samsung Electronics Co., Ltd. | Method for fabricating MOS semiconductor device having salicide region and LDD structure |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0724287A3 (en) * | 1995-01-30 | 1999-04-07 | Nec Corporation | Method for fabricating semiconductor device having titanium silicide film |
| US5960319A (en) * | 1995-10-04 | 1999-09-28 | Sharp Kabushiki Kaisha | Fabrication method for a semiconductor device |
| US6087239A (en) * | 1996-11-22 | 2000-07-11 | Micron Technology, Inc. | Disposable spacer and method of forming and using same |
| US5783479A (en) * | 1997-06-23 | 1998-07-21 | National Science Council | Structure and method for manufacturing improved FETs having T-shaped gates |
| JP2000091574A (ja) * | 1998-09-07 | 2000-03-31 | Denso Corp | 半導体装置および半導体装置の製造方法 |
| JP3104689B2 (ja) | 1998-09-28 | 2000-10-30 | 日本電気株式会社 | シリサイド層の形成方法および半導体装置の製造方法 |
| JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| JP4095760B2 (ja) | 2000-07-11 | 2008-06-04 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2002134704A (ja) | 2000-10-23 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
| US6509609B1 (en) * | 2001-06-18 | 2003-01-21 | Motorola, Inc. | Grooved channel schottky MOSFET |
| KR100416608B1 (ko) * | 2002-01-16 | 2004-02-05 | 삼성전자주식회사 | 반도체 메모리 장치 및 그의 제조방법 |
| US6498067B1 (en) * | 2002-05-02 | 2002-12-24 | Taiwan Semiconductor Manufacturing Company | Integrated approach for controlling top dielectric loss during spacer etching |
| DE10240422B4 (de) * | 2002-09-02 | 2010-02-18 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Halbleiterelements mit einer Leitungsstruktur mit vergrößertem Metallsilizidbereich |
| US6911695B2 (en) * | 2002-09-19 | 2005-06-28 | Intel Corporation | Transistor having insulating spacers on gate sidewalls to reduce overlap between the gate and doped extension regions of the source and drain |
-
2004
- 2004-10-28 US US10/974,970 patent/US7022575B2/en not_active Expired - Fee Related
- 2004-10-29 CN CNB2004100896523A patent/CN1316576C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1148272A (zh) * | 1995-06-20 | 1997-04-23 | 现代电子产业株式会社 | 半导体器件中的晶体管及其制造方法 |
| CN1148273A (zh) * | 1995-06-20 | 1997-04-23 | 现代电子产业株式会社 | 半导体器件中的晶体管及其制造方法 |
| CN1155160A (zh) * | 1995-09-28 | 1997-07-23 | 日本电气株式会社 | 制备自对准硅化物结构半导体器件的方法 |
| US6255181B1 (en) * | 1997-10-01 | 2001-07-03 | Samsung Electronics Co., Ltd. | Method for fabricating MOS semiconductor device having salicide region and LDD structure |
| US6238988B1 (en) * | 1999-12-09 | 2001-05-29 | United Microelectronics Corp. | Method of forming a MOS transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050136629A1 (en) | 2005-06-23 |
| CN1612308A (zh) | 2005-05-04 |
| US7022575B2 (en) | 2006-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI283460B (en) | Advanced disposable spacer process by low-temperature high-stress nitride film for sub-90 nm CMOS technology | |
| US6627488B2 (en) | Method for fabricating a semiconductor device using a damascene process | |
| US6300201B1 (en) | Method to form a high K dielectric gate insulator layer, a metal gate structure, and self-aligned channel regions, post source/drain formation | |
| US7795107B2 (en) | Method for forming isolation structures | |
| KR100440840B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6372589B1 (en) | Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer | |
| US20100081246A1 (en) | Method of manufacturing a semiconductor | |
| US7338910B2 (en) | Method of fabricating semiconductor devices and method of removing a spacer | |
| CN1316576C (zh) | 半导体装置的制造方法 | |
| US6855592B2 (en) | Method for manufacturing semiconductor device | |
| US6627527B1 (en) | Method to reduce metal silicide void formation | |
| US7179745B1 (en) | Method for offsetting a silicide process from a gate electrode of a semiconductor device | |
| KR100685898B1 (ko) | 반도체 소자의 제조방법 | |
| US5783486A (en) | Bridge-free self aligned silicide process | |
| US6987062B2 (en) | Manufacturing method of semiconductor device | |
| US7166525B2 (en) | High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer | |
| KR100395776B1 (ko) | 반도체 소자의 실리사이드막 제조 방법 | |
| KR100628225B1 (ko) | 반도체 소자의 제조방법 | |
| CN102832129B (zh) | 一种半导体器件的制造方法 | |
| US8728926B2 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
| KR20010029977A (ko) | 반도체 장치 형성 방법 | |
| KR100572209B1 (ko) | 반도체 소자의 실리사이드막 형성방법 | |
| JP2000269500A (ja) | 半導体装置の製造方法 | |
| KR100192537B1 (ko) | 반도체 소자 제조방법 | |
| JP2005159336A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |