CN1310331C - 铁电随机存取存储器电容器及其制造方法 - Google Patents

铁电随机存取存储器电容器及其制造方法 Download PDF

Info

Publication number
CN1310331C
CN1310331C CNB2004100294389A CN200410029438A CN1310331C CN 1310331 C CN1310331 C CN 1310331C CN B2004100294389 A CNB2004100294389 A CN B2004100294389A CN 200410029438 A CN200410029438 A CN 200410029438A CN 1310331 C CN1310331 C CN 1310331C
Authority
CN
China
Prior art keywords
layer
dielectric layer
group
capacitor
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100294389A
Other languages
English (en)
Other versions
CN1577864A (zh
Inventor
权纯容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1577864A publication Critical patent/CN1577864A/zh
Application granted granted Critical
Publication of CN1310331C publication Critical patent/CN1310331C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明使用一种具有合并式顶部电极板线(MTP)结构的铁电随机存取存储器(FeRAM)电容器的制造方法，以防止在FeRAM上产生有害的冲击并确保制造出可靠的FeRAM装置，所述方法包括下列步骤：通过预定程序制备一有源矩阵；在该有源矩阵上依序形成一第一导电层、一介电层及一第二导电层；在该第二导电层上形成一硬掩模；通过使用该硬掩模对该第二导电层、介电层及第一导电层进行图案制作，因此形成一垂直的电容器堆栈，使得该电容器堆栈的宽度比该存储节点的宽度大；形成一围住该电容器堆栈的第二ILD；对平坦化第二ILD直到露出该硬掩模的顶面为止；移除该硬掩模，以便在该顶部电极上方形成一开口；以及形成一板线，使其宽度大于该电容器堆栈的宽度。

Description

铁电随机存取存储器电容器及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，尤其涉及一种具有合并式顶部电极板线(MTP)结构的铁电随机存取存储器(FeRAM)电容器及其制造方法。
背景技术
随着薄膜沉积技术的最新发展，人们对使用铁电薄膜研制的非挥发性存储单元进行了大量的研究。这种非挥发性存储单元是一种利用铁电电容器薄膜的高速偏极化/逆转及残余偏极化而具有高速可重写非挥发性特征的存储单元。
因此，FeRAM中已逐渐将诸如锶铋钽(SBT)及铅锆钛(PZT)之类的铁电材料用于电容器薄膜以取代习知的氧化硅膜或氮化硅膜，因为这类材料可确保低电压的高速性能且也不需要像动态随机存取存储器(DRAM)一样进行周期性更新以防止于待机时间间隔内遗失信息。
由于铁电材料在室温具有从几百到几千之间的高介电常数以及稳定的残余偏极化特性，因此可将其应用在FeRAM装置上当作电容器薄膜。在使用FeRAM装置时，可在有电场施加其上时通过偶极子的偏极性储存信息数据。即使移除电场时，仍然可保存其残余偏极性以致能储存信息数据亦即“0”或“1”。
参照图1A到1E，其为一种FeRAM电容器的习知制造方法的截面视图。
图1中，制造FeRAM电容器的习知方法由制备一有源矩阵105开始，其中该有源矩阵105包括一半导体基片110、一场氧化物(FOX)区112、一源极/漏极区114、一第一层间介电层(ILD)116及一存储节点115。具体来说，通过标准方法将该FOX区112及源极/漏极区114形成于半导体基片110的预定位置内。之后，利用诸如硼磷硅玻璃(BPSG)及高密度等离子(HDP)氧化物等的材料将第一ILD 116形成于半导体基片110上。之后，将该第一ILD 116制作成图案以行形成第一预定构造，因此形成一接触孔(未标示)并露出该源极/漏极区114。然后，通过诸如等离子气相沉积(Plasma Vapor Deposition，PVD)法或是游离金属等离子(Ionized MetalPlasma，IMP)法等方法将第一阻挡层118形成于所得的包括接触孔及该第一ILD 116顶面的结构上方，其中该第一阻挡层118使用的是由Ti层及TiN层构成的双层结构。
在形成第一阻挡层118之后，进行诸如快速热处理(RTP)之类的标准热处理程序以便将一TiSi2层120形成于该第一阻挡层118与源极/漏极区114之间。应该注意的是，可在使用化学气相沉积(CVD)法时省略该标准热处理程序以便沉积该第一阻挡层118，因为在进行CVD程序期间通过钛层与底下的源极/漏极区114之间的交互作用形成该硅化钛层120。
随后，将一第二阻挡层122沉积于该第一阻挡层118上以便防止钨(W)塞124与源极/漏极区114之间出现扩散现象。在通过PVD法形成该第一阻挡层118的例子里，需要进行形成该第二阻挡层122的沉积程序。然而，也可在使用CVD法的例子里省略形成该第二阻挡层122的沉积程序。
在形成第二阻挡层122之后，将一钨层沉积于所得结构上方直到接触孔完全填满钨为止。之后，选择性地将该第一阻挡层118、第二阻挡层122及钨层蚀刻成第一预定构造使得该钨塞124的顶面低于该第一ILD116的顶面。也就是说，在该存储节点115内形成一凹槽。此中，较佳的是形成深度在大约500到大约1000之间的凹槽，因为该钨层的沉积厚度通过考量该存储节点215的直径而确定。下一步骤中，通过使用化学机械抛光法(CMP)将一第三阻挡层126形成于凹槽内以便防止氧气于进行后退火程序期间扩散到该钨塞124内，其中该第三阻挡层使用的是诸如TiN、TiAlN、TiSiN及RuTiN之类的材料。
随后参照图1B，依序将一氧化物层128及一第一导电层130形成于该存储节点115及第一ILD 116的顶面上。这里，该第一导电层130使用的是其中依序形成有铱(Ir)层、氧化铱(IrOx)层及铂(Pt)层的多重层。
图1C所示的相继步骤中，对第一导电层130及氧化物层128进行图案制作以形成第二预定构造，因此得到一底部电极130A及一胶合层128A。
如图1D所示的下一步骤中，将一第二ILD 132形成于该第一ILD116及底部电极130A上，并通过使用诸如CMP及回蚀之类的方法使之平坦化直到露出该底部电极130A的顶面为止。对第二ILD 132进行平坦化期间，会在该第二ILD 132与底部电极130A之间出现阶梯(X)，使得该第二ILD 132的平坦化顶面无疑地会低于该底部电极130A的顶面。
随后参照图1E，通过使用标准的沉积程序将一铁电介电层134形成于底部电极130A及第二ILD 132上，其中该铁电介电层134使用的是诸如SBT、PZT及钡钽钛(BST)之类的材料。
之后，将一第二导电层形成于该铁电介电层134上并进行图案制作以形成第三预定构造，因此形成一顶部电极136。一般而言，可进行退火程序以便在形成该铁电介电层134或顶部电极136之后使该铁电介电层134结晶。因此，完成习知的制造FeRAM电容器的方法。
然而，如上所述习知的制造FeRAM电容器的方法有很多缺点。第一，由于无疑地存在该底部电极130A上的铁电介电层134与该第二ILD132上的铁电介电层的晶体结构间的差异，因此存在有该第二ILD 132上的铁电介电层134的晶体结构不如该底部电极130A上的铁电介电层134的晶体结构那么好的问题。在长时间运转下，该FeRAM电容器的铁电性质会恶化。
第二，如前所述在对第二ILD 132进行平坦化期间，会在该第二ILD132与底部电极130A之间出现阶梯(X)，以致该铁电介电层134会在其沉积程序期间发生破裂现象。除了产生破裂现象以外，阶梯(X)愈高，该铁电介电层134的阶梯覆盖率愈差。此例中，在围绕该底部电极130A的各露出侧壁处可能存在有微型空隙。因此，可能会在进行后退火程序期间使该铁电介电层134出现分层现象。
第三，由于在对第一导电层进行图案制作之后进行退火程序，因此可通过该底部电极130A的各侧壁与该第二ILD 132的各表面间的氧气扩散作用使该第二阻挡层122产生氧化。因此，终究会使FeRAM电容器的电气特性恶化。
发明内容
因此，本发明的目的在于提供一种具有MTP结构的FeRAM电容器，其中通过使用单阶蚀刻法形成一垂直的电容器堆栈，因而强化了其铁电性质并防止该铁电层内出现破裂现象。
本发明的另一目的在于提供一种具有MTP结构的FeRAM装置的制造方法，其中通过使用单阶蚀刻法形成一垂直的电容器堆栈，因而强化了其铁电性质并防止该铁电层内出现破裂现象。
根据本发明的一个方面，提供一种具有MTP结构的FeRAM电容器，包括：有源矩阵105，其包括半导体基片、FOX区、源极/漏极区、第一ILD及存储节点；电容器堆栈，包括底部电极、铁电层及顶部电极，其中所述底部电极、铁电层及顶部电极形成于所述存储节点以及所述第一ILD的预定部分上，且所述电容器堆栈的宽度比所述存储节点的宽度大；第二ILD，其包围所述电容器堆栈，其中所述顶部电极的顶面未覆盖所述第二ILD；以及板线，其形成于所述顶部电极的顶面以及所述第二ILD的预定部分上，且所述板线的宽度大于所述顶部电极的宽度。
根据本发明的另一方面，提供一种具有MTP结构的FeRAM电容器的制造方法，包括下列步骤：a)制备有源矩阵，其包括半导体基片、源极/漏极区、FOX区、第一ILD及存储节点；b)在所述有源矩阵上依序形成第一导电层、介电层及第二导电层；c)在所述第二导电层的预定位置上形成硬掩模；d)使用所述硬掩模对所述第二导电层、介电层及第一导电层进行图案制作，因此形成包括底部电极、铁电层及顶部电极的电容器堆栈，使得所述电容器堆栈的宽度比所述存储节点的宽度大；e)在所述第一ILD及硬掩模上形成第二ILD，其中所述第二ILD围住所述电容器堆栈；f)对所述第二ILD进行平坦化，直到露出所述硬掩模的顶面为止；g)移除所述硬掩模，以便在所述顶部电极上方形成开口；以及h)在上述所得结构上方形成第三导电层，并进行图案制作以形成预定构造，由此获得宽度大于所述电容器堆栈宽度的板线，并使所述板线与所述顶部电极电连接。
附图说明
参照以下对附图和优选实施例的描述，本发明的上述及其它目的、特性、及优点将会变得更明显。
图1A到1E为一种习知的FeRAM电容器的制造方法的截面视图。
图2为本发明一较佳实施例的FeRAM电容器的截面视图。
图3A到3F为本发明一较佳实施例的FeRAM电容器的制造方法的截面视图。
图4为本发明另一较佳实施例的FeRAM电容器的制造方法的截面视图。
图5为本发明较佳实施例的FeRAM电容器中合并的晶片上的单元矩阵的平面视图。
具体实施方式
图2、图3A到3F、图4及图5为本发明较佳实施例的FeRAM电容器及其制造方法的截面视图。应该注意的是，图2、图3A到3F、图4及图5中以相同的符号标示出相同的组件。
参照图2，其为一种具有MTP结构的创造性的FeRAM电容器200的截面视图，其中该FeRAM电容器200包括一有源矩阵205、一电容器堆栈225、一第二ILD238及一板线244。该有源矩阵205包括：一半导体基片210，含有一FOX区212及一源极/漏极区214；一第一ILD 216，其形成于该半导体基片210上；及一存储节点215，在对第一ILD 216进行图案制作形成预定构造之后达成。
这里，该存储节点215设置有一硅化钛(TiSi2)层220、一第一阻挡层218、一第二阻挡层222、一钨塞224及一第三阻挡层226，其中该第一阻挡层218使用的是由钛(Ti)层及氮化钛层(TiN)构成的双层结构，该第二阻挡层222使用的是氮化钛，而该第三阻挡层226使用的是选自由TiN、TiAlN、TiSiN及RuTiN构成的一组材料。该硅化钛层220通过在形成第一阻挡层218之后进行RTP达成的，因而在该源极/漏极区214与第一阻挡层218之间形成一欧姆接点。
该电容器堆栈225与该存储节点215电连接，其中该电容器包括：一底部电极230A；一形成于该底部电极230A上的铁电层232A；及一形成于该铁电层232A上的顶部电极234A。该底部电极230A形成于存储节点215上，采用诸如Ir、氧化铱(IrOx)、Pt、钌(Ru)、铑(Rh)之类的材料及其组合材料制成。这里在使用Ir/IrOx/Pt当作底部电极230A的例子里，较佳的是形成厚度在大约500到大约1500的Ir层，厚度在大约50到大约500内的IrO2层，以及厚度在大约100到大约1000的Pt层。该底部电极230A通过使用诸如CVD、物理气相沉积法(PVD)、原子层沉积法(ALD)及等离子强化型ALD(PEALD)之类的方法形成。
由于该Ir层相对于底下的第一ILD 216具有很差的粘附性质，因此形成一第一胶合层228A，以强化该底部电极230A与第一ILD 216之间的粘附性质。这里，该第一胶合层228A通过诸如ALD、CMP及PVD之类的方法利用诸如氧化铝(Al2O3)之类的材料形成。此外，较佳的是使所形成的第一胶合层228A的厚度尽可能愈薄愈好，例如在大约5到大约50之间。
除此之外，该铁电层232A使用的材料选自由铋镧钛(BLT)、SBT、锶铋钽铌(SBTN)及PZT构成的族群，其中该铁电层232A的厚度在大约50到大约2000之间。此外，该铁电层232A通过使用诸如旋转涂覆法、PVD、CVD及ALD之类的方法形成。使所形成的顶部电极234A的厚度在大约100到大约1000之间，且其材料选自由Pt、Ir、Ru、IrO2、RuO2、Pt/IrO2/Ir、IrO2/Ir、RuO2/Ru、Pt/RuO2构成的族群。该顶部电极234A通过使用诸如CVD、PVD、ALD及PEALD之类的方法形成。
第二IILD 238使用的是诸如磷硅玻璃(PSG)、旋转涂覆玻璃(SOG)、未掺杂硅玻璃(USG)及正硅酸乙酯(TEOS)之类的材料。可替代地，可将该第二ILD 238形成为具有双层结构的形状。也就是说，将第一层形成于该电容器堆栈225的侧壁及第一ILD 216的顶面上，随后将第二层形成于该第一层上。这里，该第一层使用的是诸如氧化钛(TiO2)、TEOS或氧化铝(Al2O3)之类的材料，而第二层使用的则是诸如PSG、SOG或TEOS之类的材料。
厚度在大约500到大约3000之间的板线244通过使用诸如PVD、CVD或ALD之类的方法形成于电容器堆栈225之上，通过使用诸如Pt、Ir或Ir/IrO2之类的材料与该顶部电极234A电连接。
参照图3A到3F，其为一种具有MTP结构的FeRAM电容器的制造方法的截面视图。
图3A中，FeRAM电容器的制造方法从制备一有源矩阵205开始，其中该有源矩阵205包括一通过预定程序得到的半导体基片210、一第一ILD 216及一存储节点215，其中该存储节点215在对第一ILD 216进行图案制作形成预定构造之后达成。稍后将会更详细地显示该存储节点215的制备程序。
一开始，通过使用标准方法将该FOX区212及源极/漏极区214形成于半导体基片210的预定位置内。之后，利用诸如BPSG及HDP氧化物之类的材料将第一ILD 216形成于半导体基片210上，并将该第一ILD216制作成图案以行形成第二预定构造，因此形成一接触孔(未示)并露出该源极/漏极区214。然后，通过诸如PVD或是IMP之类的方法将第一阻挡层218形成于包括接触孔及该第一ILD 216顶面的所得结构的上方，其中该第一阻挡层218使用的是由Ti层及TiN层构成的双层结构。
在形成第一阻挡层218之后，在大约830℃的氮气环境中进行大约20秒的RTP，以便诱发该第一阻挡层218内的钛原子与底下源极/漏极区214内的硅原子之间的交互作用，因而形成一TiSi2层220。应该注意的是，可在使用CVD法的例子里省略该RTP程序以便沉积该Ti/TiN层，因为该TiSi2层220在进行CVD程序期间形成。
随后，将厚度在大约200的第二阻挡层222沉积于该第一阻挡层218上，以便防止钨塞224与源极/漏极区214之间出现扩散现象。在通过PVD法形成该第一阻挡层218的例子里，需要形成该第二阻挡层222的沉积程序。然而，也可在使用CVD法的例子里省略用以形成该第二阻挡层222的沉积程序。
形成第二阻挡层222之后，将一钨层沉积于所得结构上方直到接触孔完全填满钨为止。之后，选择性地将该第一阻挡层218、第二阻挡层222及钨层蚀刻成第三预定构造，使得该钨塞224的顶面低于该第一ILD216的顶面。也就是说，在该存储节点215内形成一凹槽。这里，可通过依序对该钨层、第一阻挡层218及第二阻挡层222进行过蚀以形成该凹槽。替代地，可在通过使用CMP法对该钨层进行平坦化之后，对第一阻挡层218及第二阻挡层222进行过蚀，以便在该存储节点215内形成一凹槽。除此之外，可在通过CMP法对钨层、第一阻挡层218及第二阻挡层222进行平坦化之后，可引进辅助的回蚀程序以便在该存储节点215内形成一凹槽。
这里，较佳的是形成一深度在大约500到大约1000之间的凹槽。由于通过考量该存储节点215的直径来确定钨层的沉积厚度，故较佳的是当该存储节点215的直径约为0.3微米时形成厚度约为3000的钨层。
下一步骤中，通过使用CMP法将一第三阻挡层226形成于凹槽内，以防止氧气于在进行后退火程序期间扩散到该钨塞224内，其中该第三阻挡层226使用的是诸如TiN、TiAlN、TiSiN及RuTiN之类的材料。
之后参照图3B，通过使用诸如ALD、CVD或PVD之类的方法在该有源矩阵205上形成厚度在大约5到大约50之间由构成的第一氧化物层Al2O3 228。形成厚度愈薄愈好的第一氧化物层228的理由是可在没有辅助移除程序的情况下在进行后退火程序期间很容易地移除该第一胶合层228A。
后继步骤中，依序将一第一导电层230、一介电层232、一第二导电层234及一硬掩模层236形成于该第一氧化物层228上。此中，该第一导电层230通过使用诸如CVD、PVD、ALD及PEALD之类方法，使用Pt、Ir、Ru或其组合形成。例如，可通过依序将Ir、IrO2及Pt沉积于该第一氧化物层228上以形成该第一导电层230，其中较佳的是该Ir层、IrO2层及Pt层的厚度分别在大约500到大约1500之间、大约50到大约500之间及大约100到大约1000之间。该介电层232通过使用诸如CVD、ALD及旋转涂覆法之类的方法，并使其厚度在大约50到大约2000之间，其中该铁电介电层232使用的是诸如SBT、SBTN、PZT或BLT之类的材料。该第二导电层234采用诸如CVD、PVD、ALD或PEALD之类的方法形成，其厚度在大约100到大约1000范围内，其使用的材料选自由Pt、Ir、Ru、IrO2、RuO2、Pt/IrO2、Pt/IrO2/Ir、IrO2/Ir、RuO2/Ru、Pt/RuO2/Ru及Pt/RuO2构成的族群。厚度在大约500到大约2000之间的硬掩模层236使用诸如TiN或TaN之类的材料形成。
较佳的是，本发明应该在考量图案制作程序界限下形成厚度愈薄愈好的第一氧化物层228、第一导电层230、介电层232、第二导电层234及硬掩模层236。
之后，在温度从大约400℃到大约800℃范围内的氧气、氮气、氩气、臭氧、氦气、氖气、或氪气环境中进行大约5小时的退火处理以恢复其铁电性质。这种退火处理可在形成该第二导电层234或介电层232之后执行且在扩散式烤炉或RTP设备内进行的。替代的，可在RTP设备内进行退火处理之后在扩散式烤炉内重复进行退火处理，反之亦然。
退火处理之后，在该硬掩模层236上形成一光致抗蚀剂图案(未示)之后为该硬掩模层236进行图案制作，以形成第四预定构造因而形成一硬掩模236A。
之后，通过使用该硬掩模236A对该第二导电层234、介电层232、第一导电层230及第一氧化物层228进行蚀刻，因而形成一包括底部电极230A、铁电层232A及顶部电极234A的电容器堆栈225，并形成一第一胶合层228A，如图3C所示。在进行图案制作之后，需要注意的是，仍然会在该顶部电极234A的顶面上保留有该硬掩模236A。
这里，可在退火处理期间通过使用RTP及SC-1清洁处理移除该第一胶合层228A，因而在该底部电极230A与第一ILD 216之间形成开口。具体来说，进行RTP以扩充该钨塞224，使得该第三阻挡层226经受压力。由此，配置于该第三阻挡层226顶面上的第一胶合层228A会出现破裂。可透过SC-1清洁处理移除该破裂的第一胶合层228A。替代地，可在退火处理期间移除该第一胶合层228A以恢复其铁电性质，因为所形成的第一胶合层228A足够薄。
如图3D所示的下一步骤中，在该第一ILD及电容器堆栈225上形成一第二ILD 238，其中该第二ILD 238落在比该电容器堆栈225更高处。然后，通过使用诸如回蚀或CMP处理对该第二ILD 238进行平坦化，直到露出该硬掩模236A的顶面为止。可在进行CMP处理之后通过进行回蚀处理以对该第二ILD 238进行平坦化。这里，该第二ILD 238使用的是诸如PGS、SOG、USG或TEOS之类的材料。随后，进行烘烤处理，以使该第二ILD 238紧致化并移除该第二ILD 238内的水气。在低于550℃的温度下，在氧气、氮气或氩气环境中进行大约10分钟到2小时的烘烤处理，以防止该硬掩模236A被氧化。
替代地参照图4，该第二ILD 238可以形成另一种形状。也就是说，将一第一层238A形成于该电容器堆栈225的侧壁及第一ILD 216的顶面上。然后，将一第二层238B形成于上述所得结构的上方。这里，该第一层238A使用的是诸如TiO2、TEOS或Al2O3之类具有良好氧气阻绝性质的材料，而该第二层238B使用的是诸如PSG、SOG或USG之类具有良好缝隙填充性质的材料。在防止氧气沿着该第二层238B与第一ILD 216之间的界面扩散到该第三阻挡层226内时，该第一层238A起着很重要的作用。
回头参照图3D，可在对该第二ILD 238进行平坦化期间，在该第二ILD 238与硬掩模236A之间产生一阶梯。也就是说，该第二ILD 238的高度会低于该硬掩模236A的高度。
参照图3E，可通过使用湿蚀刻或干蚀刻移除该硬掩模236A而形成一开口240。因此，该电容器堆栈的高度会低于该第二ILD 238的高度。这里，通过使用诸如以大约1∶大约4∶大约20的比例混合有NH4OH、H2O2及H2O的SC-1溶液之类含NH4OH的混合溶液进行该湿蚀刻程序，并通过使用由氩气及氯气构成的混合气体进行该干蚀刻程序。
移除该硬掩模236A之后，参照图3F，将一第二氧化物层及一第三导电层形成于该所得结构上，随之进行图案制作以形成第五预定构造，因而形成一第二胶合层242及一板线244。这里，通过使用诸如PVD、CVD或ALD之类的方法，采用像该第一胶合层228A的氧化铝形成厚度在大约5到大约50之间的第二胶合层242。非常重要的是，该第二胶合层242的厚度愈薄愈好。原因是应该在没有辅助移除程序的情况下，移除该第二胶合层242。也就是说，在形成足够薄的第二胶合层242的例子里，可以像移除该第一胶合层228A一样，在RTP设备或扩散式烤炉内移除该第二胶合层242。替代地，可在后退火处理期间移除该第二胶合层242，以恢复其铁电性质。
较佳的是，通过使用诸如PVD、CVD或ALD之类的方法以Pt、Ir或Ir/IrO2等形成厚度在大约500至大约3000的用于板线244的第三导电层。可以线型或块型形成该板线244。这里，由于该板线244也作为顶部电极，因此可形成很薄的顶部电极以及很厚的板线。由此，可使用本发明的硬掩模通过单步骤蚀刻法同时对该电容器堆栈225进行图案制作。
参照图5，其为结合有创造性的FeRAM电容器200的半导体晶片上的单元数组的平面视图。
图5中，该电容器堆栈225与存储节点215电连接，该板线244覆盖多个电容器堆栈。将一金属互连接点形成在该板线的端部，使之连接于一金属互连结构上。
具有创造性的FeRAM电容器200只在一个步骤中通过使用一个硬掩模为该电容器堆栈225进行图案制作，因而形成一垂直的电容器堆栈225，因此具有多个优点。也就是说，由于只将铁电层232A形成于该底部电极230A上，因此可在退火处理之后获得具有均匀晶体结构的铁电层232A。除此之外，由于该底部电极230A与ILD之间不存在现有技术中所遇到的严重问题，即不存在任何阶梯，因此可避免现有方法中铁电层沉积期间所发生的破裂现象。
除此之外，由于该底部电极230A与ILD之间不存在有任何阶梯，因此该第三阻挡层226不会在恢复铁电性质的退火处理期间被氧化。
此外，本发明的FeRAM电容器200具有MTP结构，因此有利于用以形成金属互连结构的后置处理的实施。
虽然本发明已结合较佳实施例进行了描述，但非常明显的是，本领域的技术人员可在不脱离下述权利要求所定义的本发明范围的情况下做出各种变化和改进。

Claims (48)

1、一种铁电随机存取存储器(FeRAM)电容器，包括：
有源矩阵，其包括半导体基片、场氧化物区、源极/漏极区、第一层间介电层及存储节点接触；
电容器堆栈，包括底部电极、铁电层及顶部电极，其中所述底部电极、铁电层及顶部电极形成于所述有源矩阵上，且所述电容器堆栈的宽度比所述存储节点的宽度大；
第一胶合层，形成于所述第一层间介电层与底部电极之间；第二层间介电层，其包围所述电容器堆栈，其中所述顶部电极的顶面未被所述第二层间介电层覆盖；
板线，其形成于所述顶部电极的顶面以及所述第二层间介电层的预定部分上，且所述板线的宽度大于所述顶部电极的宽度；以及
第二胶合层，形成于所述第二层间介电层与板线之间。
2.如权利要求1所述的FeRAM电容器，其特征在于：所述第一胶合层和第二胶合层使用的材料是氧化铝(Al2O3)。
3、如权利要求2所述的FeRAM电容器，其特征在于：形成所述第一胶合层和第二胶合层的方法选自由原子层沉积法(ALD)、化学气相沉积法(CVD)及物理气相沉积法(PVD)构成的组。
4、如权利要求3所述的FeRAM电容器，其特征在于：所述第一胶合层和第二胶合层的厚度在大约5到大约50之间。
5、如权利要求1所述的FeRAM电容器，其特征在于：所述顶部电极的顶面低于所述第二层间介电层的顶面。
6、如权利要求1所述的FeRAM电容器，其特征在于：所述第二层间介电层使用的材料选自由磷硅玻璃(PSG)、旋转涂覆玻璃(SOG)、未掺杂硅玻璃(USG)及正硅酸乙酯(TEOS)构成的组。
7、如权利要求6所述的FeRAM电容器，其特征在于：所述第二层间介电层为一种双层结构，其中，第一层形成于所述第一层间介电层及电容器堆栈的侧壁上，以防止氧扩散，第二层形成于所述第一层上。
8、如权利要求7所述的FeRAM电容器，其特征在于：所述第一层使用的材料选自由氧化钛(TiO2)、TEOS及Al2O3构成的组。
9、如权利要求7所述的FeRAM电容器，其特征在于：所述第二层使用的材料选自由PSG、SOG、USG及TEOS构成的组。
10、如权利要求1所述的FeRAM电容器，其特征在于：所述底部电极的形成方法选自由CVD、PVD、ALD及等离子强化型ALD(PEALD)构成的组。
11、如权利要求10所述的FeRAM电容器，其特征在于：所述底部电极使用的材料选自由铂(Pt)、铱(Ir)、钌(Ru)、铼(Re)、铑(Rh)及其组合构成的组。
12、如权利要求1所述的FeRAM电容器，其特征在于：厚度在大约50到大约2000之间的铁电层的形成方法选自由旋转涂覆法、PVD、CVD及ALD构成的组。
13、如权利要求12所述的FeRAM电容器，其特征在于：所述铁电层使用的材料选自由铋镧钛(BLT)、锶铋钽(SBT)、锶铋钽铌(SBTN)及铅锆钛(PZT)构成的组。
14、如权利要求1所述的FeRAM电容器，其特征在于：厚度在大约100到大约1000之间的顶部电极的形成方法选自由CVD、PVD、ALD及PEALD构成的组。
15、如权利要求14所述的FeRAM电容器，其特征在于：所述顶部电极使用的材料选自由Pt、Ir、Ru、IrO2、RuO2、Pt/IrO2、Pt/IrO2/Ir、IrO2/Ir、RuO2/Ru、Pt/RuO2/Ru及Pt/RuO2构成的组。
16、如权利要求1所述的FeRAM电容器，其特征在于：采用选自由PVD、CVD及ALD构成的组的形成方法，形成厚度在大约500到大约3000之间的板线。
17、一种铁电随机存取存储器(FeRAM)电容器的制造方法，包括下列步骤：
a)制备有源矩阵，其包括半导体基片、源极/漏极区、FOX区、第一层间介电层及存储节点；
b)在所述有源矩阵上依序形成第一导电层、介电层及第二导电层；
c)在所述第二导电层的预定位置上形成硬掩模；
d)使用所述硬掩模对所述第二导电层、介电层及第一导电层进行图案制作，因此形成包括底部电极、铁电层及顶部电极的电容器堆栈，使得所述电容器堆栈的宽度比所述存储节点的宽度大；
e)在所述第一层间介电层及硬掩模上形成第二层间介电层，其中所述第二层间介电层围住所述电容器堆栈；
f)对所述第二层间介电层进行平坦化，直到露出所述硬掩模的顶面为止；
g)移除所述硬掩模，以便在所述顶部电极上方形成开口；以及
h)在上述所得结构上方形成第三导电层，并进行图案制作以形成预定构造，由此获得宽度大于所述电容器堆栈宽度的板线，并使所述板线与所述顶部电极电连接。
18、如权利要求17所述的方法，在步骤b)之前进一步包括在所述第一层间介电层与第一导电层之间形成第一胶合层的步骤。
19、如权利要求18所述的方法，其特征在于：所述第一胶合层使用的材料是氧化铝(Al2O3)。
20、如权利要求18所述的方法，其特征在于：所述第一胶合层的形成方法选自由ALD、CVD及PVD构成的组。
21、如权利要求18所述的方法，其特征在于：所述第一胶合层的厚度在大约5到大约50之间。
22、如权利要求17所述的方法，其特征在于：步骤c)包括下列步骤：
c1)在所述第二导电层上形成硬掩模层；
c2)在所述硬掩模层上形成光致抗蚀剂层，并对其进行图案制作使之形成预设构造，由此获得光致抗蚀剂图案；以及
c3)通过使用所述光致抗蚀剂图案作掩模将所述硬掩模层进行图案制作以形成预定构造并而形成硬掩模。
23、如权利要求22所述的方法，其特征在于：所述硬掩模使用的材料是氮化钛(TiN)。
24、如权利要求22所述的方法，其特征在于：所述硬掩模使用的材料是氮化钽(TaN)。
25、如权利要求17所述的方法，其特征在于：所述硬掩模层的形成方法选自由PVD、CVD及ALD构成的组。
26、如权利要求17所述的方法，其特征在于：所述步骤f)通过使用化学机械抛光(CMP)程序进行。
27、如权利要求17所述的方法，其特征在于：所述步骤f)通过使用回蚀程序进行。
28、如权利要求17所述的方法，其特征在于：所述步骤f)通过在实施CMP程序之后使用回蚀程序进行。
29、如权利要求17所述的方法，其特征在于：所述第二层间介电层使用的材料选自由PSG、SOG及USG构成的组。
30、如权利要求29所述的方法，其特征在于：所述步骤e)包括下列步骤：
e1)在所述第一层间介电层的顶面及所述电容器堆栈的侧壁上形成第一层，以防止氧气扩散；及
e2)在所述第一层间介电层上形成第二层。
31、如权利要求30所述的方法，其特征在于：所述第一层使用的材料选自由TiO2、TEOS及Al2O3构成的组，所述第二层使用的材料选自由PSG、SOG及USG构成的组。
32、如权利要求17所述的方法，其特征在于：所述步骤e)进一步包括进行烘烤处理的步骤，以便移除所述第二层间介电层内的水气并使所述第二层间介电层致密化。
33、如权利要求32所述的方法，其特征在于：所述烘烤处理在低于大约550℃的温度下在选自由氧气(O2)、氮气(N2)或氩气构成的组的气体环境中进行大约10分钟到2小时。
34、如权利要求17所述的方法，其特征在于：所述步骤g)通过使用湿蚀刻程序进行。
35、如权利要求34所述的方法，其特征在于：通过使用以大约1∶大约4∶大约20的比例混合有NH4OH、H2O2及H2O的混合溶液进行所述湿蚀刻程序。
36、如权利要求17所述的方法，其特征在于：所述步骤g)通过使用干蚀刻程序进行。
37、如权利要求36所述的方法，其特征在于：通过使用氩气(Ar)及氯气(Cl2)构成的混合气体进行所述干蚀刻程序。
38、如权利要求17所述的方法，其特征在于：在步骤h)之前，进一步包括在所述第二层间介电层与第三导电层之间形成第二胶合层的步骤。
39、如权利要求38所述的方法，其特征在于：所述第二胶合层使用的材料是Al2O3。
40、如权利要求38所述的方法，其特征在于：所述第二胶合层通过选自由ALD、CVD及PVD构成的组的方法形成。
41、如权利要求38所述的方法，其特征在于：所述第二胶合层的厚度在大约5到大约50之间。
42、如权利要求17所述的方法，其特征在于：采用选自由CVD、PVD、ALD及PEALD构成的组的形成方法，形成厚度在大约100到大约1000之间的第一导电层。
43、如权利要求42所述的方法，其特征在于：所述第一导电层使用的材料选自由Pt、Ir、Ru、Re、Rh及其组合构成的组。
44、如权利要求17所述的方法，其特征在于：采用选自由旋转涂覆法、PVD、CVD及ALD构成的组的形成方法，形成厚度在大约50到大约2000之间的介电层。
45、如权利要求44所述的方法，其特征在于：所述介电层使用的铁电材料选自由BLT、SBT、SBTN及PZT构成的组。
46、如权利要求17所述的方法，其特征在于：采用选自由PVD、CVD、ALD及PEALD构成的组的形成方法，形成厚度在大约100到大约1000之间的第二导电层。
47、如权利要求46所述的方法，其特征在于：所述第二导电层使用的材料选自由Pt、Ir、Ru、IrO2、RuO2、Pt/IrO2、Pt/IrO2/Ir、IrO2/Ir、RuO2/Ru、Pt/RuO2/Ru及Pt/RuO2构成的组。
48、如权利要求17所述的方法，其特征在于：采用选自由PVD、CVD及ALD构成的组的形成方法，形成厚度在大约500到大约3000之间的第三导电层。
CNB2004100294389A 2003-06-30 2004-03-17 铁电随机存取存储器电容器及其制造方法 Expired - Fee Related CN1310331C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030043176A KR100578212B1 (ko) 2003-06-30 2003-06-30 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
KR1020030043176 2003-06-30

Publications (2)

Publication Number Publication Date
CN1577864A CN1577864A (zh) 2005-02-09
CN1310331C true CN1310331C (zh) 2007-04-11

Family

ID=33536379

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100294389A Expired - Fee Related CN1310331C (zh) 2003-06-30 2004-03-17 铁电随机存取存储器电容器及其制造方法

Country Status (4)

Country Link
US (2) US6963097B2 (zh)
KR (1) KR100578212B1 (zh)
CN (1) CN1310331C (zh)
TW (1) TWI270178B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AR028948A1 (es) * 2000-06-20 2003-05-28 Astrazeneca Ab Compuestos novedosos
CA2502356A1 (en) * 2002-10-15 2004-04-29 Synta Pharmaceuticals Corp. Aromatic bicyclic heterocyles to modulate 1l - 12 production
DE102004004584A1 (de) * 2004-01-29 2005-08-25 Infineon Technologies Ag Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
JP4049119B2 (ja) * 2004-03-26 2008-02-20 セイコーエプソン株式会社 強誘電体メモリ素子の製造方法
JP4291197B2 (ja) * 2004-04-06 2009-07-08 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2006041182A (ja) * 2004-07-27 2006-02-09 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
DE102004042071B3 (de) * 2004-08-31 2006-04-20 Infineon Technologies Ag Verfahren zum Herstellen einer Speichervorrichtung
JP4375561B2 (ja) * 2004-12-28 2009-12-02 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
JP4167672B2 (ja) * 2005-04-20 2008-10-15 シャープ株式会社 半導体装置の製造方法
JP4935672B2 (ja) * 2005-06-09 2012-05-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8106438B2 (en) * 2005-08-22 2012-01-31 Micron Technology, Inc. Stud capacitor device and fabrication method
US7488643B2 (en) * 2006-06-21 2009-02-10 International Business Machines Corporation MIM capacitor and method of making same
JP4703500B2 (ja) * 2006-06-30 2011-06-15 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100755373B1 (ko) * 2006-09-15 2007-09-04 삼성전자주식회사 도전성 산화막을 갖는 콘택 구조체, 이를 채택하는강유전체 메모리 소자 및 그 제조방법들
JP2008078390A (ja) * 2006-09-21 2008-04-03 Fujitsu Ltd 半導体装置およびその製造方法
US9159551B2 (en) * 2009-07-02 2015-10-13 Micron Technology, Inc. Methods of forming capacitors
US8436677B2 (en) * 2010-12-13 2013-05-07 International Business Machines Corporation Structure for a reference voltage generator for analog to digital converters
US8796044B2 (en) 2012-09-27 2014-08-05 International Business Machines Corporation Ferroelectric random access memory with optimized hardmask
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) * 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
TWI584387B (zh) * 2014-08-15 2017-05-21 矽品精密工業股份有限公司 封裝結構之製法
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
CN108328565B (zh) * 2018-02-07 2019-09-06 华中科技大学 一种基于可控纳米裂纹的器件及其制备方法和控制方法
US10580783B2 (en) 2018-03-01 2020-03-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing differential etch rate field oxides and method of making the same
US10804140B2 (en) * 2018-03-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect formation and structure
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
CN111524892A (zh) * 2020-04-30 2020-08-11 湘潭大学 三维铁电随机存储器的制备方法及三维铁电随机存储器
US11322505B2 (en) * 2020-06-30 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric random access memory devices and methods
CN111712060B (zh) * 2020-07-10 2021-09-28 合肥亚卡普机械科技有限公司 一种ic芯片外部封胶的刮平装置及其使用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256508A (ja) * 1997-01-09 1998-09-25 Sony Corp 半導体メモリ及びその作製方法
US5864153A (en) * 1996-11-05 1999-01-26 Sony Corporation Capacitor structure of semiconductor memory cell and fabrication process thereof
JP2001036024A (ja) * 1999-07-16 2001-02-09 Nec Corp 容量及びその製造方法
US20020105017A1 (en) * 2001-02-02 2002-08-08 Hyun-Ho Kim Integrated circuit ferroelectric memory devices including plate lines directly on ferroelectric capacitors and methods of fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258093A (en) * 1992-12-21 1993-11-02 Motorola, Inc. Procss for fabricating a ferroelectric capacitor in a semiconductor device
JPH1056145A (ja) * 1996-08-07 1998-02-24 Hitachi Ltd 半導体集積回路装置の製造方法
US6340621B1 (en) * 1996-10-30 2002-01-22 The Research Foundation Of State University Of New York Thin film capacitor and method of manufacture
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
JP3517876B2 (ja) * 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
JP2002170938A (ja) * 2000-04-28 2002-06-14 Sharp Corp 半導体装置およびその製造方法
KR100506872B1 (ko) * 2002-12-30 2005-08-04 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864153A (en) * 1996-11-05 1999-01-26 Sony Corporation Capacitor structure of semiconductor memory cell and fabrication process thereof
JPH10256508A (ja) * 1997-01-09 1998-09-25 Sony Corp 半導体メモリ及びその作製方法
JP2001036024A (ja) * 1999-07-16 2001-02-09 Nec Corp 容量及びその製造方法
US20020105017A1 (en) * 2001-02-02 2002-08-08 Hyun-Ho Kim Integrated circuit ferroelectric memory devices including plate lines directly on ferroelectric capacitors and methods of fabricating the same

Also Published As

Publication number Publication date
US20040262655A1 (en) 2004-12-30
KR20050003049A (ko) 2005-01-10
US7371589B2 (en) 2008-05-13
US6963097B2 (en) 2005-11-08
US20060014307A1 (en) 2006-01-19
KR100578212B1 (ko) 2006-05-11
TW200501323A (en) 2005-01-01
CN1577864A (zh) 2005-02-09
TWI270178B (en) 2007-01-01

Similar Documents

Publication Publication Date Title
CN1310331C (zh) 铁电随机存取存储器电容器及其制造方法
JP3936410B2 (ja) フィン形キャパシター及びその製造方法
JP4005805B2 (ja) 半導体装置
US7173301B2 (en) Ferroelectric memory device with merged-top-plate structure and method for fabricating the same
US6798010B2 (en) Ferroelectric memory devices
US20060183252A1 (en) Ferroelectric memory devices
CN1921114A (zh) 半导体器件及其制造方法
CN1790610A (zh) 用于制造半导体器件的电容器的方法
KR100418586B1 (ko) 반도체소자의 제조방법
CN1302086A (zh) 具有电容器的半导体器件及其制造方法
KR100355777B1 (ko) 집적회로 구조물 및 그 제조방법
US20030042609A1 (en) Semiconductor device and method of fabricating the same
US6534810B2 (en) Semiconductor memory device having capacitor structure formed in proximity to corresponding transistor
KR100738576B1 (ko) 반도체 장치의 캐패시터 및 그 형성방법
KR100418587B1 (ko) 전기도금법을 이용한 반도체 메모리 소자의 형성방법
KR100418570B1 (ko) 강유전체 메모리 소자 제조방법
KR20010037840A (ko) 스페이서를 이용한 자기정렬 방식의 강유전체 커패시터 제조방법
US6919212B2 (en) Method for fabricating ferroelectric random access memory device with merged-top electrode-plateline capacitor
KR100418585B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
US20080061335A1 (en) Semiconductor memory and method for manufacturing the semiconductor memory
US20060148107A1 (en) Method for fabricating semiconductor device
KR20060136240A (ko) 반도체 장치의 캐패시터 및 그 형성방법
KR100866709B1 (ko) 반도체소자의 캐패시터 형성방법
KR20050002028A (ko) 배리어메탈의 산화를 방지하기 위한 하부전극을 구비한강유전체 캐패시터 및 그 제조 방법
KR20050003145A (ko) 배리어메탈의 산화를 방지하기 위한 산소확산방지막을구비하는 강유전체 캐패시터의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070411

Termination date: 20130317