CN1303531C - 半导体设备 - Google Patents

半导体设备 Download PDF

Info

Publication number
CN1303531C
CN1303531C CNB2004100368946A CN200410036894A CN1303531C CN 1303531 C CN1303531 C CN 1303531C CN B2004100368946 A CNB2004100368946 A CN B2004100368946A CN 200410036894 A CN200410036894 A CN 200410036894A CN 1303531 C CN1303531 C CN 1303531C
Authority
CN
China
Prior art keywords
random number
pseudo random
instruction
input
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100368946A
Other languages
English (en)
Other versions
CN1540515A (zh
Inventor
松田源一郎
岛村秋光
深津元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1540515A publication Critical patent/CN1540515A/zh
Application granted granted Critical
Publication of CN1303531C publication Critical patent/CN1303531C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318385—Random or pseudo-random test pattern
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318392—Generation of test inputs, e.g. test vectors, patterns or sequences for sequential circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体设备，包括：其内部具有指令寄存器的处理器；响应测试操作而激活并产生伪随机数的伪随机数发生装置；输入切换装置，用于在正常操作中的数据输入和测试操作中的来自伪随机数发生装置的伪随机数的输入之间切换，从而将数据或伪随机数输出到指令寄存器。将在伪随机数发生装置中产生的伪随机数经过输入切换装置输入指令寄存器，以便执行随机指令，并以与正常操作相同的激活速率来执行随机测试。

Description

半导体设备
技术领域
本发明涉及一种半导体设备制造过程中的测试技术。
背景技术
参考图8，对半导体制造过程中所进行的普通测试进行描述。
在半导体设备制造过程中进行功能测试和扫描测试。
功能测试是一种测试方法，其中向数据输入8提供测试矢量，在组合电路3、4和5中进行逻辑计算，并将作为逻辑计算结果的数据输出9与期望值进行比较，从而检测故障。
与此相比，在扫描测试中，利用独立于正常操作的扫描链来随机组合触发器。在扫描测试模式中，从扫描输入6中移位输入测试数据，并在各个触发器中设置值。在设置之后，按照正常操作模式输入时钟，并且测试由位于其前和后的触发器夹在中间的组合电路。还是在扫描测试模式中，从扫描输出7移位输出数据，以便对其与期望值进行比较，从而检测组合电路中的故障。
但是，在上述测试方法中，由于下列两个原因，很难实现具有高故障检测速率的故障检测和实际操作速度的故障检测之间的兼容性。
●原因1
功能测试的实现覆盖了经历了指令间依赖性和不同数据组合引起的依赖性以及定时的多种状态，其中在这些定时，将中断、例外处理等进行组合。但是，实际上很难按照所建立的测试模式和执行这些测试来测试上述所有状态。简而言之，存在提高故障检测率的限制。
●原因2
通常，以低于实际操作速度的速度来实现扫描测试，这排除了检测到延迟故障的可能性。假设，当以实际操作速度实现扫描处理时，与允许过大电流流动的正常操作相比，触发器的触发速率(激活速率)变得非常大，这是由于随机组合了所有的触发器。过大的电流流动引起电源电压的明显降低(IR-下降)，这随后引起晶体管的较低速度，使其难以检测延迟故障。结果，在扫描测试中，不能以实际的操作速度实现延迟故障检测。
发明内容
因此，本发明的主要目的是提供一种能够满足具有高故障检测速率的故障检测和实际操作速度的故障检测的半导体设备。
从下列本发明的描述中，本发明的前述及其它方面变得显而易见。
为了解决上述问题，本发明采用了下述措施。下文中，描述了用于组件的多个类型的措施，其中这些组件可以包括硬件或软件，或硬件与软件的组合。
1.根据本发明的半导体设备，包括：
具有指令寄存器和输入切换装置的处理器；
伪随机数发生装置，产生伪随机数；以及
位于所述伪随机数发生装置和所述输入切换装置之间的指令转换装置，当从伪随机数发生装置输入的伪随机数是已定义指令时，输出伪随机数而无需改变，以及当伪随机数是未定义指令时，将伪随机数转换为已定义指令，从而输出所述已定义指令，
其中
所述输入切换装置在正常操作中的数据输入和测试操作中的来自伪随机数发生装置的伪随机数的输入之间切换，从而将数据或伪随机数输出到指令寄存器。
更具体地，按照下列方式构造该设备：在测试操作中，使伪随机数发生装置经过输入切换装置与指令寄存器相连，从而将来自伪随机数发生装置的伪随机数输入到指令寄存器。
根据前述结构，将伪随机数用作指令码，以便随机地执行指令，从而实现高故障检测速率。此外，可以将在其前后夹住组合电路的触发器中的存储元件的激活速率设为与正常操作中相等的水平。
因此，前述结构满足了具有高故障检测速率的故障检测和实际操作速度的故障检测。
2.根据本发明的半导体设备，包括：
处理器，具有指令寄存器、输入切换装置和难以控制电路部分，通过仅在指令寄存器中设置伪随机数，难以控制所述难以控制电路部分；
伪随机数发生装置，产生伪随机数；
扫描移位控制装置，在测试操作中，将来自伪随机数发生装置的伪随机数输入到难以控制电路部分，以及输出来自所述难以控制电路部分的数据，其中
所述输入切换装置在正常操作中的数据输入和测试操作中的来自伪随机数发生装置的伪随机数的输入之间切换，从而将数据或伪随机数设置到指令寄存器中。
更具体地，按照下列方式构造该设备：利用扫描移位将来自伪随机数发生装置的伪随机数输入到难以控制电路部分，仅通过在指令寄存器中设置伪随机数，难以控制所述难以控制电路部分，并利用扫描移位输出数据结果。
在包括利用随机指令可控制的电路部分和利用随机指令难以控制的另外的电路部分在内的处理器中，采用所述措施1用于可控制电路部分，而对难以控制电路部分执行扫描移位。
结果，前述结构使难以控制电路部分的控制和观测以及此外位于组合电路前和后的存储元件的激活速率处于与正常操作中相等的水平。因此，可以同时实现具有高故障检测速率的故障检测和实际操作速度的故障检测。
3.还是在措施2中，当使用作为未定义指令的伪随机数执行指令时，需要处理器执行导致了较长测试时间的例外处理。因此，按照这种方式构造设备：当伪随机数是未定义指令时，将其转换为已定义指令，并经过输入切换装置将其输出到指令寄存器。
更具体地，在措施2中，该设备的结构还包括位于伪随机数发生装置和输入切换装置之间的指令转换装置。利用该指令转换装置，当从伪随机数发生装置产生的伪随机数是已定义指令时，输出所述伪随机数而无需改变，而当所述伪随机数是未定义指令时，将其转换为已定义指令并输出。
在前述结构中，在测试操作中，将来自伪随机数发生装置的伪随机数导入指令转换装置，并且当所述伪随机数是未定义指令时，将其转换为已定义指令并经过输入切换装置将其输入到指令寄存器。按照这种方式，当将伪随机数用作指令码时，在所产生的伪随机数是未定义指令的情况下，将其转换为已定义指令。从而，处理器不必执行例外处理。
此外，在包括利用随机指令可控制的电路部分和利用随机指令难以控制的另外的电路部分在内的处理器中，采用所述措施2用于可控制电路部分，而对难以控制电路部分执行扫描移位。
结果，前述结构使难以控制电路部分的控制和观测以及此外位于组合电路前和后的存储元件的激活速率处于与正常操作中相等的水平。因此，可以同时实现具有高故障检测速率的故障检测和实际操作速度的故障检测。
4.根据本发明的半导体设备，包括：
具有指令寄存器、前输入切换装置和后输入切换装置的处理器；
伪随机数发生装置，产生伪随机数；
存储指令发布装置，周期性地发布从内部寄存器到外部的存储指令，其中
在测试操作中，所述前输入切换装置在来自伪随机数发生装置的伪随机数和来自存储指令发布装置的存储指令之间进行切换，从而输出伪随机数或存储指令；以及
在测试操作中，所述后输入切换装置在正常操作中输入的数据和来自前输入切换装置的输入之间进行切换，从而将数据或来自前输入切换装置的输入输出到指令寄存器。
更具体地，按照下列方式构造该设备：当将来自伪随机数发生装置的伪随机数输入到指令寄存器，以便进行制造测试时，周期性地存储内部寄存器的内容。根据前述结构，当进行使用伪随机数的随机测试时，周期性地存储内部寄存器的内容。按照这种方式，无需使用高性能的测试器，位于组合电路前和后的存储元件的激活速率能够处于与正常操作中相等的水平，此外，能够观测到内部寄存器。因此，能够同时实现具有高故障检测速率的故障检测和实际操作速度的故障检测。
5.根据本发明的半导体设备，包括：
具有指令寄存器和输入切换装置的处理器；
伪随机数/存储指令发布装置，在伪随机数和从内部寄存器到外部的存储指令之间进行切换，由此发布所述伪随机数或存储指令，其中
在测试操作中，所述输入切换装置在正常操作中输入的数据和来自伪随机数/存储指令发布装置的输入之间进行切换，从而将数据或来自伪随机数/存储指令发布装置的输入输出到指令寄存器。
在这种结构中，将措施4中的伪随机数发生装置、存储指令发布装置以及前输入切换装置组合为一个装置，从而构造了伪随机数/存储指令发布装置。
这利用较简单的结构实现了能够实现与措施4相同功能的设备。
6.在措施5中，当包括多个寄存器时，相应地需要多次执行存储指令，以便存储各个内部寄存器的内容，这需要较长的时间。作为解决方案，措施5中的结构还包括位于内部寄存器的输出侧的数据压缩装置。利用该数据压缩装置，能够压缩内部寄存器中的值，并且当执行存储指令时，将压缩所得到的数据输出到外部。
数据压缩装置压缩多个内部寄存器中的值，并能够响应一个存储指令，存储内部寄存器中已压缩的值。结果，位于组合电路前和后的存储元件的激活速率能够处于与正常操作中相等的水平，此外，能够观测到内部寄存器。因此，能够同时实现具有高故障检测速率的故障检测和实际操作速度的故障检测。
从前面的描述中可以清楚地看出，作为设备组件的伪随机数发生装置、输入切换装置、指令转换装置、扫描移位控制装置、存储指令发布装置以及伪随机数/存储指令发布装置可以部分地或整体地包括硬件或软件。
当与附图组合考虑时，从下面本发明的描述中，本发明的前述和其它方面会变得显而易见。
附图说明
图1是示出了根据本发明实施例1的半导体设备的结构的框图。
图2是示出了根据本发明实施例2的半导体设备的结构的框图。
图3是示出了根据本发明实施例3的半导体设备的结构的框图。
图4是示出了根据本发明实施例4的半导体设备的结构的框图。
图5是示出了根据本发明实施例5的半导体设备的结构的框图。
图6是示出了根据本发明实施例6的半导体设备的结构的框图。
图7是示出了根据本发明实施例7的半导体设备的结构的框图。
图8是示出了根据现有技术的半导体设备的结构的框图。
在所有这些图中，相同组件用相同数字表示。
具体实施方式
下面将参考附图，对涉及半导体设备的本发明的优选实施例进行描述。
实施例1
参考图1，对根据本发明实施例1的半导体设备进行描述。
在图1中，数字1是半导体设备，数字10是处理器，数字8是到处理器10的数据输入，数字9是来自处理器10的数据输出，数字11是作为新组件的伪随机数发生装置，以及数字14是处理器10的内部指令寄存器。数字13是输入切换装置，用于在正常操作中选择数据输入8以及在测试操作中选择从伪随机数发生装置11输出的伪随机数，以便向指令寄存器14输出数据或伪随机数。数字12是切换控制信号，用于通过输入切换装置13控制输入的切换。例如，输入切换装置13可以包括选择器。
下面描述在根据前述结构的半导体设备的制造过程中所进行的测试。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便将伪随机数发生装置11中所产生的伪随机数直接输入到指令寄存器14。处理器10作为指令码操作输入到指令寄存器14的伪随机数，并实现数据输出9。将数据输出9和期望值进行比较。
根据该实施例，由于处理器10执行的指令依赖于伪随机数，因此，能够以与正常操作中相等的激活速率来执行制造过程中的测试。因此能够容易地实现高故障检测速度。
实施例2
参考图2，对根据本发明实施例2的半导体设备进行描述。
在图2中，数字15是作为新组件的指令转换装置。将指令转换装置15***在伪随机数发生装置15和输入切换装置13之间。按照如下方式构造指令转换装置15：当输入的伪随机数是已定义指令时，输出从伪随机数发生装置11输入的伪随机数而无需改变，而当输入的伪随机数是未定义指令时，将未定义指令转换为已定义指令，从而输出已定义指令。图2中的任何其它组件均与实施例1的图1中的相同，因此将相同的参考数字添加到这些组件上，并省略对其的描述。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便将伪随机数发生装置11和指令转换装置15的路径与指令寄存器14相连。当伪随机数发生装置11中产生的伪随机数是已定义指令时，指令转换装置15经过输入切换装置13将已定义指令输入到指令寄存器14而无需改变。当伪随机数是未定义指令时，指令转换装置15将该未定义指令转换为已定义指令。将输出的已定义指令经过输入切换装置13输入到指令寄存器14。结果，将随机已定义指令输入到指令寄存器14。处理器10根据输入到指令寄存器14的已定义指令进行操作并实现数据输出9。简而言之，随机地执行已定义指令。将数据输出9和期望值进行比较。
根据本实施例，只将已定义指令输入到指令寄存器14，这使得处理器10不必执行例外处理。结果，减少了测试时间。此外，由于随机执行指令，因此能够以与正常操作中相等的激活速率来执行制造过程中的测试。
实施例3
参考图3，对根据本发明实施例3的半导体设备进行描述。
在图3中，数字16是难以控制(difficult-to-control)电路部分，这部分电路构成了利用随机指令难以控制的电路部分。数字17是扫描移位控制装置，相对于位于难以控制电路部分16中的组合电路前和后的触发器，控制来自伪随机数发生装置11的伪随机数的扫描输入和扫描输出。图3中的任何其它组件均与实施例1的图1中的相同，因此将相同的参考数字添加到这些组件上，并省略对其的描述。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便将伪随机数发生装置11所产生的伪随机数直接输入到指令寄存器14。处理器10作为指令码操作输入到指令寄存器14的伪随机数，并实现数据输出9。将数据输出9和期望值进行比较。
与此相反，在难以控制电路部分16，利用扫描移位控制装置17，将来自伪随机数发生装置11的伪随机数扫描输入触发器，由此检测故障。
根据本实施例，对于除难以控制电路部分16之外的其它组件，处理器10执行基于伪随机数的指令。因此，能够以与正常操作中相等的激活速率来执行制造过程中的测试。因此易于实现高故障检测速率。
实施例4
参考图4，对根据本发明实施例4的半导体设备进行描述。
根据本实施例的半导体设备1构成了实施例3的图3所示的结构，其中还设置了如实施例2中的指令转换装置15。这意味着，按照如下方式构造指令转换装置15：将其***在伪随机数发生装置11和输入切换装置13之间，并且当从伪随机数发生装置11输入的伪随机数是已定义指令时，输出该伪随机数而无需改变，而当输入的伪随机数是未定义指令时，将该未定义指令转换为已定义指令，从而输出已定义指令。图4中的任何其它组件均与实施例3的图3中的相同，因此将相同的参考数字添加到这些组件上，并省略对其的描述。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便将伪随机数发生装置11和指令转换装置15的路径与指令寄存器14相连。当伪随机数发生装置11中产生的伪随机数是已定义指令时，指令转换装置15经过输入切换装置13将已定义指令输入到指令寄存器14而无需改变。当伪随机数是未定义指令时，指令转换装置15将该未定义指令转换为已定义指令，并将输出的已定义指令经过输入切换装置13输入到指令寄存器14。结果，将随机已定义指令恒定地输入到指令寄存器14。处理器10根据输入到指令寄存器14的已定义指令进行操作，并实现数据输出9。简而言之，随机地执行已定义指令。将数据输出9和期望值进行比较。
与此相反，在难以控制电路部分16，利用扫描移位控制装置17，将来自伪随机数发生装置11的伪随机数扫描输入触发器，由此检测故障。
根据本实施例，除难以控制电路部分16以外，只将已定义指令输入到指令寄存器14，这使得处理器10不必执行例外处理。结果，减少了测试时间。此外，由于随机执行已定义指令，因此能够以与正常操作中相等的激活速率来执行制造过程中的测试。因此易于实现高故障检测速率。
实施例5
参考图5，对根据本发明实施例5的半导体设备进行描述。
根据本实施例的半导体设备1构成了实施例1的图1所示的结构，其中还设置了存储指令发布装置18和输入切换装置19。存储指令发布装置18周期性地发布指示将内部寄存器(未示出)中的值存储到外部的存储指令。按照如下方式构造前输入切换装置19：在伪随机数发生装置11和存储指令发布装置18之间进行切换，从而将伪随机数或存储指令输出到后输入切换装置13。更具体地，按照如下方式构造前输入切换装置19：使其能够将伪随机数或存储指令输入到处理器10内部的指令寄存器14。例如，前输入切换装置19包括选择器，与后输入切换装置13的情况相同。图5中的任何其它组件均与实施例1的图1中的相同，因此将相同的参考数字添加到这些组件上，并省略对其的描述。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便选择前输入切换装置19。前输入切换装置19周期性地在伪随机数发生装置11和存储指令发布装置18之间进行切换。按照这种方式，将伪随机数发生装置11产生的伪随机数或从存储指令发布装置18输出的指令经过后输入切换装置13输入到指令寄存器14。结果，将伪随机数或存储指令输入到指令寄存器14。更具体地，周期性地执行存储指令，而随机地执行指令。处理器10作为指令码操作输入到指令寄存器14的伪随机数，并实现数据输出9。将数据输出9和期望值进行比较，并响应存储指令，周期性地观测内部寄存器中的值。
根据本实施例，由于处理器10执行的指令依赖于伪随机数，因此，能够以与正常操作中相等的激活速率来执行制造过程中的测试。此外，由于周期性地观测了内部寄存器中的值，因此能够有效地实现测试。
实施例6
参考图6，对根据本发明实施例6的半导体设备进行描述。
根据本实施例的半导体设备1构成了实施例1的图1所示的结构，其中还设置了伪随机数/存储指令发布装置20，以代替伪随机数发生装置11。伪随机数/存储指令发布装置20周期性地在伪随机数和从内部寄存器到外部的存储指令之间进行切换，并输出伪随机数或存储指令。更具体地，按照如下方式构造伪随机数/存储指令发布装置20：使其能够将伪随机数或存储指令输入到处理器10内部的指令寄存器14。图6中的任何其它组件均与实施例1的图1中的相同，因此将相同的参考数字添加到这些组件上，并省略对其的描述。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便将伪随机数/存储指令发生装置20中所产生的伪随机数或存储指令经过输入切换装置13输入到指令寄存器14。按照这种方式，将伪随机数或存储指令输入到指令寄存器14。这意味着周期性地执行存储指令，而随机地执行指令。将伪随机数/存储指令发生装置20所产生的伪随机数输入到指令寄存器14而引起的数据输出9与期望值进行比较。
根据本实施例，由于处理器10执行的指令依赖于伪随机数，因此，能够以与正常操作中相等的激活速率来执行制造过程中的测试。此外，由于周期性地观测内部寄存器中的值，因此能够有效地实现测试。
实施例7
参考图7，对根据本发明实施例7的半导体设备进行描述。
根据本实施例的半导体设备1构成了实施例6的图6所示的结构，其中还设置了用于压缩内部寄存器21中的值的数据压缩装置22。图7中的任何其它组件均与实施例6的图6中的相同，因此将相同的参考数字添加到这些组件上，并省略对其的描述。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便将伪随机数/存储指令发生装置20中所产生的伪随机数或存储指令经过输入切换装置13输入到指令寄存器14。按照这种方式，将伪随机数或存储指令输入到指令寄存器14。这意味着周期性地执行存储指令，而随机地执行指令。将伪随机数/存储指令发生装置20所产生的伪随机数输入到指令寄存器14而引起的数据输出9与期望值进行比较。
由于设置了多个内部寄存器21，因此通常需要多次执行存储指令，以便存储所有内部寄存器21中的值。与此相反，根据本实施例的半导体设备1包括所述数据压缩装置22，以便通过数据压缩装置22，压缩内部寄存器21中多种输入模式的值，从而将每一模式的各自输出结果与内部寄存器21的压缩值相组合，并响应一个存储指令，输出所组合的结果。由此，实现了内部寄存器21的故障检测和观测。
根据本实施例，由于处理器10执行的指令依赖于伪随机数，因此，能够以与正常操作中相等的激活速率来执行制造过程中的测试。此外，由于周期性并整体地观测内部寄存器中的值，因此能够有效地实现测试。
从上述描述中，本发明所提供的要素是显而易见的。

Claims (6)

1.一种半导体设备，包括：
具有指令寄存器和输入切换装置的处理器；
伪随机数发生装置，产生伪随机数；以及
位于所述伪随机数发生装置和所述输入切换装置之间的指令转换装置，当从伪随机数发生装置输入的伪随机数是已定义指令时，输出伪随机数而无需改变，以及当伪随机数是未定义指令时，将伪随机数转换为已定义指令，从而输出所述已定义指令，
其中
所述输入切换装置在正常操作中的数据输入和测试操作中的来自伪随机数发生装置的伪随机数的输入之间切换，从而将数据或伪随机数输出到指令寄存器。
2.一种半导体设备，包括：
处理器，具有指令寄存器、输入切换装置和难以控制电路部分，通过仅在指令寄存器中设置伪随机数，难以控制所述难以控制电路部分；
伪随机数发生装置，产生伪随机数；
扫描移位控制装置，在测试操作中，将来自伪随机数发生装置的伪随机数输入到难以控制电路部分，以及输出来自所述难以控制电路部分的数据，其中
所述输入切换装置在正常操作中的数据输入和测试操作中的来自伪随机数发生装置的伪随机数的输入之间切换，从而将数据或伪随机数设置到指令寄存器中。
3.根据权利要求2所述的半导体设备，其特征在于还包括：
位于伪随机数发生装置和输入切换装置之间的指令转换装置，当从伪随机数发生装置产生的伪随机数是已定义指令时，所述指令转换装置输出所述伪随机数而无需改变，以及当所述伪随机数是未定义指令时，将其转换为已定义指令，从而输出所述已定义指令。
4.一种半导体设备，包括：
具有指令寄存器、前输入切换装置和后输入切换装置的处理器；
伪随机数发生装置，产生伪随机数；
存储指令发布装置，周期性地发布从内部寄存器到外部的存储指令，其中
在测试操作中，所述前输入切换装置在来自伪随机数发生装置的伪随机数和来自存储指令发布装置的存储指令之间进行切换，从而输出伪随机数或存储指令；以及
在测试操作中，所述后输入切换装置在正常操作中输入的数据和来自前输入切换装置的输入之间进行切换，从而将数据或来自前输入切换装置的输入输出到指令寄存器。
5.一种半导体设备，包括：
具有指令寄存器和输入切换装置的处理器；
伪随机数/存储指令发布装置，在伪随机数和从内部寄存器到外部的存储指令之间进行切换，由此发布所述伪随机数或存储指令，其中
在测试操作中，所述输入切换装置在正常操作中输入的数据和来自伪随机数/存储指令发布装置的输入之间进行切换，从而将数据或来自伪随机数/存储指令发布装置的输入输出到指令寄存器。
6.根据权利要求5所述的半导体设备，其特征在于还包括：
位于内部寄存器的输出侧的数据压缩装置，压缩内部寄存器中的值，从而响应所述存储指令，将已压缩数据输出到外部。
CNB2004100368946A 2003-04-24 2004-04-21 半导体设备 Expired - Fee Related CN1303531C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003119923 2003-04-24
JP2003119923A JP2004325233A (ja) 2003-04-24 2003-04-24 半導体装置

Publications (2)

Publication Number Publication Date
CN1540515A CN1540515A (zh) 2004-10-27
CN1303531C true CN1303531C (zh) 2007-03-07

Family

ID=33296448

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100368946A Expired - Fee Related CN1303531C (zh) 2003-04-24 2004-04-21 半导体设备

Country Status (3)

Country Link
US (1) US7188287B2 (zh)
JP (1) JP2004325233A (zh)
CN (1) CN1303531C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7774748B1 (en) * 2004-08-03 2010-08-10 Tensilica, Inc. System and method for automatic conversion of a partially-explicit instruction set to an explicit instruction set
JP5066684B2 (ja) * 2006-03-28 2012-11-07 国立大学法人九州工業大学 生成装置、生成方法、生成方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体
JP5017604B2 (ja) * 2006-09-27 2012-09-05 国立大学法人九州工業大学 生成装置、生成方法、この方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体
DE102008034109B4 (de) * 2008-07-21 2016-10-13 Dspace Digital Signal Processing And Control Engineering Gmbh Schaltung zur Nachbildung einer elektrischen Last
US8549369B2 (en) * 2011-05-26 2013-10-01 GlobalFoundries, Inc. Semiconductor-based test device that implements random logic functions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910735A (en) * 1986-12-17 1990-03-20 Fujitsu Limited Semiconductor integrated circuit with self-testing
US5051997A (en) * 1987-12-17 1991-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit with self-test function
US6202187B1 (en) * 1997-09-17 2001-03-13 Ando Electric Co., Ltd. Pattern generator for use in a semiconductor test device
JP2003114259A (ja) * 2001-10-09 2003-04-18 Matsushita Electric Ind Co Ltd Ｌｓｉテスト方法および装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157781A (en) * 1990-01-02 1992-10-20 Motorola, Inc. Data processor test architecture
US5349636A (en) 1991-10-28 1994-09-20 Centigram Communications Corporation Interface system and method for interconnecting a voice message system and an interactive voice response system
US5400393A (en) 1992-06-05 1995-03-21 Phonemate, Inc. Voice mail digital telephone answering device
US5406618A (en) 1992-10-05 1995-04-11 Phonemate, Inc. Voice activated, handsfree telephone answering device
JP2806210B2 (ja) 1993-06-15 1998-09-30 富士通株式会社 マイクロプロセッサ
US5604791A (en) 1993-10-13 1997-02-18 Lee; Shonh S. Single line telephone answering system with access security features
JP3469941B2 (ja) 1994-07-15 2003-11-25 三菱電機株式会社 プログラム実行制御装置および方法
EP0769866A3 (en) 1995-10-19 2001-02-07 Ncr International Inc. Automated voice mail/answering machine greeting system
US6483695B1 (en) 1996-06-24 2002-11-19 Stanley Hartstein Computer/keyboard built into refrigerator door
US5949852A (en) 1996-12-20 1999-09-07 At&T Corp Method for recording messages for absent parties
US6014559A (en) 1997-04-10 2000-01-11 At&T Wireless Services, Inc. Method and system for delivering a voice mail notification to a private base station using cellular phone network
US6061718A (en) 1997-07-23 2000-05-09 Ericsson Inc. Electronic mail delivery system in wired or wireless communications system
US6097941A (en) 1997-12-12 2000-08-01 Helferich; Richard J. User interface for voice message access
US6104788A (en) 1997-12-04 2000-08-15 Siemens Information And Communication Networks, Inc. Apparatus and method for using a telephone for remote scheduling
US6115763A (en) * 1998-03-05 2000-09-05 International Business Machines Corporation Multi-core chip providing external core access with regular operation function interface and predetermined service operation services interface comprising core interface units and masters interface unit
US6353659B1 (en) 1998-04-30 2002-03-05 Sony Corporation Answering machine apparatus adapted for use with a telephone coupled to a telephone line having a telephone number associated therewith
US6249892B1 (en) 1998-10-29 2001-06-19 Advantest Corp. Circuit structure for testing microprocessors and test method thereof
JP2001166009A (ja) 1999-12-14 2001-06-22 Matsushita Electric Ind Co Ltd 診断機能を有する半導体集積回路
JP2001345907A (ja) 2000-03-28 2001-12-14 Seiko Instruments Inc 腕時計型無線電話機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910735A (en) * 1986-12-17 1990-03-20 Fujitsu Limited Semiconductor integrated circuit with self-testing
US5051997A (en) * 1987-12-17 1991-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit with self-test function
US6202187B1 (en) * 1997-09-17 2001-03-13 Ando Electric Co., Ltd. Pattern generator for use in a semiconductor test device
JP2003114259A (ja) * 2001-10-09 2003-04-18 Matsushita Electric Ind Co Ltd Ｌｓｉテスト方法および装置

Also Published As

Publication number Publication date
US20040216021A1 (en) 2004-10-28
US7188287B2 (en) 2007-03-06
CN1540515A (zh) 2004-10-27
JP2004325233A (ja) 2004-11-18

Similar Documents

Publication Publication Date Title
KR101918195B1 (ko) 강화된 분석 및 디버깅 성능들을 갖는 프로그래머블 로직 분석기를 포함하는 집적 회로 및 그 방법
CA2807323C (en) Integrated circuit with programmable logic analyzer, enhanced analyzing and debugging capabilities and method
KR101603751B1 (ko) 명령어 병렬 처리 컴퓨터를 위한 명령어 압축 장치 및 방법
CN1842716A (zh) 测试装置及测试方法
CN1764906A (zh) 数据处理***中的存储器管理
CN1501250A (zh) 多处理器***
CN1303531C (zh) 半导体设备
CN1879028A (zh) 具有泄漏控制的集成电路以及用于泄漏控制的方法
CN1142485C (zh) 流水线控制相关延迟消除方法
CN1716246A (zh) 用于web应用的多列多数据类型的国际化排序扩展方法
CN1740980A (zh) 一种基于可编程逻辑器件的故障注入方法和装置
CN1489766A (zh) 分析和修复存储器的方法和装置
CN1804789A (zh) 具有包括数据部分和相关计数器的条目的硬件堆栈
CN1206145A (zh) 带有流水线处理电路的信号处理器及其方法
US20050132345A1 (en) Automatic task distribution in scalable processors
CN1335962A (zh) 面向线程的调试
CN1320368C (zh) 大规模集成电路检查装置及其方法
CN101030147A (zh) 逻辑器件在线编程的方法及装置
CN1592117A (zh) 用于计算交织参数的移动电话、设备、方法和程序
CN1118024C (zh) 具有内置自检功能的处理器
CN1548974A (zh) 超大规模集成电路测试通道压缩方法及电路
CN1542608A (zh) 微控制器
EP2820547A1 (en) Debugging method and computer program product
CN1924592A (zh) 一种数字滤波器的检测方法及装置
CN1734280A (zh) 时序测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070307

Termination date: 20120421