CN1294351A - 改善回振效应的输入/输出缓冲器 - Google Patents
改善回振效应的输入/输出缓冲器 Download PDFInfo
- Publication number
- CN1294351A CN1294351A CN99123385A CN99123385A CN1294351A CN 1294351 A CN1294351 A CN 1294351A CN 99123385 A CN99123385 A CN 99123385A CN 99123385 A CN99123385 A CN 99123385A CN 1294351 A CN1294351 A CN 1294351A
- Authority
- CN
- China
- Prior art keywords
- input
- buffer
- output
- resistance
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Logic Circuits (AREA)
Abstract
一种改善回振效应的输入/输出缓冲器,适用于高频低摆动电压的传输总线,例如:GTL+总线,其以从总线上所接收的输入电压大小,去控制将该总线拉升的可变电阻的阻值大小,当输入电压为高电压时,使可变电阻导通且阻值降为数百欧姆,当输入电压为低电压时,使电阻提高到无限大,而无法导通。如此,不但可以有效降低回振效应的影响,亦能够大大降低功率消耗的情况,更可以避免电路板上必须外加电阻的成本需求。
Description
本发明是有关于一种输入／输出缓冲器，且特别是有关于一种适用于高频低摆动电压的传输总线，并使用主动拉升元件，能改善回振(Ring back)效应的输入／输出缓冲器。
由于先进的高密度制程以及节约能源降低功率消耗等因素，使得集成电路的操作电压逐步降低，更由于电脑***的操作频率愈来愈高，所以电脑***的传输总线逐渐有高频率低摆动电压的趋势，例如：GTL+总线，就是典型高频低摆动电压的传输总线。
图1绘示已知的GTL+总线的基本图形。在图中由第一GTL+输入／输出垫缓冲器(以下简称IC1)、第二GTL+输入／输出垫缓冲器(以下简称IC2)、传输线10、传输线12以及终端电阻rt1(50Ω)所构成。其中终端电阻rt1连接一电压Vtt(1．5V)，另一端则连接到传输线12一端，传输线12另一端与传输线10和IC1连接，此外传输线10的另一端又跟IC2连接。
当我们以IC2作为传输端、IC1为接收端时，因为IC1比较接近终端电阻rt1的关系，所以对于以IC1的接收端，并不会造成太大的回振效应。相反的，若以IC1作为传输端，而用IC2作为接受端时，因为没有一个终端电阻在IC2附近，所以在IC2之端点16上，所接收到的波形就会产生很大的回振效应。如图2所绘示为在接收端IC2的端点16所输出波形。当电压由1．5V下降到VOL(约0．2V)时，在第一次反弹处18，产生回振效应的电压达到0．8V，非常接近参考电压Vref(1．0V)，影响到输出的结果。
为改善上述回振效应产生，一般会在IC2内部加一50Ω的电阻至Vtt(如图1中传输线14与电阻rt2)，或在IC2外部电路板加上50Ω电阻，如此就可以有效改善回振效应情况，但是由于增加了两个终端电阻rt1与rt2，造成IC1输出波形在上升时，具有拉升效果，所以使得上升变快，但波形在下降时，因多加电阻而使得下降变慢，并且在IC2内部也因多一电阻，使得功率消耗大量增加。若将电阻rt2由50Ω换成数百欧姆的电阻，虽然可以大幅降低功率损耗的情况，但是对于回振效应所造成的电压震荡，只能改善约0．1V左右效果。此外，若想要在每一个IC2外部电路板加上50Ω电阻，不但会占用电路板面积，对于功率消耗也很浪费，使得生产成本大幅提高。
因此，本发明的主要目的是提供一种改善回振效应的输入／输出缓冲器，可适用于高频低摆动电压的传输总线，例如：GTL+总线，在输入／输出缓冲器中设计一主动拉升元件，例如：一个可调变的拉升电阻，来改善接收端的波形，当波形由高电压下降到低电压时，避免产生过大的回振效应。
本发明的另一目的是提供一种改善回振效应的输入／输出缓冲器，可适用于高频低摆动电压的传输总线，例如：GTL+总线，其依据从总线上所接收的输入电压大小，控制可调变拉升电阻的大小与导通，使得可调变拉升电阻的功率损耗降到最低，并可因此避免在电路板上，总线的每一传输线中，外加一个电阻的成本。
根据本发明的主要目的，提出一种改善回振效应的输入／输出缓冲器，可适用于高频低摆动电压的传输总线，该输入／输出缓冲器包括：一输入／输出垫，可接收一输入讯号，一输入缓冲器，耦接至该输入／输出垫(input／outputpad)，用以将该输入讯号的电压与一参考电压比较，输出一输入电压电平讯号，一输出晶体管，该输出晶体管的输出端耦接至该输入／输出垫，一可变电阻，一端耦接至一拉升电源，另一端耦接到该输入／输出垫以及该输出晶体管的输出端，用以接收一控制讯号，来改变该可变电阻的阻值大小；以及一调变控制器，耦接至该输入缓冲器以及该可变电阻，用以依据该输入电压电平讯号，输出该控制讯号，以改变该可变电阻的阻值大小。
当该输入／输出缓冲器于输入模式时，且输入讯号的电压处于低电位，则该可变电阻不导通，当该输入讯号的电压拉升高于该参考电压时，则该输入缓冲器所输出的该输入电压电平讯号使该调变控制器的该控制讯号变化，进而控制该可变电阻的阻值为一低电阻值。
当该输入／输出缓冲器于输入模式时，且输入讯号的电压处于高电位，则该可变电阻导通(低电阻值)，当该输入讯号的电压下降低于该参考电压时，则该输入缓冲器所输出的该输入电压电平讯号使该调变控制器的该控制讯号变化，进而控制该可变电阻的阻值为一高电阻值，并且随该输入讯号的电压降低，使该可变电阻的阻值变为近似无穷大。
为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
附图简要说明：
图1绘示已知的GTL+总线的基本图形；
图2绘示图1中接收端IC2的端点所输出波形；
图3绘示本发明的一种改善回振效应的输入／输出缓冲器的方框示意图；
图4绘示本发明的输入／输出缓冲器所输出波形；以及
图5绘示调变控制器的内部电路。
请参照图3，其绘示依照本发明的一较佳实施例的一种改善回振效应的输入／输出缓冲器的方框示意图。
本发明的改善回振效应的输入／输出缓冲器，可适用于高频低摆动电压的传输总线，例如：GTL+总线，在图中，是针对图1中的IC2部分进行改进，包括输入／输出垫30、输入缓冲器20与输出缓冲器22。其中输出缓冲器22更包括：调变控制器26、可变电阻R1、输出晶体管28(例如N型晶体管)。输入／输出垫30与输出晶体管28、可变电阻R1以及输入缓冲器20连接，输入缓冲器20以一参考电压与输入／输出垫30所送出输入讯号的电压比较后，输出一输入电压电平讯号。调变控制器26接收输入缓冲器20的输入电压电平讯号，与一外部控制讯号OEN，输出一控制讯号，用以改变可变电阻R1的阻值大小。
当输入模式时，外部的逻辑控制电路24输出0V到输出晶体管28，使得输出晶体管28处于不导通状态，且当输入／输出垫28输入一高于输入缓冲器20的参考电压时，输入缓冲器20送出的输入电压电平讯号，使得调变控制器26，将可变电阻R1调为低电阻值，大约在100Ω到200Ω，此外拉升电压Vtt外接1．5V，所以当输入／输出垫30稳定于高电位时(1．5V)，Vtt与输入／输出垫30间，虽然存在有一可变电阻R1，但两端等电位无电流，所以无功率的消耗。
在此，设定输入缓冲器20的参考电压Vref为1．0V，所以，当输入／输出垫30开始由1．5V降到1．0V以下时，输入缓冲器20便会改变输出到调变控制器26的输入电压电平讯号，使得可变电阻R1值逐渐慢慢增加，直到五至十纳秒(nanosecond)后，可变电阻R1才变成无穷大，使得在Vtt与输入／输出垫30间成为关闭状态。所以在可变电阻R1也无电流，即无直流功率损耗情形，所以相较于已知装置可以大幅降低功率损失。
对可变电阻R1可以使用PMOS晶体管所构成，当输入／输出垫30为1．5V到1．0V间，由调变控制器26输出0V使得PMOS晶体管完全导通，维持电阻值为100Ω到200Ω，当输入／输出垫30逐渐下降到1．0V以下，使得PMOS晶体管的栅极电压逐渐慢慢上升，可视为等效电阻提高阻值，直到五至十纳秒后，PMOS晶体管才完全不导通。
利用可变电阻R1这种具有主动式关闭特性，对回振效应能够有效降低到0．4V以下，如图4所绘示本发明的GTL+输入／输出缓冲器所输出波形，在回振效应下，第一反弹点29的电压(0．4V)已经非常接近稳态电压VOL(0．2V)。
接着，在图5中，绘示调变控制器的部分内部电路。调变控制器26包括有三个NMOS晶体管32，34，36与三个PMOS晶体管40，42，44所构成，至于可变电阻R1则由一个PMOS晶体管38与一低电阻R3构成。其中三个PMOS晶体管40，42，44的源极连接到Vtt，其漏极连接到由PMOS晶体管38的栅极，其栅极则分别与三个NMOS晶体管34，36，32的栅极连接，NMOS晶体管36漏极接到PMOS晶体管38的栅极，源极与NMOS晶体管34的漏极连接，NMOS晶体管34的源极与NMOS晶体管32的漏极连接，NMOS晶体管32的源极则连接到接地电压，此外，在PMOS晶体管44与NMOS晶体管32栅极输入电压PEN(PEN为一检测用电压，在运作时为高电压)、在PMOS晶体管40与NMOS晶体管34栅极输入电压以A和OEN控制(其中，A为输出模式下控制输入／输出垫电压的逻辑反向控制讯号，OEN为一外部控制此电路为输入模式或输出模式的控制讯号)，在PMOS晶体管42与NMOS晶体管36栅极输入电压以OEN和ZI控制(其中ZI为图3中输入缓冲器20的输出端所送出输入电压电平讯号)。当PMOS晶体管38要完全导通，串联剩下电阻R3(数百欧姆)的情形时，下面NMOS晶体管34，36，32必须要全部导通才行，反之若控制PMOS晶体管38(可变电阻)不导通，则只要任一NMOS晶体管34，36，32的栅极电压降低即可(即任一PMOS晶体管40，42，44的栅极电压降低即可)，其中PMOS晶体管42为一微弱的晶体管，亦即该PMOS晶体管42需要五至十纳秒的时间，才能拉升可变电阻R1中的PMOS晶体管38的栅极电压到足够的电压电平，使得PMOS晶体管不导通，也就是使可变电阻R1阻值近似无限大，进而无电流通过，所以在功率上的消耗可以大幅降低。
因此，本发明的主要特征，在于提供一种改善回振效应的输入／输出缓冲器，例如GTL+输入输出缓冲器，以一调变控制器去控制总线拉升的可变电阻的大小，用以降低所产生的回振效应，并可减少集成电路的功率消耗，更可以省去电路板上外加电阻的成本需求。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求界定者为准。
Claims (18)
1．一种改善回振效应的输入／输出缓冲器，可适用于高频低摆动电压的传输总线，其特征是该输入／输出缓冲器包括：
一输入／输出垫，可接收一输入讯号；
一输入缓冲器，耦接至该输入／输出垫(input／output pad)，用以将该输入讯号的电压与一参考电压比较，输出一输入电压电平讯号；
一输出晶体管，该输出晶体管的输出端耦接至该输入／输出垫。
一可变电阻，一端耦接至一拉升电源，另一端耦接到该输入／输出垫以及该输出晶体管的输出端，用以接收一控制讯号，来改变该可变电阻的阻值大小；以及
一调变控制器，耦接至该输入缓冲器以及该可变电阻，用以依据该输入电压电平讯号，输出该控制讯号，以改变该可变电阻的阻值大小。
2．如权利要求1所述的改善回振效应的输入／输出缓冲器，其特征是当该输入／输出缓冲器处于一输入模式，且该输入讯号的电压处于低电位，则该可变电阻不导通，当该输入讯号的电压拉升高于该参考电压时，则该输入缓冲器所输出的该输入电压电平讯号使该调变控制器的该控制讯号变化，进而控制该可变电阻的阻值为一低电阻值。
3．如权利要求2所述的改善回振效应的输入／输出缓冲器，其特征是该低电阻值为100Ω到200Ω。
4．如权利要求1所述的改善回振效应的输入／输出缓冲器，其特征是当该输入／输出缓冲器处于一输入模式，且该输入讯号的电压位于高电位，则该可变电阻导通，当该输入讯号的电压下降低于该参考电压时，则该输入缓冲器所输出的该输入电压电平讯号使该调变控制器的该控制讯号变化，进而控制该可变电阻的阻值为一高电阻值，并且随该输入讯号的电压降低，使该可变电阻的阻值变为近似无穷大。
5．如权利要求4所述的改善回振效应的输入／输出缓冲器，其特征是当该输入讯号的电压降到1．0V以下且经过一预定时间后，使得该可变电阻的阻值变为近似无穷大。
6．如权利要求5所述的改善回振效应的输入／输出缓冲器，其特征是该预定时间为五至十纳秒。
7．如权利要求1所述的改善回振效应的输入／输出缓冲器，其特征是该可变电阻包括一PMOS晶体管。
8．如权利要求1所述的改善回振效应的输入／输出缓冲器，其特征是该参考电压为1．0V，该拉升电源的电压为1．5V。
9．如权利要求1所述的改善回振效应的输入／输出缓冲器，其特征是该调变控制器包括一PMOS晶体管，其中该PMOS晶体管是为一微弱的晶体管，该PMOS晶体管要经五至十纳秒后，才能拉升该可变电阻的阻值近似无穷大。
10．一种改善回振效应的输入／输出缓冲器，可适用于高频低摆动电压的传输总线，其特征是该输入／输出缓冲器包括：
一输入缓冲器，接收一输入讯号，用以将该输入讯号的电压与一参考电压比较，输出一输入电压电平讯号；
一可变电阻，一端耦接至一拉升电源，另一端耦接到该输入讯号的输入处，用以接收一控制讯号，来改变该可变电阻的阻值大小；以及
一调变控制器，耦接至该输入缓冲器以及该可变电阻，用以依据该输入电压电平讯号，输出该控制讯号，以改变该可变电阻的阻值大小。
11．如权利要求10所述的改善回振效应的输入／输出缓冲器，其特征是当该输入／输出缓冲器处于一输入模式，且该输入讯号的电压处于低电位，则该可变电阻不导通，当该输入讯号的电压拉升高于该参考电压时，则该输入缓冲器所输出的该输入电压电平讯号使该调变控制器的该控制讯号变化，进而控制该可变电阻的阻值为一低电阻值。
12．如权利要求11所述的改善回振效应的输入／输出缓冲器，其特征是该低电阻值为100Ω到200Ω。
13．如权利要求10所述的改善回振效应的输入／输出缓冲器，其特征是当该输入／输出缓冲器处于一输入模式，且该输入讯号的电压位于高电位，则该可变电阻导通，当该输入讯号的电压下降低于该参考电压时，则该输入缓冲器所输出的该输入电压电平讯号使该调变控制器的该控制讯号变化，进而控制该可变电阻的阻值为一高电阻值，并且随该输入讯号的电压降低，使该可变电阻的阻值变为近似无穷大。
14．如权利要求13所述的改善回振效应的输入／输出缓冲器，其特征是当该输入讯号的电压降到1．0V以下且经过一预定时间后，使得该可变电阻的阻值变为近似无穷大。
15．如权利要求14所述的改善回振效应的输入／输出缓冲器，其特征是该预定时间为五至十纳秒。
16．如权利要求10所述的改善回振效应的输入／输出缓冲器，其特征是该可变电阻包括一PMOS晶体管。
17．如权利要求10所述的改善回振效应的输入／输出缓冲器，其特征是该参考电压为1．0V，该拉升电源的电压为1．5V。
18．如权利要求10所述的改善回振效应的输入／输出缓冲器，其特征是该调变控制器包括一PMOS晶体管，其中该PMOS晶体管为一微弱的晶体管，该PMOS晶体管要经五至十纳秒后，才能拉升该可变电阻的阻值近似无穷大。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN99123385A CN1121652C (zh) | 1999-10-27 | 1999-10-27 | 改善回振效应的输入/输出缓冲器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN99123385A CN1121652C (zh) | 1999-10-27 | 1999-10-27 | 改善回振效应的输入/输出缓冲器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1294351A true CN1294351A (zh) | 2001-05-09 |
| CN1121652C CN1121652C (zh) | 2003-09-17 |
Family
ID=5282876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99123385A Expired - Lifetime CN1121652C (zh) | 1999-10-27 | 1999-10-27 | 改善回振效应的输入/输出缓冲器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1121652C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356358C (zh) * | 2004-10-26 | 2007-12-19 | 华为技术有限公司 | 一种具有接收单元的电子设备 |
| CN103092783A (zh) * | 2011-10-11 | 2013-05-08 | 联发科技股份有限公司 | 内存控制器以及内存*** |
-
1999
- 1999-10-27 CN CN99123385A patent/CN1121652C/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356358C (zh) * | 2004-10-26 | 2007-12-19 | 华为技术有限公司 | 一种具有接收单元的电子设备 |
| CN103092783A (zh) * | 2011-10-11 | 2013-05-08 | 联发科技股份有限公司 | 内存控制器以及内存*** |
| CN103092783B (zh) * | 2011-10-11 | 2015-10-28 | 联发科技股份有限公司 | 内存*** |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1121652C (zh) | 2003-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103474018B (zh) | 一种显示装置的电源电路 | |
| CN108389542B (zh) | 一种移位寄存器单元及其驱动方法、栅极驱动电路 | |
| JPH09232939A (ja) | 導電線を通したデータ伝送中の電力損失を減少させる回路、システム、及び方法 | |
| CN106294244B (zh) | 一种USB Type-C接口电路 | |
| CN101312342A (zh) | 电平转换电路 | |
| WO2023065789A1 (zh) | 驱动电路及相关产品 | |
| JP3442149B2 (ja) | 半導体回路 | |
| CN104852725A (zh) | 芯片上的接口电路中的输出驱动电阻 | |
| CN1121652C (zh) | 改善回振效应的输入/输出缓冲器 | |
| TW425764B (en) | Output buffer circuit | |
| TW381218B (en) | I/O buffer for improving ring back effect | |
| CN2845358Y (zh) | 一种伴音控制电路及具有所述控制电路的电视机 | |
| CN201378416Y (zh) | 一种背光控制电路及具有该电路的电视机 | |
| US8344763B2 (en) | Low-speed driver circuit | |
| CN113708602A (zh) | 一种pg信号处理电路及电源装置 | |
| CN204068924U (zh) | 低脉冲输出电路及应用低脉冲输出电路的设备 | |
| CN206283692U (zh) | 一种端口共用的数字模拟调光电路 | |
| CN208461685U (zh) | 一种新型栅级驱动电路装置 | |
| CN109962705A (zh) | 一种通用串行总线高速驱动电路 | |
| CN201804537U (zh) | 移动终端lcd背光的电流控制模块 | |
| CN206650635U (zh) | 一种调节变频器输出频率的频率给定电路及变频器 | |
| CN109586568A (zh) | 驱动电路和显示面板 | |
| US20040061526A1 (en) | Cascode SSTL output buffer using source followers | |
| CN204633747U (zh) | 接口电路中的输出电路 | |
| CN117149689B (zh) | 一种低功耗检测电路及其检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| BB1A | Publication of application | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20030917 |