CN1293604C - 叠合标记的结构以及其形成方法 - Google Patents
叠合标记的结构以及其形成方法 Download PDFInfo
- Publication number
- CN1293604C CN1293604C CNB031465382A CN03146538A CN1293604C CN 1293604 C CN1293604 C CN 1293604C CN B031465382 A CNB031465382 A CN B031465382A CN 03146538 A CN03146538 A CN 03146538A CN 1293604 C CN1293604 C CN 1293604C
- Authority
- CN
- China
- Prior art keywords
- rete
- external label
- label
- stress
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种形成叠合标记的方法,其首先在一基底上形成一材料层。之后图案化材料层,以形成一外部标记,并且同时形成一分散应力图案,其中分散应力图案将外部标记包围起来。接着在材料层表面形成一第一膜层,并且进行一平坦化步骤,以移除部分第一膜层。然后在材料层上形成一第二膜层,覆盖第一膜层,其中第二膜层的应力与第一膜层的应力不同。之后在外部标记内围的第二膜层上形成一光阻图案,以作为一内部标号。由于在外部标记的***形成有分散应力图案,因此第二膜层的应力可以被分散,而使外部标记上的第二膜层的厚度均匀度可以改善。
Description
技术领域
本发明是有关于一种叠合标记(Overlay Mark)的结构以及其形成方法,且特别是有关于一种可改善膜层之间对准精确度的叠合标记结构以及其形成方法。
背景技术
通常决定一晶圆的微影工艺(Photolithography Process)成败的因素,除了关键尺寸(Critical Dimension)的控制外,另一重要者即为对准精确度(Alignment Accuracy)。因此,对准精确度的量测,即叠合误差的量测是半导体工艺中重要的一环,而叠合标记就是用来量测叠合误差的工具,其用来判断以微影工艺所图案化的光阻层图案与晶圆上的前一膜层之间是否有精确的对准。
通常叠合标记会设计在晶圆上部分芯片周缘的角落处,用以量测该次微影工艺所图案化的光阻层图案与晶圆上的前一膜层之间是否有精确的对准。
图1,其为公知于金属内联机工艺中一叠合标记的上视示意图;图2A至图2C所示,其为图1中由I-I’的剖面示意图。请参照图1与图2A,通常在金属内联机工艺中,会先在基底100上形成一介电层102,之后图案化介电层102,以在特定位置处形成接触窗开口(未绘示),并且同时在预定形成叠合标记之处形成沟渠图案104,以作为一外部标记(Outer Mark)之用。
之后,继续金属内联机工艺,即在上述所形成的结构上形成一金属钨层,并且填入接触窗开口以及沟渠104中,但因沟渠104的宽度够宽,因此金属钨不会完全填满沟渠104,之后利用化学机械研磨法移除接触窗开口以及沟渠104外的金属钨层,即形成图2A中形成在沟渠104内的金属钨层106。。
接着,请参照图2B,在形成接触窗开口之后,会继续在介电层102以及金属钨层106上沉积另一金属层108,且后续会将金属层108定义成导线。
然而,因金属层108的应力(stress)较大,因此若应力方向为标号110,则所形成的金属层108在沟渠104处会有沉积厚度不均匀的情形。换言之,位于沟渠104两侧壁上的金属层108厚度并不相等。
请参照图1与图2C,在金属层108上形成一图案化的光阻层(未绘示),此光阻层后续系用来作为图案化金属层108的蚀刻罩幕,特别是,此光阻层形成于外部标记内围处的光阻图案112作为一内部标号(Inner Mark)。
之后,即进行叠合标记的量测步骤,其中在图2C中虚线114所标示之处为外部标记104上方金属层108两转角处(箭头所指之处)的中心点讯号,同样的虚线116所标示之处为内部标号112两边缘处(箭头所指之处)的中心点讯号。通过外部标记104的讯号114以及内部标号112和讯号116,即可以判断内部标号是否有精确的与外部标记对准,进而判断该次黄光工艺是否有对准失误之情形,换言之,通过图中A与A’数值来判断是否有精确对准。
然而,在图2C中可看见,因金属层108因应力之故,沉积在沟渠104内的厚度并不均匀。如此,也将造成金属层108所产生的讯号114产生偏移,换言之,讯号114产生之处并非表现出沟槽104中心点之处。但此时由A与A’的判断结果是内部标号112有与外部标记104对准,然而,事实上该次黄光工艺已经产生偏移,因此后续若以此光阻层定义金属层108时,将会造成接触窗开口无法与导线精确对准。
发明内容
因此本发明的目的就是提供一种叠合标记的结构以及其形成方法,以改善公知具有高应力的膜层会造成叠合标记的对准量测失误的情形。
本发明提出一种形成叠合标记的方法,其首先在一基底上形成一材料层。之后图案化材料层,以形成一外部标记,并且同时形成一分散应力图案,其中分散应力图案系将外部标记包围起来。接着在材料层表面形成一第一膜层,并且进行一平坦化步骤,以移除部分第一膜层。然后在材料层上形成一第二膜层,覆盖第一膜层,其中第二膜层之应力系与第一膜层的应力不同。之后在外部标记内围的第二膜层上形成一光阻图案,以作为一内部标号。
本发明提出一种叠合标记的结构,其包括一外部标记、一内部标号以及一分散应力图案。其中内部标号系配置在外部标记的内围。而分散应力图案系配置在外部标记的***,而将外部标记包围起来。在一较佳实施例中,分散应力图案可以是至少一沟槽图案,或是至少一凸起图案,或是沟槽图案与凸起图案两者的组合。而外部标记可以是沟渠式外部标记或是凸起式外部标记。另外,内部标号则是由光阻图案所构成。
由于本发明在外部标记的***形成有分散应力图案,因此第二膜层的应力可以被分散,而使外部标记上的第二膜层的厚度均匀度可以改善,进而使叠合标记的量测准确度提高。
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举一较佳实施例,并配合附图,作详细说明。
附图说明
图1是金属内联机工艺中一叠合标记的上视示意图;
图2A至图2C是公知金属内联机工艺中形成叠合标记的流程剖面示意图;
图3是依照本发明一较佳实施例的叠合标记的上视示意图;
图4A至图4E是依照本发明一较佳实施例的形成叠合标记的流程剖面示意图;
图5是依照本发明另一较佳实施例的叠合标记的剖面示意图;
图6是依照本发明另一较佳实施例的叠合标记的剖面示意图;
图7是依照本发明另一较佳实施例的叠合标记的剖面示意图;
图8是依照本发明另一较佳实施例的叠合标记的剖面示意图;
图9是依照本发明另一较佳实施例的叠合标记的剖面示意图;
图10是依照本发明另一较佳实施例的叠合标记的剖面示意图;以及
图11是依照本发明另一较佳实施例的叠合标记的剖面示意图。
标示说明
100:基底 102;介电层
104、104a:外部标记 106、106a、108:金属层
110:应力方向 112:光阻图案(内部标号)
114、116、202、204:讯号
300、500、600、602:分散应力图案
300a、300b:沟槽图案
具体实施方式
本发明的叠合标记以及其形成方法在叠合标记的***另外形成一分散应力图案,以改善高应力膜层受到应力影响因导致沉积厚度不均匀的情形,进而改善叠合标记的对准量测结果的准确度。以下例举金属内联机工艺中的叠合标记的结构及其形成方法来作说明,但是本发明的叠合标记并非只限定用于金属内联机工艺中,在其它工艺步骤中,会有高应力膜层对叠合标记的对准量测造成不良影响者皆适用。
图3为依照本发明一较佳实施例的叠合标记的上视示意图,图4A至图4E依照本发明一较佳实施例的形成一叠合标记的流程剖面示意图,其为图3中由II-II’的剖面图。
请参照图3以及图4A,在金属内联机工艺中,首先在基底100上沉积一层介电层102,之后进行一微影工艺以及一蚀刻工艺,以图案化介电层102,而于介电层102中形成接触窗开口(未绘示)。在此同时,会在晶圆上预定形成叠合标记之处形成沟渠图案104,以作为一外部标记之用。在一较佳实施例中,叠合标记的外部标记由四个沟渠图案104围成一矩形所构成,且沟渠图案104的宽度远大于接触窗开口的宽度。在此同时,更在外部标记104的***形成分散应力图案300,而将外部标记104包围起来,其中分散应力图案300由沟槽图案300a以及沟槽图案300b所构成。
请参照图4B,于介电层102上沉积一层金属层106,此金属层106会填入接触窗开口与沟渠104(外部标记)中。由于接触窗开口宽度远小于沟渠104的宽度,因此接触窗开口会被金属层106填满,而沟渠104不会被金属层106填满。
请参照图4C,进行一平坦化步骤,以移除接触窗开口以外的金属层106以形成一插塞结构(未绘示),在此同时,亦会将沟渠104以及沟槽图案300a、300b以外的金属层106移除,而保留下沟渠104以及沟槽图案300a、300b内的金属层106a,且金属层106不会填满沟渠104以及沟槽图案300a、300b。在图标中所举之例利用化学机械研磨工艺来进行平坦化步骤,当然,在此步骤中亦可以使用回蚀刻工艺来取代化学机械研磨工艺。若是使用回蚀刻工艺来进行上述的平坦化步骤,则除了沟渠104与沟槽图案300a、300b以外的金属层106会被移除之外,沟渠104与沟槽图案300a、300b底部的金属层亦会被移除,而仅保留下沟渠104侧壁处的金属层(未绘示)。
请参照图4D,在形成接触插塞之后,接着会在介电层102上沉积另一层金属层108,且后续会将金属层108定义成与接触插塞连接的导线结构。而所形成的金属层108其位于外部标记之处,亦会填入沟渠104以及沟槽图案300a、300b内,而覆盖金属层106a,且因沟渠104以及沟槽图案300a、300b的宽度足够大,因此金属层108亦不会将沟渠104以及沟槽图案300a、300b填满。
其中,金属层108的应力与金属层106a的应力不同,特别是,金属层108的应力大于金属层106a的应力,因此所形成的金属层108将会受到应力方向110的影响,而有沉积厚度不均匀的情形。而造成金属层108沉积厚度不均的因素可能是两膜层之间沉积温度的差异所造成的应力影响、两膜层之间的结构差异所造成的应力影响、两膜层之间的键结所造成的应力影响或是许多因素累积而成的应力影响等等。但是,因外部标记104被沟槽图案(分散应力图案)300a、300b包围起来,因此,高应力的金属层108将会受到沟槽图案(分散应力图案)300a、300b的影响而分散其应力。如此一来,沉积于外部标记104上的金属层108的厚度均匀度将可以明显获得改善。
请参照图3与图4E,为了定义金属层108成为导线,进行一黄光工艺,而于金属层108上形成图案化的光阻层,其中位于晶圆上叠合标记之处的光阻图案112作为一内部标号之用。
之后,进行叠合标记的量测步骤,在图4E中,虚线202所标示之处为外部标记104上方的金属层106于两转角处(箭头所指之处)的中心点讯号,同样的虚线204所标示之处为内部标号112两边缘处(箭头所指之处)的中心点讯号。通过外部标记104的讯号202以及内部标号112的讯号204,即可以判断内部标号是否有精确的与外部标记对准,进而判断该次黄光工艺是否有对准失误的情形,其例如是通过图中B与B’数值来判断是否对准失误。
由于本发明在外部标记的***形成有分散应力图案,因此具有高应力的金属层其应力将会被分散应力图案分散,如此一来,沉积在外部标记上的金属层的厚度均匀度就可以获得改善。换言之,此时由外部标记所取得的讯号202便能较精确的表现出沟渠104的位置。如此一来,当外部标记以及内部标号之间有精确的对准时,即表示接触窗与后续所形成的导线能精确的对准。
在上述的实施例中,分散应力图案由两沟槽图案所构成,但本发明并不限定分散应力图案只能是两沟槽图案。分散应力图案亦可以使用单一沟槽图案,如图5所示。在图5中,基底100上的介电层102中形成有外部标记104,而在外部标记104的***形成有单一沟槽图案300,以作为分散应力图案,且单一沟槽图案300会将外部标记104包围起来。在此,单一沟槽图案300的宽度可以设计成相当宽,当然也可以设计成与图4A所示的沟槽图案300a、300b一样宽。只要是在外部标记104的***设计有可分散应力的图案,皆可以达到本发明的目的。
因此,本发明的分散应力图案还可以是凸起图案,如图6所示。在图6中,基底100上的介电层102中形成有外部标记104,而在外部标记104的***形成有至少一凸起图案500,以作为分散应力图案,且凸起图案500会将外部标记104包围起来。由于凸起图案同样具有分散应力的能力,因此分散应力图案亦可以使用凸起图案。
在以上的各实施例中,外部标记以沟渠式外部标记为例来作说明。但事实上,外部标记亦可以是凸起式外部标记,如图7所示。在图7中,在图案化的介电层102中有外部标记104a,且外部标记104a为凸起图案。另外,在外部标记104a的***形成有至少一沟槽图案300,以作为分散应力图案。
同样的,凸起式外部标记也可以和凸起式的分散应力图案作搭配,如图8所示。在图8中,介电层102中具有外部标记104a,且外部标记104a为凸起图案。另外,在外部标记104a的***形成有至少一凸起图案500,以作为分散应力图案。
除此之外,本发明分散应力图案亦可以是沟槽图案与凸起图案两者搭配所构成,如图9所示。在图9中,介电层102中具有外部标记104a,且外部标记104a为凸起图案。另外,在外部标记104a的***形成有至少一沟槽图案300以及至少一凸起图案500,沟槽图案300以及与凸起图案500共同作为分散应力图案之用。
同样的,沟槽图案与凸起图案两者所构成分散应力图案亦可以与沟槽式外部标记作搭配,如图10所示。在图10中,介电层102中具有外部标记104,且外部标记104为沟渠图案。另外,在外部标记104的***形成有至少一沟槽图案300以及至少一凸起图案500,沟槽图案300以及与凸起图案500共同作为分散应力图案之用。
特别值得一提的是,本发明的分散应力图案的图案设计并非限定是如图4所示的环形图案。换言之,本发明的分散应力图案可以是将外部标记包围的四个矩形图案(未绘示),换言之,在外部标记四周围的分散应力图案之间并没有连接在一起。分散应力图案还可以是将外部标记包围的数个块状图案,如图11所示。在图11中,分散应力图案600、602分别是数个块状图案,且较佳的是块状的分散应力图案600与块状的分散应力图案602之间彼此交错配置。
以上各实施例的说明以金属内联机工艺的叠合标记来作说明,但本发明的叠合标记及其形成方法并非限定在金属内联机工艺中。换言之,介电层102可以是其它材料,例如是导电材料、硅材料等等,而金属层106或106a以及金属108亦可以是其它材料,例如是介电材料、硅材料等等。
由于本发明在外部标记的***形成有分散应力图案,因此第二膜层的应力可以被分散,而使外部标记上的第二膜层的厚度均匀度可以改善,进而使叠合标记的量测准确度提高。
虽然本发明已以较佳实施例公开如上,然其并非用以限定本发明,任何熟悉此技术者,在不脱离本发明的精神和范围内,当可作些许之更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (5)
1.一种形成叠合标记的方法,其特征在于,包括:
在一基底上形成一材料层;
图案化该材料层,以形成一外部标记,并且同时形成分散应力图案,该分散应力图案包括,至少一沟槽图案和/或至少一凸起图案,该分散应力图案将该外部标记包围起来;
在该材料层表面形成一第一膜层;
进行一平坦化步骤,以移除部分该第一膜层;
在该材料层上形成一第二膜层,覆盖该第一膜层,其中该第二膜层之应力系与该第一膜层的应力不同;以及
在该外部标记内围的该第二膜层上形成一内部标号。
2.如权利要求1所述的形成叠合标记的方法,其特征在于,该外部标记为一沟渠式外部标记或是一凸起式外部标记。
3.如权利要求1所述的形成叠合标记的方法,其特征在于,该第二膜层的应力大于该第一膜层的应力。
4.一种叠合标记的结构,其特征在于,包括:
一外部标记;
至少一分散应力图案,包括,一沟槽图案和/或至少一凸起图案,配置在该外部标记的***;以及
一内部标号,配置在该外部标记的内围,
其中,在该外部标记以及该分散应力图案的侧壁处形成有一第一膜层,而在该外部标记以及该分散应力图案上覆盖有一第二膜层,并覆盖住该第一膜层,且该第一膜层的应力与该第二膜层的应力不相同,另外,该内部标号系配置在该外部标记内围的该第二膜层上。
5.如权利要求4所述的叠合标记的结构,其特征在于,该外部标记为一沟渠式外部标记或是一凸起式外部标记。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031465382A CN1293604C (zh) | 2003-07-04 | 2003-07-04 | 叠合标记的结构以及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031465382A CN1293604C (zh) | 2003-07-04 | 2003-07-04 | 叠合标记的结构以及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1567530A CN1567530A (zh) | 2005-01-19 |
CN1293604C true CN1293604C (zh) | 2007-01-03 |
Family
ID=34471768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031465382A Expired - Fee Related CN1293604C (zh) | 2003-07-04 | 2003-07-04 | 叠合标记的结构以及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1293604C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111103767A (zh) * | 2019-12-11 | 2020-05-05 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法和电子设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118136613A (zh) * | 2024-05-08 | 2024-06-04 | 粤芯半导体技术股份有限公司 | 套刻标记及其制备方法、半导体结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5733801A (en) * | 1993-12-21 | 1998-03-31 | Kabushiki Kaisha Toshiba | Method of making a semiconductor device with alignment marks |
JP2000021723A (ja) * | 1998-06-30 | 2000-01-21 | Sanyo Electric Co Ltd | アライメントマークと、それを用いた半導体素子の製造方法 |
US6028347A (en) * | 1996-12-10 | 2000-02-22 | Digital Equipment Corporation | Semiconductor structures and packaging methods |
JP2002299203A (ja) * | 2001-03-29 | 2002-10-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
2003
- 2003-07-04 CN CNB031465382A patent/CN1293604C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5733801A (en) * | 1993-12-21 | 1998-03-31 | Kabushiki Kaisha Toshiba | Method of making a semiconductor device with alignment marks |
US6028347A (en) * | 1996-12-10 | 2000-02-22 | Digital Equipment Corporation | Semiconductor structures and packaging methods |
JP2000021723A (ja) * | 1998-06-30 | 2000-01-21 | Sanyo Electric Co Ltd | アライメントマークと、それを用いた半導体素子の製造方法 |
JP2002299203A (ja) * | 2001-03-29 | 2002-10-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111103767A (zh) * | 2019-12-11 | 2020-05-05 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法和电子设备 |
CN111103767B (zh) * | 2019-12-11 | 2021-06-29 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN1567530A (zh) | 2005-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1256764C (zh) | 缩小间距的半导体元件的制造方法 | |
CN1156900C (zh) | 通过测试器件性能定量邻近效应的方法和设备 | |
US7332995B2 (en) | Capacitive humidity sensor and method for manufacturing the same | |
US8129762B2 (en) | Image sensor | |
JP2002118235A (ja) | 半導体装置、半導体製造方法、および半導体製造用マスク | |
US7485975B2 (en) | Alignment error measuring mark and method for manufacturing semiconductor device using the same | |
CN101593744B (zh) | 套刻对准标记及其制作方法 | |
CN101047165A (zh) | 降低叠置偏移的遮罩叠置结构 | |
CN101061581A (zh) | 半导体器件多层之间对准的模拟测量 | |
CN1293604C (zh) | 叠合标记的结构以及其形成方法 | |
CN1131550C (zh) | 半导体衬底上的对准标记及其制造方法 | |
CN1282218C (zh) | 叠合标记的结构以及其形成方法 | |
CN1226077A (zh) | 半导体器件的制造方法 | |
CN1905153A (zh) | 降低浅沟绝缘化学机械抛光工艺造成的晶片伤害的方法 | |
US11527438B2 (en) | Manufacturing method of contact structure | |
US6399259B1 (en) | Method of forming alignment marks for photolithographic processing | |
CN114823626A (zh) | 测试结构及其形成方法、套刻精度的检测方法 | |
CN1231501A (zh) | 半导体器件及其制造方法 | |
CN1269600A (zh) | 改进的对准标记图案和重叠精度测量图案及其形成方法 | |
JP2009004793A (ja) | 半導体素子のアライメントキー形成方法 | |
CN113539797B (zh) | 半导体器件及其制造方法 | |
KR100847638B1 (ko) | 반도체소자의 오버레이 마크 및 그 형성방법 | |
KR100499412B1 (ko) | 반도체소자의 캐패시턴스를 이용한 cd 측정방법 | |
KR100301247B1 (ko) | 모니터링 박스 제조 방법 | |
KR19990006078A (ko) | 반도체 소자의 오버레이 측정마크 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070103 Termination date: 20190704 |
|
CF01 | Termination of patent right due to non-payment of annual fee |