CN1290191C - 集成电路器件及其制造方法 - Google Patents

集成电路器件及其制造方法 Download PDF

Info

Publication number
CN1290191C
CN1290191C CNB200410003216XA CN200410003216A CN1290191C CN 1290191 C CN1290191 C CN 1290191C CN B200410003216X A CNB200410003216X A CN B200410003216XA CN 200410003216 A CN200410003216 A CN 200410003216A CN 1290191 C CN1290191 C CN 1290191C
Authority
CN
China
Prior art keywords
grid
integrated circuit
contact hole
electrode
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB200410003216XA
Other languages
English (en)
Other versions
CN1519935A (zh
Inventor
朴曾焕
曹明宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1519935A publication Critical patent/CN1519935A/zh
Application granted granted Critical
Publication of CN1290191C publication Critical patent/CN1290191C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种集成电路器件及其制造方法。该集成电路器件包括：集成电路衬底；位于该衬底中的第一、第二和第三隔离绝缘区，其定义出第一和第二有源区；位于第一有源区上的第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在该第一部分的端部处的第二部分；第二栅极电极，其位于第二有源区上；以及绝缘层，其位于第一、第二和第三绝缘区上，并定义了暴露第一栅极电极的第二部分的至少一部分的第一栅极接触孔、和位于第二有源区上的暴露第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于该第一部分上的栅极接触孔。该方法相应地制得该集成电路器件。

Description

集成电路器件及其制造方法
本发明涉及2003年2月3日提交的韩国专利申请第2003-006598号并要求其优先权，因此在本文中将其全文作参照引用。
技术领域
本发明涉及一种集成电路器件及其制造方法，更具体地，涉及金属氧化物半导体(MOS)晶体管及其制造方法。
背景技术
传统金属氧化物半导体(MOS)晶体管被广泛应用在诸如集成电路存储器件中。典型地，MOS晶体管被设置在集成电路衬底中的有源区上。而且，MOS晶体管典型地包括源极、漏极和栅极。源极和漏极区彼此间隔开，以提供源极和漏极区之间的沟道区。包括栅极绝缘层(例如氧化物层)和栅极电极的绝缘栅极通常设置在源极和漏极区之间的沟道区上。
题为“采用间距限制的半导体电路设计方法及其电路(SemiconductorCircuit Design method for Employing Spacing Constraints and CircuitsThereof)”的授予Juengling的美国专利第6,223,331号中讨论了一种MOS晶体管的传统布局。Juengling讨论了提供晶体管之间具有足够间距的电路布局的方法。如该文所讨论的，特定电路布局的间距可以确定为超出特定间距限制，且在电路中可以增加附加线路，使得电路布局的间距落在间距限制之内。然而，采用Juengling讨论的方法进行修正的电路可能具有增加的面积，这是因为，例如，包含了设置用于修正电路布局的间距的一条或多条附加栅极线。因此，可能期望改进的器件和方法可以例如减少器件的占用面积。
发明内容
本发明的实施例提供了一种集成电路器件，它包括集成电路衬底和位于集成电路衬底中的定义出第一和第二有源区的第一、第二和第三隔离绝缘区(spaced apart insulating region)。第一栅极电极设置在第一有源区上。第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上的第一部分的端部处的第二部分。第二栅极电极设置在第二有源区上。一绝缘层设置在第一、第二和第三有源区上，定义了暴露出第一栅极电极的第二部分的至少一部分的第一栅极接触孔。第一栅极电极在第一栅极电极的第一部分上不具有栅极接触孔。第二栅极接触孔设置在第二有源区上，它暴露出第二栅极电极的至少一部分。
在本发明的一些实施例中，第二栅极电极包括位于第二有源区上的延伸到第三绝缘区上的第一部分和位于第三绝缘区上的第一部分的端部处的第二部分。
在本发明的另一些实施例中，第二栅极接触孔可以暴露出第二栅极电极的第一部分的至少一部分。在某些实施例中，绝缘层还可以定义出第三栅极接触孔。第三栅极接触孔可以露出第二栅极电极的第二部分的至少一部分。绝缘层还可以定义出第四栅极接触孔。第四栅极接触孔可以露出第二栅极电极的第一部分的至少一部分。
在本发明的再一些实施例中，集成电路器件还可以包括通过栅极接触孔与第一栅极电极的第二部分电连接的第一栅极互连线(interconnect)和通过直接栅极接触孔(direct gate contact hole)与第二栅极电极电连接的第二栅极互连线。
在本发明的一些实施例中，集成电路衬底的第一区域可以包括短沟道金属氧化物半导体(MOS)晶体管区，且集成电路衬底的第二区域可以包括长沟道MOS晶体管区。第一栅极电极可以具有第一宽度，第二栅极电极可以具有第二宽度，第二宽度可以大于第一宽度。
本发明的另一些实施例可以包括第一和第二栅极绝缘层。第一栅极绝缘层可以设置在第一栅极电极和第一有源区之间。第二栅极绝缘层可以设置在第二栅极电极和第二有源区之间。集成电路衬底的第一区域可以包括低电压MOS晶体管区，集成电路衬底的第二区域可以包括高电压MOS晶体管区。第一栅极绝缘层可以具有第一厚度，第二栅极绝缘层可以具有第二厚度，第二厚度可以大于第一厚度。
尽管以上主要参照集成电路器件描述了本发明，但是此处还提供了制造集成电路器件的方法。
根据本发明，提供一种集成电路器件，包括：集成电路衬底；位于集成电路衬底中的彼此间隔开的第一、第二和第三绝缘区，其定义出第一和第二有源区；位于第一有源区上的第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在该第一部分的端部处的第二部分；第二栅极电极，其位于第二有源区上；以及绝缘层，其位于第一、第二和第三绝缘区上，并定义了暴露出第一栅极电极的第二部分的至少一部分的第一栅极接触孔、和位于第二有源区上的暴露出第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于该第一部分上的栅极接触孔，其中第二栅极电极包括位于第二有源区上的延伸到第三绝缘区上的第一部分和位于第三绝缘区上在该第一部分的端部处的第二部分，以及第二栅极接触孔暴露出第二栅极电极的第一部分的至少一部分，其中绝缘层还定义了第三栅极接触孔，以及其中第三栅极接触孔暴露出第二栅极电极的第二部分的至少一部分。
根据本发明，提供一种集成电路器件，包括：集成电路衬底；位于集成电路衬底中的彼此间隔开的第一、第二和第三绝缘区，其定义出第一和第二有源区；位于第一有源区上的第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在该第一部分的端部处的第二部分；第二栅极电极，其位于第二有源区上；以及绝缘层，其位于第一、第二和第三绝缘区上，并定义了暴露出第一栅极电极的第二部分的至少一部分的第一栅极接触孔、和位于第二有源区上的暴露出第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于该第一部分上的栅极接触孔，其中集成电路衬底的第一区域包括短沟道金属氧化物半导体晶体管区，该集成电路衬底的第二区域包括长沟道金属氧化物半导体晶体管区，其中第一栅极电极具有第一宽度和第二栅极电极具有第二宽度，以及其中第二栅极电极的第二宽度大于第一栅极电极的第一宽度。
根据本发明，提供一种形成集成电路器件的方法，包括：形成集成电路衬底；在集成电路衬底中形成定义出第一和第二有源区的彼此间隔开的第一、第二和第三绝缘区；在第一有源区上形成第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在第一部分的端部处的第二部分；在第二有源区上形成第二栅极电极；以及在第一、第二和第三绝缘区上形成一绝缘层，其定义了暴露出第一栅极电极的第二部分的至少一部分的第一栅极接触孔和位于第二有源区上的暴露出第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于第一部分上的栅极接触孔，其中第二栅极电极包括位于第二有源区上的延伸到第三绝缘区上的第一部分和位于第三绝缘区上在第一部分的端部处的第二部分，以及第二栅极接触孔暴露出第二栅极电极的第一部分的至少一部分，其中形成所述绝缘层还包括形成定义出第三栅极接触孔的绝缘层，以及其中第三栅极接触孔暴露出第二栅极电极的第二部分的至少一部分。
根据本发明，提供一种形成集成电路器件的方法，包括：形成集成电路衬底；在集成电路衬底中形成定义出第一和第二有源区的彼此间隔开的第一、第二和第三绝缘区；在第一有源区上形成第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在第一部分的端部处的第二部分；在第二有源区上形成第二栅极电极；以及在第一、第二和第三绝缘区上形成一绝缘层，其定义了暴露出第一栅极电极的第二部分的至少一部分的第一栅极接触孔和位于第二有源区上的暴露出第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于第一部分上的栅极接触孔，其中形成集成电路衬底的第一区域包括形成短沟道金属氧化物半导体晶体管区域，其中形成集成电路衬底的第二区域包括形成长沟道金属氧化物半导体晶体管区域，其中第一栅极电极具有第一宽度，和第二栅极电极具有第二宽度，以及其中第二栅极电极的第二宽度大于第一栅极电极的第一宽度。
根据本发明，提供一种集成电路器件，包括：具有短沟道金属氧化物半导体晶体管区域和长沟道金属氧化物半导体晶体管区域的集成电路衬底；一器件隔离层，其形成在半导体衬底的预定区域，以分别在短沟道金属氧化物半导体晶体管区域和长沟道金属氧化物半导体晶体管区域定义出第一有源区和第二有源区；一短沟道栅极电极，其横跨第一有源区；一长沟道栅极电极，其横跨第二有源区，该长沟道栅极电极具有大于短沟道栅极电极的宽度；一第一栅极绝缘层，其介于短沟道栅极电极和第一有源区之间；一第二栅极绝缘层，其介于长沟道栅极电极和第二有源区之间；以及暴露出长沟道栅极电极的至少一个直接栅极接触孔，所述至少一个直接栅极接触孔位于第二有源区上方。
附图说明
图1是根据本发明一些实施例的集成电路器件的平面图；
图2是根据本发明一些实施例的图1所示集成电路器件的沿线I-I′截取的剖面图；以及
图3是根据本发明另一些实施例的集成电路器件的剖面图。
具体实施方式
下面参考附图更加全面地描述本发明，在附图中示出了本发明的优选实施例。然而，本发明可以按照许多不同的方式实施，并且不应局限于这里举出的实施例；相反地，提供这些实施例是使得本公开彻底和完整，并且将充分传达本发明的范围给本领域技术人员。在附图中，为了清楚起见放大了层和区域的厚度。应当理解，当一个元件，例如层、区域或衬底被称作在另一元件“上”时，它可以直接位于其它元件上，或者也可能存在中间元件。应当理解，当一个元件，例如层、区域或衬底，被称作在另一元件“下”或“下方”时，它可以直接位于其它元件之下，或者也可以存在中间元件。应当理解，当元件的一部分被称为位于“外部”时，它比元件的另一部分更加靠近集成电路的外界。全文中相同的附图标记表示相同的元件。
应当理解，尽管这里使用术语第一和第二来描述不同的区域、层和/或部分，但是这些区域、层和/或部分不应被这些术语所限制。这些术语仅仅用来将一个区域、层或部分与另一区域、层或部分区分开。因此，下面讨论的第一区域、层或部分可以称作第二区域、层或部分，类似地，第二区域、层或部分可以称作第一区域、层或部分，而不会背离本发明的教导。
下文将参考图1～3说明本发明的实施例。本发明的实施例提供具有第一和第二有源区的集成电路器件。栅极电极可以位于第二有源区上而不延伸到器件隔离层上，并且可以通过绝缘层中的直接接触孔与栅极互连线电连接。将第二栅极电极设置在有源区上而不延伸到器件隔离层上可以提供具有减小面积的集成电路器件，于是，这可以用在高集成度器件中。在本发明的另一些实施例中，第二栅极电极可以包括第一和第二部分。第二栅极电极的第一部分可以位于第二有源区上，第二栅极电极的第二部分可以延伸到器件隔离层上。第二栅极电极的第一部分可以通过第一和第二直接接触孔而露出来，第二部分可以通过第三栅极接触孔而露出来。如下所述，增加暴露部分第二栅极电极的接触孔的数量可以降低栅极互连线通过第一、第二和第三接触孔与第二栅极电极电连接的接触电阻。
现在参考图1和2，将讨论示出根据本发明实施例的集成电路器件的平面图和沿图1的线I-I′截取的集成电路器件的剖面图。如图所示，提供集成电路衬底1。在集成电路衬底1上设置有第一区域A和第二区域B。在本发明的某些实施例中，第一区域A可以是短沟道金属氧化物半导体(MOS)晶体管区域，第二区域B可以是长沟道MOS晶体管区域。在本发明的另一些实施例中，第一区域A可以是低电压MOS晶体管区域，第二区域B可以是高电压MOS晶体管区域。
器件隔离层3设置在集成电路衬底1上。器件隔离层3定义出集成电路衬底1的第一区域A中的第一有源区3a和集成电路衬底1的第二区域B中的第二有源区3b。第一栅极绝缘层5a设置在第一有源区3a上，第二栅极绝缘层5b设置在第二有源区3b上。第一栅极电极7a设置在第一栅极绝缘层5a上，使得第一栅极绝缘层5a位于第一栅极电极7a和第一有源区3a之间。第二栅极电极7b设置在第二栅极绝缘层5b上，使得第二栅极绝缘层5b位于第二栅极电极7b和第二有源区3b之间。
第一栅极电极7a具有第一宽度W1，第二栅极电极7b具有第二宽度W2。在本发明的一些实施例中，第一和第二宽度W1和W2可以是相等的，而在本发明的另一些实施例中，第一和第二宽度W1和W2可以是不相等的。第一栅极电极7a的第一宽度W1相应于将形成在第一有源区3a处的MOS晶体管的沟道长度。类似地，第二栅极电极7b的第二宽度W2相应于将形成在第二有源区3b处的MOS晶体管的沟道长度。下面将说明第一和第二MOS晶体管的形成过程。而且，第一栅极绝缘层5a具有第一厚度T1，第二栅极绝缘层5b具有第二厚度T2。在本发明的一些实施例中，第一和第二厚度T1和T2可以相等，而在另一些实施例中，第一和第二厚度T1和T2可以不相等。
在本发明的第一区域A是短沟道MOS晶体管区且第二区域B是长沟道MOS晶体管区的实施例中，第二栅极电极7b的第二宽度W2大于第一栅极电极7a的第一宽度W1。而且，第二栅极绝缘层5b的第二厚度T2通常大于第一栅极绝缘层5a的第一厚度T1，但是如上所述，第二厚度T2可以等于第一厚度T1。
在本发明的第一区域A是低电压MOS晶体管区且第二区域B是高电压MOS晶体管区的另一些实施例中，第二栅极电极7b的第二宽度W2通常大于第一栅极电极7a的第一宽度W1。然而，在本发明的特定实施例中，第二栅极电极7b的第二宽度W2可以等于第一栅极电极7a的第一宽度W1。而且，第二栅极绝缘层5b的第二厚度T2大于第一栅极绝缘层5a的第一厚度T1。
具体地，当第二栅极电极7b的第二宽度W2大于第一栅极电极7a的第一宽度W1并且第二栅极绝缘层5b的第二厚度T2大于第一栅极绝缘层5a的第一厚度T1时，第一区域A可以是诸如快闪存储器件的集成电路存储器件的周边电路区中的低电压MOS晶体管区，第二区域B可以是其中的高电压MOS晶体管区。在本发明的另一些实施例中，当第二栅极电极7b的第二宽度W2大于第一栅极电极7a的第一宽度W1并且第二栅极绝缘层5b的第二厚度T2大于第一栅极绝缘层5a的第一厚度T1时，第一区域A可以是诸如液晶显示器(LCD)驱动集成电路(IC)的集成电路器件的低电压MOS晶体管区，第二区域B可以是其高电压MOS晶体管区。
第一栅极电极7a可以包括位于第一有源区3a上的第一栅极覆盖部7a′(第一部分)和从第一栅极覆盖部7a′的一端延伸离开第一栅极覆盖部7a′的第一栅极延伸部7a″(第二部分)。第一栅极延伸部7a″设置在邻近第一有源区3a的器件隔离层3上。类似地，在本发明的一些实施例中，第二栅极电极7b可以包括位于第二有源区3b上的第二栅极覆盖部7b′(第一部分)和从第二栅极覆盖部7b′的一端延伸离开第二栅极覆盖部7b′的第二栅极延伸部7b″(第二部分)。第二栅极延伸部7b″设置在邻近第二有源区3b的器件隔离层3上。在本发明的特定实施例中，第二栅极电极7b可以仅包括第二栅极覆盖部7b′，如图3所示。
层间绝缘层9设置在具有第一和第二栅极电极7a和7b的集成电路衬底1上。第一栅极接触孔11a形成在层间绝缘层9中，它暴露出第一栅极延伸部7a″的至少一部分。第一和第二直接栅极接触孔11c形成在层间绝缘层9中，它们暴露出第二栅极覆盖部7b′的至少一部分。在本发明的一些实施例中，第二栅极电极7b不包括第二栅极延伸部7b″，如图3所示。在这些实施例中，第二栅极电极7b可以具有比第一和第二直接栅极接触孔11c的最小宽度更大的宽度。因此，由于不具有第二部分7b″的第二栅极电极7b的长度可以减小，所以可以获得小型集成电路。于是，可以增加根据本发明实施例的集成电路器件的集成密度。
替代地，如图1和2所示，第二栅极电极7b可以包括第二栅极覆盖部7b′和第二栅极延伸部7b″。如图所示，第二栅极接触孔11b设置在层间绝缘层9中，它暴露出第二栅极延伸部7b″的至少一部分。第二栅极电极7b通过直接栅极接触孔11c和第二栅极接触孔11b暴露出来。在本发明的这些实施例中，可以增加第二栅极电极7b的露出面积，于是，潜在地允许第一和第二直接栅极接触孔11c和第二栅极接触孔11b上的互连线的接触电阻降低。因此，可以减少施加在第二栅极电极7b上的电信号的延迟时间。
第一有源区3a被第一栅极电极7a划分为两个区域，例如第一源极区和第一漏极区。如图1所示，第一源极接触孔11s′设置在层间绝缘层9中，它暴露出第一源极区，且第一漏极接触孔11d′设置在层间绝缘层9中，它暴露出第一漏极区。类似地，第二有源区3b被第二栅极电极7b划分为两个区域，例如第二源极区和第二漏极区。第二源极接触孔11s″被设置在层间绝缘层9中，它暴露出第二源极区，第二漏极接触孔11d″被设置在层间绝缘层9中，它暴露出第二漏极区。
第一栅极互连线13a和第二栅极互连线13b被设置在层间绝缘层9上。第一栅极互连线13a设置在第一栅极接触孔11a中，第二栅极互连线13b设置在直接栅极接触孔11c中。第一栅极互连线13a通过第一栅极接触孔11a与第一栅极电极7a电连接。类似地，第二栅极互连线13b通过直接栅极接触孔11c与第二栅极电极7b电连接。
在图1和2示出的第二栅极电极7b包括第二栅极延伸部7b″的本发明实施例中，第二栅极互连线13b也通过直接栅极接触孔11c和第二栅极接触孔11b与第二栅极电极7b电连接。因此，如上所述，第二栅极互连线13b和第二栅极电极7b之间的接触电阻可以潜在地降低。于是，可以降低经由第二栅极互连线13b施加到第二栅极电极7b上的电信号的延迟时间。
第一和第二源极互连线13s′和13s″以及第一和第二漏极互连线13d′和13d″可以设置在层间绝缘层9上。第一源极互连线13s′设置在第一源极接触孔11s′上，第二源极互连线13s″设置在第二源极接触孔11s″上。第一漏极互连线13d′设置在第一漏极接触孔11d′上，第二漏极互连线13d″设置在第二漏极接触孔11d″上。因此，第一源极互连线13s′通过第一源极接触孔11s′与第一源极区电连接，第二源极互连线13s″通过第二源极接触孔11s″与第二源极区电连接。类似地，第一漏极互连线13d′ 通过第一漏极接触孔11d′与第一漏极区电连接，第二漏极互连线13d″通过第二漏极接触孔11d″与第二漏极区电连接。
如以上参考图1～3的说明，可以将暴露出长沟道MOS晶体管区域或高电压MOS晶体管区域中的栅极电极的直接栅极接触孔设置在有源区上方，于是潜在地消除在邻近有源区的晶体管的场区上形成栅极延伸部的需要。因此，可以减少器件隔离层(例如长沟道MOS晶体管区或高电压MOS晶体管区中的场区)的面积。因此，可以减小器件的总尺寸。
而且，如上所述，位于长沟道MOS晶体管区或高电压MOS晶体管区中的栅极电极可以包括栅极延伸部，且可以增加露出栅极电极的栅极接触孔的数量。结果是，尽管不会减少器件隔离层的面积，但是可以降低与栅极电极电连接的互连线的接触电阻。因此，可以改善包括长沟道MOS晶体管或高电压MOS晶体管的集成电路的性能。
在附图和说明书中，已经公开了本发明的代表性优选实施例，尽管使用了特定的术语，但是它们仅用于一般性和描述性的目的，而不是用于限定，所附的权利要求限定了本发明的范围。

Claims (20)

1.一种集成电路器件，包括：
集成电路衬底；
位于集成电路衬底中的彼此间隔开的第一、第二和第三绝缘区，其定义出第一和第二有源区；
位于第一有源区上的第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在该第一部分的端部处的第二部分；
第二栅极电极，其位于第二有源区上；以及
绝缘层，其位于第一、第二和第三绝缘区上，并定义了暴露出第一栅极电极的第二部分的至少一部分的第一栅极接触孔、和位于第二有源区上的暴露出第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于该第一部分上的栅极接触孔，
其中第二栅极电极包括位于第二有源区上的延伸到第三绝缘区上的第一部分和位于第三绝缘区上在该第一部分的端部处的第二部分，以及
第二栅极接触孔暴露出第二栅极电极的第一部分的至少一部分，其中绝缘层还定义了第三栅极接触孔，以及其中第三栅极接触孔暴露出第二栅极电极的第二部分的至少一部分。
2.按照权利要求1所述的集成电路器件，其中绝缘层还定义了第四栅极接触孔，该第四栅极接触孔暴露出第二栅极电极的第一部分的至少一部分。
3.按照权利要求1所述的集成电路器件，还包括：
一第一栅极互连线，其通过第一栅极接触孔与第一栅极电极的第二部分电连接；以及
一第二栅极互连线，其通过第二栅极接触孔与第二栅极电极电连接。
4.按照权利要求1所述的集成电路器件，还包括：
一第一栅极绝缘层，其位于第一栅极电极和第一有源区之间，该第一栅极绝缘层具有第一厚度；和
一第二栅极绝缘层，其位于第二栅极电极和第二有源区之间，该第二栅极绝缘层具有第二厚度，其中集成电路衬底的第一区域包括低电压金属氧化物半导体晶体管区，集成电路衬底的第二区域包括高电压金属氧化物半导体晶体管区，以及其中第二栅极绝缘层的第二厚度大于第一栅极绝缘层的第一厚度。
5.一种集成电路器件，包括：
集成电路衬底；
位于集成电路衬底中的彼此间隔开的第一、第二和第三绝缘区，其定义出第一和第二有源区；
位于第一有源区上的第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在该第一部分的端部处的第二部分；
第二栅极电极，其位于第二有源区上；以及
绝缘层，其位于第一、第二和第三绝缘区上，并定义了暴露出第一栅极电极的第二部分的至少一部分的第一栅极接触孔、和位于第二有源区上的暴露出第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于该第一部分上的栅极接触孔，
其中集成电路衬底的第一区域包括短沟道金属氧化物半导体晶体管区，该集成电路衬底的第二区域包括长沟道金属氧化物半导体晶体管区，其中第一栅极电极具有第一宽度和第二栅极电极具有第二宽度，以及其中第二栅极电极的第二宽度大于第一栅极电极的第一宽度。
6.一种形成集成电路器件的方法，包括：
形成集成电路衬底；
在集成电路衬底中形成定义出第一和第二有源区的彼此间隔开的第一、第二和第三绝缘区；
在第一有源区上形成第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在第一部分的端部处的第二部分；
在第二有源区上形成第二栅极电极；以及
在第一、第二和第三绝缘区上形成一绝缘层，其定义了暴露出第一栅极电极的第二部分的至少一部分的第一栅极接触孔和位于第二有源区上的暴露出第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于第一部分上的栅极接触孔，
其中第二栅极电极包括位于第二有源区上的延伸到第三绝缘区上的第一部分和位于第三绝缘区上在第一部分的端部处的第二部分，以及
第二栅极接触孔暴露出第二栅极电极的第一部分的至少一部分，其中形成所述绝缘层还包括形成定义出第三栅极接触孔的绝缘层，以及其中第三栅极接触孔暴露出第二栅极电极的第二部分的至少一部分。
7.按照权利要求6所述的方法，其中形成所述绝缘层还包括形成进一步定义出第四栅极接触孔的绝缘层，该第四栅极接触孔暴露出第二栅极电极的第一部分的至少一部分。
8.按照权利要求7所述的方法，还包括：
形成一通过栅极接触孔与第一栅极电极的第二部分电连接的第一栅极互连线；以及
形成一通过直接栅极接触孔与第二栅极电极电连接的第二栅极互连线。
9.按照权利要求6所述的方法，还包括：
形成一位于第一栅极电极和第一有源区之间的第一栅极绝缘层，该第一栅极绝缘层具有第一厚度；以及
形成一位于第二栅极电极和第二有源区之间的第二栅极绝缘层，该第二栅极绝缘层具有第二厚度，其中形成集成电路衬底的第一区域包括形成低电压金属氧化物半导体晶体管区域，其中形成集成电路衬底的第二区域包括形成高电压金属氧化物半导体晶体管区域，以及其中第二栅极绝缘层的第二厚度大于第一栅极绝缘层的第一厚度。
10.一种形成集成电路器件的方法，包括：
形成集成电路衬底；
在集成电路衬底中形成定义出第一和第二有源区的彼此间隔开的第一、第二和第三绝缘区；
在第一有源区上形成第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在第一部分的端部处的第二部分；
在第二有源区上形成第二栅极电极；以及
在第一、第二和第三绝缘区上形成一绝缘层，其定义了暴露出第一栅极电极的第二部分的至少一部分的第一栅极接触孔和位于第二有源区上的暴露出第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于第一部分上的栅极接触孔，
其中形成集成电路衬底的第一区域包括形成短沟道金属氧化物半导体晶体管区域，其中形成集成电路衬底的第二区域包括形成长沟道金属氧化物半导体晶体管区域，其中第一栅极电极具有第一宽度，和第二栅极电极具有第二宽度，以及其中第二栅极电极的第二宽度大于第一栅极电极的第一宽度。
11.一种集成电路器件，包括：
具有短沟道金属氧化物半导体晶体管区域和长沟道金属氧化物半导体晶体管区域的集成电路衬底；
一器件隔离层，其形成在半导体衬底的预定区域，以分别在短沟道金属氧化物半导体晶体管区域和长沟道金属氧化物半导体晶体管区域定义出第一有源区和第二有源区；
一短沟道栅极电极，其横跨第一有源区；
一长沟道栅极电极，其横跨第二有源区，该长沟道栅极电极具有大于短沟道栅极电极的宽度；
一第一栅极绝缘层，其介于短沟道栅极电极和第一有源区之间；
一第二栅极绝缘层，其介于长沟道栅极电极和第二有源区之间；以及
暴露出长沟道栅极电极的至少一个直接栅极接触孔，所述至少一个直接栅极接触孔位于第二有源区上方。
12.按照权利要求11所述的集成电路器件，其中第二栅极绝缘层比第一栅极绝缘层厚。
13.按照权利要求11所述的集成电路器件，其中第二栅极绝缘层具有与第一栅极绝缘层相同的厚度。
14.按照权利要求11所述的集成电路器件，其中短沟道栅极电极包括与第一有源区重叠的第一栅极重叠部和从第一栅极重叠部延伸的第一栅极延伸部，该第一栅极延伸部位于器件隔离层上邻近第一有源区。
15.按照权利要求14所述的集成电路器件，还包括暴露出第一栅极延伸部的第一栅极接触孔。
16.按照权利要求14所述的集成电路器件，还包括位于第一栅极接触孔上的第一栅极互连线，该第一栅极互连线通过第一栅极接触孔与短沟道栅极电极电连接。
17.按照权利要求11所述的集成电路器件，还包括位于直接栅极接触孔上的第二栅极互连线，该第二栅极互连线通过直接栅极接触孔与长沟道栅极电极电连接。
18.按照权利要求11所述的集成电路器件，其中长沟道栅极电极包括与第二有源区重叠的第二栅极重叠部和从第二栅极重叠部延伸的第二栅极延伸部，该第二栅极延伸部位于器件隔离层上邻近第二有源区。
19.按照权利要求18所述的集成电路器件，还包括暴露出第二栅极延伸部的第二栅极接触孔。
20.按照权利要求19所述的集成电路器件，还包括覆盖第二栅极接触孔和直接栅极接触孔的第二栅极互连线，该第二栅极互连线通过第二栅极接触孔和直接栅极接触孔电连接到长沟道栅极电极。
CNB200410003216XA 2003-02-03 2004-02-02 集成电路器件及其制造方法 Expired - Lifetime CN1290191C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR6598/2003 2003-02-03
KR6598/03 2003-02-03
KR10-2003-0006598A KR100487950B1 (ko) 2003-02-03 2003-02-03 활성영역과 중첩되는 게이트 전극 상에 배치된 콘택홀을갖는 반도체 소자

Publications (2)

Publication Number Publication Date
CN1519935A CN1519935A (zh) 2004-08-11
CN1290191C true CN1290191C (zh) 2006-12-13

Family

ID=36612245

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410003216XA Expired - Lifetime CN1290191C (zh) 2003-02-03 2004-02-02 集成电路器件及其制造方法

Country Status (3)

Country Link
US (2) US7034365B2 (zh)
KR (1) KR100487950B1 (zh)
CN (1) CN1290191C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104584222A (zh) * 2012-09-19 2015-04-29 英特尔公司 有源栅极之上的栅极触点结构及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932577B2 (en) * 2007-12-31 2011-04-26 Silicon Laboratories, Inc. Circuit device and method of forming a circuit device having a reduced peak current density
US8836035B2 (en) * 2010-03-10 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing gate resistance
KR101718981B1 (ko) * 2010-06-30 2017-03-23 삼성전자주식회사 콘택 플러그를 포함하는 반도체 소자
TWI688047B (zh) * 2010-08-06 2020-03-11 半導體能源研究所股份有限公司 半導體裝置
US8431985B2 (en) 2010-08-06 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Layout and process of forming contact plugs
CN105097793B (zh) * 2014-04-22 2018-03-16 中芯国际集成电路制造(北京)有限公司 一种集成电路的设计方法和集成电路
TWI627749B (zh) * 2014-11-24 2018-06-21 聯華電子股份有限公司 半導體結構與半導體圖案結構
TWI682546B (zh) 2016-05-24 2020-01-11 聯華電子股份有限公司 高壓金屬氧化物半導體電晶體及其製作方法
KR102575420B1 (ko) 2016-10-05 2023-09-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10529624B2 (en) 2017-11-21 2020-01-07 International Business Machines Corporation Simple contact over gate on active area
US10522556B1 (en) * 2018-07-13 2019-12-31 Nanya Technology Corporation Antifuse structure
US20210036120A1 (en) * 2019-07-30 2021-02-04 Qualcomm Incorporated Finfet semiconductor device
US11616054B2 (en) * 2020-05-08 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure for semiconductor devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166771A (en) 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
JPH07226506A (ja) 1994-02-10 1995-08-22 Fujitsu Ltd 半導体装置及びその製造方法
JP3111947B2 (ja) * 1997-10-28 2000-11-27 日本電気株式会社 半導体装置、その製造方法
US6223331B1 (en) 1998-07-30 2001-04-24 Micron Technology, Inc. Semiconductor circuit design method for employing spacing constraints and circuits thereof
US6599863B1 (en) * 1999-02-18 2003-07-29 Schlumberger Technology Corporation Fracturing process and composition
KR20010036271A (ko) 1999-10-07 2001-05-07 윤종용 게이트 전극용 콘택을 개선한 모스 트랜지스터 소자
JP4068781B2 (ja) 2000-02-28 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置および半導体集積回路装置の製造方法
AU2002327694A1 (en) * 2001-09-26 2003-04-07 Claude E. Cooke Jr. Method and materials for hydraulic fracturing of wells
JP4176342B2 (ja) * 2001-10-29 2008-11-05 川崎マイクロエレクトロニクス株式会社 半導体装置およびそのレイアウト方法
US6817414B2 (en) * 2002-09-20 2004-11-16 M-I Llc Acid coated sand for gravel pack and filter cake clean-up

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104584222A (zh) * 2012-09-19 2015-04-29 英特尔公司 有源栅极之上的栅极触点结构及其制造方法
CN104584222B (zh) * 2012-09-19 2018-01-26 英特尔公司 有源栅极之上的栅极触点结构及其制造方法
US11004739B2 (en) 2012-09-19 2021-05-11 Intel Corporation Gate contact structure over active gate and method to fabricate same

Also Published As

Publication number Publication date
US7034365B2 (en) 2006-04-25
KR100487950B1 (ko) 2005-05-06
US7320909B2 (en) 2008-01-22
US20040169207A1 (en) 2004-09-02
US20060141715A1 (en) 2006-06-29
CN1519935A (zh) 2004-08-11
KR20040070503A (ko) 2004-08-11

Similar Documents

Publication Publication Date Title
CN1290191C (zh) 集成电路器件及其制造方法
US7132717B2 (en) Power metal oxide semiconductor transistor layout with lower output resistance and high current limit
US8482085B2 (en) Power MOS electronic device and corresponding realizing method
CN1839483A (zh) 高密度finfet集成方案
CN1782832A (zh) 具静电放电保护的阵列基板与显示装置及其制造方法
JP2002522907A (ja) 薄膜トランジスタ
CN101232018B (zh) 半导体结构及半导体芯片
JP2002158350A5 (zh)
CN1049070C (zh) 半导体器件及其制造方法
CN1967875A (zh) 半导体器件
JPH0469435B2 (zh)
CN1783490A (zh) 改进的esd结构
US9252222B2 (en) Transistor and method of fabricating the same
KR100611743B1 (ko) 멀티플 게이트 박막 트랜지스터
CN1144280C (zh) 半导体器件制造方法
CN1875457A (zh) 具有部分硅化的硅层的集成电路
KR100255159B1 (ko) 플래쉬 이이피롬 셀 어레이의 소오스 라인 세그먼트 트랜지스터 제조 방법
CN1490868A (zh) 混合模式制程
KR100290790B1 (ko) 반도체 소자의 정전기 방지 구조 및 그 제조방법
JPS6143471A (ja) 半導体装置の配線構造
JP2004055843A5 (zh)
JPS63310173A (ja) 半導体装置及びその製造方法
JP2001068653A (ja) 半導体集積回路
JPH0719845B2 (ja) 半導体集積回路装置
JPH0499369A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20061213