CN1287523C - 将差分模式信号转换为单端信号的低待机电流消耗电路 - Google Patents

将差分模式信号转换为单端信号的低待机电流消耗电路 Download PDF

Info

Publication number
CN1287523C
CN1287523C CNB2004100287385A CN200410028738A CN1287523C CN 1287523 C CN1287523 C CN 1287523C CN B2004100287385 A CNB2004100287385 A CN B2004100287385A CN 200410028738 A CN200410028738 A CN 200410028738A CN 1287523 C CN1287523 C CN 1287523C
Authority
CN
China
Prior art keywords
transistor
terminal
coupled
ended
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100287385A
Other languages
English (en)
Other versions
CN1531201A (zh
Inventor
S·拉姆梅斯
H·-H·维赫曼恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1531201A publication Critical patent/CN1531201A/zh
Application granted granted Critical
Publication of CN1287523C publication Critical patent/CN1287523C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

一种将差分模式信号转换为单端信号的低功率消耗装置。较佳实施例包含一单端转换器(如单端转换器505)及当该单端转换器505待机时可将该单端转换器505输出拉至已知逻辑状态(如高逻辑或低逻辑)之一输出晶体管(如输出晶体管524)。单端缓冲器(反向或非反向)可被用于输出信号兼容性转换。

Description

将差分模式信号转换为单端信号的低待机电流消耗电路
技术领域
本发明大致有关逻辑电路，且特别有关将差分模式信号转换为单端信号的低待机电流消耗装置。
背景技术
当需要高速及低电压摆动资料转换时，其中信号被运载于两导体上的差分信号发送(通常亦被称为双端信号)被定义为两信号差。差分信号发送或许是最有力及未来性的信号发送概念。通常被用于如通信芯片及路由器的高速信号发送应用的电流模式逻辑(CML)是使用差分信号发送。
由于电流模式逻辑与如射极耦合逻辑(ECL)相较下具相当低功率消耗及低供给电压，所以被广泛用于高速应用。由于电流模式逻辑具低电压摆动，所以亦较互补金属氧化物半导体(CMOS)逻辑为快。电流模式逻辑亦具有可使用互补金属氧化物半导体制造技术来制造的附带优点。
互补金属氧化物半导体逻辑胜过电流模式逻辑之一优点是电流模式逻辑电路中具有待机状态电流，而互补金属氧化物半导体逻辑中并无待机状态电流。因此，电流模式逻辑电路通常较互补金属氧化物半导体逻辑电路消耗更多功率。
然而，因为电流模式逻辑电路及互补金属氧化物半导体逻辑电路可被创造于相同基板上，所以可将电流模式逻辑及互补金属氧化物半导体逻辑电路结合为一设计。因此，电流模式逻辑电路的高速优点可被开拓于需高速转换时，而互补金属氧化物半导体逻辑的低功率消耗可用于不需极高速时。
不幸地，电流模式逻辑电路使用差分信号发送，而互补金属氧化物半导体逻辑电路使用信号被运载于单导体上的单端信号。因此，需电流模式逻辑电路差分信号对互补金属氧化物半导体逻辑电路单端信号间的转换。
共同解决方案使用具一或更多信号端缓冲器(或反向器)的电流模式逻辑对单端模式信号转换器来执行从差分信号发送至单端信号发送的转换。当不需转换或全部电路均待机时，通常会关闭电流模式逻辑电路参考电流源以降低功率消耗。
先前技术优点之一是当电流模式逻辑电路参考电流源被关闭时，单端缓冲器中的晶体管闸极是向左浮动。此可产生单端缓器处的未被定义输入，而未被定义输出则出现于单端缓冲器输出处。
先前技术的第二优点是当单端缓冲器处具有未被定义输入时，因为单端缓冲器输出将视其输入而改变，所以电路待机时，电流可能会流动。因此增加电流消耗。
发明内容
这些及其它问题大致藉由呈现将差分模式信号转换为单端信号的低待机电流消耗装置的本发明较佳实施例来解决或避开，且技术优势大致被达成。
依据本发明较佳实施例，一电路是包含具有差分模式输入及单端输出的电流模式逻辑单端转换器，该单端转换器是包含可转换差分模式信号为单端信号的电路，及被耦合至该单端输出的输出晶体管，该输出晶体管可将该单端输出设定至特定值的逻辑状态。依据本发明另一较佳实施例，一电路包含具有差分模式输入及单端输入的电流模式逻辑单端转换器，该单端转换器用来转换差分模式信号为单端信号，及被耦合至该单端输出的输出调节器电路，当电流模式逻辑单端转换器待机时，该输出调节器电路用于将该单端输出设定至逻辑状态的特定值；其中该电流模式逻辑单端转换器包含：一第一及第二晶体管，各晶体管具有耦合至供给电压的第二终端；一第三及第四晶体管，该第三晶体管具有耦合至该第一晶体管的第一终端的第一终端，该第四晶体管具有耦合至该第二晶体管的第一终端的第一终端，所述第三及第四晶体管各具有耦合至该差分模式输入的一输入信号的第三终端，且该第三及第四晶体管的第二终端耦合在一起；及一第五晶体管，具有耦合至该供给电压的第二终端及耦合至该第四晶体管第一终端的第三终端。。
本发明较佳实施例的优点是当电流模式逻辑单端转换器待机或不被使用时，对该单端缓冲器的输入具有定义值。因此，该单端缓冲器的输入处具有定义状态。
本发明较佳实施例的进一步优点是因该单端缓冲器的输入处具有定义状态，所以一旦定义状态经由缓冲器被传输，则无进一步状态改变。因此，当转换器待机时，无任何电流流动。
上述已相当广泛地勾划出本发明特征及技术优点，使以下本发明详细说明可更容易了解。形成本发明权利要求主题的本发明附带特征及优点将被说明如下。熟练技术人士应了解，被揭示概念及特定实施例可立即被当做修改或设计其它结构或处理以执行本发明相同目的的基础。熟练技术人士亦应了解，该同等建构并不背离附带权利要求中说明的本发明精神及范畴。
附图说明
为了更完全了解本发明及其优点，现在参考以下附图说明，其中：
第1图为包含差分模式及单端模式信号发送的子电路及信号转换器的逻辑电路图；
第2图为显示差分模式信号及同等单端模式信号的资料图；
第3图为被设计用于差分模式对单端模式转换器的高位准图；
第4图为先前技术差分模式对单端模式转换器的略图；
第5图为依据本发明较佳实施例的具低功率消耗的差分模式对单端模式转换器的略图；及
第6图为依据本发明较佳实施例的具低功率消耗的差分模式对单端模式转换器的略图。
具体实施方式
本较佳实施例的制作及使用被详细讨论如下。然而，应了解本发明是提供可被具体化为各种特定脉络的许多应用发明性概念。被讨论的特定实施例仅为制作及使用本发明的特定方式例证，而并不限制本发明范畴。
本发明将针对较佳实施例以特定脉络，亦即电流模式逻辑信号对互补金属氧化物半导体逻辑信号转换器做说明。然而，本发明亦可被应用至差分模式信号被转换为单端信号的其它情况。
现在参考第1图，显示逻辑电路105，其具有分别使用差分模式信号发送及单端信号发送的子电路110及115。子电路110及115亦彼此通信。不幸地，被子电路使用的信号发送模式不兼容而转换器必须执行转换。差分对单端转换器120需促使来自子电路110的信号被子电路115了解，而单端对差分转换器125需促使来自子电路115的信号前进至子电路110。若该通信永远是单向(如从子电路110至子电路115)，则仅需两转换器之一(差分对单端转换器120)。
如第1图所示，子电路110及115可为逻辑电路105部份，而这些特定子电路是必须交换信号的仅有者。若此为该例，则可能为被耦合至子电路110及115但不被显示于图中的其它子电路。可替代是，子电路110及115可为逻辑电路105中的仅有电路(非转换器120及125)。
现在参考第2图，显示描绘差分模式信号(被显示为两组成信号，第一信号205及第二信号210)及表示该差分模式信号偏移的信号215的资料图。例如，若第2图所示差分模式信号的电压摆动从1.8伏特至0.0伏特，则偏移(信号215所示)约0.9伏特。如上述，差分模式信号是由两组成信号，第一信号(如第一信号205)及第二信号(如第二信号210)组成。依据差分模式信号定义，第一信号是第二信号的互补，且被以差分模式运载的信号(如信号220)可藉由第一信号扣除第二信号来计算。也就是说，VSIGNAL＝VFIRST-VSECOND，其中VFIRST及VSECOND为组成信号，而VSIGNAL为实际被以差分模式运载的信号信息。
现在参考第3图，显示描绘差分模式对单端模式转换器(DMSMC)300非专利设计的高位准块状图。差分模式对单端模式转换器300包含一单端转换器305，其功能包含将差分模式输入(被标示为”AX”及”AQ”)转换为单端信号。单端缓冲器310可被选择性耦合至单端转换器305的输出。注意，单端缓冲器310对正确操作差分模式对单端模式转换器300不必要，且被显示代表被附着至差分模式对单端模式转换器300输出的单端逻辑。另外，可以一系列单端缓冲器或单端反向器来取代单端缓冲器310。
现在参考第4图，显示描绘差分模式对单端模式转换器400先前技术设计略图。差分模式对单端模式转换器400包含一单端转换器405，其基本上为以内建单端转换完成电流镜负载的电流模式逻辑差分放大器。单端转换器405具有一输入，差分模式信号”AQ”及”AX”(正及负信号)。差分模式信号两部份之一被耦合至N沟道金属氧化物半导体场效晶体管(MOSFET)(如分别为晶体管411及413)的闸极。晶体管411及413的漏极被耦合至P沟道金属氧化物半导体场效晶体管407及409的漏极，其依序使其源极被耦合至供给电压，如VDD。P沟道金属氧化物半导体场效晶体管407及409的闸极被耦合一起及至晶体管411的漏极。
同时，建造于参考电压位准被耦合至其闸极的晶体管415及417外的参考电流源被耦合至晶体管411及413的源极。该参考电流源被用来提供参考电流位准来明确界定无论电流路径何时被创造出均从供给电压向下至基板接地的电流。
单端转换器405进一步包含一附加P型金属氧化物半导体场效晶体管419，其闸极被耦合至晶体管409及413的漏极。被创造于晶体管421及423的第二参考电流源被耦合至晶体管419的漏极。单端转换器405的输出被采用自晶体管419的漏极。
单端缓冲器425被耦合至单端转换器405的输出。注意如上述，单端缓冲器425的呈现是可选择的且被意指单端逻辑如何被附着至单端转换器405。单端缓冲器425被建造自一对晶体管，P沟道金属氧化物半导体场效晶体管427及N型金属氧化物半导体场效晶体管429。晶体管427及429的漏极被耦合一起形成单端转换器405的输出，而对单端缓冲器425的输入是被施加至晶体管427及429的闸极。晶体管427的源极被连接至供给电压，而晶体管429的源极被耦合至基板接地。
如上述，当差分模式对单端模式转换器400待机时，对单端缓冲器425的输入变为未被定义，也就是晶体管427及429的闸极具有未被定义值。当差分模式对单端模式转换器400待机时，NREF可变为零位能。由于其输入未被定义，单端缓冲器425中的晶体管(晶体管427及429)可部份被打开。部份打开状态可创造从供给电压至基板接地的电流路径。此产生亦被称为静态电流的待机期间的电流。通常，当对单端缓冲器425中的晶体管的输入被定义(逻辑状态高或逻辑状态低)时，两晶体管之一打开而另一晶体管关闭，因此，电流路径破裂而几乎无电流。
当电路待机时，预期具有零或近似零电流。若电路被用于电池供电装置时，零或可忽略电流可大大降低功率消耗及电池寿命。另外，逻辑电路通常不被预期具有未被定义状态，因为其可产生电路不正确的操作。因此，如第4图所示的差分模式对单端模式转换器400具有两者非预期特性。
现在参考第5图，显示描绘依据本发明较佳实施例的具有低功率消耗的差分模式对单端模式转换器500略图，当差分模式对单端模式转换器500待机时，其输出是具有低信号值。差分模式对单端模式转换器500大致遵循如第3图所示的非专利差分模式对单端模式转换器的结构，具有单端转换器505及可选单端缓冲器525，其可代表被耦合至差分模式对单端模式转换器500的单端逻辑。
依据本发明较佳实施例，单端转换器505可被建构出自N沟道及P沟道金属氧化物半导体场效晶体管的组合。对单端转换器505的输入信号可为如”AX”及”AQ”代表差分模式输入信号”A”的组成信号的差分信号对型式。差分模式输入信号两部份之一被耦合至晶体管(如N沟道金属氧化物半导体场效晶体管510及512)的闸极，其中该输入信号上的电压值可控制晶体管510及512。两晶体管510及512具有可被耦合至对应晶体管(如P沟道金属氧化物半导体场效晶体管506及508)闸极的闸极，而两晶体管506及508的源极被耦合一起及至参考电流源。而两晶体管506及508具有可被耦合至如VDD的供给电压的源极。另外，两晶体管506及508具有可被彼此耦合且至晶体管510漏极的闸极。
被耦合至两晶体管510及512源极的参考电流源被创造自被以串联型式耦合的晶体管514及516对，晶体管516的漏极被耦合至晶体管514的源极。两晶体管514及516的闸极可被耦合至如NREF的参考电压位准。当电流路径存在时，参考电流源将经由该路径汲取固定量的电流。
附加晶体管，较佳为源极被耦合至供给电压及漏极被耦合至第二参考电流源的P沟道金属氧化物半导体场效晶体管的晶体管518，具有可被耦合至晶体管508漏极的闸极。第二参考电流源较佳(但非必要)本质相同于被耦合至晶体管510及512的参考电流源。单端转换器505的输出是较佳位于晶体管518的漏极。
输出晶体管524接着可被耦合至单端转换器505的输出。依据本发明较佳实施例，输出晶体管524是漏极被耦合至单端转换器的输出且其源极被耦合至基板接地的N沟道金属氧化物半导体场效晶体管。输出晶体管524的闸极可被耦合至晶体管508的漏极。
由于输出晶体管524如图标呈现于单端转换器505中，所以当单端转换器505待机时，输出晶体管524打开(因此路径存在于单端转换器505输出及基板接地之间)，而单端转换器505的输出被拉低至基板接地。因此，当当单端转换器505待机时，其输出具有被定义状态，亦即低逻辑值。
如第5图所示，差分模式对单端模式转换器500亦以可选单端缓冲器525为特色。单端缓冲器525可代表可被附着至单端转换器505的单端逻辑。依据本发明较佳实施例，单端缓冲器可被创造出自两晶体管，P沟道金属氧化物半导体场效晶体管526及N沟道金属氧化物半导体场效晶体管528，其漏极与门极被耦合一起。该两晶体管的闸极可当作对单端缓冲器525的输入，而两晶体管的漏极可当作输出。P沟道金属氧化物半导体场效晶体管的源极可被耦合至供给电压，N沟道金属氧化物半导体场效晶体管的源极可被耦合至基板接地。
由于单端转换器505的输出被拉低至基板接地，对单端缓冲器525的输入是逻辑低。由于被定义逻辑位准位于其输入，单端转换器505的输出亦为被定义逻辑位准。另外，由于被定义逻辑位准位于其输入，两晶体管526及528之一可关闭而另一个可打开。此可避免经由两晶体管526及528创造出电流路径，意指当差分模式对单端模式转换器500待机时，无(或非常小)电流流动。
现在参考第6图，显示描绘依据本发明较佳实施例的具有低功率消耗的差分模式对单端模式转换器600略图，当差分模式对单端模式转换器600待机时，其输出具有高信号值。差分模式对单端模式转换器600的设计可分享差分模式对单端模式转换器500设计的许多相似处，其遵循非专利差分模式对单端模式转换器300的结构(第3图)。另外，差分模式对单端模式转换器600类似差分模式对单端模式转换器500可以可选单端缓冲器625为特色。同时，类似单端转换器505(第5图)，单端转换器605可以输出晶体管624为特色。
依据本发明较佳实施例，输出晶体管624是P沟道金属氧化物半导体场效晶体管。输出晶体管624的漏极被耦合至单端转换器的输出，而其源极被耦合至如VDD的供给电压。输出晶体管624是具有被耦合至如NREF的参考电压的闸极，其亦可被用来提供参考电压给被用于单端转换器605其它部分的参考电流源。
输出晶体管624可以以下方式来操作。当单端转换器605待机时，参考电压NREF打开输出晶体管624，其可创造从供给电压至单端转换器605输出的路径。该路径接着可将单端转换器605的输出拉至相等于供给电压或高逻辑值的电位。再次，由于被定义逻辑状态，单端缓冲器625(或任何其它被附着至单端转换器605的单端电路)将具有被定义输出且因电流路径不存在而无(或非常小)电流流动。
虽然本发明及其优点已详细说明，但应了解只要不背离附带权利要求所界定的本发明精神及范畴，在此均可做各种改变，替代及变化。
再者，本申请案并不限于被说明于申请书中的处理，机器，制造，事物组成，装置，方法及步骤特定实施例。当熟练技术人士可从本发明揭示，处理，机器，制造，事物组成，装置，方法或步骤，目前存在或后来被发展者立即明了，实际执行相同功能或达成在此说明的对应实施例的实际相同结果是可依据本发明来使用。于是，附带权利要求预期包含如处理，机器，制造，事物组成，装置，方法，或步骤于其范围内。

Claims (21)

1.一种电路，包含：
一电流模式逻辑(CML)单端转换器，具有一差分模式输入及一单端输出，该单端转换器包含可转换差分模式信号为单端信号的电路；及被耦合至该单端输出的输出晶体管，该输出晶体管可将该单端输出设定至特定值的逻辑状态；
其中该电流模式逻辑单端转换器包含：
一第一及第二晶体管，各晶体管具有耦合至供给电压的第二终端；
一第三及第四晶体管，该第三晶体管具有耦合至该第一晶体管的第一终端的第一终端，该第四晶体管具有耦合至该第二晶体管的第一终端的第一终端，所述第三及第四晶体管各具有耦合至该差分模式输入的一输入信号的第三终端，且该第三及第四晶体管的第二终端耦合在一起；及
一第五晶体管，具有耦合至该供给电压的第二终端及耦合至该第四晶体管第一终端的第三终端。
2.如权利要求1所述的电路，其中该第一及第二晶体管各第三终端被耦合一起且至该第三晶体管的第一终端。
3.如权利要求第1所述的电路，其中该电流模式逻辑单端电路的该单端输出是位于该第五晶体管的第一终端处。
4.如权利要求第1所述的电路，其中该第三及第四晶体管的第二终端被耦合至第一参考电流源。
5.如权利要求第4所述的电路，其中该第五晶体管的第一终端被耦合至第二参考电流源。
6.如权利要求第5所述的电路，其中该第一及第二参考电流源各包含：
一第六晶体管，其第一终端被耦合至第七晶体管的第二终端，且第三终端被耦合至参考电压位准；及
一第七晶体管，其第三终端被耦合至参考电压位准。
7.如权利要求第6所述的电路，其中该第一、第二及第五晶体管是P沟道金属氧化物半导体场效晶体管，而该第三及第四晶体管是N沟道金属氧化物半导体场效晶体管。
8.如权利要求第6所述的电路，其中该第一及第二参考电流源中的该晶体管是N沟道金属氧化物半导体场效晶体管。
9.如权利要求第1所述的电路，其中该第一终端是晶体管的漏极终端，该第二终端是晶体管的源极终端，而该第三终端是晶体管的闸极终端。
10.如权利要求第1所述的电路，其中该输出晶体管具有被耦合至供给电压的第二终端，及被耦合至参考电压位准的第三终端。
11.如权利要求第10所述的电路，其中该输出晶体管在该电流模式逻辑单端转换器待机时创造对供给电压的传导路径。
12.如权利要求第10所述的电路，其中该供给电压是位于高逻辑值规格内的电位。
13.如权利要求第1所述的电路，其中该输出晶体管具有被耦合至基板接地的第二终端，及被耦合至该第五晶体管第三终端的第三终端。
14.如权利要求第13所述的电路，其中该输出晶体管在该电流模式逻辑单端转换器待机时创造对基板接地的传导路径。
15.一种电路，包含：
一电流模式逻辑(CML)单端转换器，具有一差分模式输入及一单端输出，该单端转换器用来转换差分模式信号为单端信号；及
耦合至该单端输出的输出调节器电路，该输出调节器电路用于当该电流模式逻辑单端转换器待机时将该单端输出设定至特定值的逻辑状态；
其中该电流模式逻辑单端转换器包含：
一第一及第二晶体管，各晶体管具有耦合至供给电压的第二终端；
一第三及第四晶体管，该第三晶体管具有耦合至该第一晶体管的第一终端的第一终端，该第四晶体管具有耦合至该第二晶体管的第一终端的第一终端，所述第三及第四晶体管各具有耦合至该差分模式输入的一输入信号的第三终端，且该第三及第四晶体管的第二终端耦合在一起；及
一第五晶体管，具有耦合至该供给电压的第二终端及耦合至该第四晶体管第一终端的第三终端。
16.如权利要求第15所述的电路，其中该差分模式信号具有两组成信号，第一及第二信号，且其中该电流模式逻辑单端转换器可藉由该差分模式输入的该第一信号扣除该差分模式输入的该第二信号来转换该差分模式输入为该单端输出。
17.如权利要求第15所述的电路，其中该输出调节器电路可在该电流模式逻辑单端转换器待机时将该单端输出耦合至特定电压值。
18.如权利要求第17所述的电路，其中该输出调节器电路可在高逻辑值范围内将该单端输出耦合至供给电压。
19.如权利要求第18所述的电路，其中该输出调节器电路是漏极终端被耦合至该单端输出的P沟道金属氧化物半导体场效晶体管。
20.如权利要求第17所述的电路，其中该输出调节器电路可将该单端输出耦合至基板接地。
21.如权利要求第20所述的电路，其中该输出调节器电路是漏极终端被耦合至该单端输出的N沟道金属氧化物半导体场效晶体管。
CNB2004100287385A 2003-03-13 2004-03-12 将差分模式信号转换为单端信号的低待机电流消耗电路 Expired - Fee Related CN1287523C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/387,733 US6819142B2 (en) 2003-03-13 2003-03-13 Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption
US10/387733 2003-03-13

Publications (2)

Publication Number Publication Date
CN1531201A CN1531201A (zh) 2004-09-22
CN1287523C true CN1287523C (zh) 2006-11-29

Family

ID=32961957

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100287385A Expired - Fee Related CN1287523C (zh) 2003-03-13 2004-03-12 将差分模式信号转换为单端信号的低待机电流消耗电路

Country Status (3)

Country Link
US (1) US6819142B2 (zh)
CN (1) CN1287523C (zh)
DE (1) DE102004012239A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US7667916B1 (en) * 2004-04-26 2010-02-23 Marvell International Ltd. Signal conversion system and method
KR100624576B1 (ko) * 2004-06-11 2006-09-19 삼성전자주식회사 허브를 갖는 메모리 모듈을 테스트하는 방법 및 이를수행하기 위한 메모리 모듈의 허브
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US20070252618A1 (en) 2006-04-28 2007-11-01 Karthik Gopalakrishnan Signal converter circuit
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US20090058466A1 (en) * 2007-08-31 2009-03-05 Allan Joseph Parks Differential pair circuit
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US7977997B2 (en) 2008-12-30 2011-07-12 Micron Technology, Inc. Generating a full rail signal
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
CN102916704B (zh) * 2011-10-21 2016-08-03 上海华力微电子有限公司 高速电流模式逻辑到互补金属氧化物半导体信号转换电路
CN104422867B (zh) * 2013-09-03 2017-06-06 安凯(广州)微电子技术有限公司 一种芯片器件及其测试方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175248B1 (en) * 1999-05-18 2001-01-16 Level One Communications, Inc. Pulse width distortion correction logic level converter
US6191619B1 (en) * 1999-08-24 2001-02-20 Analog Devices, Inc. Translators and methods for converting differential signals to single-ended signals
US6320406B1 (en) * 1999-10-04 2001-11-20 Texas Instruments Incorporated Methods and apparatus for a terminated fail-safe circuit
US6366128B1 (en) * 2000-09-05 2002-04-02 Xilinx, Inc. Circuit for producing low-voltage differential signals

Also Published As

Publication number Publication date
CN1531201A (zh) 2004-09-22
DE102004012239A1 (de) 2004-11-04
US20040178828A1 (en) 2004-09-16
US6819142B2 (en) 2004-11-16

Similar Documents

Publication Publication Date Title
CN1287523C (zh) 将差分模式信号转换为单端信号的低待机电流消耗电路
EP1313213B1 (en) Wide common mode differential input amplifier and method
US6885234B2 (en) Resistance load source follower circuit
US7061299B2 (en) Bidirectional level shifter
CN1084085C (zh) 运算放大电路
US6791391B2 (en) Level shifting circuit
CN1841933A (zh) 电压电平变换电路及半导体集成电路装置
CN1197331A (zh) 具有低击穿电压的输出缓冲电路
US7372314B2 (en) Voltage level conversion circuit
CN104638887A (zh) 一种可实现输出高电平转换的输出驱动电路
EP1251640B1 (en) A low voltage differential to single-ended converter
US10996495B2 (en) High-rate high-swing drive circuit applied to silicon photonic modulator
US7119600B2 (en) Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology
JP2002111479A (ja) レベルシフト回路
CN101060324A (zh) 一种差分信号接口电路
EP0875996B1 (en) Logic device
US20090167369A1 (en) Lvds output driver
CN1167188C (zh) 放大器
CN111510118B (zh) 一种低功耗高速比较器
CA2340516A1 (en) Driver circuit
GB2423425A (en) A low-noise digital audio driver with a PMOS pull-down transistor
CN1898870A (zh) 电平转换电路及具有该电平转换电路的半导体集成电路
CN1320759C (zh) 输入缓冲器电路和具有该输入缓冲器电路的半导体设备
CN2632940Y (zh) 高速差动转单端转换器
CN1228845C (zh) 线性电流/电压特性的金属氧化物半导体输出驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061129