CN1286530B - 一种时钟同步***数字锁相环实现方法 - Google Patents
一种时钟同步***数字锁相环实现方法 Download PDFInfo
- Publication number
- CN1286530B CN1286530B CN 99117206 CN99117206A CN1286530B CN 1286530 B CN1286530 B CN 1286530B CN 99117206 CN99117206 CN 99117206 CN 99117206 A CN99117206 A CN 99117206A CN 1286530 B CN1286530 B CN 1286530B
- Authority
- CN
- China
- Prior art keywords
- parameter
- clock
- catch
- group
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种时钟同步***数字锁相环实现方法,首先判断是否锁定,如果锁定,继续跟踪;如果还没有锁定,继续捕捉;如果时钟已经接近锁定,切换到捕捉带宽更窄的捕捉参数;当采用当前捕捉参数在一定时间内捕捉不到时,切换到捕捉带宽更宽的捕捉参数。跟踪时判断是否失锁,如果失锁,则切换时钟源,并改变参数为捕捉带宽最窄的捕捉参数;如果没有失锁,则执行低通方法并输出。因为采用捕捉参数自适应配置,能快速、平滑地捕捉到时钟源。
Description
本发明涉及通讯传输领域的时钟同步***,尤其是涉及高性能时钟同步***数字锁相环实现方法。
高性能的时钟同步***是任何通讯传输领域必不可少的,并且在很大程度上决定了整个传输***的性能,可称之为传输***的心脏。时钟同步***是基于锁相环路的同步原理,跟踪一个高准确度、高稳定度的参考时钟源,输出频率和输入频率经过相位(频率)比较后,得出一个相差(频率差)值,再经过低通滤波方法,去控制高性能的压控振荡器(VCXO),最终使得输出频率和输入频率严格保持相同。而这中间最关键的就是低通滤波方法,即锁相环方法。方法的好坏将直接影响时钟捕捉的快速性、时钟跟踪的准确性和稳定性。锁相环方法一般都采用几组参数:两组捕捉参数,一组跟踪参数,其中第一组捕捉参数捕捉范围很大(比例系数很大),相应导致时钟抖动也很大;而第二组捕捉参数捕捉范围缩小,相应引起时钟抖动也比较小。而传统的锁相环方法在失锁或切换时钟源时,都马上采用捕捉带非常宽的第一组捕捉参数,由于参数与跟踪参数相差很大,导致时钟在捕捉过程中产生剧烈的频率变化和抖动,误码产生的机率大大增加。传统的时钟同步***,捕捉时间也比较长,一般不少于半分钟,有的长达3分钟甚至更长,时钟跟踪的准确性和稳定性不够理想,这将影响数据业务传输的实时性、准确性和稳定性。
本发明的目的就在于提供一种新的数字锁相环实现方法,自适应控制多组捕捉参数,大大缩短数字锁相环进行捕捉的时间,为各类传输***提供一个高性能的时钟同步***。
为了实现上述目的,本发明数字锁相环实现方法包括以下步骤:
1)锁相环程序开始后,首先读取输入基准源与输出时钟之间的相位差,与上一次相位差作比较,判断时钟是否锁定;
2)如果当前时钟已经锁定,则继续跟踪输入基准源;执行步骤4);
3)如果当前时钟还没有锁定,需要继续捕捉;在继续捕捉过程中,捕捉参数的自适应切换有两种情况:
a、如果输入基准源与输出时钟的频率已经接近,即时钟已经接近锁定时,自动切换到捕捉带宽更窄的捕捉参数来进行捕捉,执行步骤5);
b、如果在某些情况下原先时钟源已经恶化严重,前后时钟源差别很大,当发生采用当前捕捉参数在一定时间内捕捉不到输入时钟源时,自动切换到捕捉带宽更宽的捕捉参数来进行捕捉,执行步骤5);
4)在跟踪过程中,需判断是否因为时钟源恶化等原因而导致时钟失锁,如果失锁,则需切换时钟源,并改变捕捉参数为捕捉带宽最窄的参数,返回步骤1);如果没有失锁,则执行步骤5);
5)根据鉴相差值计算出相应的数模转换值(DA),转换成模拟电压后去控制压控晶振(VCXO),等待一段时间后返回步骤1)。
在上述锁相环实现方法中,为了满足各种***要求,参数可以有很多组,并且允许跟理论值有较大偏差。可以通过理论计算,并结合实际应用电路,给出最适合***的各组参数。
对锁相方法进行改进后,本发明在切换前后所用的时钟源时,尽量接近原先采用的参数;在捕捉过程中,采用参数自适应方法,灵活配置各组捕捉参数,使得程序能快速捕捉、平滑地捕捉到新的时钟源。因此本发明的锁相环路捕捉时间短,输出时钟准确、稳定,时钟源切换平滑,时钟同步性能优异。
下面结合附图和具体的实施例对本发明做进一步详细的描述。
图1是二阶数字锁相环模型示意图;
图2是数字锁相环的具体实现的示意图;
图3是改进的锁相方法流程示意图;
图4是改进锁相程序的实例流程图。
本实施例采用传统的二阶二型数字锁相环。二阶数字锁相环的数学模型如图1所示。
图中F(s)为低通滤波器的传递函数,Kv为环路增益。F(s)=1+a/s,a为积分系数。锁相环的闭环传递函数为:
H(s)=θ0(s)/θi(s)=(2ξωs+ω2)/(s2+2ξωs+ω2)
式中ξ=(Kv/4a)1/2,ω=(aKv)1/2。ξ为阻尼系数,ω为自由振荡频率。
只要ξ、ω选定,即可由上两式获得Kv和a值。
可以看出,H(s)具有低通特性,只要ξ、ω选择得当,就可以较好地滤除输入相位的抖动。窄带宽(ξ、ω乘积小)可以有效的抑制抖动,准确地锁定中心频率,但跟踪能力差,一般用在捕获时;加大带宽(ξ、ω乘积大),可以提高跟踪能力,但引起了较大的相位抖动,一般用在跟踪时。
实际的锁相电路模型如图2所示。其中可编程控制器完成鉴相(图2中位置A),CPU完成锁相方法(图2中位置B),经变换输出至数模转换器D/A控制VCXO晶体振荡电路(图2中位置C)。
其中,低通滤波器的传递函数及各种参数的转换方法(即锁相程序)由CPU实现,即图2中位置B所示。Km为数字鉴相器的相差计数输出值到相位差的转换系数;Kθ为鉴相灵敏度;Kn为VCXO控制电压的数字化转换系数;Kf为压控振荡器的压控灵敏度。Kf,Kθ,Kv之间有如下关系:
Kv=Kf·Kθ
对选定的压控振荡器,Kf为已知,Kv可通过选定的ξ、ω确定,再由上式确定Kθ。当数字鉴相器的时钟频率确定后,Km也即确定。数模转换器的分辨率确定后,Kn随之确定。
可将Km、Kθ、Kn合并为Kd,则Kd=Km·Kθ·Kn。
理论和实验分析表明,快捕时选择较大的比例系数Kd、适中的积分系数a,可以较快地进入跟踪状态;而跟踪时选则较小的Kd、a,可以提高漂移跟踪能力,更好地虑除抖动。锁相环方法一般都采用两组捕捉参数、一组跟踪参数,其中第一组捕捉参数捕捉范围很大(比例系数Kd很大),相应导致时钟抖动也很大;而第二组捕捉参数捕捉范围缩小,相应引起时钟抖动也比较小。而以往的锁相环方法在失锁或切换时钟源时,都马上采用第一组捕捉参数,到频率接近时再改作第二组捕捉参数。虽然捕捉带非常宽,但由于参数与跟踪参数相差很大,导致时钟在捕捉过程中产生剧烈的频率变化和抖动,误码产生的机率大大增加,捕捉时间也变得更长。
为了使捕捉时间短、时钟源切换平滑,本发明采用多组参数,并采用自适应控制参数的锁相环方法,其流程示意如图3所示,总体步骤如下:
锁相环程序开始后,步骤301首先读取输入基准源与输出时钟之间的相位差,与上一次相位差作比较,步骤302判断时钟是否锁定。如果两次相位差相同,则说明输入基准源与输出时钟的频率已经相同,即时钟已经锁定,执行步骤304,输出时钟只要继续跟踪输入基准源就可以了。如果两次相位差不相同,则说明输入基准源与输出时钟的频率不相同,即时钟还没有锁定,需要继续捕捉。在继续捕捉过程303中,捕捉参数的自适应切换有两种情况:①如果输入基准源与输出时钟的频率已经接近,即时钟已经接近锁定,则自动切换到捕捉带宽更窄的捕捉参数来进行捕捉;②如果在某些情况下原先时钟源已经恶化严重,前后时钟源差别很大,当发生采用当前捕捉参数在一定时间内捕捉不到输入时钟源时,程序自动切换到捕捉带宽更宽的捕捉参数来进行捕捉;然后执行步骤307。在上述跟踪过程304后,步骤305需判断是否因为时钟源恶化等原因而导致时钟失锁,如果失锁,则步骤306,即需切换时钟源,并改变捕捉参数为捕捉带宽最窄的参数,返回步骤301;如果没有失锁,则执行步骤307,执行低通方法并输出结果,等待一段时间后返回步骤301。
例如,对于以下实际***(硬件环境):
a)鉴相计数时钟频率:70MHz;
b)D/A精度:16位;
c)VCXO标称频率:19.44MHz;电压范围:0.5~4.5V;压控范围:±9ppm;
d)比相频率:8kHz。
e)CPU 78C32主频:16.384MHZ
本***如果采用传统的方法,参数与理论值比较接近,分别为:
捕捉参数1;比例系数Kd=0.9282,积分系数a=4.95e-3;
捕捉参数2:比例系数Kd=0.4243,积分系数a=247e-4;
跟踪参数:比例系数Kd=0.042,积分系数a=7e-6;
从开始捕捉到进入稳定跟踪的总时间为43秒;时钟源切换时有误码产生;抖动和抖动传递函数都不是很理想。
针对上述***,本实施例为了缩短捕捉时间,采用比传统锁相环更大的比例系数;为了减小跟踪时时钟抖动,采用比传统锁相环更小的积分系数。通过理论分析推算和实际电路应用实验,对于上述***,获得改进以后的锁相方法参数:
第一组捕捉参数:比例系数Kd=102.5,积分系数a=0.0068;
第二组捕捉参数:比例系数Kd=76.4,积分系数a=0.00053;
跟踪参数:比例系数Kd=60.8,积分系数a=0.00000049;
如前所述,一般在切换时钟源时,时钟源本身差别不大,而且方法对时钟恶化情况鉴别非常敏感,所以切换前后所用的时钟源频率相差不大,没有必要采用第一组捕捉参数,只要采用第二组捕捉参数就可以轻而以举地捕捉到,因为第二组捕捉参数接近跟踪参数,所以切换过程时钟变化平滑,频率几乎没有变化,杜绝了误码产生的可能性。当然,考虑到在某些情况下时钟源恶化严重,前后时钟源差别很大,所以当发生采用第二组捕捉参数在一定时间内捕捉不到输入时钟源时,程序会自动切换到第一组捕捉参数进行捕捉,确保快速精确地捕捉到输入时钟源。
改进后的程序流程如图3所示(图3是图2的具体细化):首先执行步骤401,判断是否为第一次检测输入时钟基准与输出时钟的相位差。如果是第一次,则执行步骤402、403,读取鉴相初值,并设捕捉参数为第一组参数(即快捕1),使得捕捉范围大,捕捉时间短;如果不是第一次,则执行步骤404,读取并计算鉴相值,根据前一次鉴相值计算出两次鉴相差值。然后步骤405判断是否已经接近输入基准源且当前处于快捕1状态,如果条件满足,则执行步骤416,把锁相环捕捉参数改为快捕2,再执行406。如果条件不满足,则直接执行406判断是否锁定。如果没有锁定,则步骤407判断是否处于第二组参数状态(即快捕2)。如果不是处于快捕2,则执行步骤415,根据鉴相差值计算出相应的数模转换值(DA),转换成模拟电压后去控制压控晶振(VCXO)并返回;如果是处于快捕2,则执行步骤408,判断是否已经进行了30次以上的快捕2。若小于30次,则执行步骤415,也输出相应DA值,而如果已经超出30次,则说明快捕2捕捉已经失效,为了减少捕捉时间,步骤409自动转为快捕1。在上述步骤406处,如果判断已经锁定,则步骤410置当前参数为跟踪参数。然后步骤411判断是否失锁,即输入输出时钟相位差的差值是否大于阀值(大于阀值则说明时钟在长期跟踪输入时钟基准源时,由于时钟源恶化或其他原因失锁);如果已经失锁,则步骤412、413根据具体需要切换相应时钟源,并把捕捉参数置为第二组捕捉参数,回到步骤401;如果没有失锁,则执行步骤414、415,保存当前鉴相值,计算相应DA值,输出至VCXO并返回。
通过对程序结构流程的合理化改进后,在上述同样***环境中,该例的一些指标如下:
1.捕捉时间
从开始捕捉到进入稳定跟踪的总时间小于5秒;
2.时钟源切换
时钟源切换无误码;
3.无输入抖动的输出抖动指标
4.2M口抖动传递函数
从上述指标可以看出,时钟输出精确度和稳定度达到了传输领域的要求;时钟性能指标满足ITU-T G.813和G.823建议的有关指标要求,其中部分指标远远超过建议中的指标要求,包括输出抖动产生以及抖动传递特性等。
对于本实施例较为简单的***,采用两组捕捉参数的自适应切换就可以达到满意的效果。当然,对于一些较为复杂的***,采用三组或更多组的捕捉参数,并采用本发明的参数自适应控制方法,也能使捕捉时间缩短、时钟切换平滑。
Claims (5)
1.一种时钟同步***数字锁相环实现方法,包括以下步骤:
1)锁相环程序开始后,首先读取输入基准源与输出时钟之间的相位差,与上一次相位差作比较,判断时钟是否锁定;
2)如果当前时钟已经锁定,则继续跟踪输入基准源;执行步骤4);
3)如果当前时钟还没有锁定,需要继续捕捉;在继续捕捉过程中,捕捉参数的切换有两种情况:
a、如果输入基准源与输出时钟的频率已经接近,即时钟已经接近锁定时,切换到捕捉带宽更窄的捕捉参数来进行捕捉,执行步骤5);
b、如果在某些情况下原先时钟源已经恶化严重,前后时钟源差别很大,当发生采用当前捕捉参数在一定时间内捕捉不到输入时钟源时,切换到捕捉带宽更宽的捕捉参数来进行捕捉,执行步骤5);
4)在跟踪过程中,需判断是否因为时钟源恶化等原因而导致时钟失锁,如果失锁,则需切换时钟源,并改变捕捉参数为捕捉带宽最窄的参数,返回步骤1);如果没有失锁,则执行步骤5);
5)根据鉴相差值计算出相应的数模转换值,转换成模拟电压后去控制压控晶振(VCXO),等待一段时间后返回步骤1)。
2.如权利要求1所述的一种时钟同步***数字锁相环实现方法,其特征在于:所述捕捉参数可以有很多组,所述参数采用比理论数值更大的比例系数;采用比理论数值更小的积分系数。
3.如权利要求2所述的一种时钟同步***数字锁相环实现方法,其特征在于:所述参数采用两组捕捉参数、一组跟踪参数,第一组捕捉参数的捕捉带宽比第二组捕捉参数要大。
4.如权利要求3所述的一种时钟同步***数字锁相环实现方法,其特征在于:在所述捕捉过程中,如果输出时钟的频率已经接近输入基准源且当前处于第一组捕捉参数状态,锁相环捕捉参数则自动切换为第二组捕捉参数进行捕捉;在所述捕捉过程中,当发生采用第二组捕捉参数在一定时间内捕捉不到输入时钟源时,则自动切换到第一组捕捉参数进行捕捉;在所述切换时钟源步骤中,首先采用第二组捕捉参数进行捕捉。
5.如权利要求4所述的一种时钟同步***数字锁相环实现方法,其特征在于:采用所述第二组捕捉参数进行捕捉,连续超过30次,仍捕捉不到输入时钟源时,自动切换到第一组捕捉参数进行捕捉。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 99117206 CN1286530B (zh) | 1999-11-12 | 1999-11-12 | 一种时钟同步***数字锁相环实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 99117206 CN1286530B (zh) | 1999-11-12 | 1999-11-12 | 一种时钟同步***数字锁相环实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1286530A CN1286530A (zh) | 2001-03-07 |
CN1286530B true CN1286530B (zh) | 2010-06-02 |
Family
ID=5279846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 99117206 Expired - Fee Related CN1286530B (zh) | 1999-11-12 | 1999-11-12 | 一种时钟同步***数字锁相环实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1286530B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1333538C (zh) * | 2005-03-18 | 2007-08-22 | 北京北方烽火科技有限公司 | 一种射频拉远模块中时钟信号的数字锁相方法 |
CN101098220B (zh) * | 2006-06-29 | 2010-08-18 | 中兴通讯股份有限公司 | 一种基于数字锁相环的时钟同步方法及其*** |
CN102271231B (zh) * | 2010-06-01 | 2013-01-02 | 北京创毅视讯科技有限公司 | 一种时钟恢复器和时钟恢复方法 |
CN110912154B (zh) * | 2019-11-20 | 2021-05-14 | 国网浙江省电力有限公司电力科学研究院 | 一种自适应锁相振荡器控制方法 |
CN112540665B (zh) * | 2020-12-25 | 2023-05-02 | 瓴盛科技有限公司 | 存储器频率切换装置和方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1196608A (zh) * | 1997-04-11 | 1998-10-21 | 三星电子株式会社 | 同步数字微波设备的数字处理锁相环 |
CN1204894A (zh) * | 1997-05-21 | 1999-01-13 | 三星电子株式会社 | 数字锁相环电路以及方法 |
-
1999
- 1999-11-12 CN CN 99117206 patent/CN1286530B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1196608A (zh) * | 1997-04-11 | 1998-10-21 | 三星电子株式会社 | 同步数字微波设备的数字处理锁相环 |
CN1204894A (zh) * | 1997-05-21 | 1999-01-13 | 三星电子株式会社 | 数字锁相环电路以及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1286530A (zh) | 2001-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109194460B (zh) | 时钟数据恢复电路、自适应调整模块及方法 | |
DE3856178T2 (de) | Quotient-Phasenverschiebungs-Prozessor für digitale Phasenregelschleife | |
US7209009B2 (en) | Controlling a voltage controlled oscillator in a bang-bang phase locked loop | |
JPH03162777A (ja) | データ同期器内いウインドストローブを導入する新規な方法 | |
JPH06188727A (ja) | 入力データ信号とクロック信号との同期方法とデータシステム | |
JPH02504696A (ja) | 周波数推定を利用する高速ロッキング位相ロックループ | |
JPS6340370B2 (zh) | ||
US4733197A (en) | Extended range phaselocked loop | |
US6392495B1 (en) | Frequency detector circuits and systems | |
EP0287776B1 (en) | Phase-locked data detector | |
CN101989863B (zh) | 一种频偏快速跟踪装置及方法 | |
US20010043086A1 (en) | Phase comparator and synchronizing signal extracting device | |
CN1286530B (zh) | 一种时钟同步***数字锁相环实现方法 | |
US20050084051A1 (en) | Phase-locked-loop with reduced clock jitter | |
JPS62145924A (ja) | デイジタル・フエ−ズロツクル−プ回路 | |
US6222895B1 (en) | Phase-locked loop (PLL) circuit containing a sampled phase detector with reduced jitter | |
CN1711691B (zh) | 具有均衡自动调节相位线路的锁相环 | |
US6549598B1 (en) | Clock signal extraction circuit | |
JPS5957530A (ja) | 位相同期回路 | |
US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
US20040257722A1 (en) | System to vary capacitance based on a control signal | |
CN111371523B (zh) | 一种时钟信号处理装置和方法 | |
CN1172445C (zh) | 一种能抑制时钟低频漂移的数字锁相环的实现方法 | |
JPH0221724A (ja) | 位相同期回路 | |
JPH11215112A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1023942 Country of ref document: HK |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20101112 |