CN1285612A - 电子束曝光掩模、曝光方法和设备及半导体器件制造方法 - Google Patents
电子束曝光掩模、曝光方法和设备及半导体器件制造方法 Download PDFInfo
- Publication number
- CN1285612A CN1285612A CN00123809A CN00123809A CN1285612A CN 1285612 A CN1285612 A CN 1285612A CN 00123809 A CN00123809 A CN 00123809A CN 00123809 A CN00123809 A CN 00123809A CN 1285612 A CN1285612 A CN 1285612A
- Authority
- CN
- China
- Prior art keywords
- mask
- qualification
- electron beam
- limits
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 45
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 230000002950 deficient Effects 0.000 claims abstract description 87
- 238000010894 electron beam technology Methods 0.000 claims abstract description 67
- 238000012797 qualification Methods 0.000 claims description 145
- 230000003287 optical effect Effects 0.000 claims description 26
- 230000007547 defect Effects 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000003860 storage Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000007689 inspection Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 240000008168 Ficus benjamina Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- ZEKANFGSDXODPD-UHFFFAOYSA-N glyphosate-isopropylammonium Chemical compound CC(C)N.OC(=O)CNCP(O)(O)=O ZEKANFGSDXODPD-UHFFFAOYSA-N 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
- G03F1/86—Inspecting by charged particle beam [CPB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
- H01J37/3175—Projection methods, i.e. transfer substantially complete pattern to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
- H01J2237/31762—Computer and memory organisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31793—Problems associated with lithography
- H01J2237/31794—Problems associated with lithography affecting masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Analytical Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
一种电子束曝光掩模包括主掩模和一个或多个补偿掩模。所述主掩模包括多个第一限定掩模。补偿掩模包括一个或多个无缺陷第二限定掩模,每个第二限定掩模具有按所述第一限定掩模中有缺陷的掩模形成的图形构形。在利用该电子束曝光掩模进行曝光时,只要第一限定掩模没有缺陷,则使用第一限定掩模,在第一限定掩模有缺陷时,使用对应于第一限定掩模的第二限定掩模。
Description
本发明涉及用于用单元投射的电子束照射晶片的电子束曝光掩模(此后称之为曝光掩模)、利用该掩模的电子束曝光方法、制造半导体器件的方法及电子束曝光设备。特别是，本发明涉及提高生产率的电子束曝光掩模、电子束曝光方法、制造半导体器件的方法及电子束曝光设备。
在现有技术中，可变成形和局部单元投射技术已用作利用电子束的光刻技术。在可变成形中，通过电子束偏转进行任意矩形图形的曝光。另一方面，在局部单元投射中，利用单元掩模曝光重复部分的希望图形。这些技术中，是晶片几十倍大的模板掩模用作曝光掩模。例如，要进行图形曝光的晶片上的最大曝光区是边长为5微米的方形区。然而，这些技术的问题是产率低。为解决这个问题，近来提出了一种技术，其中掩模上电子束的束直径增大到1mm左右，用是晶片四倍大的模板掩模或薄膜掩模作曝光掩模。在这些技术中，晶片上的最大曝光区例如是边长为250微米的方形区。
随着这些技术的采用，又提出了另一种技术，即，曝光掩模形成为对应于要形成于晶片上的整个芯片(器件)图形的多个限定掩模，并对限定掩模进行电子束单元投射。在这之前，限定掩模一般只为这些重复部分形成。
在该改进的技术中，对边长例如为20mm的芯片的图形曝光要用掩模上束直径设置为约1mm的电子束进行。除此之外，芯片区限定为80×80的矩阵，在晶片上得到6400个方形的限定区。每个限定区的边长为250微米，要进行约1/4缩微投射。
因此，形成并设置6400个每个的边长约为限定区边长的四倍或为1mm的限定掩模，构成曝光掩模。然后，从电子源发射的直径约为1mm的电子束投射到一个限定掩模上。从而经过限定掩模的电子束被记录到晶片上，对限定掩模进行单元投射。
然后，对所有限定掩模进行这种单元投射，可以把曝光掩模的整个图形记录到晶片上，以便进行整个芯片区的曝光。
图1A是展示常规薄膜掩模的剖面图。图1B是展示常模板掩模的剖面图。
如图1A所示，常规薄膜掩模100具有所需厚度的SiN(氮化硅)基片101。SiN基片101上形成有由所要图形的W(钨)和Cr(铬)膜构成的厚30-50nm的层叠薄膜102。在SiN基片101的表面上，整体形成有矩阵形加强框103。加强框103由Si构成，厚为750微米。每个矩阵区构成一个限定掩模。
另一方面，如图1B所示，常规模板掩模200具有所需厚度的Si基片201，所述基片被腐蚀或加工成形成矩阵排列的凹部202。形成于每个凹部202底部的薄部分203构成限定掩模。每个限定掩模(薄部分)203具有预定构形的图形开口204。硅基片201在两凹部202之间构成框形部分205。
在利用几十倍大的常规曝光掩模的局部单元投射技术中，用作曝光掩模的模板掩模采用10—20微米厚的Si基片。同时，用作改进技术中的4倍曝光掩模的模板掩模需要形成精细图形，因此，相对于Si基片的厚度，厚度需要减小到2微米左右。这种减薄降低了模板掩模的机械强度。因此，掩模制备中掩模缺陷的几率增加，很难制造没有缺陷的曝光掩模。
另外，使用限定掩模的技术中，构成模板掩模的多个限定掩模不仅需要那些重复部分的图形而且需要整个芯片的图形都要限定为具有多个不同图形的分割图形。这意味着，与为形成相同重复图形制造几十倍大小的曝光掩模的情况相比，更容易产生掩模缺陷。结果，很难在没有任何缺陷的情况下形成所有限定掩模。
关于这种有缺陷的薄膜掩模和模板掩模，在作为曝光掩模的功能不损失的前提下，很难采用用于光学曝光***的光掩模的图形修复技术。这种图形修复技术包括聚焦离子束(FIB)法，其中通过把离子束聚焦于例如铬膜等构成掩模图形的金属薄膜上，进行图形修复。因此，有缺陷的曝光掩模不能用，它们需要再制造。于是产生了曝光掩模的生产率降低和制造成本提高的问题。
本发明的目的是提供一种电子束曝光掩模，即使在其限定掩模中的一些有缺陷时，也能进行所需图形的电子束曝光，因而，可以显著提高掩模生产率。本发明另一目的是提供一种电子束曝光方法和电子束曝光设备，其中用所述曝光掩模进行需要图形的曝光。本发明再一目的是提供一种器件制造方法，可以利用这种电子束曝光法制造半导体器件等。
根据本发明的电子束曝光掩模包括具有多个第一限定掩模的主掩模和具有一个或多个无缺陷第二限定掩模的一个或多个补偿掩模。每个第二限定掩模具有按第一限定掩模中的有缺陷的掩模形成的图形构形。
在利用这种电子束曝光掩模的电子束曝光中，即使在第一限定掩模中的一些有缺陷时，有缺陷的限定掩模也可以用无缺陷的第二限定掩模代替进行曝光。因此，主掩模中的所有限定掩模不必单独由无有缺陷的限定掩模构成。于是，不必制造由没有缺陷的限定掩模构成的主掩模。因此，曝光掩模的生产率明显提高，所以可以减少曝光掩模的生产周转时间，进而降低成本。
在结合各附图阅读了以下详细介绍后，可以更清楚本发明的性质、原理、和用途，各附图中，类似的参考数字或标记表示类似的部件。
各附图中：
图1A是展示常规薄膜掩模的剖面图，图1B是展示常规模板掩模的剖面图；
图2是展示本发明第一实施例的电子束曝光掩模的平面图；
图3是展示利用曝光掩模EM1的电子束曝光设备的设计框图；
图4是展示检查主掩模和补偿掩模的各步骤的流程图；
图5是展示利用本发明第一实施例的电子束曝光掩模的曝光方法的流程图；
图6是展示限定掩模的选择顺序的示意图；
图7是展示利用本发明第一实施例的电子束曝光掩模的另一曝光方法的流程图；
图8是展示本发明第二实施例的电子束曝光掩模的平面图；
图9是展示本发明第三实施例的电子束曝光掩模的平面图。
下面结合各附图具体介绍本发明的实施例。图2是展示本发明第一实施例的电子束曝光掩模的平面图。
根据本发明第一实施例的曝光掩模(模板掩模)EM1包括用作掩模基片的圆形硅基片1。硅基片1上设置有主掩模MM和补偿掩模CM。主掩模MM包括通过将单个芯片限定成80×80矩阵得到的6400个限定掩模MDM等。在补偿掩模CM中设置许多与限定掩模MDM一样的限定掩模CDM。顺便提及，为了简便起见，图2中仅示出了由少量的几个限定掩模MDM和CDM构成的主掩模MM和补偿掩模CM。
限定掩模MDM和CDM每个都具有对应于电子束直径的1mm见方的形状。与图1B所示的常规模板掩模中一样，把需要厚度的Si基片1腐蚀或加工成形成矩阵排列的凹部。每个凹部底部形成的薄部分构成限定掩模。每个限定掩模都具有预定构形的图形开口。硅基片在两凹部间形成矩阵构形的框形部分。
单个芯片的图形曝光需要例如6400个限定掩模MDM，这些MDM在硅基片1的一个区上排列成块，构成主掩模MM。类似地，6400个限定掩模CDM在硅基片1的另一个区上排列成另一块，构成补偿掩模CM。
主掩模MM和补偿掩模CM的关系是它们的彼此一一对应的限定掩模MDM和CDM具有相同的图形，并以相同的排列方式形成。
图3是展示利用所述曝光掩模EM1的电子束曝光设备的设计框图。
该电子束曝光设备包括电子枪11、掩模台12和晶片台13。电子枪11发射电子束EB。掩模台12可以支承设置于其上的曝光掩模EM1，并可以在平面内或X和Y方向上移动之。晶片台13可以支承设置于其上的半导体晶片W，并在平面内或X和Y方向上移动之。电子枪11发射的电子束EB投射到曝光掩模EM1上。晶片W暴露于穿过曝光掩模EM1的电子束。
该电子束曝光设备还包括第一光学***14和第二光学***15。第一光学***14把电子枪11发射的电子束偏转到平面或X和Y方向，从而相对于掩模台12上的曝光掩模EM1改变电子束的投射位置。第二光学***15把穿过曝光掩模EM1的电子束偏转到平面或X和Y方向上，以便相对于晶片台13上的晶片W的表面改变电子束的投射位置。第一和第二光学***14和15受控制装置16的控制。第一光学***14可以使电子束EB投射到任何一个设置于曝光掩模EM1上的限定掩模MDM和CDM上。第二光学***15允许穿过曝光掩模EM1的电子束EB投射到晶片W上的任何位置。
掩模台12和晶片台13分别具有被控制装置16控制的工作台致动器17和18。这些工作台致动器17和18分别改变曝光掩模EM1和晶片W的平面位置。控制单元16还与存储器19相连。如以下将介绍的，存储器19中将记录分别构成主掩模MM和补偿掩模CM的限定掩模MDM和CDM的地址。然后，控制装置16从存储器19中读取这些地址，以便控制第一和第二光学***14和15及工作台12和13。
下面介绍利用图2所示第一实施例的曝光掩模EM1、在图3所示的电子束曝光设备中，通过电子束曝光在晶片W上施加芯片图形的方法。
首先，把曝光掩模EM1设置于电子束曝光设备的掩模台12上。此外，由硅或其它半导体基片构成的晶片W设置于晶片台13上。关于这一点，晶片W具有施加于其表面上的电子束抗蚀剂(未示出)。
然后，控制装置16控制工作台致动器17和18，相对于电子枪11的光轴，把曝光掩模EM1和晶片W设置于预定位置，
然后，电子枪11发射电子束EB，电子束EB在第一光学***14中被偏转。电子束EB投射到用于第一曝光的限定掩模MDM上。
投射到该限定掩模MDM上的电子束EB变形成由在限定掩模MDM中形成的图形开口构图的束构形，然后，在第二光学***15中被偏转。电子束EB投射到晶片W的表面上。结果，形成于晶片W表面上的电子束抗蚀剂被曝光。
顺便提及，在这些步骤中，控制装置16控制第一光学***14中投射透镜和第二光学***15中物镜的聚焦位置。因此，限定掩模MDM的图形在一次曝光的晶片W表面上聚焦。
然后，第一光学***14偏转电子束EB，将其投射到下一次曝光的限定掩模MDM上。除此之外，第二光学***15偏转穿过限定掩模MDM的电子束EB，将其投射到晶片W表面上。从而在一次曝光中将本限定掩模的图形曝光到晶片W的与通过先前限定掩模曝光的区域相邻的表面上。
以此方式，重复连续将多个限定掩模MDM的图形曝光于晶片表面上的步骤，该实施例中重复6400次，把一个芯片的图形曝光于晶片表面上。
注意，在限定掩模MDM没有缺陷时采用上述方法。实际上，如上所述，限定掩模中的一些有缺陷。下面介绍在限定掩模中的某些有缺陷的情况下的电子束曝光方法。图4是展示检查主掩模和补偿掩模的各步骤的流程图。
在电子束曝光前，首先制造曝光掩模EM1(步骤S101)。
然后，将曝光掩模EM1设置于掩模检查***中，对主掩模MM中的各限定掩模MDM进行缺陷检查(步骤S102)。该缺陷检查中，用CCD摄像机等拍摄形成于每个限定掩模MDM的图形开口。缩微的图形开口可以与图形设计进行比较，以检测缺陷图形。
然后，取出有缺陷的限定掩模MDM(步骤S103)，将有缺陷的限定掩模MDM的地址记录于存储器19(步骤S104)。顺便提及，该地址可以是限定掩模MDM的X和Y坐标，预先指定的限定掩模MDM的序列数或其它标识数字。
在检查了所有限定掩模(步骤S105)后，对补偿掩模CM中的各限定掩模进行缺陷检查。在这种检查中，读出已识别为限定掩模MDM缺陷检查中有缺陷的限定掩模的地址、或记录于存储器19中的地址(步骤S106)。然后，只对对应于这些地址的限定掩模CDM进行缺陷检查(步骤S107)。如果进行检查的限定掩模CDM没有缺陷(步骤S108)，则把该限定掩模CDM当作补偿有缺陷的限定掩模MDM的限定掩模CDM，其地址记录于存储器19(步骤S109)。这里，如果进行检查的限定掩模CDM也有缺陷，那么该补偿掩模不能作为用于补偿的掩模。因此，该曝光掩模无法使用，需要制造新的曝光掩模(步骤S108，S101)。
在被检查的所有限定掩模CDM都不包括缺陷(步骤S110)时，完成缺陷检查。
主掩模MM和补偿掩模CM例如由相同的掩模原型图形制造。一般说，假定单个限定掩模发生缺陷的几率是P，则相同图形的两个限定掩模MDM和CDM发生缺陷的几率是P×P=P2。例如，在估计P为1/10的数量级时，两个限定掩模MDM和CDM发生缺陷的几率是1/100。即，这种情况的发生几率变得极低。因此，甚至在主掩模MM包括一些有缺陷的限定掩模MDM时，补偿掩模CM中对应的限定掩模CDM没有缺陷而为正常限定掩模的几率也极高。于是可以用补偿掩模CM中没有缺陷的限定掩模CDM补偿主掩模MM中有缺陷的限定掩模MDM。顺便提及，如果估计缺陷发生的几率较高，可以制造多个同样构图的补偿掩模，以便进一步降低主掩模和所有补偿掩模发生缺陷的总几率。
完成了缺陷检查后，利用存储于存储器19中的有缺陷的限定掩模MDM的地址和没有缺陷的补偿限定掩模CDM的地址，在电子束曝光设备中进行晶片W的曝光。图5是展示利用第一实施例的电子束曝光掩模的曝光方法的流程图。
如图5所示，控制装置16使地址在对主掩模MM的限定掩模MDM进行连续曝光的过程中得以确认(步骤S201)。
然后，该地址与记录于存储器19中的地址比较(步骤S202)。在用于曝光的限定掩模的地址与记录于存储器19中的有缺陷的限定掩模不匹配时，可以使用该限定掩模进行曝光(步骤S203)。
另一方面，如果地址匹配，控制装置16识别该限定掩模MDM是有缺陷的限定掩模，并从存储器19中读取对应于该限定掩模MDM的限定掩模CDM的地址(步骤S204)。根据该读取的地址，控制装置16控制掩模台12，并控制第一光学***14的偏转，以便电子束EB投射到所述的限定掩模CDM。同时，控制装置16控制第二光学***15，以便电子束EB投射到晶片W上。然后，从电子枪11发射电子束EB，以进行曝光(步骤S205)。
然后，对主掩模MM中的每个限定掩模MDM完成相同的加工(步骤S206)，以结束曝光。
按这种曝光方法，可以避免利用主掩模MM中的有缺陷的限定掩模MDM进行的那些曝光，从而可以利用补偿掩模CM中的没有缺陷的限定掩模CDM进行曝光。
关于这一点，在完成了利用补偿掩模CM的曝光时，控制装置16使掩模台12返回到先前的位置，以恢复到利用主掩模MM中的限定掩模MDM的随后曝光。利用主掩模MM中随后的有缺陷的限定掩模的曝光类似地由利用补偿掩模CM中的对应限定掩模CDM的曝光代替。因而，通过利用主掩模MM和补偿掩模CM，可以实现利用没有有缺陷的限定掩模CDM的芯片图形曝光。
图6是展示限定掩模的选择顺序的示意图。按上述方法，例如，假定主掩模MM中的限定掩模MDM从(1)-(5)连续曝光，并发现限定掩模(6)有缺陷。这里，用补偿掩模CM中的对应限定掩模或没有缺陷的限定掩模CDM(6)进行曝光。然后，返回到主掩模MM，对下一限定掩模MDM(7)进行相同的曝光。然后，在发现主掩模MM中的限定掩模MDM有缺陷时，利用补偿掩模CM中的限定掩模CDM进行类似的曝光。
从以上的介绍可以看出，根据第一实施例，主掩模MM中的缺陷由补偿掩模CM给予补偿，所以甚至在主掩模MM中的某些限定掩模MDM发生缺陷时，也可以实现没有缺陷图形的芯片曝光。于是消除了制造由没有缺陷的限定掩模构成的主掩模的要求。因此，该曝光掩模明显提高了生产率，可以缩短曝光掩模的运转周期(TAT)，并可以降低成本。
注意，在第一位置无需区分主掩模MM和补偿掩模CM。例如，可以同时形成构成主掩模MM和补偿掩模CM的两个掩模，并对它们的限定掩模进行缺陷检查，以便将一个较少缺陷的限定掩模设为主掩模MM，另一个设为补偿掩模。在这种情况下，限定掩模MDM和限定掩模CDM间的替换次数变得较少，有利于减少总曝光时间。
第一实施例还可以用于另一种曝光方法。该方法中，利用主掩模MM的曝光和利用补偿掩模CM的曝光在时间轴上彼此分开。图7是展示利用第一实施例电子束曝光掩模的另一曝光方法的流程图。
首先，如图7所示，象先前介绍的方法一样，在对各限定掩模MDM连续进行晶片W曝光时，电子束曝光设备识别主掩模MM中的限定掩模的地址(步骤S301-303)。
但是，在控制装置16发现了限定掩模MDM的地址与记录于存储器19中的有缺陷的限定掩模MDM的地址匹配、并由此识别该限定掩模MDM发生缺陷时，控制装置16不利用该限定掩模MDM的曝光，跳到下一限定掩模MDM(步骤S304)。即，在图6中，此时不进行利用限定掩模(6)的曝光。
然后，在不进行利用有缺陷的限定掩模MDM的曝光的条件下，完成用没有缺陷的限定掩模MDM的所有曝光(步骤S305)。
然后，控制装置16控制第一光学***14，使电子束投射到补偿掩模CM上，并在控制第一光学***14的同时控制第二光学***15。然后，控制装置16从存储器19中读取对应于有缺陷的限定掩模MDM的限定掩模CDM的地址，即，对应于仍未曝光的限定掩模MDM的限定掩模CDM的地址。
然后，电子束投射到读取地址的限定掩模CDM用以曝光(步骤S307)。无需说，控制装置16同时控制晶片台13，以便对晶片W上未曝光的区域进行曝光。
然后，对补偿掩模CM中所有目标限定掩模CDM都进行加工，以完成曝光(步骤S308)。即，晶片W表面上未利用主掩模MM进行曝光的区域，都利用补偿掩模CM中的限定掩模CDM进行曝光。因而实现了利用没有缺陷的限定掩模进行芯片图形曝光。
按该曝光方法，主掩模MM和补偿掩模CM中的各限定掩模CDM仅被第一光学***14设置在电子束EB的偏转范围内，以便在利用主掩模MM曝光时无需控制掩模台12，从而每次用补偿掩模CM的限定掩模CDM代替有缺陷的限定掩模。结果，可以减少由于限定掩模的替换而造成的掩模台12移动的次数，进而减少曝光时间。
下面将介绍本发明的第二实施例。图8是展示本发明第二实施例的电子束曝光掩模的平面图。
与第一实施例中相同，根据第二实施例的曝光掩模(模板掩模)EM2具有形成于硅基片1上的主掩模MM。主掩模具有需要数量设置于其中的限定掩模MDM。该主掩模的构形和排列与曝光掩模EM1中的主掩模MM相同。另外，包括预定数量限定掩模CDM的补偿掩模CM设置于与主掩模MM相邻区域中。第二实施例的补偿掩模CM中的限定掩模CDM数量少于主掩模MM的限定掩模MDM的数量，设置成只对应于部分限定掩模MDM。即，只设置与所有限定掩模MDM中缺陷几率较高的那些限定掩模MDM对应的限定掩模CDM，构成补偿掩模CM。
这种曝光掩模EM2例如可以按以下方式制造。首先，制造单个主掩模MM。对主掩模MM中的限定掩模MDM进行与第一实施例中一样的缺陷检查，以检测有缺陷的限定掩模MDM。然后，选择有缺陷的限定掩模MDM，构成补偿掩模CM，主掩模MM和补偿掩模CM同时重新形成于另一个硅基片上。在这种情况下，在检查各主掩模MM的各限定掩模MDM之前，可以形成多个主掩模MM，以便选择经常发生缺陷的这些限定掩模构成补偿掩模。这种形成方法可以制造具有包括补偿主掩模MM中有缺陷的限定掩模MDM的几率高的限定掩模CDM的补偿掩模CM。
另外，在存在用于补偿掩模CM的充分空间时，可以形成多个相同的限定掩模CDM，用于具有高缺陷几率的限定掩模，例如，具有较大开口比率的限定掩模和具有严格尺寸精度的限定掩模。这可以增大避免所有限定掩模CDM发生缺陷的几率，有利于制造有效的补偿掩模CM。在这种情况下，可以采用逐级逼近，具有较高缺陷发生几率的限定掩模数量上形成得比具有较低几率的限定掩模多。
利用第二实施例的曝光掩模EM2的电子束曝光法基本上与利用第一实施例的曝光掩模的方法相同，其中在电子束曝光前，对曝光掩模EM2进行缺陷检查。主掩模MM中有缺陷的限定掩模MDM的地址记录于存储器19中，并将对应于该有缺陷的限定掩模MDM的限定掩模CDM的地址也记录于存储器19中。
然后，在电子束曝光设备中，对限定掩模MDM连续进行到晶片的曝光。这里，在控制装置16从记录于存储器19中的地址中识别出有缺陷的限定掩模MDM时，它从存储器19读取对应于限定掩模CDM的地址。然后，控制装置16控制第一和第二光学***14和15，在该地址用该限定掩模CDM进行曝光。
结果，用补偿掩模CM中的没有缺陷的限定掩模CDM代替主掩模MM中的有缺陷的限定掩模进行曝光。于是，通过利用主掩模MM和补偿掩模CM，实现了没有缺陷的限定掩模的芯片图形曝光。
注意，该曝光方法也采用了图5所示的流程，其中识别的有缺陷的限定掩模MDM被限定掩模CDM代替，进行每次的曝光。另外，与图7所示的流程一样，可以在用补偿掩模CM中的限定掩模CDM进行那些未曝光区的曝光之前，对主掩模MM中的所有没有缺陷的限定掩模MDM进行曝光。
根据本实施例，不必为构成主掩模MM的多个限定掩模MDM中低缺陷几率的各单个图形的限定掩模MDM制造补偿掩模CM的没有缺陷的限定掩模CDM。因此，可以减少构成补偿掩模CM的限定掩模CDM的数量，因而可以减少制造补偿掩模CM所需要的面积。进而可以使曝光掩模小型化，特别有益于构成具有较大面积主掩模、包括大量限定掩模的曝光掩模。
下面介绍本发明的第三实施例。图9是展示本发明第三实施例的电子束曝光掩模的平面图。
与第一实施例一样，第三实施例的曝光掩模(模板掩模)EM3具有形成于硅基片1上的主掩模MM，主掩模MM具有设置于其中的需要数量的限定掩模MDM。主掩模MM具有与曝光掩模EM1的主掩模MM相同的构成和排列。除此之外，包括预定数量的限定掩模CDM的补偿掩模CM设置于主掩模MM的周围区域。与第二实施例一样，第三实施例的补偿掩模CM的限定掩模CDM与主掩模MM的限定掩模比起来数量较小。于是限定掩模CDM设置为仅对应于部分限定掩模MDM。即，只选择和设置对应于所有限定掩模MDM中缺陷发生几率较高的那些限定掩模MDM的限定掩模，构成补偿掩模CM。
注意，第三实施例中，限定掩模CDM设置成靠近对应的限定掩模MDM。换言之，限定掩模CDM设置成使有缺陷的限定掩模MDM和补偿其的限定掩模CDM间的距离尽可能短。
这种曝光掩模EM3可按与第二实施例相同的方式制造，因而可以制造具有由补偿主掩模MM中有缺陷的限定掩模MDM几率高的限定掩模CDM构成的补偿掩模CM的曝光掩模EM3。
利用第三实施例的曝光掩模EM3的电子束曝光方法与利用第二实施例的相同，因此这里不再介绍。利用第三实施例的电子束曝光方法也可以采用与图5所示流程相同的方法，其中所识别的有缺陷的限定掩模MDM由限定掩模CDM代替，用以进行每次曝光。另外，与图7的流程所示的一样，也可以在利用补偿掩模CM中的限定掩模CDM进行未曝光区的曝光前，对主掩模上所有没有缺陷的限定掩模MDM进行曝光。
根据本实施例，甚至在主掩模MM的限定掩模MDM每次由补偿掩模CM的限定掩模CDM代替进行曝光的情况下，也可以更快地控制电子束EB的偏转，限定掩模CDM设置成靠近限定掩模MDM，以便于替换。另外，与第二实施例一样，本实施例中，不必为构成主掩模MM的多个限定掩模MDM中低缺陷几率的各单个图形的限定掩模MDM制造补偿掩模CM的没有缺陷的限定掩模CDM。因此，可以减少构成补偿掩模CM的限定掩模的数量，因而可以减少制造补偿掩模CM所需要的面积，进而可以使曝光掩模小型化。
上述实施例中，主掩模MM和补偿掩模CM形成于一个硅基片1上，然而，在第一实施例中，主掩模MM和补偿掩模CM可以形成于不同的硅基片上。然后，可以通过另一基片、支撑板等将这些硅基片集成为一个曝光掩模。
另外，这些实施例中，曝光掩模是主要由硅基片构成的模板掩模。然而，曝光掩模可以构成为薄膜掩模等。
上述实施例可应用于采用曝光技术对形成于半导体晶片表面上的电子束抗蚀剂施加图形曝光以制造半导体器件的各种情况。所以，本发明特别适用于包括高技术逻辑元件和高技术存储元件的半导体器件的制造。当然，本发明还可应用于在半导体器件中曝光微细布线电路和其它线条的技术。
如上所述，根据本发明，甚至在主掩模的限定掩模中的某些发生缺陷时，可以用补偿掩模中没有缺陷的限定掩模代替这些有缺陷的限定掩模进行图形曝光。因此，主掩模中的所有限定掩模不必全部由没有缺陷的限定掩模构成。于是消除了制造由没有缺陷的限定掩模构成的主掩模的需要。结果，明显提高了了曝光掩模的生产率，从而能够缩短曝光掩模的运转周期，降低成本。
尽管结合本发明的优选实施例进行了介绍，但应理解，可以对本发明做各种改进，意在由所附权利要求书覆盖落在本发明真实精神和范围内的所有改进。
Claims (12)
1．一种电子束曝光掩模，包括：
具有多个第一限定掩模的主掩模；
具有一个或多个无缺陷第二限定掩模的一个或多个补偿掩模，每个第二限定掩模具有按所述第一限定掩模中的有缺陷掩模形成的图形构形。
2．根据权利要求1的电子束曝光掩模，其中所述主掩模和至少一个补偿掩模设置于同一基片上。
3．根据权利要求1的电子束曝光掩模，其中所述补偿掩模包括一个或多个无缺陷第三限定掩模，无论所述第一限定掩模中存在还是不存在缺陷，每个第三限定掩模都具有按部分所述第一限定掩模形成的图形构形。
4．根据权利要求3的电子束曝光掩模，其中所述补偿掩模包括多个相同图形所限定的掩模。
5．根据权利要求3的电子束曝光掩模，其中所述第二限定掩模与所述主掩模相邻设置。
6．根据权利要求3的电子束曝光掩模，其中所述第二限定掩模设置在所述主掩模的***。
7．根据权利要求1的电子束曝光掩模，其中电子束曝光掩模构成薄膜掩模或模板掩模。
8．一种电子束曝光方法，包括以下步骤：利用权利要求1所述的电子束曝光掩模进行曝光，在所述第一限定掩模无缺陷时，使用第一限定掩模，在所述第一限定掩模有缺陷时，使用与所述第一限定掩模对应的所述第二限定掩模。
9．一种电子束曝光方法，包括以下步骤：
记录具有多个第一限定掩模的主掩模中有缺陷的第一限定掩模的地址；
记录补偿掩模中对应于所述有缺陷的第一限定掩模的第二限定掩模的地址，所述补偿掩模包括一个或多个无缺陷第二掩模，每个第二掩模具有按所述第一限定掩模中有缺陷的掩模形成的图形构形；及
在指示了所述有缺陷的第一限定掩模的地址后，用对应于所述第一限定掩模的所述第二限定掩模的地址代替之。
10．一种制造半导体器件的方法，包括以下步骤：
在半导体基片的表面上形成电子束抗蚀膜；及
利用如权利要求8所述的方法，对所述电子束抗蚀膜进行曝光。
11．一种制造半导体器件的方法，包括以下步骤：
在半导体基片的表面上形成电子束抗蚀膜；及
利用如权利要求9所述的方法，对所述电子束抗蚀膜进行曝光。
12．一种电子束曝光设备，包括：
发射电子束的电子枪；
掩模台，其上设置有阻断部分所述电子束的电子束曝光掩模，所述电子束曝光掩模包括：
具有多个第一限定掩模的主掩模；
具有一个或多个无缺陷第二限定掩模的一个或多个补偿掩模，每个第二限定掩模具有按所述第一限定掩模中的有缺陷掩模形成的图形构形；
其上设置带有电子束抗蚀膜的晶片的晶片台；
第一电子束光学***，该***将所述电子束投射到所述电子束曝光掩模；
第二电子束光学***，该***将穿过所述电子束曝光掩模的所述电子束投射到所述电子束抗蚀膜上；
存储装置，用于存储所述第一限定掩模中有缺陷掩模的地址和对应于所述第一限定掩模的第二限定掩模的地址；及
控制装置，用于控制所述电子束在所述第一和第二电子束光学***的偏转，在指示了所述有缺陷的第一限定掩模地址后，用对应于所述第一限定掩模的所述第二限定掩模的地址代替之。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP232358/1999 | 1999-08-19 | ||
| JP23235899A JP3314762B2 (ja) | 1999-08-19 | 1999-08-19 | 電子線露光用マスク及びこれを用いる電子線露光方法と電子線露光装置並びにデバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1285612A true CN1285612A (zh) | 2001-02-28 |
| CN1160762C CN1160762C (zh) | 2004-08-04 |
Family
ID=16937970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001238094A Expired - Fee Related CN1160762C (zh) | 1999-08-19 | 2000-08-18 | 电子束曝光掩模、曝光方法和设备及半导体器件制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6645676B1 (zh) |
| JP (1) | JP3314762B2 (zh) |
| KR (1) | KR100389567B1 (zh) |
| CN (1) | CN1160762C (zh) |
| TW (1) | TW460934B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112130415A (zh) * | 2003-07-03 | 2020-12-25 | 恪纳腾技术公司 | 使用设计者意图数据检查晶片和掩模版的方法和*** |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271891B1 (en) | 2003-08-29 | 2007-09-18 | Kla-Tencor Technologies Corporation | Apparatus and methods for providing selective defect sensitivity |
| US7405147B2 (en) | 2004-01-30 | 2008-07-29 | International Business Machines Corporation | Device and methodology for reducing effective dielectric constant in semiconductor devices |
| JP4481698B2 (ja) * | 2004-03-29 | 2010-06-16 | キヤノン株式会社 | 加工装置 |
| US20060291383A1 (en) * | 2005-06-22 | 2006-12-28 | Qi Bi | Methods for quality of service reverse link admission and overload control in a wireless system |
| JP2007317863A (ja) * | 2006-05-25 | 2007-12-06 | Fujitsu Ltd | 電子ビーム露光装置、及び電子ビーム露光装置用マスクの検査方法 |
| CN101393386B (zh) * | 2008-10-28 | 2010-12-01 | 清溢精密光电（深圳）有限公司 | FPD掩膜版制作设备制作Reticle掩膜版的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS644435U (zh) * | 1987-06-29 | 1989-01-11 | ||
| EP0364929B1 (en) * | 1988-10-20 | 1995-09-06 | Fujitsu Limited | Fabrication method of semiconductor devices and transparent mask for charged particle beam |
| JPH02120829U (zh) * | 1989-03-14 | 1990-09-28 | ||
| JP2784668B2 (ja) * | 1989-07-25 | 1998-08-06 | 日東電工株式会社 | 中空糸膜モジュールにおける隔壁成形方法 |
| JPH058935U (ja) * | 1991-07-12 | 1993-02-05 | シチズン時計株式会社 | 半導体装置のレチクル |
| US5849437A (en) * | 1994-03-25 | 1998-12-15 | Fujitsu Limited | Electron beam exposure mask and method of manufacturing the same and electron beam exposure method |
| KR960015340U (ko) * | 1994-10-28 | 1996-05-17 | 노광마스크 | |
| JP3454983B2 (ja) * | 1995-08-25 | 2003-10-06 | 株式会社東芝 | 荷電ビーム描画方法 |
| KR970048925A (ko) * | 1995-12-26 | 1997-07-29 | 김광호 | 반도체 장치의 제조에 사용되는 마스크 |
| US6180289B1 (en) * | 1997-07-23 | 2001-01-30 | Nikon Corporation | Projection-microlithography mask with separate mask substrates |
-
1999
- 1999-08-19 JP JP23235899A patent/JP3314762B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-16 US US09/641,125 patent/US6645676B1/en not_active Expired - Fee Related
- 2000-08-18 CN CNB001238094A patent/CN1160762C/zh not_active Expired - Fee Related
- 2000-08-18 KR KR10-2000-0047881A patent/KR100389567B1/ko not_active IP Right Cessation
- 2000-08-18 TW TW089116877A patent/TW460934B/zh not_active IP Right Cessation
-
2003
- 2003-09-08 US US10/657,288 patent/US6958201B2/en not_active Expired - Fee Related
- 2003-09-08 US US10/657,429 patent/US6861657B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112130415A (zh) * | 2003-07-03 | 2020-12-25 | 恪纳腾技术公司 | 使用设计者意图数据检查晶片和掩模版的方法和*** |
Also Published As
| Publication number | Publication date |
|---|---|
| US6861657B2 (en) | 2005-03-01 |
| US6645676B1 (en) | 2003-11-11 |
| US20040048169A1 (en) | 2004-03-11 |
| US20040056215A1 (en) | 2004-03-25 |
| JP3314762B2 (ja) | 2002-08-12 |
| US6958201B2 (en) | 2005-10-25 |
| CN1160762C (zh) | 2004-08-04 |
| KR20010021356A (ko) | 2001-03-15 |
| TW460934B (en) | 2001-10-21 |
| JP2001057333A (ja) | 2001-02-27 |
| KR100389567B1 (ko) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6684179B2 (ja) | 荷電粒子ビーム検査装置及び荷電粒子ビーム検査方法 | |
| US5757409A (en) | Exposure method and pattern data preparation system therefor, pattern data preparation method and mask as well as exposure apparatus | |
| US20180024082A1 (en) | Electron beam inspection apparatus and electron beam inspection method | |
| US7863586B2 (en) | Writing data creation method and charged particle beam writing apparatus | |
| CN1193810A (zh) | 带电粒子束曝光方法和在晶片上形成图形的方法 | |
| US6844560B2 (en) | Lithography system comprising a converter plate and means for protecting the converter plate | |
| JP2002118060A (ja) | 荷電ビーム露光装置、荷電ビーム露光方法、露光データ作成方法、露光データを作成するプログラムを記録したコンピュータ読取り可能な記録媒体、及び、露光データを記録したコンピュータ読取り可能な記録媒体 | |
| JP2020053380A (ja) | マルチ電子ビーム画像取得装置及びマルチ電子ビーム画像取得方法 | |
| JP4603305B2 (ja) | 露光方法、パターン寸法調整方法及び焦点ぼかし量取得方法 | |
| CN1160762C (zh) | 电子束曝光掩模、曝光方法和设备及半导体器件制造方法 | |
| CN1086512C (zh) | 带电束曝光掩模及带电束曝光方法 | |
| US6433347B1 (en) | Charged-particle-beam projection-exposure methods and apparatus that selectively expose desired exposure units of a reticle pattern | |
| CN1144265C (zh) | 电子束曝光掩模和用该掩模制造半导体器件的方法 | |
| JP2019114377A (ja) | マルチビーム画像取得装置及びマルチビーム画像取得方法 | |
| CN117121152A (zh) | 具有低串扰的多带电粒子射束装置 | |
| US6335127B1 (en) | Charged beam mask having strut wider than charged beam, with shape that matches charged beam | |
| US7368735B2 (en) | Charged beam drawing data creation method, charged beam drawing method, charged beam drawing apparatus and semiconductor device manufacturing method | |
| JP2004172428A (ja) | 電子線装置及びその装置を用いたデバイス製造方法 | |
| JPS62139322A (ja) | 電子ビ−ム露光方法 | |
| JP2006210459A (ja) | 荷電粒子線露光装置、荷電粒子線露光方法、およびデバイス製造方法 | |
| JPH11150050A (ja) | 電子線描画装置及び描画方法 | |
| JP2945471B2 (ja) | 荷電ビーム用マスクおよびこれを用いた荷電ビーム露光方法および装置 | |
| JP3981245B2 (ja) | 欠陥検査装置およびそれを用いたデバイス製造方法 | |
| JP2002313705A (ja) | 荷電粒子線露光装置及び半導体デバイスの製造方法 | |
| JP2000058448A (ja) | 電子ビ―ム転写装置及び半導体デバイス製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030410 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030410 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040804 Termination date: 20090818 |