CN1284431C - 多层布线基板的制造方法 - Google Patents

多层布线基板的制造方法 Download PDF

Info

Publication number
CN1284431C
CN1284431C CNB031104312A CN03110431A CN1284431C CN 1284431 C CN1284431 C CN 1284431C CN B031104312 A CNB031104312 A CN B031104312A CN 03110431 A CN03110431 A CN 03110431A CN 1284431 C CN1284431 C CN 1284431C
Authority
CN
China
Prior art keywords
substrate
wiring
ink
layer
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031104312A
Other languages
English (en)
Other versions
CN1452451A (zh
Inventor
古沢昌宏
黑沢弘文
桥本贵志
石田方哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1452451A publication Critical patent/CN1452451A/zh
Application granted granted Critical
Publication of CN1284431C publication Critical patent/CN1284431C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种多层布线基板的制造方法，用于制造具有至少2层的布线层(布线图形)(17、31)、在该布线层间设置的聚酰亚胺(层间绝缘膜)(22)及使布线图形(17)与布线图形(31)之间构成导通的层间导通柱(导体柱)(18)的多层布线基板。在层间导通柱(18)的周围以液滴喷出方式设置聚酰亚胺(22)。从而能够通过比较精简的制造工序，制造出能够形成精密的多层布线的多层布线基板、电子器件以及电子机器。

Description

多层布线基板的制造方法
技术领域
本发明涉及多层布线基板、多层布线基板的制造方法，电子器件以及电子机器。
背景技术
以前，作为制造多层的印刷电路布线基板的制造方法由以下工序组成：首先，把用蚀刻形成图形的单层基板按位置合并而使各层层合。然后，为使上下的布线层构成电连接，在基板规定的位置上形成贯通孔。然后，用电镀等使贯通孔的周围构成导通，或用导电性糊剂填充而形成多层的印刷电路布线基板。
但是，这种方法因为在贯通孔部分不能形成安装器件用的焊盘，又因为贯通孔的直径一般是0、3mm左右，所以对用于高密度安装是困难的。
近年，为了进一步提高表面安装密度，是使用通过非贯通的层间连接(层间通孔，以下称为“IVH”)的层间电连接方式。通过使用这种方式，在绝缘层上形成的孔内用导电性糊剂填充，或用感光性树脂对设在绝缘层上的非贯通孔实施金属电镀等，而实现了利用IVH在整层构成层间连接的树脂多层印刷电路布线板的实用化。
但是，所述以往的方法都是只要在绝缘层上开孔，都是通过在该孔内部实施电镀或填充导电性糊剂来使其具有导电性，所以存在着制造工序复杂等的问题。
相对于此，在特开平6-57455号公报中，公开了一种在绝缘层上不开孔，而是使用光刻先在下层布线上面形成层间连接用导体柱，然后在导体柱的周围涂敷树脂，通过热压形成使导体柱的顶面露出的绝缘膜，然后形成上层布线的多层布线的形成方法。
还有，在特开平9-46045号公报中，公开了一种通过堆积埋头凸点、导电性球、金属微颗粒而形成所述层间连接用导体柱的方法。
但是，在上述公报中公开的方法中，因下层布线和层间连接用导体柱是用不同的方法形成的，所以制造工序变得复杂。还有，在所述公报中公开的方法中，由于是在整个面涂敷绝缘膜以后通过热压使导体柱的顶面露出，所以存在着需要使导体柱的高度完全一致的问题。
而且，在特开2000-204479号公报中也公开了一种不需要在绝缘层上形成孔，而是用绝缘体溶液描画出所需要的图形，经加热干燥选择性地形成绝缘膜的方法。还有，在特开2000-204479号公报公开的方法中，关于导体图形是用液滴喷出方式(喷墨方式)选择性地涂敷硅烷混合剂等的用于无电解电镀的活性剂，而后通过进行电镀选择性地形成布线图形。
使用这种以绝缘层和导体层按规定的顺序形成的方式涂敷图形的方法能形成立体的布线结构。
但是，在所述以往的技术中所存在的问题是，由于使用电镀工序，所以对形成线/间隔的宽为20μm/20μm样的精密图形很困难以及需要进行废液处理等。
发明内容
本发明的目的是，提供能用比较精简的制造工序形成精密的多层布线的多层布线基板、多层布线基板的制造方法、电子器件以及电子机器。
为达到所述的目的，本发明提供一种多层布线基板的制造方法，具有：从液滴喷出装置喷出导电性墨水在基板上形成第一布线层的工序；以与所述第一布线层上的一部分重叠的方式从所述液滴喷出装置喷出导电性墨水形成导体柱的工序；一体烧结所述第一布线层和所述导体柱并导通的工序；从液滴喷出装置向所述基板上、除去形成所述导体柱的部分的区域喷出用于形成层间绝缘膜的墨水，并在使所述导体柱的至少一部分露出的状态下形成所述层间绝缘膜的工序；和用所述液滴喷出装置在所述层间绝缘膜上形成第二布线层，以便与所述导体柱的至少一部分连接的工序。
按照这种方法，由于不需要进行为了形成层间绝缘膜的光刻、蚀刻以及开孔工序，所以能简化多层布线基板的制造工序，并且能使制造装置小型化、缩短制造工期以及降低制造成本。
按照这种方法，由于不需要为了形成层间绝缘膜的掩模，例如，根据CAD数据能直接形成层间绝缘膜，并且能缩短从设计到完成的期限，也能容易地适应设计变更。
还有，按照这种方法，因用液滴喷出方式设置层间绝缘膜，所以能在导体柱的顶面确实露出的状态形成层间绝缘膜。
再有，本发明的多层布线基板的制造方法最好使用低粘度的液体形成所述层间绝缘膜。
按照这种方法，根据自动矫平效果，在下层布线即使存在数个表面高低差，可是在下层布线的上面形成的导体柱的顶面以及层间绝缘膜的顶面都能成为一致的平坦表面，并能形成良好结构的多层布线基板。
再有，本发明的多层布线基板的制造方法最好使用液滴喷出方式形成所述导体柱。
按照这种方法，由于不需要进行为了形成导体柱的光刻、蚀刻以及开孔工序，所以能简化多层布线基板的制造工序，并且能使制造装置小型化、缩短制造工期以及降低制造成本。
还有，按照这种方法，由于不需要为了形成导体柱的掩模，例如，根据CAD资料能直接形成导体柱，并且能缩短从设计到完成的期限，也能容易地适应设计变更。
再有，本发明的多层布线基板的制造方法最好用液滴喷出方式形成所述第一布线。
按照这种方法，由于不需要进行为了形成布线的光刻、蚀刻以及开孔工序，所以能简化多层布线基板的制造工序，并且能使制造装置小型化、缩短制造工期以及降低制造成本。
还有，按照这种方法，由于不需要为了形成布线的掩模，例如，根据CAD资料能直接形成导体柱，并且能缩短从设计到完成的期限，也能容易地适应设计变更。
再有，本发明的多层布线基板的制造方法最好使用同一液滴喷出装置形成第一布线以及所述导体柱。
按照这种方法，由于在形成多层布线基板的整个工序中不需要光刻、蚀刻以及开孔工序，所以能大幅度地简化多层布线基板的制造工序，当然能使制造装置小型化、缩短工期以及降低制造成本。
还有，按照这种方法，由于在形成多层布线基板的整个工序中不需要掩模，例如，根据CAD资料能直接形成多层布线基板，并且能缩短从设计到完成的期限，也能容易地适应设计变更。
再有，本发明的多层布线基板的制造方法，最好使用同一液滴喷出装置形成所述层间绝缘膜以及所述导体柱。
按照这种方法，液滴喷出装置具有多数个喷出头，如果是像普通的印刷画像用彩墨喷射打印机，把多数种的液体(墨水)分别供给一个喷出头的多数个喷咀组型结构的喷出头，只要改换控制涂敷图形的电子存储器(位图图像)，就能用一个液滴喷出装置形成层间绝缘膜、布线层以及导体柱，所以当然能缩短制造期限以及降低制造成本，也能更容易地适应设计变更。
再有，本发明的多层布线基板的制造方法最好使所述布线以及导体柱的形成具有交替反复导电性墨水向基板的喷出和该被喷出的导电性墨水干燥的工序。
按照这种方法，使用交替反复导电性墨水向基板的喷出和干燥，能使构成布线或导体柱的导电膜的厚度慢慢增加而达到所需的厚度以及高度。
还有，利用这种方法，在使含有金属微颗粒的导电性墨水(溶剂)干燥后，因在该涂敷膜对于含有相同金属微颗粒的导电性墨水具有斥液性，所以在该涂敷膜即使反复涂敷导电性墨水也不扩大，只能起到增加高度方向膜厚的效果。因此，利用该效果能在只需要的部分形成导体柱。
再有，本发明的多层布线基板的制造方法，在向基板喷出所述导电性墨水液滴之前，最好对该基板的被喷出面实施斥水处理。
按照这种方法，布线的宽度能够变窄，从而能形成更精密的布线结构。
再有，本发明的多层布线基板的制造方法，在向基板喷出所述导电性墨水之前，最好在该基板的被喷出面形成吸墨层。
按照这种方法，在规定位置容易形成布线以及导体柱。
按照这种方法，能使被喷出在基板的导电性墨水显出导电性，即因为只使导电性墨水干燥不能显出导电性，所以利用烧结才能显出电传导性。
再有，本发明的多层布线基板的制造方法，所述层间绝缘膜的形成最好在把含有聚酰亚胺或聚酰亚胺前体的绝缘性墨水从所述液滴喷出装置喷出的工序。
按照这种方法，例如在把聚酰亚胺前体用溶剂稀释到能够液滴喷出的粘度而进行液滴喷出后，用摄氏300度烧结就能形成层间绝缘膜。
再有，本发明的多层布线基板的制造方法最好使所述层间绝缘膜的形成具有在把含有所述聚酰亚胺或聚酰亚胺前体的绝缘性墨水从所述液滴喷出装置喷出的工序以后，烧结该基板的工序。
还有，本发明的多层布线基板的制造方法，为使所述层间绝缘膜的高度和所述导体柱的高度大致相同，最好调整使用所述液滴喷出方式喷出液滴的量，即调整配置该液滴的密度以及往复喷出的次数。
按照这种方法，能形成层间绝缘膜的高度(膜厚)和导体柱的高度(膜厚)大致相同的良好结构的多层布线基板。
按照这种方法，在用液滴喷出方式涂敷图形时，在能预料自动矫平效果的情况下，可原样使用用于形成导体柱的位图图像的底片图形(避开导体接体柱的部分)能进行为形成层间绝缘膜的涂敷。另一方面，在不能完全预料自动矫平效果的情况下，一旦避开下层布线，在进行为达到和下层布线相同高度地形成层间绝缘膜的涂敷以后，按避开导体柱的方式进行同样的涂敷。然后，进行最后烧结而能使由聚酰亚胺等构成的层间绝缘膜完全形成。
再有，本发明的多层布线基板的制造方法的特征是：以所述层间绝缘膜的高度和所述导体柱的高度大致相同的方式形成该层间绝缘膜以及导体柱，并在该层间绝缘膜或导体柱的上面用权利要求1至13中任意一项所述的多层布线基板的制造方法，形成所述布线层、所述层间绝缘层以及所述导体柱中的至少1个。
按照这种方法，能用精简的制造工序制造多层布线基板。即，例如在导体柱的顶面露出，顶面以外的部分用和导体柱顶面相同高度的层间绝缘膜形成覆盖状态以后，再通过规定次数地反复进行基板的斥水处理、用液滴喷出方式形成布线以及形成导体柱、烧结、形成层间绝缘膜、烧结等，从道理上能形成对于层数没有限度的多层布线。
再有，本发明的多层布线基板的制造方法的特征是：在具有集成电路的芯片上使用权利要求1至14中任意一项所述的多层布线基板的制造方法形成多层布线。
按照这种方法，在IC(集成电路)芯片上用液滴喷出能直接形成多层布线。
再有，本发明的多层布线基板的制造方法的特征是：对于用权利要求1至14中任意一项所述的制造方法以外的方法形成了布线层、层间绝缘膜以及导体柱中至少1个的基板，使用权利要求1至14中任意一项所述的制造方法。
按照这种方法，对于使用与本发明的多层布线基板的制造方法有别的制造方法的中途所形成的基板，能使用本发明的多层布线基板的制造方法形成多层布线。
该方法，例如适合对应两面安装的情况。例如在最内层基板形成图形以后，或在此之前开有通孔并用金属糊剂等填充，以后从形成导体柱工序使用本发明的方法，而只用液滴喷出方就能形成在两面安装的多层布线基板。
再有，本发明的多层布线基板是一种具有至少2层的布线层、在该布线层间设置的层间绝缘膜及使该布线层之间构成导通的导体柱的多层布线基板，其特征是：对于所述布线层、层间绝缘膜以及导体柱中至少一个，使用权利要求1至16中任意一项所述的多层布线基板的制造方法制造。
根据这种基板，在形成所述布线层、层间绝缘膜或导体柱方面，因为使用液滴喷出方式，所以能高精度地形成高密度的多层布线。
再有，本发明的多层布线基板是一种具有至少2层的布线层、在该布线层间设置的层间绝缘膜及使该布线层之间构成导通的导体柱的多层布线基板，其特征是：所述导体柱是具有厚度为从1微米到20微米，直径为从10微米到200微米的倒扣的碗形形状。
按照这种基板，因导体柱是微小的，所以能高精度地形成高密度的布线。
还有，本发明的多层布线基板最好是所述层间绝缘膜的高度和所述导体柱的高度大致相同。
按照这种基板能够容易形成层数多的多层布线基板。
还有，本发明的多层布线基板最好使所述层间绝缘膜的顶面形成近似平面。
按照这种基板能够高精度地形成层数多的多层布线基板。
再有，本发明的电子器件的制造方法是使用本发明多层布线基板的制造方法。
按照这种电子器件的制造方法，能高精度地形成高密度的多层布线。
再有，本发明的电子器件具有布线层和在该布线层的上面设置的层间绝缘膜，以及和所述布线层的布线连接的同时以贯穿所述层间绝缘膜方式设置的导体柱，其特征在于：所述导体柱是具有厚度为1微米到20微米，直径为从10微米到200微米的倒扣的碗形形状。
按照这种电子器件，因导体柱是微小的，所以能构成微型的电子器件，并且能使电子装置小型化。
还有，本发明的电子器件最好是所述层间绝缘膜的高度和所述导体柱的高度大致相同。
按照这种电子器件，能高精度地形成层数多的电子器件，并且能使电子装置小型化。
还有，本发明的电子器件最好使所述层间绝缘膜的顶面形成近似平面。
按照这种电子器件，能高精度地形成层数多的电子器件，并能实现电子装置的小型化以及精密化。
再有，本发明的电子机器的特征是使用本发明电子器件的制造方法。
按照本发明，既能缩短电子机器的制造时间，又能降低制造成本以及使机器小型化。
按照本发明，既能缩短电子机器的制造时间，又能降低制造成本以及使机器小型化。
附图说明
图1是表示本发明第1实施例的多层布线基板的制造方法的工序图。
图2是表示本发明第1实施例的多层布线基板的制造方法的工序图。
图3是表示本发明第1实施例的多层布线基板的制造方法的工序图。
图4是表示本发明第2实施例的多层布线基板的制造方法的工序图。
图5是表示本发明第3实施例的多层布线基板的制造方法的工序图。
图6是表示本发明第4实施例的多层布线基板的制造方法的工序图。
图7是表示具有本实施例的电光学装置的电子机器一例的图。
图8是表示具有本实施例的电光学装置的电子机器一例的图。
图9是表示具有本实施例的电光学装置的电子机器一例的图。
图中：10-基板，11-喷墨头，12、13、15-液滴，16-图形，17-布线图形，18-层间导通柱(导体柱)，21-墨水，22-聚酰亚胺(层间绝缘膜)，31-布线图形(第二层)，32-层间导通柱，33-层间绝缘膜，40-中心基板，41-金属糊剂，42-层间导通柱，43-层间绝缘膜，44-布线图形，50-IC芯片，51-铝焊盘，52-层间导通柱，53-层间绝缘膜，54-再布线，55-焊盘，56-凸点，60-无线IC卡，61-聚酰亚胺胶片，62-天线，63-IC芯片，63a-IC芯片的连接部，64-焊盘部，65-层间导通柱，66-层间绝缘膜，67-布线。
具体实施方式
以下，根据图示说明本发明的多层布线基板的制造方法。
(第1实施例)
图1至图3是表示本发明第1实施例的多层布线基板的制造方法的工序图。图1是表示从斥墨处理工序到形成层间接线柱。图2是表示形成层间绝缘膜工序。图3表示第二层布线图形形成以后的工序。本实施例是在基板10的单面侧形成多层印刷电路布线。
<导电性墨水>
首先，说明从液体喷出装置喷出的液体，即关于形成多层印刷电路布线时所用的导电性墨水。在本实施例，把直径大约10nm的金微颗粒分散在甲苯中的金微颗粒分散液(真空冶金社制、商品名为“Perfect Gold”用甲苯稀释，把其粘度调整为3“mPa·s”，把该液体用作导电性墨。
<斥墨处理工序>
然后，说明关于在基板表面实施斥墨处理(斥水处理)。通过实施该不沾墨处理，能更高精度地控制在基板上喷出导电性墨水等的位置。首先，用IPA对由聚酰亚胺构成的基板10清洗后，用波长为254nm、强度为10mW/cm2的紫外线进行10分钟照射，并再次清洗(紫外线照射清洗)。为了在该基板上实施不沾墨处理，将0、1g的十六氟1、1、2、2、四氢癸基三乙氧硅烷和基板10放入容积为10升的密闭容器中，在摄氏120℃下保持2小时。通过这样处理，在基板10上形成斥墨性的单分子膜。形成该单分子膜的基板10的表面与滴在该表面上的所述导电性墨水的接触角，例如约为70度。
所述的斥墨处理后的基板表面与导电性墨的接触角对于用液滴喷出方式形成多层印刷电路布线来说过于大。因此，用与所述清洗时相同波长(254nm)的紫外线对该基板10照射2分钟。其结果，导电性墨水与基板表面的接触角变成为约35度。
再有，也可以代替斥墨处理，而形成吸墨层。
<第一层布线形成工序>
在进行了所述斥墨处理的基板10上喷出所述导电性墨水。这是从液滴喷出装置的喷墨头11喷出液滴12，形成具有规定液滴间隔的位图图形。然后，进行热处理，形成导电膜图形。
在此，作为喷墨头11，例如使用市销的打印机(商品名“PM950C”)的喷头。还有，因喷墨头是塑料制品，所以对吸入部应换成对有机溶剂不溶解的金属制配件。喷墨头11的驱动电压取作20V，使在所述导电性墨水被喷出时，能够喷出5微微升体积的液滴12。该液滴12的直径约是27μm。液滴12滴落在基板10(接触角35度)以后，该液滴12在基板10上直径扩大为45μm。
作为在基板10上描绘的布线图形，例如由1边为50μm的正方形组成的网格上设计黑白2值的位图图像，按照该位图图像用喷出液滴12而形成的。即，如图1(a)所示从喷墨头11把含有金微颗粒的导电性墨水按每50μm的配置方式喷出在基板10上。
按所述条件，因滴落在基板10的1个液滴13的直径约扩大到45μm，所以相邻的液滴13彼此不接触，所有的圆点(液滴13)在基板上是孤立的。一旦，在进行了图形喷出之后，为使导电性墨水的溶剂干燥，用摄氏100度的热风对着基板10吹15秒钟，之后，使基板10进行数分钟的自然冷却，使其还原至室温的温度。其结果，成为如图1(b)所示的状态。
在该处理之后，基板10的斥墨性和处理前没有变化。并且，通过干燥等，从液滴13中溶剂挥发而形成的墨水滴14的厚度约为2μm。还有，该墨水滴14上的斥墨性和没有液滴14部分具有几乎相同程度的斥墨性。
然后，如图1(c)所示，以所述的孤立圆点(墨水滴14)为目标，再次用和所述相同的条件喷出由与液滴13相同液体组成的液滴15。在图1中，虽然表示的只是剖面图，但在与本图(纸面)垂直方向也有和液滴14同样孤立的圆点存在时。在该圆点的中间也同样喷出液滴15。
在该喷出时，因为基板10和墨水滴14上的斥液性是几乎相同的，所以用在所述条件的喷出，和在向没有墨水滴14的基板10喷出时几乎能得到同样的结果。
其后，对于液滴15和所述相同进行热风干燥使导电性墨水的溶剂挥发，由此，如图1(d)所示，所有的墨水滴形成连结的图形16。
再有，为取得膜厚，所以为在布线图形成为不再剩有圆点的形状，包括已述部分合计6次反复和所述相同地进行以圆点的中间为目标的喷出与热风干燥的工序，而形成如图1(e)所示的线宽50μm膜厚10μm的布线图形17。还有，在该阶段只是使导电性墨水的溶剂挥发，因烧结尚不充分，所以在布线图形没有导电性。
<层间导通柱形成工序>
然后，形成层间导通柱(导体柱)18，其目的是为贯穿层间绝缘膜而和第二层导通。在此，能用和所述的第1层布线形成工序完全相同的工序形成层间导通柱。即，只在需要层间导通的的位置喷出含有银微颗粒的导电性墨水，使热风干燥插在中间而重复喷出。又合计用6次喷出形成如图1(f)所示地距第一层的高度为10μm的层间导通柱18。
其后，把形成了图形的基板10在大气中用摄氏300度处理30分钟，使银微颗粒彼此电接触。通过这样，使第一层的布线图形17和层间导通柱18以整体形状形成。再有，通过该热处理，布线17以及层间导通柱18的整体膜厚，如图1(g)所示，约为热处理前的一半。在此，银布线图形的导电率约成为2[μΩcm]。在用玻璃胶纸带(注册商标)对布线图形17和基板10的粘合力进行评价时，可清楚看到因没有剥落而具有足够的粘合力。
(层间绝缘膜形成工序>
然后，是层间绝缘膜形成工序，在第1层布线图形17形成的基板10，作为预处理使用波长为256nm，强度为10[mW/cm2]的紫外线照射5分钟。由于这样，基板10的表面以及第一层的布线图形17的上面成为沾墨水性。
作为为形成层间绝缘膜的墨水21，例如把市销的聚酰亚胺清漆(Diupon社制，制品名“PileML”)用溶剂(N-甲基-2-吡咯烷酮)稀释，粘度调整为20[mpa·s]使用。把该墨水21用和所述第一层布线形成工序中形成导电性图形所用的液滴喷出装置相同的装置，以避开层间导通柱18部分的方式涂敷。墨水滴的量，例如若取作5微微升，当滴落在沾墨水性的基板10表面以及布线17后湿润而扩大，使除层间导通柱部以外的部分都被所有的墨水21所覆盖。并且，墨水21的表面因自动矫平效果而变平。然后，用液滴喷出装置n次重复涂敷墨水21，形成如图2(a)所示层间导通柱18仅达到从墨水21的液面露出的高度(约0、1μm)。
然后，把基板10在摄氏400度30分钟热处理，进行去除溶剂和使聚酰亚胺固化。该结果如图2(b)所示聚酰亚胺22的膜厚成为热处理前的墨水21的约一半。
在此，再一次和所述相同，在聚酰亚胺22上面图形涂敷墨水21，如图2(c)所示，使层间导通柱18仅从墨水21的液面露出。然后，和所述相同，在摄氏400度30分钟热处理使其固化时，如图2(d)所示，聚酰亚胺22的膜厚在最薄部分，例如合计成为8μm。
在这种状态，在聚酰亚胺22的表面可以见到反映第一层布线图形的凹凸。但是若再进行一次和所述相同的工序(用仅达到接线柱顶面露出的高度涂敷烧结)能更接***面。再有，如果不对聚酰亚胺前体进行全面涂敷，而只在凹部涂敷烧结也是相同的。
经过几次反复这种工序，聚酰亚胺22的表面在以后的工序中能达到凹凸几乎可以忽视程度的平面化。对不十分重视表面凹凸的实际应用就不需要进行所述平面化工序。
还有，在以下的实施例中，为简化说明，在图面上所有的表面都当作为平面说明。
根据以上所述，层间导通柱18的顶面确实能以露出的形状形成层间绝缘膜(聚酰亚胺22)。
<第二层布线图形形成工序>
在层间绝缘膜(聚酰亚胺22)上面，为形成第二层的布线图形31，要进行和第一层完全相同的工序。即，进行IPA清洗，紫外线照射清洗，使用氟化烷基硅烷的不沾墨水化，利用紫外线照射调整接触角，含有银微颗粒墨水的图形喷出，热风干燥的各工序，而且只需要数次的反复喷出—热风干燥—喷出—热风干燥的工序。
在更多层化时，如图3(a)所示，做法和第一层相同，在形成层间导通柱32后，和第二层布线同时烧结而达到导通。从它的上面，和形成1·2层间的层间绝缘膜(聚酰亚胺22)时完全一样，形成如图3(b)所示的2·3层间的层间绝缘膜33。使用只需要数次反复的这种工序，无论多少层都能多层化。图3(c)是形成到第三层的实例。
(第2实施例)
图4是表示与本发明的第2实施例的多层布线基板的制造方法的工序图。在本实施例中心基板40的两面形成多层印刷电路布线。
在用和第1实施例相同，用液滴喷出方式层合形成布线图形与绝缘膜图形时，只能用和第1实施例相同的单面基板。为在基板两面形成多层印刷电路布线，因是普通使用的两面布线基板，所以根据这一点，对成为中心的中心基板40的两面如果进行和第1实施例相同的工序是适宜的。
但是，作为中心基板40最好使用没有连通孔类型的基板，这样有用金属糊剂41填充贯通孔的方法和在单面铜箔基板通至铜箔的非贯通孔用金属糊剂填充的方法等。开孔使用一般的光刻法或激光照射法进行。使用液滴喷出方式把和第1实施例所用相同的含有银微颗粒的导电性墨水填充贯通孔或非贯通孔的方法也是可以的。
这样，根据在中心基板40两面布线图形形成的状态，通过对两面按顺序反复进行形成层间导通柱42的工序，形成绝缘膜43的工序，形成然后一层布线图形44的工序，就能在中心基板40的两面形成多层印刷电路布线。
(第3实施例)
图5是表示与本发明的第3实施例的多层布线基板的制造方法的工序图。
本实施例是利用芯片比例部件(CSP：Chip Scale Package)的方法形成再布线，即在芯片上直接描画布线图形而形成多层印刷电路布线。
首先，如图5(a)所示，在形成到铝焊盘51的IC芯片50使用单分子膜进行斥墨处理。该处理和在第1实施例中进行的处理几乎相同，除作为单分子膜的材料使用癸基三乙氧硅烷以外，和第1实施例的斥墨处理是相同的。
然后，如图5(b)所示，利用和第1实施例相同的工序，在所有的铝焊盘51的中心形成高度是5μm、直径为50μm的层间导通柱52。再利用和第1实施例相同的工序，形成达到与层间导通柱52的顶面有相同高度的层间绝缘膜53。由于这样就能确实使层间导通柱52的顶面一边露出，一边形成表面平坦的层间绝缘膜53。
其后，和所述相同，通过进行斥墨处理→形成第二层布线层→形成层间导通柱→形成层间绝缘膜的工序，如图5(c)所示，形成从IC芯片50的铝焊盘开始的再布线54。然后，在基板表面显现的层间导通柱52的上面，用普通光刻法或用和在第1实施例中的形成布线相同的方法，形成焊盘55和在该焊盘55上面设置的凸点56。
(第4实施例)
图6是表示与本发明第4实施例的多层布线基板的制造方法的工序图。本实施例是用所述实施例的制造方法形成位于无线IC卡60的天线终端部的线圈。再有，图6(a′)、图6(b′)、图6(c′)是分别表示在图6(a)、图6(b)、图6(c)2个焊盘部65之间的剖面图。
该无线IC卡60是由安装在聚酰亚胺胶片61的IC芯片63和线圈形天线62组成。IC芯片63由不易失性存储器、逻辑电路以及高频电路等组成，并用天线62收到从外部的发信号机发出的电波，利用接受供给的电力而动作。再有，IC芯片63通过解析天线62接收的信号，从天线62发出对应其解析结果的所需要的规定信号。
为制成这种无线IC卡，首先，按和第1实施例的第一层布线形成工序相同，如图6(a)所示，在聚酰亚胺胶片61的上面形成线圈形天线62。安装焊盘部64和IC芯片63的端子部63a也和天线62同时形成。形成天线62以后，按和第1实施例相同，再在焊盘部64的上面形成层间导通柱65。然后，按和第1实施例相同，如图6(b)所示，以露出层间导通柱65的顶面方式，把聚酰亚胺涂敷在图形上而形成层间绝缘膜66。
在层间绝缘膜66形成以后，再按和第1实施例相同，用液滴喷出方式把含有银微颗粒的导电性墨水涂敷在图6(c)所示的图形上，之后烧结形成连接线圈形天线62的两端的布线67。最后，使用导电各向异性的胶片把IC芯片63安装在图6(c)的位置，再用没有图示的保护胶片使整体分层而制成IC卡60。
该无线IC卡60，例如能和相距5cm的外部引线/记录器通信。
再有，在焊盘部64比数mm的角大的情况，即使没有形成层间导通柱65，但因对所剩需要层间导通的范围形成有层间绝缘膜66，所以能设置多层印刷电路布线。这时，因层间绝缘膜66的端部成为具有斜度的形状，所以在该层间绝缘膜66的上面没有断路，利用液滴喷出方式能形成布线67。
(电子机器)
关于具有使用所述实施例的多层布线基板的制造方法制造的基板的电子机器示例的说明。
图7是表示手持电话一例的立体图。在图7符号1000表示手持电话的本体，符号1001表示使用利用所述实施例的制造方法制造的多层布线基板的显示部。
图8是表示电子手表一例的立体图。在图8符号1100表示手表的本体，符号1101表示使用利用所述实施例的制造方法制造的多层布线基板的显示部。
图9是表示文字处理机、个人电子计算机等便携式情报处理装置一例的立体图。在图9符号1200是情报处理装置、符号1202是键盘等的输入部、符号1204是情报处理装置本体、符号1206是表示使用利用所述实施例的制造方法制造的多层布线基板的显示部。
示于图7到图9的电子机器因具有用所述实施例的制造方法制造的多层布线基板，比以前的产品，在用精简的制造工序就能精密制造的同时，还能缩短制造工时。
再有，本发明的技术范围不是只限于所述实施例，在不离开本发明宗旨的范围能施加各种变更，在实施例所举的具体的材料和层结构以及制造方法等不过只是不成套的一例，适宜的变更是可能的。
例如，与本发明有关的制造方法不是只限于多层印刷电路布线的制造，也能适用于大型显示装置等的多层布线。
如上所述说明，可清楚地看出，根据本发明，因用液滴喷出方式在导体柱的周围形成层间绝缘膜，所以能用比较精简的制造工序形成精密的多层布线。

Claims (5)

1、一种多层布线基板的制造方法，具有：
从液滴喷出装置喷出导电性墨水在基板上形成第一布线层的工序；
以与所述第一布线层上的一部分重叠的方式从所述液滴喷出装置喷出导电性墨水形成导体柱的工序；
一体烧结所述第一布线层和所述导体柱并导通的工序；
从液滴喷出装置向所述基板上、除去形成所述导体柱的部分的区域喷出用于形成层间绝缘膜的墨水，并在使所述导体柱的至少一部分露出的状态下形成所述层间绝缘膜的工序；和
用所述液滴喷出装置在所述层间绝缘膜上形成第二布线层，以便与所述导体柱的至少一部分连接的工序。
2、根据权利要求1所述的多层布线基板的制造方法，其特征是：在向基板喷出所述导电性墨水之前，对该基板的被喷出面实施斥水处理。
3、根据权利要求1所述的多层布线基板的制造方法，其特征是：在向基板喷出所述导电性墨水之前，在该基板的被喷出面上形成吸墨层。
4、根据权利要求1所述的多层布线基板的制造方法，其特征是：所述层间绝缘膜的形成包括把含有聚酰亚胺或聚酰亚胺前体的所述绝缘性墨水从所述液滴喷出装置喷出的工序。
5、根据权利要求4所述的多层布线基板的制造方法，其特征是：所述层间绝缘膜的形成包括从所述液滴喷出装置喷出含有所述聚酰亚胺或聚酰亚胺前体的所述绝缘性墨水的工序之后，对该基板进行烧结的工序。
CNB031104312A 2002-04-16 2003-04-15 多层布线基板的制造方法 Expired - Fee Related CN1284431C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002113621 2002-04-16
JP2002113621A JP3925283B2 (ja) 2002-04-16 2002-04-16 電子デバイスの製造方法、電子機器の製造方法

Publications (2)

Publication Number Publication Date
CN1452451A CN1452451A (zh) 2003-10-29
CN1284431C true CN1284431C (zh) 2006-11-08

Family

ID=28672616

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031104312A Expired - Fee Related CN1284431C (zh) 2002-04-16 2003-04-15 多层布线基板的制造方法

Country Status (4)

Country Link
US (1) US7285305B2 (zh)
EP (1) EP1355522A3 (zh)
JP (1) JP3925283B2 (zh)
CN (1) CN1284431C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009006761A1 (fr) * 2007-07-12 2009-01-15 Princo Corp. Carte de base multicouche et son procédé de fabrication
US7656679B2 (en) 2007-06-20 2010-02-02 Princo Corp. Multi-layer substrate and manufacture method thereof

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10256662A1 (de) 2002-12-04 2004-06-17 Robert Bosch Gmbh Brennstoffeinspritzventil
KR100484168B1 (ko) * 2002-10-11 2005-04-19 삼성전자주식회사 잉크젯 프린트헤드 및 그 제조방법
JP2004337701A (ja) * 2003-05-14 2004-12-02 Seiko Epson Corp 液滴吐出方法、及び液滴吐出装置
WO2005048223A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2005048354A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same
WO2005062685A1 (en) * 2003-12-22 2005-07-07 Canon Kabushiki Kaisha Wiring forming method, wiring forming apparatus, and wiring board
JP4281584B2 (ja) 2004-03-04 2009-06-17 セイコーエプソン株式会社 半導体装置の製造方法
JP2005268543A (ja) * 2004-03-18 2005-09-29 Hitachi Chem Co Ltd 絶縁層形成用材料及び絶縁層
JP4193758B2 (ja) * 2004-06-18 2008-12-10 セイコーエプソン株式会社 層形成装置
US20060033793A1 (en) * 2004-08-10 2006-02-16 Webster Grant A Coupling agent patterning
JP4683180B2 (ja) * 2004-08-19 2011-05-11 セイコーエプソン株式会社 配線基板の製造方法および多層配線基板の製造方法
JP4506809B2 (ja) * 2004-08-20 2010-07-21 セイコーエプソン株式会社 多層構造形成方法、配線基板および電子機器の製造方法
JP4052295B2 (ja) * 2004-08-25 2008-02-27 セイコーエプソン株式会社 多層配線基板の製造方法、電子デバイス及び電子機器
JP4100385B2 (ja) 2004-09-22 2008-06-11 セイコーエプソン株式会社 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法
JP2006100401A (ja) 2004-09-28 2006-04-13 Seiko Epson Corp 配線パターン形成方法、配線パターン、電子機器
JP4506384B2 (ja) * 2004-09-28 2010-07-21 セイコーエプソン株式会社 パターン形成方法、配線基板の製造方法、及び電子機器
CN100415518C (zh) * 2004-09-28 2008-09-03 精工爱普生株式会社 配线图案的形成方法
JP2006156943A (ja) 2004-09-28 2006-06-15 Seiko Epson Corp 配線パターンの形成方法、配線パターンおよび電子機器
JP3928638B2 (ja) 2004-09-28 2007-06-13 セイコーエプソン株式会社 配線基板の製造方法、及び電子機器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
WO2006098207A1 (en) * 2005-03-14 2006-09-21 Ricoh Company, Ltd. Multilayer wiring structure and method of manufacturing the same
JP4293181B2 (ja) * 2005-03-18 2009-07-08 セイコーエプソン株式会社 金属粒子分散液、金属粒子分散液の製造方法、導電膜形成基板の製造方法、電子デバイスおよび電子機器
JP2006332094A (ja) 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
US7829135B2 (en) * 2005-06-22 2010-11-09 Canon Kabushiki Kaisha Method and apparatus for forming multi-layered circuit pattern
US8147903B2 (en) 2005-06-22 2012-04-03 Canon Kabushiki Kaisha Circuit pattern forming method, circuit pattern forming device and printed circuit board
JP4379386B2 (ja) * 2005-06-23 2009-12-09 セイコーエプソン株式会社 多層構造形成方法
JP4742715B2 (ja) * 2005-07-19 2011-08-10 セイコーエプソン株式会社 配線パターンの形成方法、及び配線基板の製造方法
JP2007088004A (ja) * 2005-09-20 2007-04-05 Seiko Epson Corp 多層回路基板の製造方法、多層回路基板、及び電気光学装置、並びに電子機器
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
US20070248798A1 (en) * 2006-04-19 2007-10-25 Canon Kabushiki Kaisha Circuit board manufacturing process, circuit board manufactured by the process, and circuit board manufacturing apparatus
US20070281091A1 (en) * 2006-05-31 2007-12-06 Cabot Corporation Polyimide insulative layers in multi-layered printed electronic features
JP2008066576A (ja) * 2006-09-08 2008-03-21 Seiko Epson Corp 回路基板の製造方法
US20080119011A1 (en) * 2006-11-20 2008-05-22 Industrial Technology Research Institute Method of film coating and device manufactured thereby
WO2008069055A1 (ja) * 2006-11-28 2008-06-12 Kyocera Corporation 配線基板およびそれを用いた半導体素子の実装構造体
KR100871034B1 (ko) * 2007-06-12 2008-11-27 삼성전기주식회사 인쇄회로기판의 페이스트 범프 형성 방법
KR101044103B1 (ko) * 2008-04-03 2011-06-28 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR100969437B1 (ko) * 2008-06-13 2010-07-14 삼성전기주식회사 인쇄회로기판 및 그 제조방법
GB2462290B (en) * 2008-07-31 2011-02-23 Novalia Ltd Printed article
JP2010087208A (ja) * 2008-09-30 2010-04-15 Fujifilm Corp 立体構造物の形成方法、半導体装置の製造方法、および半導体装置
JP2011134879A (ja) * 2009-12-24 2011-07-07 Seiko Epson Corp ビルドアップ基板の製造方法
US8476538B2 (en) * 2010-03-08 2013-07-02 Formfactor, Inc. Wiring substrate with customization layers
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
JP5541017B2 (ja) * 2010-09-08 2014-07-09 日立化成株式会社 絶縁層形成用材料及び絶縁層
US8617926B2 (en) * 2010-09-09 2013-12-31 Advanced Micro Devices, Inc. Semiconductor chip device with polymeric filler trench
JP5849489B2 (ja) * 2011-07-21 2016-01-27 セイコーエプソン株式会社 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
JP5670372B2 (ja) * 2012-03-29 2015-02-18 富士フイルム株式会社 液体吐出装置及びその制御方法
FR3000598B1 (fr) * 2012-12-27 2016-05-06 Commissariat Energie Atomique Procede ameliore de realisation d'une structure de reprise de contact
WO2014194049A1 (en) * 2013-05-31 2014-12-04 The Regents Of The University Of California Through silicon vias and thermocompression bonding using inkjet-printed nanoparticles
JP6370077B2 (ja) * 2014-03-25 2018-08-08 株式会社Ｆｕｊｉ 電子デバイスの製造方法及び製造装置
US9357640B2 (en) 2014-09-22 2016-05-31 Oce'-Technologies B.V. Method of manufacturing a multi-layer printed circuit board
US11284521B2 (en) * 2015-06-30 2022-03-22 3M Innovative Properties, Company Electronic devices comprising a via and methods of forming such electronic devices
US20180255647A1 (en) * 2015-09-18 2018-09-06 Konica Minolta, Inc. Method for forming wiring laminated structure
US10257930B2 (en) * 2016-06-22 2019-04-09 R&D Circuits, Inc. Trace anywhere interconnect
CN109428007B (zh) * 2017-08-29 2020-06-26 京东方科技集团股份有限公司 一种显示基板的制备方法、显示基板及显示装置
EP4007459A4 (en) * 2019-07-30 2022-08-24 Fuji Corporation METHOD FOR PRODUCTION OF AN ELECTRONIC CIRCUIT USING THE SHAPING OF THREE-DIMENSIONAL LAYERS
CN115989090B (zh) 2020-09-03 2023-12-15 柯尼卡美能达株式会社 图案形成方法以及喷墨印刷装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4668533A (en) * 1985-05-10 1987-05-26 E. I. Du Pont De Nemours And Company Ink jet printing of printed circuit boards
EP0247575B1 (en) * 1986-05-30 1993-07-21 Furukawa Denki Kogyo Kabushiki Kaisha Multilayer printed wiring board and method for producing the same
JPH0797602B2 (ja) * 1988-05-06 1995-10-18 日本電気株式会社 半導体集積回路装置
FR2650472A1 (fr) * 1989-07-27 1991-02-01 Bull Sa Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
US6175422B1 (en) 1991-01-31 2001-01-16 Texas Instruments Incorporated Method and apparatus for the computer-controlled manufacture of three-dimensional objects from computer data
US5594652A (en) * 1991-01-31 1997-01-14 Texas Instruments Incorporated Method and apparatus for the computer-controlled manufacture of three-dimensional objects from computer data
JPH07231154A (ja) 1994-02-21 1995-08-29 Matsushita Electric Works Ltd 立体回路の形成方法
EP0805614B1 (en) * 1995-11-17 2005-04-13 Kabushiki Kaisha Toshiba Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar
US5650199A (en) * 1995-11-22 1997-07-22 Aem, Inc. Method of making a multilayer electronic component with inter-layer conductor connection utilizing a conductive via forming ink
JPH10326559A (ja) * 1997-03-21 1998-12-08 Canon Inc プリント基板、電子放出素子、電子源、および画像形成装置の製造方法
JPH1154928A (ja) 1997-06-03 1999-02-26 Ngk Spark Plug Co Ltd 配線基板とその製造方法
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
JPH11163499A (ja) 1997-11-28 1999-06-18 Nitto Boseki Co Ltd プリント配線板の製造方法及びこの製造方法によるプリント配線板
WO1999038176A1 (fr) * 1998-01-22 1999-07-29 Matsushita Electric Industrial Co., Ltd. Encre pour composant electronique, procede de production d'un composant electronique au moyen de cette encre pour composant electronique, et dispositif a jet d'encre
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JPH11274681A (ja) 1998-03-25 1999-10-08 Seiko Epson Corp 電子デバイス及びその製造方法
JP2000294930A (ja) 1999-04-06 2000-10-20 Mitsubishi Electric Corp 多層プリント基板の製造方法およびこの多層プリント基板を用いた半導体装置
JP2001267725A (ja) * 2000-03-16 2001-09-28 Matsushita Electric Ind Co Ltd セラミック厚膜印刷回路基板の製造方法
JP2001267308A (ja) 2000-03-22 2001-09-28 Seiko Epson Corp 保護膜形成装置及びこれを用いた半導体製造装置
CN1311547C (zh) 2000-03-23 2007-04-18 精工爱普生株式会社 半导体器件及其制造方法、电路基板和电子装置
US7442408B2 (en) * 2002-03-26 2008-10-28 Hewlett-Packard Development Company, L.P. Methods for ink-jet printing circuitry
JP3801158B2 (ja) * 2002-11-19 2006-07-26 セイコーエプソン株式会社 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656679B2 (en) 2007-06-20 2010-02-02 Princo Corp. Multi-layer substrate and manufacture method thereof
WO2009006761A1 (fr) * 2007-07-12 2009-01-15 Princo Corp. Carte de base multicouche et son procédé de fabrication

Also Published As

Publication number Publication date
US20040000429A1 (en) 2004-01-01
EP1355522A2 (en) 2003-10-22
US7285305B2 (en) 2007-10-23
EP1355522A3 (en) 2004-11-10
JP3925283B2 (ja) 2007-06-06
CN1452451A (zh) 2003-10-29
JP2003309369A (ja) 2003-10-31

Similar Documents

Publication Publication Date Title
CN1284431C (zh) 多层布线基板的制造方法
CN1260789C (zh) 电路板,半导体装置制造方法,及电镀***
CN1741717A (zh) 多层配线基板的制造方法、电子装置和电子仪器
CN1575109A (zh) 形成抗焊剂图形的方法
CN101002515A (zh) 通过直接写入技术制造电子电路器件的方法
CN1187806C (zh) 电路装置的制造方法
CN1529544A (zh) 倒装芯片连接用电路板及其制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
JP2007194175A (ja) 導体パターン用インク、導体パターン、配線基板及び電気光学装置並びに電子機器
CN1758430A (zh) 半导体器件和半导体器件的制造方法
CN1706641A (zh) 电路元件及电子元件的制造方法、电路基板、电子仪器
JP5352967B2 (ja) 多層配線構造の製造方法及び多層配線構造
KR100563502B1 (ko) Ｃｏｆ 반도체 장치 및 그 제조 방법
CN1189929C (zh) 电子元件安装体及其制造方法和使用它的电子设备
CN1886032A (zh) 多层结构形成方法
CN1638073A (zh) 形成倒装芯片的凸块焊盘的方法及其结构
US11026335B2 (en) Wiring board manufacturing method and wiring board
CN1751547A (zh) 多层基板及其制造方法
CN1294652C (zh) 半导体器件及其制造方法
US20110159207A1 (en) Method for producing build-up substrate
CN1767728A (zh) 多层印刷电路配线板的制造方法，多层印刷电路配线板及电子装置
CN1237855C (zh) 用印刷方式制作电路基板导通孔及线路的方法
CN1534746A (zh) 印刷掩模及使用该掩模的电子零件的制造方法
CN1206713C (zh) 集成电路基板通孔的制造方法
WO2021176498A1 (ja) 配線形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061108

Termination date: 20160415