CN1284236C - 内插装置 - Google Patents
内插装置 Download PDFInfo
- Publication number
- CN1284236C CN1284236C CNB008169470A CN00816947A CN1284236C CN 1284236 C CN1284236 C CN 1284236C CN B008169470 A CNB008169470 A CN B008169470A CN 00816947 A CN00816947 A CN 00816947A CN 1284236 C CN1284236 C CN 1284236C
- Authority
- CN
- China
- Prior art keywords
- patchboard
- chip
- substrate
- electrode
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 238000000034 method Methods 0.000 claims description 14
- 239000012528 membrane Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 12
- 239000007767 bonding agent Substances 0.000 claims 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 2
- 239000011521 glass Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 230000009467 reduction Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 230000002687 intercalation Effects 0.000 description 1
- 238000009830 intercalation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
包括LCD装置的液晶显示器(LCD),包括衬底(107),其衬底(107)的顶表面上有衬底接线盘(106),和芯片(105),其芯片电极(104)有效地连接到所述衬底接线盘(106)上。此外,内插装置(100)安装在芯片(105)和衬底(107)之间,其中内插装置(100)将按照第一图形配置的接线盘(106)与在芯片区域上按照任何第二图形配置的电极(104)互相连接,其中电极(104)具有基本上小于所述接线盘间距的减小的电极间距。
Description
技术领域
本发明涉及在衬底上安装芯片的装置,更具体而言涉及在衬底上安装芯片的装置中使用的内插装置,以便于将液晶显示器(LCD)中的芯片电极与衬底接线盘(pad)有效地连接。
背景技术
液晶显示(LCD)技术通常用于移动电话、便携式PC和其它便携式电子装置中。对于显示器提供更高的信息量的日益增长的要求,例如,灰度功能性、更大量的像素等的要求,导致了LCD驱动芯片的硅面积增加。然而,在例如现有技术的移动电话中,驱动芯片面积已经组成了整个硅面积的重要部分。
玻璃上芯片(COG)LCD是具有直接安装在LCD衬底,优选的是玻璃衬底上的LCD驱动芯片或半导体的LCD。COG由于其相对低的成本以及安装方法是空间有效的并提供紧凑的解决方案而成为通用的。然而,传统的COG有缺点。用在传统COG的实施中的LCD驱动器的接线盘设计不得不遇到某些限制。这些限制主要是来自LCD衬底上的导线图形必须遵循的设计规则。
US-A-5 467 210公开了将IC芯片接合到LCD装置上的装置。IC芯片是“裸IC芯片”,其中半导体块的单个表面上制备有多个半导体装置,并且钝化膜覆盖制备半导体装置的侧面,所以只有用于连接到芯片以外装置的端子没有被覆盖。裸IC芯片缺少与裸IC芯片连接的引线框、引线、将裸IC芯片的端子连接到引线的粘结线和陶瓷封装等。
根据US-A-5 467 210等的玻璃上芯片LCD装置的现有技术方案在图1和2中说明。根据图1,电极1配备在沿着驱动芯片2的周边的单线,其是电极唯一可能的图形。段输出电极沿着一侧3配备,行输出电极在段输出电极3的每一个侧面4和4’被分成两半。另外,逻辑供给输入电极和I/O界面电极放在对着段输出电极3的芯片的对面5。芯片2通过接合法以矩形板的形式安装在下玻璃衬底6上。在US-A-5 467210所采用的接合方法中,芯片包括从电极***的突起。各向异性导电粘结剂被施加到衬底6上的衬底接线盘7上。各向异性导电粘结剂包括粘性介质和分散在粘性介质中以便于互相分开的导电颗粒。各向异性导电粘结剂仅在其厚度的方向上有导电性。芯片2接合到下玻璃衬底6上的接线盘7上,以便于电极1的突起接合到接线盘7上。
包括如上所述安装在下玻璃衬底6上的芯片2的LCD装置的俯视图示于图2。另外,矩形板形式的上玻璃衬底8安装在较大的下玻璃衬底6上,包括栅格的矩形区域9组成了显示区域,其中数据线和扫描线以矩阵的形式交叉。
一个明显的解决方案,其用于限制硅面积的增加并且/或者缩减驱动芯片2的总体硅面积,是使用具有更细线宽的硅工艺。
目前,大约50-100μm的最小接线盘间距能用在衬底上,同时保持来自驱动器安装工艺的可接受的产出率损失。LCD驱动芯片有几百个电极,用于连接到玻璃衬底的接线盘上,其设定芯片的最小硅面积。如果驱动器功能的实施所需要的硅面积小于为设计具有相关的接线盘间距的接线盘所需的由芯片周边设定的面积,则驱动器是接线盘限制的。然而,通过使用具有更细线宽的硅工艺对功能化所需的芯片区域进一步缩减,将不会导致更小的总芯片面积。日益增加的对显示器提供更高信息容量的要求导致了具有增加的接线盘数目和随后具有更大芯片尺寸的驱动芯片。如上所述,驱动芯片将是接线盘限制的,即使用更小的线宽,总芯片面积也不会减小。
发明内容
因而本发明的目的是提供改善的在衬底上安装IC芯片的装置以便减少接线盘限制的问题。
这个目的通过在衬底上安装IC芯片的装置所使用的根据本发明的内插装置实现。内插电极按照第一图形安装在所述内插装置上,第一图形对应于具有缩减的电极间距的芯片电极在IC芯片上的配置。另外,内插接线盘按照第二图形安装在所述内插装置上,所述第二图形对应于具有特定接线盘间距的衬底接线盘在衬底上的配置。为了让芯片电极与相应的衬底接线盘有效地连接,内插接线盘通过印刷在内插物上的互连引线与内插电极互连。
具体地,本发明的内插装置,用于在将具有芯片电极(104)的驱动芯片(105)安装在具有衬底接线盘(106)的衬底(107)上以有效地将液晶显示器中所述芯片电极(104)与所述衬底接线盘(106)相连接的装置中使用,其特征在于内插电极(101)按照第一图形安装在所述内插装置(100)上,所述第一图形对应于放在驱动芯片的区域上的所述芯片电极(104)的配置;内插接线盘(102)按照第二图形安装在所述内插装置(100)上,所述第二图形对应于所述衬底接线盘(106)的配置,其中所述内插接线盘(102)与所述内插电极(101)互相连接,并且其中所述芯片电极(104)与所述内插电极(101)连接并具有小于衬底接线盘间距的电极间距。
本发明的另一个目的是提供具有LCD驱动器上缩减的硅面积的改善的液晶显示器(LCD),由此由衬底接线盘限制引起的缺点被减少了。
这个目的通过根据本发明的液晶显示器(LCD)实现的,本发明的液晶显示器包括安装在IC芯片和衬底之间的内插装置,其中所述内插装置将按照第一图形配置在衬底上的衬底接线盘与按照第二图形配置在驱动芯片上的电极有效地互连,其中所述电极具有基本上小于衬底接线盘的接线盘间距的缩减的电极间距。
根据本发明的液晶显示器,包括:
具有显示区域的第一衬底(111);
第二衬底(107),在所述第二衬底(107)顶面上具有衬底接线盘(106),其中所述第一衬底(111)进一步安装在所述第二衬底(107)上;以及
驱动芯片(105),具有有效地连接到所述衬底接线盘(106)上的芯片电极(104),以及
内插装置(100),安装在所述驱动芯片(105)和所述第二衬底(107)之间,其特征在于:
所述内插装置(100)配置成将按照第二图形配置的所述衬底接线盘(106)与按照第一图形配置的所述芯片电极(104)有效地互连,以及所述芯片电极(104)置于驱动芯片的区域上,其中
所述内插装置(100)具有内插电极(101),所述内插电极(101)按照所述第一图形安装在所述内插装置(100)上;内插接线盘(102),内插接线盘(102)按照所述第二图形安装在所述内插装置(100)上,并且所述内插接线盘(102)与所述内插电极(101)互连,以及
其中所述芯片电极(104)与所述内插电极(101)连接并具有小于衬底接线盘间距的电极间距。
本发明还有另一个目的是提供在衬底上安装IC芯片的改善的方法,以便减少接线盘限制的问题。
这个目的通过根据本发明的方法实现,其中芯片粘接到内插装置上,然后内插装置粘接到衬底上,其中内插装置将按照第一图形配置在衬底上的衬底接线盘与按照第二图形配置的电极相连接,其中所述电极具有基本上小于衬底接线盘的接线盘间距的缩减的电极间距。
本发明的将具有按照第一图形配置的芯片电极(104)的驱动芯片(105)安装在具有按照第二图形配置的衬底接线盘(106)的衬底(107)上的方法,用于将液晶显示器中所述芯片电极(104)与所述衬底接线盘(106)有效连接,其特征在于如下步骤:
将所述驱动芯片(105)接合到内插装置(100),
然后将所述内插装置(100)接合到所述衬底(107)上,其中所述内插装置(100)将按照第二图形配置的所述衬底接线盘(106)与置于驱动芯片(105)的区域上按照第一图形配置的所述芯片电极(104)互连,其中内插装置具有按照所述第一图形安装在所述内插装置(100)上的内插电极(101)以及按照所述第二图形安装在所述内插装置(100)上的内插接线盘(102),所述内插接线盘(102)与所述内插电极(101)互连,以及其中所述芯片电极(104)与所述内插电极(101)连接并具有小于衬底接线盘间距的电极间距。
因为内插装置每单位面积的成本低于芯片单位面积的成本,根据本发明的LCD的优点是实现了总成本的削减。
附图简述
为了更详细地说明本发明和本发明的优点和特征,优选的实施方案将在下面给予详细说明,参考所附的附图,其中
图1是根据现有的技术方法的玻璃衬底和相应的驱动芯片在粘接到衬底之前的透视图。
图2是现有技术LCD显示器的平面视图,包括图1中粘接之后的芯片和玻璃衬底。
图3是在粘接之前根据本发明的玻璃衬底、驱动芯片、中间内插装置的透视图。
图4是根据本发明的LCD显示器的平面视图,包括在粘接之后图3中的芯片、玻璃衬底和中间内插层。
具体实施方式
根据本发明用于在衬底上安装IC芯片的装置中的内插装置示于图3中。
内插装置100有内插电极101或接线盘,内插电极101或接线盘按照第一图形安装在该内插装置上,内插装置100还有内插接线盘102,内插接线盘102按照第二图形安装在该内插装置100上。本实施方案中,内插接线盘102设计成穿过内插衬底的金属化孔,以通过配备在该内插装置的与内插电极101在相同一侧上的印刷导电引线103与所述内插电极101互相连接。在内插装置的另一个实施方案中,内插电极101设计成穿过内插衬底的金属化孔,以通过配备在内插装置的与内插接线盘102在相同一侧上的印刷导电引线103与所述内插接线盘102互相连接。本实施方案中内插装置100是金属化聚酰胺(polyamide)衬底或柔性膜。电极101、接线盘102和引线103由铜或镀金/镍的铜构成。然而,其它导电材料能用于本发明的另外的实施方案中。
第一图形对应于芯片电极104的配置,芯片电极104具有缩减的电极距离并安装在IC芯片105上,第二图形对应于衬底接线盘106的配置,衬底接线盘106具有特定接线盘间距并安装在衬底107上,在本实施方案中是玻璃衬底。
本实施方案中,内插电极101和芯片电极104配置在栅格图形中,图形覆盖有比根据第二图形配置的内插接线盘102更小的区域。栅格图形只是适用图形的一个实例,但是,当然,芯片电极104可以安排在本发明的其它实施方案中的另一种图形中。优选的图形仍旧是周边图形,其中电极配备在沿驱动芯片周边的单线上。然而,有几种其它可能的图形,其能用于本发明的范围。
如图3所示,内插接线盘102配备在沿着内插物100周边的单线上。段输出接线盘沿着一侧108配备,行输出电极在每一侧109和109’被分成两半。另外,逻辑供给输入接线盘和I/O界面接线盘放在与段输出接线盘相对的内插物的对面110上。
参考图4,芯片105通过从芯片电极104***的突起接合到内插物100上,各向异性导电粘接剂或膜被施加在内插物100上的内插电极101上。各向异性导电粘接剂包括粘性介质和分散在粘性介质中以便互相分开的导电颗粒。各向异性导电粘接剂只在其厚度的方向具有导电性。芯片105接合到内插物100上以便于芯片电极104的突起接合到内插电极101上。
类似地,内插物100然后通过从内插接线盘102或衬底107的衬底接线盘106中***的突起接合到下衬底107上,且中间各向异性导电粘接剂施加到衬底107上的衬底接线盘106上。
这样,内插物粘接到下玻璃衬底107的衬底接线盘106上,从而内插接线盘102的突起粘接到衬底接线盘106上。
接下来,芯片电极104通过内插装置100有效地连接到衬底接线盘106上。
尽管各向异性导电粘接剂接合法是优选的接合方法,在内插物上安装芯片和在衬底上安装内插物不局限于该特定的各向异性导电粘接剂***。
矩形板形式的上玻璃衬底111安装在较大的下玻璃衬底107上,包括栅格的矩形区域112组成了显示区域,其中数据线与扫描线以矩阵的形式交叉,形成用于诸如移动电话、寻呼机、通信装置、电子管理器、智能电话等的电子设备中的液晶显示器(LCD)。
尽管本发明的性能和优点已经在前面的说明中与结构细节一起阐明了,但是要明白本公开的内容只是说明性的,可以在权利要求的广泛一般意义指出的本发明的基本原则之内在细节做些变化,尤其在芯片尺寸和接线盘设计上,例如芯片上的电极图形和相应的内插装置的电极。
本发明的该实施方案中,芯片是矩形的。然而,在本发明的另一个实施方案中,芯片可以有不同的形状,例如,正方形或多边形中的其它类型等。
Claims (20)
1.一种液晶显示器,包括:
具有显示区域的第一衬底(111);
第二衬底(107),在所述第二衬底(107)顶面上具有衬底接线盘(106),其中所述第一衬底(111)进一步安装在所述第二衬底(107)上;以及
驱动芯片(105),具有有效地连接到所述衬底接线盘(106)上的芯片电极(104),以及
内插装置(100),安装在所述驱动芯片(105)和所述第二衬底(107)之间,其特征在于:
所述内插装置(100)配置成将按照第二图形配置的所述衬底接线盘(106)与按照第一图形配置的所述芯片电极(104)有效地互连,以及所述芯片电极(104)置于驱动芯片(105)的区域上,其中
所述内插装置(100)具有内插电极(101),所述内插电极(101)按照所述第一图形安装在所述内插装置(100)上;内插接线盘(102),内插接线盘(102)按照所述第二图形安装在所述内插装置(100)上,并且所述内插接线盘(102)与所述内插电极(101)互连,以及
其中所述芯片电极(104)与所述内插电极(101)连接并具有小于衬底接线盘间距的电极间距。
2.根据权利要求1的液晶显示器,其特征在于所述按照第一图形配置的芯片电极(104)以栅格图形置于驱动芯片的区域上。
3.根据权利要求1的液晶显示器,其中所述内插电极(101)连接到所述芯片电极(104),以及所述内插接线盘(102)连接到所述衬底接线盘(106)。
4.根据权利要求3的液晶显示器,其特征在于所述第二图形是周边图形。
5.根据权利要求3的液晶显示器,其特征在于所述第一图形是栅格图形。
6.根据权利要求1的液晶显示器,其特征在于所述驱动芯片(105)通过各向异性粘接剂***粘接到所述内插装置(100)。
7.根据权利要求6的液晶显示器,其特征在于所述内插装置(100)通过各向异性粘接剂***粘接到所述第二衬底(107)。
8.根据权利要求7的液晶显示器,其特征在于所述内插装置是配备有将所述内插接线盘(102)与所述内插电极(101)互连的导电引线(103)的柔性膜。
9.根据前面任何一个权利要求的液晶显示器,其特征在于所述内插接线盘(102)是穿过所述内插装置(100)的金属化孔,用于通过配备在所述内插装置(100)上的导电引线(103)与所述内插电极(101)互连,或者所述内插电极(101)是穿过所述内插装置的金属化孔,用于通过配备在所述内插装置(100)上的导电引线(103)与所述内插接线盘(102)互连。
10.根据权利要求1的液晶显示器,其特征在于所述液晶显示器包含在电子设备中。
11.根据权利要求10的液晶显示器,其特征在于所述电子设备是移动电话、寻呼机、通信装置、电子管理器或智能电话。
12.一种内插装置,用于在将具有芯片电极(104)的驱动芯片(105)安装在具有衬底接线盘(106)的衬底(107)上以有效地将液晶显示器中所述芯片电极(104)与所述衬底接线盘(106)相连接的装置中使用,其特征在于内插电极(101)按照第一图形安装在所述内插装置(100)上,所述第一图形对应于放在驱动芯片(105)的区域上的所述芯片电极(104)的配置;内插接线盘(102)按照第二图形安装在所述内插装置(100)上,所述第二图形对应于所述衬底接线盘(106)的配置,其中所述内插接线盘(102)与所述内插电极(101)互相连接,并且其中所述芯片电极(104)与所述内插电极(101)连接并具有小于衬底接线盘间距的电极间距。
13.根据权利要求12的内插装置,其特征在于所述第二图形是周边图形。
14.根据权利要求12的内插装置,其特征在于所述第一图形是栅格图形。
15.根据权利要求12的内插装置,其特征在于所述内插装置是配备有将所述内插接线盘(102)与所述内插电极(101)互连的导电引线(103)的柔性膜。
16.根据权利要求12的内插装置,其特征在于所述内插接线盘(102)是穿过内插装置(100)的金属化孔,用于通过配备在内插装置(100)上的导电引线(103)与所述内插电极(101)互连,或者所述内插电极(101)是穿过内插装置的金属化孔,用于通过配备在所述内插装置(100)上的导电引线(103)与所述内插接线盘(102)互连。
17.一种将具有按照第一图形配置的芯片电极(104)的驱动芯片(105)安装在具有按照第二图形配置的衬底接线盘(106)的衬底(107)上的方法,用于将液晶显示器中所述芯片电极(104)与所述衬底接线盘(106)有效连接,其特征在于如下步骤:
将所述驱动芯片(105)接合到内插装置(100),
然后将所述内插装置(100)接合到所述衬底(107)上,其中所述内插装置(100)将按照第二图形配置的所述衬底接线盘(106)与置于驱动芯片(105)的区域上按照第一图形配置的所述芯片电极(104)互连,其中内插装置具有按照所述第一图形安装在所述内插装置(100)上的内插电极(101)以及按照所述第二图形安装在所述内插装置(100)上的内插接线盘(102),所述内插接线盘(102)与所述内插电极(101)互连,以及其中所述芯片电极(104)与所述内插电极(101)连接并具有小于衬底接线盘间距的电极间距。
18.根据权利要求17的方法,其特征在于所述按照第一图形配置的芯片电极(104)以栅格图形置于驱动芯片区域上。
19.根据权利要求17的方法,其特征在于通过各向异性粘接剂***将所述驱动芯片(105)粘接到所述内插装置(100)上。
20.根据权利要求19的方法,其特征在于通过各向异性粘接剂***将内插装置(100)粘接到所述衬底(107)上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9904516.3 | 1999-12-10 | ||
SE9904516A SE516936C2 (sv) | 1999-12-10 | 1999-12-10 | Flytande-kristalldisplay, LCD |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1409874A CN1409874A (zh) | 2003-04-09 |
CN1284236C true CN1284236C (zh) | 2006-11-08 |
Family
ID=20418069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB008169470A Expired - Fee Related CN1284236C (zh) | 1999-12-10 | 2000-12-08 | 内插装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6493056B2 (zh) |
EP (1) | EP1236228A1 (zh) |
JP (1) | JP2003516560A (zh) |
CN (1) | CN1284236C (zh) |
AU (1) | AU2243201A (zh) |
MY (1) | MY127045A (zh) |
SE (1) | SE516936C2 (zh) |
WO (1) | WO2001043190A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6806938B2 (en) | 2001-08-30 | 2004-10-19 | Kyocera Corporation | Liquid crystal display device with particular on substrate wiring, portable terminal and display equipment provided with the liquid crystal display device |
JP2003295218A (ja) * | 2002-04-04 | 2003-10-15 | Advanced Display Inc | 表示装置 |
EP1585102A1 (en) * | 2004-03-30 | 2005-10-12 | Dialog Semiconductor GmbH | Interlaced multiple line addressing (MLA) LCD STN driver |
JP2007139912A (ja) * | 2005-11-15 | 2007-06-07 | Sharp Corp | 駆動素子実装表示装置 |
TW200720738A (en) * | 2005-11-18 | 2007-06-01 | Innolux Display Corp | Liquid crystal display panel |
AT9551U1 (de) * | 2006-05-16 | 2007-11-15 | Austria Tech & System Tech | Verfahren zum festlegen eines elektronischen bauteils auf einer leiterplatte sowie system bestehend aus einer leiterplatte und wenigstens einem elektronischen bauteil |
KR100798896B1 (ko) * | 2007-06-07 | 2008-01-29 | 주식회사 실리콘웍스 | 반도체 칩의 패드 배치 구조 |
JP5452290B2 (ja) * | 2010-03-05 | 2014-03-26 | ラピスセミコンダクタ株式会社 | 表示パネル |
KR20150114632A (ko) * | 2014-04-01 | 2015-10-13 | 삼성디스플레이 주식회사 | 터치 유닛 및 이를 포함하는 터치 표시 장치 |
KR102243669B1 (ko) * | 2015-01-26 | 2021-04-23 | 삼성전자주식회사 | 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60130721A (ja) * | 1983-12-19 | 1985-07-12 | Citizen Watch Co Ltd | 液晶表示装置 |
JPS62136063A (ja) * | 1985-12-10 | 1987-06-19 | Citizen Watch Co Ltd | 集積回路 |
DE3910963A1 (de) * | 1989-04-05 | 1990-10-11 | Licentia Gmbh | Schaltungsanordnung |
JP3321925B2 (ja) * | 1992-09-08 | 2002-09-09 | セイコーエプソン株式会社 | 液晶表示装置、半導体チップの実装構造、電子光学装置および電子印字装置 |
US5737272A (en) | 1992-09-08 | 1998-04-07 | Seiko Epson Corporation | Liquid crystal display apparatus, structure for mounting semiconductor device, method of mounting semiconductor device, electronic optical apparatus and electronic printing apparatus |
US5467210A (en) | 1993-02-16 | 1995-11-14 | Casio Computer Co., Ltd. | Arrangement of bonding IC chip to liquid crystal display device |
JP3579903B2 (ja) * | 1993-11-12 | 2004-10-20 | セイコーエプソン株式会社 | 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置 |
CN1134702C (zh) * | 1994-09-16 | 2004-01-14 | 精工爱普生株式会社 | 液晶显示装置、其安装结构及电子设备 |
JP3487524B2 (ja) * | 1994-12-20 | 2004-01-19 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
JP3082129B2 (ja) * | 1995-03-27 | 2000-08-28 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
US5637920A (en) * | 1995-10-04 | 1997-06-10 | Lsi Logic Corporation | High contact density ball grid array package for flip-chips |
JPH09297318A (ja) * | 1996-03-06 | 1997-11-18 | Seiko Epson Corp | 液晶装置、液晶装置の製造方法および電子機器 |
JP2730572B2 (ja) * | 1996-03-21 | 1998-03-25 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
JPH11102932A (ja) * | 1997-07-30 | 1999-04-13 | Seiko Epson Corp | Ic実装構造、液晶装置及び電子機器 |
JP3548682B2 (ja) * | 1998-03-25 | 2004-07-28 | シャープ株式会社 | 半導体チップおよびそれを備えるテープキャリアパッケージ |
JP2000259091A (ja) * | 1999-03-04 | 2000-09-22 | Casio Comput Co Ltd | 表示パネル、フレキシブル配線基板及びそれらを備えた表示装置 |
-
1999
- 1999-12-10 SE SE9904516A patent/SE516936C2/sv not_active IP Right Cessation
-
2000
- 2000-12-08 JP JP2001543778A patent/JP2003516560A/ja active Pending
- 2000-12-08 CN CNB008169470A patent/CN1284236C/zh not_active Expired - Fee Related
- 2000-12-08 AU AU22432/01A patent/AU2243201A/en not_active Abandoned
- 2000-12-08 WO PCT/SE2000/002465 patent/WO2001043190A1/en active Application Filing
- 2000-12-08 MY MYPI20005782A patent/MY127045A/en unknown
- 2000-12-08 US US09/732,818 patent/US6493056B2/en not_active Expired - Lifetime
- 2000-12-08 EP EP00986140A patent/EP1236228A1/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
JP2003516560A (ja) | 2003-05-13 |
SE9904516D0 (sv) | 1999-12-10 |
WO2001043190A1 (en) | 2001-06-14 |
US20010015785A1 (en) | 2001-08-23 |
CN1409874A (zh) | 2003-04-09 |
US6493056B2 (en) | 2002-12-10 |
SE516936C2 (sv) | 2002-03-26 |
AU2243201A (en) | 2001-06-18 |
EP1236228A1 (en) | 2002-09-04 |
MY127045A (en) | 2006-11-30 |
SE9904516L (sv) | 2001-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1184683C (zh) | 半导体器件和采用半导体器件的液晶模块 | |
CN1227735C (zh) | 半导体装置的安装结构、电光装置和电子装置 | |
CN1134702C (zh) | 液晶显示装置、其安装结构及电子设备 | |
EP1895585A2 (en) | Chip film package and display panel assembly having the same | |
CN1467552A (zh) | 液晶显示装置 | |
CN102113423B (zh) | 基板模块及其制造方法 | |
CN1158566C (zh) | 显示装置及具有该显示装置的电子机器 | |
CN1908745A (zh) | 具有各向异性导电胶膜的显示设备 | |
CN1284236C (zh) | 内插装置 | |
CN1470908A (zh) | 液晶显示驱动集成电路封装及玻璃基芯片型液晶显示设备 | |
CN1174489C (zh) | 布线基板、其制造方法、显示装置和电子装置 | |
CN1188730C (zh) | 液晶显示板检查装置及检查方法 | |
CN1132047C (zh) | 驱动芯片、液晶面板、液晶装置及电子设备 | |
CN1696775A (zh) | 具有外部端子的lcd器件 | |
CN1133206C (zh) | 集成电路芯片、集成电路结构体、液晶装置和电子装置 | |
CN1292627C (zh) | 电路基板 | |
CN101252105A (zh) | 电路板结构、覆晶电路和驱动电路的布线结构 | |
CN1263689A (zh) | 压接连接衬底、液晶装置及电子设备 | |
CN1310835A (zh) | 电气连接结构和平面显示装置 | |
CN1877404A (zh) | 布线连接结构及液晶显示装置 | |
CN1166265C (zh) | 压接连接衬底、液晶装置及电子设备 | |
CN101539690A (zh) | 基板电极结构及使用其与驱动元件的接合结构 | |
CN1149438C (zh) | 液晶显示装置 | |
CN113589893A (zh) | 覆晶薄膜以及显示装置 | |
CN1157634C (zh) | 半导体装置与其制造方法及应用该半导体装置的液晶显示器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061108 Termination date: 20161208 |