CN1284213C - 硅高速腐蚀方法 - Google Patents

硅高速腐蚀方法 Download PDF

Info

Publication number
CN1284213C
CN1284213C CNB018156517A CN01815651A CN1284213C CN 1284213 C CN1284213 C CN 1284213C CN B018156517 A CNB018156517 A CN B018156517A CN 01815651 A CN01815651 A CN 01815651A CN 1284213 C CN1284213 C CN 1284213C
Authority
CN
China
Prior art keywords
mentioned
high speed
etching method
corrosion
silicon etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018156517A
Other languages
English (en)
Other versions
CN1459125A (zh
Inventor
三村高范
永关一也
酒井伊都子
大岩德久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Electron Ltd filed Critical Toshiba Corp
Publication of CN1459125A publication Critical patent/CN1459125A/zh
Application granted granted Critical
Publication of CN1284213C publication Critical patent/CN1284213C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种硅高速腐蚀方法，与可保持真空的处理室内的处理空间接触，来设置具有硅区域的被处理对象W，在该处理空间内导入腐蚀气体，产生气压为13～1333Pa(100mTorr～10Torr)的气体环境，通过施加高频电力产生等离子。在该等离子中，离子等带电粒子的个数与基团的个数之和变大，使硅区域的腐蚀比以前高速化。

Description

硅高速腐蚀方法
技术领域
本发明涉及一种对单晶硅基板等被处理对象的硅区域高速进行腐蚀的硅高速腐蚀方法。
背景技术
最近，正在开发具有多层结构的3维安装器件。这种3维安装器件例如构成：将形成了电路单元和存储器单元的硅基板等分层叠加形成多层基板，通过通孔布线连接这些层。通过这种结构，可制成小型化空间利用率高的器件。
由于如上所述的3维安装器件需要在厚度大致为100μm的硅基板上形成直径大致为10～70μm的布线用通孔，所以需要极高速的腐蚀。
另外，硅的高速腐蚀不仅应用于这种3维安装器件中，还可以应用于各种微机械加工中的亚微米级加工，不仅可用来形成通孔，例如还可以用来形成槽的形状。
如上所述的高速腐蚀，以前使用可以实现高等离子密度的电感耦合型腐蚀装置。
但是，即使使用现有的电感耦合型等离子腐蚀装置进行高速腐蚀，腐蚀速度也只能达到10μm/min左右，不能充分满足腐蚀速度。
发明内容
本发明的目的在于提供一种硅高速腐蚀方法，可以实现比以前更高的腐蚀速度。
为实现上述目的，本发明提供一种硅高速腐蚀方法，其中，在可保持真空的处理室内的一对电极所夹持的处理空间内将被处理对象保持在一个电极上，将腐蚀气体导入上述处理空间内生成气体环境，而且在上述处理空间形成磁场，在上述一个电极上施加用于产生等离子的不小于27MHz的高频电力，在上述处理空间形成高频电场来腐蚀上述被处理对象；上述磁场与上述高频电场方向垂直，而且，形成朝一个方向的磁场，形成为使发生在上述气体环境内的等离子与上述被处理对象的被腐蚀面的硅区域接触，在以不小于20μm/min的腐蚀速度高速腐蚀上述硅区域时，上述处理空间内的气压为13～1333Pa。
根据本发明，在该等离子中，离子等带电粒子个数和基团个数之和变大，硅区域的腐蚀与已有技术相比高速化。
附图说明
图1是示出用于实现本发明的硅高速腐蚀方法的磁控管RIE等离子腐蚀装置的构成例的图。
图2是示意地示出处于被配置在图1所示腐蚀装置的处理室周围的状态的偶极环状磁铁(ダイボ一ルリング磁石)的图。
图3是用于说明在处理室内形成的电场和磁场的图。
图4是示出处理室内压力及高频电力和腐蚀速度的关系的图。
图5是用于说明腐蚀中的垂直腐蚀速度和侧面腐蚀速度的图。
图6是示出腐蚀气体O2/SF6的流量比与垂直腐蚀速度及侧面腐蚀速度比的关系图。
图7是示出垂直腐蚀速度及侧面腐蚀速度比相对腐蚀气体C4F8/SF6的流量比的关系图。
图8是高频电力的频率与腐蚀速度及腐蚀选择比的关系图。
图9是示出使用图1所示腐蚀装置实际进行腐蚀时的通孔的一例的形状的图。
具体实施方式
首先，说明有关本发明的硅(Si)高速腐蚀方法中的概念。
以前，为了高速硅腐蚀，需要高等离子密度，使用电感耦合型等离子腐蚀处理装置，在高等离子密度下进行硅腐蚀。这是为了提高等离子密度，也就是高等离速度化以增加每个单位体积的离子个数。
对此进行讨论的结果，如下述图4所示，可以看出为了使硅的腐蚀速度高速化，与使等离子密度上升相比，使处理室内的气压上升更为有效。也就是说，已判明有助于硅腐蚀中作为中性粒子的基团增加。为了实现腐蚀的高速化，要求离子等带电粒子个数和基团个数之和大，因此，具体来说就是要求处理室内与被处理对象(被腐蚀面)接触的处理空间的气压高。
本发明的硅高速腐蚀方法是基于上述认识提出的，使具有硅区域的被处理对象被保持成与可保持真空的处理室内的处理空间相连，在导入了工艺气体的环境中产生(生成)等离子，对上述硅区域进行高速腐蚀。
图1所示是用于实现本发明的实施例的硅高速腐蚀方法的电磁RIE(反应离子腐蚀：Reactive Ion Etching)等离子腐蚀装置(以下称为腐蚀装置)的概略构成图。
该腐蚀装置具有两个直径不同的圆筒连接成的阶梯圆筒状的处理室1。该处理室1由皆由铝形成的小径上部炉1a和直径比小径上部炉1a大的下部炉1b构成，可保持真空状态，并接地成为GND电位。但是，处理室不仅限于铝，还可以由钢等其他导体形成。
在该处理室1内，设有水平保持作为被处理对象的硅片W的感受器。该感受器例如如下构成，即，由铝形成的支撑台2经介于中间的绝缘板3嵌入由导体形成的支撑台4中。
上述支撑台2被供给2***的高频电力。支撑台2经整合器14与用于产生等离子的第1高频电源15连接。由该高频电源15向支撑台2供给预定频率的高频电力。同样，经整合器25向支撑台2供给频率低于上述第1高频电源15的高频电力，连接与产生等离子的高频电力叠加的第2高频电源26。
另外，在支撑台2外周的上方，设置由硅以外的材料如石英形成的聚焦环5，在该聚焦环5的内侧，在台的表面上设置用于对硅片W静电吸着而进行保持的静电吸盘6。
该静电吸盘6在绝缘体6b内组入电极6a，该电极6a与直流电源16连接。另外，通过从直流电源16向该电极6a施压电压，来产生静电力例如库仑力以吸着硅片W。另外，在该支撑台2的内部，设有制冷剂室17，在该制冷剂室17中，来自图未示出的冷却装置的制冷剂通过从制冷剂导入管被导入、从制冷剂排出管17b排出而进行循环。该制冷剂产生的制冷经支撑台2从硅片W的背面侧传导，将晶片处理面控制在期望的温度。
另外，在处理室1内变成真空状态的的情况下，由该制冷剂产生的冷却热不易向硅晶片W传递。因此，通过气体导入机构18，经气体供给线19，将用于传导冷却热的导热气体，导入静电吸盘6的表面与硅晶片W的背面之间，以提高冷却效率。
再有，在聚焦环5外周下部设有挡板10。上述支撑台2及支撑台4可通过包含螺杆7的螺杆机构升降，支撑台4下方的驱动部分由不锈钢(SUS)制成的风箱(bellows)8覆盖。通过该风箱8，成为真空状态的处理室侧与大气状态的螺杆被分离。而且，在风箱8的外周设有风箱盖9。该聚焦环5通过挡板10、支撑台4、风箱8与处理室1导通，电位为GND。
并且，在下部炉1b的侧壁形成排气筒11，排气***12与该排气筒11连接。使该排气***12的真空泵(图未示出)动作，使处理室1内减压至预定的真空度为止。另一方面，在下部炉1b的侧壁上方，开有用于搬入搬出硅晶片W的出入口，设有从外侧开关该开口部分的门阀13。
另一方面，喷头20设在处理室1内的顶壁部分。该喷头20的下面开有多个气体喷出孔22，它们被设置成与保持在支撑台2上的硅晶片W平行。并且，该喷头20与处理室1是相同的GND电位。在该喷头20的下面和上方(处理室1内的天井部分)设置的气体导入部20a之间，形成用于使被导入的空气扩散的扩散用空间21。
在上述气体导入部20a上连接着气体供给配管23a，在该气体供给配管23a的另一端，连接着供给含有腐蚀气体及稀释气体的处理气体的气体供给***23。处理气体供给***23由腐蚀气体等气体源(图未示出)、在从这些气体源到配管途中分别设置的质量流控制器(图未示出)及阀(图未示出)构成。
另外，由气体供给配管23a、气体导入部20a至喷头20内的扩散用空间21，腐蚀气体从气体喷出孔22向处理室1内喷出，在处理空间生成腐蚀气体环境。
通过上述结构，对置的喷头20及支撑台2具有上部电极及下部电极的功能，在它们之间的处理空间内，生成腐蚀气体环境，从高频电源15向作为下部电极的支撑台2施加高频电力，产生等离子。
另一方面，在上部炉1a的外周，配置环状的偶极环状磁铁24。偶极环状磁铁24像图2所示的水平剖面那样，将多个各向异性的区段柱状磁铁安装在环状磁性体的套筒32上而构成。在这个例子中，成圆柱状的16个各向异性区段柱状磁铁31被配置成环形。在图2中，在各向异性区段柱状磁铁31中示出的箭头表示磁通的方向。这些多个各向异性区段柱状磁铁31的磁通方向一点一点倾斜，作为整体形成朝一个方向一样的水平磁场B。
因此，在支撑台2及喷头20之间的空间内，如图3所示意，通过施加高频电源15的高频电力，形成沿上下电极方向垂直方向的电场EL，且通过偶极环状磁铁24形成与上下电极方向平行的水平磁场B。在如上形成的垂直电磁场中，产生等离子(磁控管放电)。在这种高能量状态下的腐蚀气体环境中产生等离子，对硅晶片W进行腐蚀。
接着，说明有关使用了如上构成的腐蚀装置的硅高速腐蚀方法。
首先，打开门阀13，通过图未示出的晶片搬送机构，将硅晶片W搬入炉1内，在支撑台2上进行保持。然后，使晶片搬送机构退避，关闭门阀13。接着，通过螺杆机构使支撑台2上升至如图1所示的位置为止，而且通过排气***12的真空泵对处理室1内进行排气，直到达到预期的真空度为止。
然后，从处理气体供给***23向炉1内导入预定流量的工艺气体，炉1内的气压为13～1333Pa(100mTorr～10Torr)。
在这种气体环境下，从第1高频电源15向支撑台2供给预定的高频电力。此时，从直流电源16向静电吸盘6的电极6a施加预定的电压，例如通过库仑力将硅晶片W吸附保持在静电吸盘6上。通过施加该高频电力，在作为上部电极的喷头20及作为下部电极的支撑台2之间，形成高频电场。在喷头20和支撑台2之间，如上所述，通过偶极环状磁铁24形成水平磁场B，所以在硅晶片W存在的电极间的处理空间，形成垂直电磁场，通过由此发生的电子的漂移而产生磁控管放电。另外，通过因该磁控管放电而产生的等离子，对硅晶片W进行腐蚀。
在这种情况下，由于炉1内的气压设定为较高的13～1333Pa(100mTorr～10Torr)，所以不仅可以产生离子和电子等带电粒子，还可以产生充足的基团，该基团起到有效地作用，可以实现不小于20μm/min的从来没有的高速的硅腐蚀。并且，气压的理想范围是26～133Pa(200mTorr～1Torr)。该压力的上限是考虑到在使用上述构成的腐蚀装置时，腐蚀引起的被处理对象的面内均一性。由于在腐蚀时气压过高的情况下，面内均一性劣化，所以设定压力的上限。当然，如果能得到预期的面内均一性，也可以根据该处理装置设定气压的上限。
接着，说明有关实际进行上述硅腐蚀确认了的事项。
在这里，使用如图1所示的腐蚀装置，进行实际的腐蚀处理。首先，使用SF6气体及O2气体的混合气体作为腐蚀气体，向支撑台2施加的高频电力的频率为40MHz，通过偶极环状磁铁对处理空间生成17000μT(170G)的磁场。另外，使炉1内的压力及高频电力发生变化，进行腐蚀，可以得到如图4所使的腐蚀速度特性。图4的横轴表示炉内的压力，纵轴表示高频电力。
如图4所示，可以看出与高频电力的值无关，随着炉内压力高于13Pa(100mTorr)，腐蚀速度也变快。
并且，使基团的消失速度减慢，从硅晶片W的上方的基团数量变多的观点可以看出，等离子产生区域及硅晶片W之间的距离设为20mm以下较为理想。
在本实施例中，因为使用由平行对置的电极构成的RIE型等离子发生机构在从硅晶片W的表面到20mm以内形成等离子生成区域。也就是说，可以使设置有硅晶片W的感受器(下部电极)侧，为产生等离子密度高的区域。即，可以使硅晶片W的正上方为产生等离子密度高的区域。
因此，可以使基团的消失速度减慢，以使硅晶片W上方的基团个数变多，而且基团可以有效地帮助硅晶片W的腐蚀。
并且，通过在电极间形成与电场垂直的磁场，同时进行腐蚀，可在硅晶片W的正上方产生E×B的偏移(drift)，实现高等离子密度。这样一来，除上述气压高之外，还可以更高速度地进行腐蚀。
并且，在使用基团发生腐蚀反应时，当母气体密度为no(与压力成比例)、基团生成速度为GG、在腐蚀反应以外消失的基团消失速度为LG时，有助于被处理对象上的腐蚀反应的基团数量nG可以表示为nG＝no×GG-LG，所以，为了使有助于被处理对象上的腐蚀反应的原体团数量nG变多，在提高no×GG即提高上述处理室内的气压之外，降低LG是有效的，但是为了降低LG需要到反应为止的时间极短，因此，处理室内的等离子生成区域和被处理对象的腐蚀面的距离不大于20mm较为理想。
虽然上述腐蚀气体可以利用作为一般腐蚀气体使用的气体，但从高速腐蚀硅晶片W的观点看，使用反应性高的氟化物气体较为理想。具体来说就是可以使用以下各种气体，可以单独使用它们，也可以混合多种气体使用。
(1)用CxFy(y＝2x+2)表示的饱和氟化碳化合物气体：
CF4、C2F6、C3F8、C4F10、C5F12、C6F14、C7F16、C8F18、C10F22等。
(2)用CxFy(y＜2x+2)表示的双键、三健在1个以上的不饱和氟化碳化合物气体：
C2F4、C2F2、C3F6、C3F4、C4F8、C4F6、C4F4、C4F2、GF10、C5F8、C5F6、C5F4、C6F12、C6F10、C6F8、C6F6等。
(3)用CxHyFz表示的氟化碳化合物气体：
CHF3、CH2F2、CH3F等，在上述(1)、(2)的各气体中至少将1个F替换成H的构造的化合物气体等。
(4)用CxHyOz(y＝2x+2-2z)表示的氟氧化碳化合物气体：
C2H4O、C3F6O、C3F4O2、C4F8O、C4F6O2等。
(5)不含碳的氟化物气体(及氟气)
F2、HF、NF3、SF6、SiF4等。
作为氟化物气体，在1个分子中F存在的数量越多反应性越高，用AxFy(但是A为任意元素，x及y表示价数)表示该分子时，y不小于4，进一步y不小于6则反应性较高更为理想。例如，y不小于6的气体可例举C3F8、SF6、S2F10，y不小于4的气体可例举CF4。
并且，还可以使用在这些氟化物中添加以下物质的气体。
(6)氟以外的卤化物气体(及卤气)：
Cl2、Br2、I2、HCl、HBr、HI等。
(7)其他气体
H2、N2、O2、CO等。
(8)惰性气体
Ar、He等
并且，通过使氟化物气体含有氧，可以提高腐蚀的各向异性，可以使腐蚀形状良好。具体地说，含有SF6与O2、O2/SF6流量比为0.1～0.5、更好是0.15～0.3的气体，其高速腐蚀特性及形状性好。并且，通过使用含有SF6与C4F8、C4F8/SF6流量比为0.3～0.6、更好是0.4～0.5的气体，可以得到良好的结果。以下，说明用于确认而进行的腐蚀的结果。
腐蚀条件如下：
1.腐蚀气体：SF6+O2
(气体A)  高频电力的频率：40MHz
         掩膜：SiO2
(气体B)  高频电力的频率：27MHz
         掩膜：抗蚀剂
2.腐蚀气体：SF6+C4F8
         高频电力的频率：40MHz
         掩膜：SiO2
在这些条件下，使O2/SF6的流量比发生变化来进行腐蚀。由上述条件A通过腐蚀硅晶片得到的结形状，测定如图5所示的垂直腐蚀速度a和侧面腐蚀速度。用垂直腐蚀速度a评价高速腐蚀性。再有，用侧面腐蚀速度b相对垂直腐蚀速度a的比(腐蚀速度比)b/a评价形状性。
其结果在图6及图7中示出。
图6所示是相对于流量比O2/SF6的垂直腐蚀速度a及腐蚀速度比b/a的关系图。并且，图7所示是相对于流量比C4F8/SF6的垂直腐蚀速度a及腐蚀速度比b/a的关系图。
从图6中可以看出，在流量比O2/SF6的值为0.1～0.5的范围，高速腐蚀性及形状性良好。特别是在0.15～0.3的范围，垂直腐蚀速度a及腐蚀速度比b/a的平衡良好，这个范围更理想。从图7中可以看出，在流量比C4F8/SF6的值为0.3～0.6的范围，高速腐蚀性及形状性良好。特别是在0.4～0.5的范围，垂直腐蚀速度a及腐蚀速度比b/a的平衡良好，这个范围更理想。
并且，为使腐蚀形状性良好，降低硅晶片W的温度是有效的。所以，如上所述使制冷剂室17的制冷剂循环而制冷。通过该制冷，经支撑台2可使硅晶片W的处理面下降直至预期温度。例如通过使大致为一30℃的制冷剂循环，腐蚀形状即各向异性良好。并且，此时为使制冷易于向硅晶片W传递，从气体导入机构18向硅晶片W的背面及静电吸盘6的表面之间供给传热气体。作为该传热气体，也可以代替通常的氦气(He)，而导入SF6和C4F8等作为腐蚀气体的工艺气体。这些工艺气体，冷却效率比He高，冷却硅晶片W的效果也可以更高。
并且，为了形成预期的等离子，适当设定第1高频电源15的频率和输出。从硅晶片W的正上方的等离子密度高的观点看，频率不小于27MHz较理想。
接着，说明实际进行硅腐蚀来确认有关高频率的事项。
使用如图1所示的腐蚀装置，使用C4F8+SF6作为腐蚀气体，改变高频电力的频率腐蚀硅晶片W，对腐蚀速度及抗蚀剂求出腐蚀选择比。
图8所示是横轴高频电力的频率与纵轴腐蚀速度及腐蚀选择比的关系。如图所示，可以看出腐蚀速度及腐蚀选择有随频率的上升一起增加的趋势，特别是在27MHz或以上时急剧上升。
并且，从提高腐蚀速度及腐蚀选择比的观点看，40MHz左右较为理想。但是，并不限于40MHz的频率，特别是没有上限。但是从使用实施例的腐蚀装置的实际的高频电力传送方法中产生的问题(功率等)看，考虑用40～200MHz作为实际应用的范围。等于40MHz时，腐蚀速度及腐蚀选择比也随频率的上升而上升。
第2高频电源26供给用于控制等离子的离子能量的高频电力，它的频率比第1高频电源15的频率小，不小于2MHz为宜。
为使硅晶片W正上方的等离子密度高，偶极环状磁铁24向对置的电极即支撑台2与喷头20之间的处理空间施加磁场，但为了有效地发挥效果，具备在处理空间形成像10000μT(100G)及以上的磁场那样强度的磁铁是理想的。虽然认为磁场越强则等离子密度越高效果越增加，但从安全性的观点考虑，不大于100000μT(1kG)为佳。
并且，为高速地腐蚀硅晶片W，还需要考虑腐蚀开口率，即腐蚀孔的面积相对硅晶片W的全面积的比例。也就是说，如果开口率过大则腐蚀变得困难。从这样的观点看，开口率不大于10％较为理想，不大于5％更为理想。并且，腐蚀的开口宽度并没有特别的限定，例如虽然可适用于大致不小于5μm的情况，但不小于10μm较为理想。开口宽度的上限也没有特别的规定，但基本不大于200μm较为理想。
如上所述，通过设定腐蚀时的炉1内的气压为高压，并且进一步通过将其他的条件限定在理想范围之内，可以高速进行硅的腐蚀，但是从实用的观点看，例如，设定炉1内的气压为26.6～66.5Pa(200～500mTorr)、第1高频电源15的频率为40MHz、第2高频电源26的频率为32MHz、偶极环状磁铁24形成的处理空间的磁场强度为10000～30000μT(100～300G)。通过采用如上条件，能以基本不小于50μm/min的显著高速腐蚀硅晶片W。
说明在上述实用条件下实际腐蚀硅晶片W的结果。
在硅晶片的表面形成SiO2掩膜，使用图1所示的腐蚀装置进行腐蚀。腐蚀条件如下：炉1内的压力为33.25Pa(250mTorr)，以0.4L/min及0.13L/min的流量向炉1内分别供给作为腐蚀气体的SF6及O2，从第1高频电源15输出的高频电力的频率为40MHz，从第2高频电源26输出的高频电力的频率为3.2MHz，由偶极环状磁铁24形成的处理空间内的磁场强度为17000μT(170G)，来自第1高频电源15的高频电力的输出为2300W。另外，为了高效率地冷却硅晶片，使用SF6气体作为供给晶片背里侧的的气体，使硅晶片W的底面的温度为-15℃。并且，通过腐蚀形成的孔的开口径为20μm。
通过该腐蚀形成的孔的形状如图9所示。该图9所示为由电子显微镜照片拍摄的图像作为线图描绘的图。
该腐蚀中的腐蚀速度为为49.3μm/min，是极高的速度。并且，如图9所示孔的形状良好。对掩膜SiO2的硅的腐蚀速度选择比是50.7。
并且，已经确认通过使处理室1的内压力、腐蚀气体的流量、高频电力等最适化，可以得到不低于60μm/min的腐蚀速度。
如上所述，已经确认通过采用本实施例的方法，可以极高速地腐蚀硅，且腐蚀的形状也良好。
虽然通过如上说明的高速腐蚀方法可以形成贯通硅晶片的孔和槽，但通过上述高速腐蚀方法在硅晶片上形成孔之后，可以使用CMP等技术，对与该腐蚀面相反的表面进行全面磨削或全面腐蚀，可以将形成的孔和槽形成为贯通硅晶片的通孔。
并且，本发明并不限于上述实施例，可有种种变形。例如，在上述实施例中虽然使用偶极环状磁铁作为磁控管RIE等离子腐蚀装置的磁场形成装置，但并不仅限于此，也不是必须形成磁场。并且，如果可以在本发明范围的气压下形成等离子，则无论腐蚀装置的结构，都可以使用电容耦合型和电感耦合型等各种等离子腐蚀装置。但是，从用高压形成等离子的观点看，电容耦合型比电感耦合型理想。
并且，如果从使等离子产生区域狭小来与被处理对象接触的观点看，其中RIE型是理想的。并且，在上述实施例中，虽然示出了硅晶片的腐蚀，但如果是在含有硅区域的被处理对象上进行硅的腐蚀，并不限于单晶硅晶片的腐蚀。
如上所述，根据本发明，通过将产生等离子时的处理室内的气压设定为较高的13～1333Pa(100mTorr～10Torr)，可以生成充足的基团，使腐蚀速度不小于20μm/min，通过使其他条件最适化，可以实现腐蚀速度不小于50μm/min的从来没有的高速硅腐蚀。
因此，本发明适用于形成三维器件的通孔，此外还可以利用兼备该高速腐蚀特性的微细加工特性，实现节省以前通过机械加工进行的由基板切出芯片加工(切片)的一半以上的切削费用，并期待适用于微机械加工和电子线束石版印刷中的掩膜加工。
产业上的可应用性
本发明的硅高速腐蚀方法，为使硅的腐蚀速度高速化，要求离子等带电粒子的个数与基团个数之和大，为此，使处理室内的气压上升，有助于在硅腐蚀中作为中性粒子的基团增加，以实现硅腐蚀的高速化。
根据本发明的硅高速腐蚀方法，在产生等离子时的处理室内，通过具体设定被处理对象的处理空间的气压为较高的13～1333Pa(100mTorr～10Torr)，可以产生充足的基团，使腐蚀速度不小于20μm/min，通过使其他条件最适化，可以实现腐蚀速度不小于50μm/min的从来没有的高速硅腐蚀。

Claims (17)

1.一种硅高速腐蚀方法，其特征在于：
在可保持真空的处理室内的一对电极所夹持的处理空间内将被处理对象保持在一个电极上，
将腐蚀气体导入上述处理空间内生成气体环境，而且在上述处理空间形成磁场，在上述一个电极上施加用于产生等离子的不小于27MHz的高频电力，在上述处理空间形成高频电场来腐蚀上述被处理对象；
上述磁场与上述高频电场方向垂直，而且，形成朝一个方向的磁场，
形成为使发生在上述气体环境内的等离子与上述被处理对象的被腐蚀面的硅区域接触，在以不小于20μm/min的腐蚀速度高速腐蚀上述硅区域时，上述处理空间内的气压为13～1333Pa。
2.如权利要求1所述的硅高速腐蚀方法，其特征在于：上述处理空间内的气压为26～133Pa。
3.如权利要求2所述的硅高速腐蚀方法，其特征在于：形成上述磁场的装置具有偶极环状磁铁，该偶极环状磁铁是将多个各向异性的区段磁铁成环状地配置在上述处理室内的周围，并将上述各向异性的区段磁铁的磁化方向设定成在电极间形成相同方向的磁场。
4.如权利要求1所述的硅高速腐蚀方法，其特征在于：上述腐蚀气体含有氟化物气体。
5.如权利要求4所述的硅高速腐蚀方法，其特征在于：上述氟化物气体在将其分子表示成AxFy时，y不小于4，其中，A为任意元素，x和y为价数。
6.如权利要求5所述的硅高速腐蚀方法，其特征在于：上述氟化物气体的y不小于6。
7.如权利要求4所述的硅高速腐蚀方法，其特征在于：上述腐蚀气体还含有氧。
8.如权利要求7所述的硅高速腐蚀方法，其特征在于：上述腐蚀气体含有SF6和O2，O2/SF6流量比为0.1～0.5。
9.如权利要求4所述的硅高速腐蚀方法，其特征在于：上述腐蚀气体含有SF6和C4F8，C4F8/SF6流量比为0.3～0.6。
10.如权利要求1所述的硅高速腐蚀方法，其特征在于：上述高频电力是40～200MHz的高频电力。
11.如权利要求1所述的硅高速腐蚀方法，其特征在于：所形成的上述磁场在被处理对象的存在区域形成不小于10000μT的磁场。
12.如权利要求1所述的硅高速腐蚀方法，其特征在于：
在腐蚀上述硅区域时，重叠频率比用于形成等离子的上述不小于27MHz的高频电力小的不小于2MHz的高频电力，来进行磁控管腐蚀。
13.如权利要求1所述的硅高速腐蚀方法，其特征在于：
进行腐蚀的上述被处理对象的腐蚀开口率不大于被处理对象表面的10％。
14.如权利要求1所述的硅高速腐蚀方法，其特征在于：具有上述硅部分的被处理对象是单晶硅基板。
15.如权利要求14所述的硅高速腐蚀方法，其特征在于：在通过上述高速腐蚀方法在单晶硅基板上形成孔或槽之后，对该硅基板相反侧表面的全面进行磨削或全面腐蚀，上述孔或槽贯穿上述单晶硅基板。
16.如权利要求1所述的硅高速腐蚀方法，其特征在于：被腐蚀的上述被处理对象的腐蚀开口部分的尺寸不小于10μm。
17.如权利要求1所述的硅高速腐蚀方法，其特征在于：上述处理空间的等离子产生区域与被处理对象的腐蚀面的距离不大于20mm。
CNB018156517A 2000-09-14 2001-09-13 硅高速腐蚀方法 Expired - Lifetime CN1284213C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP280376/2000 2000-09-14
JP280376/00 2000-09-14
JP2000280376A JP3920015B2 (ja) 2000-09-14 2000-09-14 Ｓｉ基板の加工方法

Publications (2)

Publication Number Publication Date
CN1459125A CN1459125A (zh) 2003-11-26
CN1284213C true CN1284213C (zh) 2006-11-08

Family

ID=18765225

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018156517A Expired - Lifetime CN1284213C (zh) 2000-09-14 2001-09-13 硅高速腐蚀方法

Country Status (8)

Country Link
US (1) US7022616B2 (zh)
EP (1) EP1329948A4 (zh)
JP (1) JP3920015B2 (zh)
KR (1) KR100875770B1 (zh)
CN (1) CN1284213C (zh)
AU (1) AU2001288042A1 (zh)
TW (1) TW506015B (zh)
WO (1) WO2002023609A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403616B1 (ko) * 2001-01-03 2003-10-30 삼성전자주식회사 플라즈마 장치에 의한 플라즈마 처리 공정의 시뮬레이션방법
US20050103441A1 (en) * 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
WO2003085716A1 (fr) * 2002-04-08 2003-10-16 Tokyo Electron Limited Procede de gravure au plasma et dispositif de gravure au plasma
JP4431402B2 (ja) * 2002-04-08 2010-03-17 東京エレクトロン株式会社 プラズマエッチング方法
CN100388434C (zh) * 2003-03-12 2008-05-14 东京毅力科创株式会社 半导体处理用的基板保持结构和等离子体处理装置
JP3972846B2 (ja) 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
US20040256353A1 (en) * 2003-04-24 2004-12-23 Tokyo Electron Limited Method and system for deep trench silicon etch
JP4781106B2 (ja) * 2003-06-13 2011-09-28 住友精密工業株式会社 シリコンエッチング方法及び装置並びにエッチングシリコン体
US7993460B2 (en) * 2003-06-30 2011-08-09 Lam Research Corporation Substrate support having dynamic temperature control
DE10331526A1 (de) 2003-07-11 2005-02-03 Infineon Technologies Ag Verfahren zum anisotropen Ätzen einer Ausnehmung in ein Siliziumsubstrat und Verwendung einer Plasmaätzanlage
US20050011859A1 (en) * 2003-07-15 2005-01-20 Bing Ji Unsaturated oxygenated fluorocarbons for selective aniostropic etch applications
WO2005040834A1 (ja) * 2003-10-22 2005-05-06 Arkray, Inc. 分析具供給装置
KR101083558B1 (ko) * 2003-12-01 2011-11-14 파나소닉 주식회사 플라즈마 에칭 방법
US20050241671A1 (en) * 2004-04-29 2005-11-03 Dong Chun C Method for removing a substance from a substrate using electron attachment
JP4182921B2 (ja) 2004-06-08 2008-11-19 セイコーエプソン株式会社 ノズルプレートの製造方法
EP1780777A4 (en) * 2004-06-21 2009-12-16 Tokyo Electron Ltd PLASMA PROCESSING DEVICE AND METHOD
US7951262B2 (en) * 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7988816B2 (en) 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US7615164B2 (en) * 2004-06-23 2009-11-10 Micron Technology, Inc. Plasma etching methods and contact opening forming methods
JP4629421B2 (ja) * 2004-12-06 2011-02-09 パナソニック株式会社 ドライエッチング方法及びドライエッチング装置
JP4488999B2 (ja) * 2005-10-07 2010-06-23 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
EP1786027A3 (en) * 2005-11-14 2009-03-04 Schott AG Plasma etching of tapered structures
KR100777151B1 (ko) 2006-03-21 2007-11-16 주식회사 디엠에스 하이브리드형 플라즈마 반응장치
US20080149592A1 (en) * 2006-12-05 2008-06-26 Belen Rodolfo P Plasma etch process for controlling line edge roughness
JP4607930B2 (ja) * 2007-09-14 2011-01-05 株式会社東芝 プラズマ処理装置およびプラズマ処理方法
TW201203352A (en) * 2010-03-16 2012-01-16 Ulvac Inc Etching method and etching apparatus
CN103337444A (zh) * 2013-06-08 2013-10-02 天通吉成机器技术有限公司 一种干法等离子刻蚀机的反应腔
JP2015220366A (ja) * 2014-05-19 2015-12-07 株式会社ディスコ ウェーハの加工方法
US10586710B2 (en) * 2017-09-01 2020-03-10 Tokyo Electron Limited Etching method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632730A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Manufacture of semiconductor device
EP0163538B1 (en) * 1984-05-30 1989-11-23 Fujitsu Limited Pattern-forming material and its production and use
JPH0793291B2 (ja) * 1986-12-19 1995-10-09 アプライド マテリアルズインコーポレーテッド シリコンおよび珪化物のための臭素およびヨウ素エッチング方法
ES2125229T3 (es) * 1990-07-31 1999-03-01 Applied Materials Inc Reactor de tratamiento por plasma.
US5707486A (en) * 1990-07-31 1998-01-13 Applied Materials, Inc. Plasma reactor using UHF/VHF and RF triode source, and process
US5295395A (en) * 1991-02-07 1994-03-22 Hocker G Benjamin Diaphragm-based-sensors
US6518195B1 (en) * 1991-06-27 2003-02-11 Applied Materials, Inc. Plasma reactor using inductive RF coupling, and processes
JP2913936B2 (ja) 1991-10-08 1999-06-28 日本電気株式会社 半導体装置の製造方法
JPH05129248A (ja) * 1991-10-30 1993-05-25 Nippon Soken Inc 高速ドライエツチング方法
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5536364A (en) * 1993-06-04 1996-07-16 Nippon Soken, Inc. Process of plasma etching silicon
US5573596A (en) 1994-01-28 1996-11-12 Applied Materials, Inc. Arc suppression in a plasma processing system
JP3347909B2 (ja) * 1994-06-13 2002-11-20 松下電器産業株式会社 プラズマ発生加工方法およびその装置
US5869402A (en) * 1994-06-13 1999-02-09 Matsushita Electric Industrial Co., Ltd. Plasma generating and processing method and apparatus thereof
DE19813239C1 (de) * 1998-03-26 1999-12-23 Fraunhofer Ges Forschung Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
JP4124383B2 (ja) * 1998-04-09 2008-07-23 財団法人国際科学振興財団 マイクロ波励起プラズマ装置用のシャワープレート及びマイクロ波励起プラズマ装置
US6103585A (en) * 1998-06-09 2000-08-15 Siemens Aktiengesellschaft Method of forming deep trench capacitors
US6054365A (en) * 1998-07-13 2000-04-25 International Rectifier Corp. Process for filling deep trenches with polysilicon and oxide
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
US6291357B1 (en) * 1999-10-06 2001-09-18 Applied Materials, Inc. Method and apparatus for etching a substrate with reduced microloading
US6593244B1 (en) * 2000-09-11 2003-07-15 Applied Materials Inc. Process for etching conductors at high etch rates

Also Published As

Publication number Publication date
US20040097079A1 (en) 2004-05-20
EP1329948A1 (en) 2003-07-23
EP1329948A4 (en) 2007-09-12
KR20030045069A (ko) 2003-06-09
TW506015B (en) 2002-10-11
CN1459125A (zh) 2003-11-26
JP3920015B2 (ja) 2007-05-30
KR100875770B1 (ko) 2008-12-24
JP2002093776A (ja) 2002-03-29
WO2002023609A1 (fr) 2002-03-21
US7022616B2 (en) 2006-04-04
AU2001288042A1 (en) 2002-03-26

Similar Documents

Publication Publication Date Title
CN1284213C (zh) 硅高速腐蚀方法
TWI296132B (en) Method of etching high aspect ratio features
CN104716025B (zh) 蚀刻方法
CN107039229A (zh) 蚀刻方法
TWI394214B (zh) 二氧化矽組合物的選擇性蝕刻方法
CN104867827A (zh) 蚀刻方法
CN1664995A (zh) 等离子体处理方法和等离子体处理装置
CN1992164A (zh) 等离子体蚀刻方法和计算机可读取的存储介质
CN100521111C (zh) 等离子体蚀刻方法
CN101064244A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN101030530A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN101038861A (zh) 等离子体蚀刻方法及计算机可读取的存储介质
CN101047112A (zh) 等离子体处理方法及等离子体处理装置
US8440572B2 (en) Si etching method
CN101030527A (zh) 等离子体蚀刻方法和计算机可读取的存储介质
CN109390229A (zh) 等离子体处理方法和等离子体处理装置
CN1276479C (zh) Si蚀刻方法及蚀刻装置
CN1679148A (zh) 等离子体处理方法及等离子体处理装置
CN100352014C (zh) 蚀刻方法
CN110010466B (zh) 蚀刻方法
CN101038872A (zh) 等离子体蚀刻方法及计算机可读取的存储介质
JP2019117876A (ja) エッチング方法
CN1710703A (zh) 半导体装置的制造方法
TW202226367A (zh) 蝕刻方法
JP7071850B2 (ja) エッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171010

Address after: Tokyo, Japan

Co-patentee after: Toshiba Storage Corporation

Patentee after: Tokyo Electron Limited

Address before: Tokyo, Japan, Japan

Co-patentee before: Toshiba Corp

Patentee before: Tokyo Electron Limited

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20061108

CX01 Expiry of patent term