CN1280796C - 数字波产生装置与方法 - Google Patents
数字波产生装置与方法 Download PDFInfo
- Publication number
- CN1280796C CN1280796C CN 02157106 CN02157106A CN1280796C CN 1280796 C CN1280796 C CN 1280796C CN 02157106 CN02157106 CN 02157106 CN 02157106 A CN02157106 A CN 02157106A CN 1280796 C CN1280796 C CN 1280796C
- Authority
- CN
- China
- Prior art keywords
- digital wave
- clock signal
- signal
- level
- generation device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种数字波产生装置，根据基本时钟信号产生高精准度的数字波。基本时钟信号的周期可分为数个时间点，数字波的电平于这些时间点切换。数字波产生装置包括延迟锁相装置，用以根据所述基本时钟信号产生n个延迟后时钟信号。还包括第一与第二多路转换器，依据第一与第二选择信号以输出所述延迟后时钟信号之一。数字波产生装置还包括第一与第二边缘触发式触发器，接收所述第一与第二多路转换器的输出。还包括逻辑门，根据所述第一与第二边缘触发式触发器的输出以得到所述数字波。其中数字波根据第一选择信号而转变，并根据第二选择信号而再转变。本发明利用低频时钟信号即可产生高精准度的数字波，比起传统装置的高频时钟信号更易实现且节省成本。
Description
技术领域
本发明有关于一种数字波产生装置，且特别是有关于一种以低频时钟产生高精准度的数字波的数字波产生装置。
背景技术
随着高容量备份的需求增加，光学信息记录装置，例如可刻录光盘机的使用亦日益普及。当可刻录光盘机对可重复写入的光盘机(Compact DiscRe-Writable，CD-RW)进行刻录时，通过一激光二极管(laser diode)发光来产生刻录时所需的能量。在整个进行刻录的过程当中，激光二极管必须可以提供三种不同功率的光信号。当不同功率的光信号照射到光盘之后，光盘上的数据区将会因不同功率的光信号而对应地产生不同的状态。
请参照图1，其表示光盘数据区与其所对应的刻录时的光信号的功率变化图。可重复写入的光盘的数据区可分为空白(space)区与标示(mark)区。标示区存储由逻辑1与逻辑0所组成的数据。当光通过光盘的空白区时，必须使激光二极管产生功率为消除功率PERASE的光信号，来照射光盘。而当光通过光盘的标示区时，则必须使激光二极管交替地产生功率为写入功率PWRITE的光信号和偏置功率PBIAS的光信号，来照射光盘。其中，于进行标示区的刻录时，所需要产生的写入功率PWRITE的光信号和偏置功率PBIAS的光信号的次数由光盘的特性与刻录数据的规格来决定。一个写入周期T可包括至少一个写入功率PWRITE与至少一个偏置功率PBIAS。因此在一个写入周期T内，必须依据高精准度的数字波W以产生写入功率PWRITE的光信号和偏置功率PBIAS的光信号。一般而言，在一个写入周期内需将数字波W切换一次至两次。
请参照图2，其表示高精准度的数字波W的一例。若将一写入周期T划分为n个时间点，此数字波W需在写入周期T内切换电平一至两次，而切换的时间点在此n个时间点中选择，在本图中，切换的时间点是时间点(4)与时间点(12)。请参照图3，其表示为传统的数字波产生装置300的方块图。数字波产生装置30包括计数器310、比较器C1及C2。计数器310用以接收高频时钟信号CLKn，当高频时钟信号CLKn完成一周期时，计数器310即将输出的计数值C累加1。高频时钟信号CLKn的周期为写入周期T的n分之一倍。比较器C1与计数器310耦接，用以接收计数值C与选择信号S1，并据以输出比较信号P1。比较器C2与计数器310耦接，用以接收计数值C与选择信号S2，并据以输出比较信号P2。选择信号S1用以决定数字波W由低电平转换为高电平的时间点，选择信号S2用以决定数字波W由高电平转换为低电平的时间点。多路转换器312与比较器C1与C2耦接，用以接收比较信号P1与比较信号P2，并输出多路转换信号m。当数字波W处于低电平时，多路转换器312选择比较信号P1并输出，当数字波W处于高电平时，多路转换器312选择比较信号P2并输出。触发器314与多路转换器312耦接，用以接收多路转换信号m并据以输出数字波W。当多路转换信号m由低电平转变为高电平时，触发器314即将输出的数字波W转变。
由于传统的产生高精准度的数字波的方式需要有一个高频时钟信号以产生数字波，缺点是产生高频时钟信号的成本较高且不容易控制其精准度。
发明内容
有鉴于此，本发明的目的就是在提供一种以低频时钟产生高精准度的数字波的装置。
根据本发明的一个主要目的目的，提出一种数字波产生装置。数字波产生装置根据基本时钟信号而产生高精准度的数字波，基本时钟信号的周期可分为数个时间点，此高精准度的数字波的电平于这些时间点切换。数字波产生装置包括延迟锁相装置，用以根据基本时钟信号产生n个延迟后时钟信号。数字波产生装置还包括第一与第二多路转换器，依据第一与第二选择信号以输出所述延迟后时钟信号之一。数字波产生装置还包括第一与第二边缘触发式触发器，接收所述第一与第二多路转换器的输入。数字波产生装置还包括逻辑门，根据所述第一与第二边缘触发式触发器的输出以得到所述数字波。其中所述数字波根据第一选择信号而转变，并根据第二选择信号而再转变。
根据本发明的另一目的，提出一种数字波产生装置，该装置除了包括上述组成构件以外还包括：一第二逻辑门，接收所述第一多路转换器的输出与反馈的所述数字波，以产生一第一触发信号来控制所述第一边缘触发式触发器；
一第一存储装置，根据所述基本时钟信号而接收一第一数据信号，并根据所述第二逻辑门的输出而输出所述第一选择信号至所述第一多路转换器；
一第三逻辑门，接收所述第二多路转换器的输出与反馈的所述数字波，以产生一第二触发信号来控制所述第二边缘触发式触发器；
一第二存储装置，其根据所述基本时钟信号而接收一第二数据信号，并根据所述第三逻辑门的输出而输出所述第二选择信号至所述第二多路转换器；为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，详细说明如下。
附图说明
图1表示光盘数据区与其所对应的刻录时的光信号的功率变化图。
图2表示高精准度的数字波的一例。
图3表示为传统的数字波产生装置的方块图。
图4表示依照本发明一较佳实施例的一种数字波产生装置的方块图。
图5表示图4的数字波产生装置的时序图。
附图标号说明
310：计数器
312：多路转换器
314：触发器
400：数字波产生装置
402：延迟锁相回路
M1、M2：多路转换器
404、405、409：逻辑门
406与408：FIFO
F1与F2：边缘触发式触发器
具体实施方式
请参照图4，其表示依照本发明一较佳实施例的一种数字波产生装置的方块图。数字波产生装置400用以产生高精准度的数字波W。一基本波的基本周期可分为n个时间点，数字波W的电平于这些时间点切换，n为正整数(在底下实施例中，n为20)。数字波产生装置400包括延迟锁相回路(delay-lock loop，DLL)402、多路转换器M1、多路转换器M2、逻辑门404与405、FIFO 406与408及边缘触发式触发器F1与F2、逻辑门(如XOR门)409。延迟锁相回路402用以根据基本时钟信号CK0而产生n个时钟信号CK0～CKn-1，每个相邻的时钟信号的相位差为2*π/n(或基本波周期/n)，也就是说，时钟信号(m)与时钟信号(m+1)的相位差为2*π/n，其中，m为小于n的任意正整数。多路转换器M1与延迟锁相回路402耦接，用以接收这些时钟信号CK0～CKn-1，并依据选择信号SSet输出这些时钟信号之一做为输出信号OUT1。而选择信号SSet即用以决定数字波W由低电平转变为高电平的时间点。由图4可看出，逻辑门404为AND门，逻辑门405其实由一个反相器与AND门所组成，由于此为本领域技术人员所了解，故其细节可省略而仍不影响本发明的描述。逻辑门405接收输出信号OUT1与反馈后数字波W，并产生第一触发信号S。边缘触发式触发器F1受第一触发信号S的触发，并由Q端输出信号Q_F1至逻辑门(比如XOR门)409，其中边缘触发式触发器F1的输入端D耦接至输出端QN。
相似地，多路转换器M2与延迟锁相回路402耦接，用以接收这些时钟信号CK0～CKn-1，并依据选择信号Rset以输出这些时钟信号之一，选择信号Rset即用以决定数字波W由高电平转变为低电平的时间点。逻辑门404接收输出信号OUT2与反馈后数字波W，并产生第二触发信号R。边缘触发式触发器F2受第二触发信号R的触发，并由Q端输出信号Q_F2至逻辑门(比如XOR门)409，其中边缘触发式触发器F2的输入端D耦接至输出端QN。
在本发明中，数字波W的上升边缘与下降边缘的触发点可以设定的。请再参考图4，FIFO 408与406分别接收S_DATA(用以设定数字波W的上升边缘的触发点)与R_DATA(用以设定数字波W的下降边缘的触发点)。FIFO408更接收时钟信号CK0与逻辑门405所输出的第一触发信号S。时钟信号CK0用以触发FIFO 408来接收S_DATA；而第一触发信号S用以触发FIFO 408来输出Sset信号至多路转换器M1。比如，如果想控制数字波W分别在CK1与CK3时被上升边缘触发，则S_DATA则分别为1与3(在此的1与3分别代表时钟信号CK1与CK3)。同样地，FIFO 406更接收时钟信号CK0与逻辑门404所输出的第二触发信号R。时钟信号CK0用以触发FIFO 406来接收R_DATA；而第二触发信号R用以触发FIFO 406来输出Rset信号至多路转换器M2。比如，如果想控制数字波W分别在CK5与CK19时被下降边缘触发，则R_DATA则分别为5与19(在此的5与19分别代表时钟信号CK5与CK19)。
接着，将描述如何产生数字波W。请参照图5，其所表示为数字波产生装置400内部的信号波形图。延迟锁相回路402所输出的时钟信号CK0至CKn-1的相位为依序相差2*π/n。底下所描述的情况为，若某一周期内，数字波W需在时间点(1)转变为高电平并在时间点(5)转变为低电平；且在下一周期内，数字波W需在时间点(3)转变为高电平并在时间点(19)转变为低电平。
首先，当多路转换器M1与M2皆尚未输出时钟信号时，信号S与R将皆为低电位。导致此时的数字波W为低电位。接着，当多路转换器M1根据选择信号Sset而输出时钟信号CK1时，经过逻辑门405的逻辑运算，将使得第一触发信号S变成高电位。在本发明的设计中，为避免影响数字波的准确度，所以至少必需等到第一触发信号S变成高电位之后，FIFO 408才会将下一个选择信号Sset送至多路转换器M1。高电位的信号S将使得边缘触发式触发器F1的输出Q_F1转变为高电位。接着，数字波W将因Q_F1的转变而由低电位变为高电位。接着，高电位的W将反馈至逻辑门405，使得第一触发信号S再次转变为低电位。
同样地，当多路转换器M2根据选择信号Rset而输出时钟信号CK5时，经过逻辑门404的逻辑运算，将使得第二触发信号R变成高电位。在本发明的设计中，为避免影响数字波的准确度，所以至少必需等到第二触发信号R变成高电位之后，FIFO 406才会将下一个选择信号Rset送至多路转换器M2。高电位的信号R将使得边缘触发式触发器F2的输出Q_F2转变为高电位。接着，数字波W将因Q_F1的转变而由高电位变为低电位。接着，低电位的W将反馈至逻辑门404，使得第二触发信号R再次转变为低电位。
同样地，下一个周期也如此进行，使得数字波W能在时间点(3)转变为高电平并在时间点(19)转变为低电平。
在上述实施例中，也可利用其他相似装置来取代延迟锁相回路402，比如压控振荡器(VCO)。另外，如果需要使得数字波W在基本时钟CK0的一个周期内被触发超过2次以上，则可先将基本时钟CK0进行适当的分频后，再对分频后时钟分别进行所需的相位延迟。
发明效果
本发明上述实施例所揭露的数字波产生装置利用低频时钟信号即可产生高精准度的数字波，比起传统所使用的高频时钟信号更为容易达成且节省成本。
综上所述，虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改，因此本发明的保护范围以所提出的权利要求限定的范围为准。
Claims (15)
1.一种数字波产生装置，用以产生一数字波，一基本时钟信号的周期可分为多个时间点，所述数字波于所述时间点被触发，所述数字波产生装置包括：
一延迟锁相装置，用以根据所述基本时钟信号产生多个延迟后时钟信号，其中每个延迟后时钟信号所延迟的时间不同；
一第一多路转换器，与所述延迟锁相装置耦接，依据一第一选择信号以输出所述延迟后时钟信号之一；
一第二多路转换器，与所述延迟锁相装置耦接，依据一第二选择信号以输出所述延迟后时钟信号之一；
一第一边缘触发式触发器，接收所述第一多路转换器的输出信号；
一第二边缘触发式触发器，接收所述第二多路转换器的输出信号；以及
一第一逻辑门，根据所述第一与第二边缘触发式触发器的输出以得到所述数字波。
2.如权利要求1所述的数字波产生装置，其中所述数字波的电平于时间点(j)由一第一电平转变为一第二电平，并于时间点(k)由所述第二电平转变为所述第一电平，则所述第一多路转换器的输出信号为所述时钟信号(j)，且所述第二多路转换器的输出信号为所述时钟信号(k)，其中，0＜j＜k＜＝n，且j与k为正整数。
3.如权利要求1所述的数字波产生装置，其中所述第一与第二边缘触发式触发器为正缘触发。
4.如权利要求1所述的数字波产生装置，其中所述第一逻辑门是一XOR门。
5.如权利要求1所述的数字波产生装置，其中，所述数字波产生装置还包括：
一第二逻辑门，接收所述第一多路转换器的输出与反馈的所述数字波，以产生一第一触发信号来控制所述第一边缘触发式触发器；
一第一存储装置，根据所述基本时钟信号而接收一第一数据信号，并根据所述第二逻辑门的输出而输出所述第一选择信号至所述第一多路转换器；
一第三逻辑门，接收所述第二多路转换器的输出与反馈的所述数字波，以产生一第二触发信号来控制所述第二边缘触发式触发器；
一第二存储装置，其根据所述基本时钟信号而接收一第二数据信号，并根据所述第三逻辑门的输出而输出所述第二选择信号至所述第二多路转换器；
6.如权利要求2所述的数字波产生装置，其中所述第一电平为低电平，所述第二电平为高电平。
7.如权利要求5所述的数字波产生装置，其中所述数字波的电平于时间点(j)由一第一电平转变为一第二电平，并于时间点(k)由所述第二电平转变为所述第一电平，则所述第一多路转换器的输出信号为所述时钟信号(j)，且所述第二多路转换器的输出信号为所述时钟信号(k)，其中，0＜j＜k＜＝n，且j与k为正整数。
8.如权利要求5所述的数字波产生装置，其中，所述第一与第二边缘触发式触发器为正缘触发。
9.如权利要求5所述的数字波产生装置，其中所述第一逻辑门是一XOR门。
10.如权利要求5所述的数字波产生装置，其中所述第三逻辑门是AND门。
11.如权利要求5所述的数字波产生装置，其中所述第二逻辑门包括一AND门与一反相器，所述数字波经由所述反相器后才输入所述第二逻辑门。
12.如权利要求7所述的数字波产生装置，其中所述第一电平为低电平，所述第二电平为高电平。
13.一种数字波产生方法，用以产生一数字波，一基本时钟信号的周期可分为多个时间点，所述数字波于所述时间点被触发，所述方法包括：
根据所述基本时钟信号产生多个延迟后时钟信号，其中每个延迟后时钟信号所延迟的时间不同；
依据一第一选择信号以选择所述延迟后时钟信号之一并输出为一第一多路转换信号；
依据一第二选择信号以选择所述延迟后时钟信号之一并输出为一第二多路转换信号；
接收所述第一多路转换信号，并输出一第一触发信号；
接收所述第二多路转换信号，并输出一第二触发信号；以及
根据所述第一与第二触发时钟信号以得到所述数字波；
其中，所述数字波初始时为低电平，当所述第一触发信号为致能时，所述数字波升高为高电平，当所述第二触发信号为致能时，所述数字波即降为低电平。
14.如权利要求13所述的数字波产生方法，其中所述多个时钟信号利用延迟所述基本时钟信号所产生，其中每个所述时钟信号是所述延迟后的基本时钟信号之一，且每个所述延迟后基本时钟的延迟时间各不相同。
15.如权利要求13所述的数字波产生方法，其中所述数字波的波形依据所述第一处理输出信号与所述第二处理输出信号执行XOR的结果而产生。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02157106 CN1280796C (zh) | 2002-12-12 | 2002-12-12 | 数字波产生装置与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02157106 CN1280796C (zh) | 2002-12-12 | 2002-12-12 | 数字波产生装置与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1416116A CN1416116A (zh) | 2003-05-07 |
| CN1280796C true CN1280796C (zh) | 2006-10-18 |
Family
ID=4752873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02157106 Expired - Fee Related CN1280796C (zh) | 2002-12-12 | 2002-12-12 | 数字波产生装置与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1280796C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7543090B2 (en) * | 2007-01-29 | 2009-06-02 | Via Technologies, Inc. | Double-pumped/quad-pumped variation mechanism for source synchronous strobe lockout |
| CN106066660B (zh) * | 2016-05-13 | 2019-01-04 | 江苏省新沂地震台 | 一种频率和幅度可程控的低频正弦波基准信号产生方法 |
| TWI792807B (zh) * | 2021-08-18 | 2023-02-11 | 神盾股份有限公司 | 時間數位轉換裝置及其時間數位轉換方法 |
-
2002
- 2002-12-12 CN CN 02157106 patent/CN1280796C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1416116A (zh) | 2003-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7554373B2 (en) | Pulse width modulation circuit with multiphase clock | |
| CN1767055A (zh) | 延迟锁定回路及其锁定方法 | |
| US7969802B2 (en) | Apparatus and method of generating output enable signal for semiconductor memory apparatus | |
| CN1222857C (zh) | 产生内部时钟信号的电路和方法 | |
| CN1274200A (zh) | 时间数字转换器以及利用该转换器的锁定电路和方法 | |
| CN1695305A (zh) | 用于安排粗细延迟间隔并包括环形振荡器的同步镜像延迟(smd)电路及方法 | |
| US20120229179A1 (en) | Pll circuit and optical disc apparatus | |
| US8089304B1 (en) | Clock frequency division methods and circuits | |
| CN1280796C (zh) | 数字波产生装置与方法 | |
| US8253459B2 (en) | Frequency adjusting apparatus and DLL circuit including the same | |
| CN1577611A (zh) | 延迟锁定回路及使用其闭锁时钟延迟的方法 | |
| US20040036516A1 (en) | Clock and data recovery circuit and method | |
| US8099620B2 (en) | Domain crossing circuit of a semiconductor memory apparatus | |
| CN1941172A (zh) | 延迟锁定回路驱动控制电路 | |
| US9571077B1 (en) | Dynamic update technique for phase interpolator device and method therefor | |
| CN1941188B (zh) | 半导体存储装置的数据输入电路 | |
| CN100339793C (zh) | 选通信号及并列数据信号的输出电路 | |
| CN1152380C (zh) | 光盘记录方法及其装置 | |
| CN1913720A (zh) | 时钟脉冲生成电路 | |
| CN1573947A (zh) | 激光驱动器和光盘*** | |
| CN2552083Y (zh) | 选通信号及并列数据信号的输出电路 | |
| US20240195398A1 (en) | Clock phase converter and phase converting method | |
| TWI806416B (zh) | 時脈產生電路與時脈信號產生方法 | |
| US20230412161A1 (en) | Semiconductor device having duty-cycle corrector | |
| CN1282168C (zh) | 高速光学记录器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: YUTIAN STOCK CO., LTD. Free format text: FORMER OWNER: WEISHENG ELECTRONICS CO., LTD. Effective date: 20080215 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20080215 Address after: Delaware Patentee after: VIA Tech Inc. Address before: New city of Taipei County Taiwan Province Patentee before: Weisheng Electronic Co., Ltd. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061018 Termination date: 20121212 |