CN1279547A - 自动频率控制电路 - Google Patents

自动频率控制电路 Download PDF

Info

Publication number
CN1279547A
CN1279547A CN00124239A CN00124239A CN1279547A CN 1279547 A CN1279547 A CN 1279547A CN 00124239 A CN00124239 A CN 00124239A CN 00124239 A CN00124239 A CN 00124239A CN 1279547 A CN1279547 A CN 1279547A
Authority
CN
China
Prior art keywords
signal
circuit
frequency
reference clock
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00124239A
Other languages
English (en)
Other versions
CN1118979C (zh
Inventor
长谷川修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1279547A publication Critical patent/CN1279547A/zh
Application granted granted Critical
Publication of CN1118979C publication Critical patent/CN1118979C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0065—Frequency error detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0073—Detection of synchronisation state
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0075—Error weighting
    • H04L2027/0077—Error weighting stop and go
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0083—Signalling arrangements
    • H04L2027/0089—In-band signals
    • H04L2027/0093—Intermittant signals
    • H04L2027/0095—Intermittant signals in a preamble or similar structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Circuits Of Receivers In General (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

在一种AFC(自动频率控制)电路中,如果计算出的频率误差变成小于预定值频偏估计电路(11)产生锁定信号(102)。然后,CPU(13)产生控制信号(104)以停止频偏估计电路(11)的操作。定时发生电路(14)参照来自延时包络/搜索电路(12)的帧定时校正量计算频率误差,和如果频率误差变成等于或大于预定值产生非锁定信号(103)。然后,CPU(13)产生控制信号(104)以启动频偏估计电路(11)的操作。因此,频偏估计电路(11)停止其操作而AFC操作处于锁定状态。

Description

自动频率控制电路
本发明涉及一种AFC(自动频率控制)电路，用于将移动站中的基准时钟信号与作为发射方的基站中的基准时钟信号匹配。
近年，作为用于移动通信中的一种通信***，注意力指向了抗干扰和扰动的CDMA(码分多址)通信***。在CDMA通信***中，通信进行如下。在发射方，在用户信号被发射前，所要发射的用户信号被使用扩频码进行了扩频。在接收方，使用与上述扩频码相同的扩频码进行解扩，以获得原来的用户信号。
在上述CDMA通信***中，除非在发射方和接收方的扩频码序列之间建立相位同步否则不可能进行解扩。在此情况下，在作为接收方的移动站中，使用具有非常高的频率精确度的TCXO(温度补偿晶振)作为基准振荡器。基准振荡器工作产生基准时钟信号用于解调由作为发射方的基站提供的接收信号。可是，由于移动站需要小型化和低成本，在移动站中所使用的振荡器与基站中的相比频率精确度相对较低。在这一点上，移动站执行AFC操作，以使移动站中的基准时钟信号的频率与基站中的基准时钟信号的频率相匹配。
参照图1，将描述用于执行上述AFC操作的常规AFC电路。常规AFC电路由外差式接收机构成，包括一个天线1、一个低噪声放大器(LNA)2、一个下变频器3、一个AGC(自动增益控制)放大器4、一个正交解调器(DEM)5、一个A／D(模／数)转换器6、一个PLL(锁相环)电路7、一个基准时钟发生电路(TCXO)8、一个累加器9、一个解调电路10、一个频偏估计电路51、一个延时包络／搜索电路12、一个CPU(中央处理器)53，和一个定时发生电路54。
低噪声放大器3将通过天线1从基站300接收的信号放大。低噪声放大器3由此产生放大后信号。将来自低噪声放大器3的放大后信号提供给下变频器3，并通过使用第一本振信号161将放大后信号转换为中频(IF)信号。向AGC放大器4提供来自下变频器3的IF信号并执行对IF信号的增益控制，以便A／D转换器6具有恒定输入电平。AGC放大器4将增益控制后的IF信号分配给正交解调器5。
提供了增益控制后的IF信号，正交解调器5通过使用第二本振信号162执行正交解调，以将增益控制后IF信号转换为模拟基带信号。提供来自正交解调器5的模拟基带信号，A／D转换器6将模拟基带信号转换为数字基带信号。
PLL电路7响应由TCXO8产生的基准时钟信号并产生要提供给下变频器3的第一本振信号161和要提供给正交解调器5的第二本振信号162。TCXO8产生的基准时钟信号具有由累加器9产生的控制电压控制的振荡频率。
提供来自A／D转换器6的数字基带信号给延时包络／搜索电路12并产生包络数据和帧定时校正量(△t1)。包络数据和帧定时校正量(△t1)由图2所示的延时包络／搜索电路12产生。包络数据代表包含在数字基带信号中的数据的包络。注意，帧定时校正量(△t1)是离散值，因为它是由A／D转换器6的采样速率推导出的。
定时发生电路54参照来自TCXO8的基准时钟信号产生理想的帧定时，并将理想的帧定时加入到由延时包络／搜索电路12产生的帧定时校正量(△t1)中，以产生代表相加结果的帧定时信号101。
解调电路10包括一个RAKE接收机，该接收机包括多个支路接收器并参照帧定时信号101对A／D转换器6产生的数字基带信号解调。
参照帧定时信号101，频偏估计电路51计算包含在来自A／D转换器6的数字基带信号中的频率误差。当这样计算出的频率误差与预定值相等或小于该值时，频偏估计电路51判断AFC操作处在锁定状态。当频率误差大于预定值时，频偏估计电路51判断AFC操作处于非锁定状态。频偏估计电路51通过使用锁定／非锁定信号106将判断结果通知给CPU53。
参照图3，将对频偏估计电路51的频率误差计算进行描述。通过使用一个码元计算频率误差，例如具有在接收机一方预先知道的码元模式的一个导频码元。在图3中，在不包含频率误差的情况下，理想码元点30到33表示IQ平面上的码元“00“、“01”、“10”、“11”。
通过示例，将进行有关以QPSK调制的16ksps调制后信号的考察。假设在特别定时上的导频码元具***元模式“00”和在通过如图3所示在IQ平面上转△θ=10°所获得的码元点20处执行调制。在此情况下，计算出的频率误差为：
16k×10°／360=444Hz
因此，通过累加器9将频率误差反馈给TCXO8，AFC操作进入锁定状态，即△θ10°。然后，频偏估计电路51产生代表锁定状态的锁定／非锁定信号106，并将锁定／非锁定信号106发送给CPU53。
提供了锁定／非锁定信号106，CPU53知道了AFC操作的当前状态。
累加器9产生控制电压并由频偏估计电路51所计算出的频率误差加入到控制电压的当前值中。
参照图1到3，将描述上述常规AFC电路的操作。
通过天线1所接收的接收信号由低噪声放大器2放大然后由下变频器3使用PLL电路7产生的第一本振信号161转换为IF信号。IF信号被提供给被增益控制的AGC放大器以便A／D转换器6具有恒定输入电平。增益控制后的IF信号被提供给正交解调器5，通过使用由PLL电路7产生的第二本振信号162正交解调为模拟基带信号。模拟基带信号被提供给A／D转换器6以将其转换为数字基带信号。数字基带信号被提供给解调电路10，频偏估计电路51和延时包络／搜索电路21。提供了数字基带信号，延时包络／搜索电路12产生包络数据和帧定时校正量(△t1)。
定时发生电路54参照来自TCXO8的基准时钟信号产生理想帧定时。定时发生电路54将延时包络／搜索电路12所产生的帧定时校正量(△t1)加入到理想帧定时中，以产生代表相加结果的帧定时信号101。
帧定时信号101被提供给频偏估计电路51和解调电路10。提供了帧定时信号101，解调电路10解调由A／D转换器6所产生的数字基带信号。
提供了帧定时信号101，频偏估计电路51计算包含在来自A／D转换器6的数字基带信号中的频率误差。
累加器9产生控制电压并将频偏估计电路51所计算出的频率误差加入到控制电压的当前值中。由累加器9产生的控制电压被提供给TCXO8以控制其中产生的基准时钟信号的频率。因此，执行了反馈。
当由此计算出的频率误差变得小于预定值时，频偏估计电路51判断AFC操作处于锁定状态。当频率误差变成等于或大于预定值时，频偏估计电路51判断AFC操作处于非锁定状态。通过使用锁定／非锁定信号106将判断结果通知CPU53。因此，CPU53知道AFC操作的当前状态。
在上述常规AFC电路中，频偏估计电路计算频率误差，参照由此计算出的频率误差执行AFC操作中的频率牵引操作，并通过使用频率误差检测AFC操作的锁定和非锁定状态。因此，即使AFC操作处于锁定状态，频偏估计电路51必须持续工作以便检测非锁定状态。这引起不必要的功率损耗。
上述常规AFC电路的缺点在于不必要的功率损耗是不可避免的，因为即使AFC操作处于锁定状态频偏估计电路必须持续地工作以检测非锁定状态。
本发明的目的是提供一种AFC电路，如果AFC操作处于锁定状态该电路能够通过停止频偏估计电路的工作来减少功率损耗。
本发明的另一个目的是提供一种AFC电路，该电路能够通过省略频偏估计电路减少功率损耗。
按照本发明的这方面，提供一种用于接收机中的AFC电路，以将接收机中基准时钟信号的频率与发射机中基准时钟信号的频率匹配，该电路包括：
一个被提供了来自发射机的接收信号的正交解调器，用于通过使用本振信号执行正交解调以将接收信号转换为模拟基带信号；
一个被提供了由正交解调器产生的模拟基带信号的A／D转换器，用于执行A／D转换以产生数字基带信号；
一个响应由A／D转换器产生的数字基带信号的延时包络／搜索电路，用于产生代表数字基带信号数据包络的包络数据和帧定时校正量，包络数据代表包含在数字基带信号中的数据的包络；
一个定时发生电路，用于根据接收机中的基准时钟信号产生理想帧定时，并用于将帧定时校正量加入到帧定时中以产生一个帧定时信号，此外定时发生电路还用于参照帧定时校正量计算代表接收机中基准时钟信号与发射机中基准时钟信号频率之间频差的第一频率误差，和如果第一频率误差的绝对值变成等于或大于第一预定值用于判断AFC操作处于非锁定状态以产生非锁定信号。
一个频偏估计电路，用于参照帧定时信号产生代表包含在来自A／D转换器的数字基带信号中的接收机基准时钟信号与发射机基准时钟信号频率之间频差的第二频率误差，此外如果第二频率误差变成等于或小于不大于第一预定值的第二预定值，该频偏估计电路用于判断AFC操作处于锁定状态以产生一个锁定信号，该频偏估计电路在控制信号的控制下接通或断开。
一个CPU，用于通过使用控制信号控制频偏估计电路以便当提供锁定信号给CPU时断开频偏估计电路而当提供非锁定信号给CPU时接通频偏估计电路；
一个产生控制电压的累加器，用于将频偏估计电路计算出的频率误差加入到控制电压的当前值中以产生控制电压的新值；
一个基准时钟发生电路，用于产生作为接收机中基准时钟信号的一个受控基准时钟信号，该时钟信号具有由控制电压的新值控制的振荡频率；和
一个PLL电路，用于根据受控基准时钟信号产生本振信号。
在按照本发明的AFC电路中，当检测出的频率误差基本上等于O时频偏估计电路检测AFC操作的锁定状态。在此情况下，CPU产生控制信号以使频偏估计电路停止其工作。定时发生电路响应来自延时包络／搜索电路的帧定时校正量并计算出频率误差。如果频率误差变成等于或大于预定值，定时发生电路产生非锁定信号。然后，CPU产生控制信号使频偏估计电路开始工作。这样，执行AFC操作。
因此，不必要为检测AFC操作的非锁定状态而持续地保持频偏估计电路工作而执行了AFC操作。在AFC操作的锁定状态期间可以停止频偏估计电路的工作。因此，可以减少功率损耗。
按照本发明的另一个方面，提供了一种使用在接收机中的AFC电路，用于将接收机基准时钟信号频率与发射机基准时钟信号频率匹配，该电路包括：
一个被提供了从发射机接收的接收信号的正交解调器，用于通过使用本振信号执行正交解调以将接收信号转换为模拟基带信号：
一个被提供了由正交解调器产生的模拟基带信号的A／D转换器，用于执行A／D变换以产生代表数字基带信号数据包络的包络数据和帧定时校正量，包络数据代表包含在数字基带信号中数据的包络。
一个响应由A／D转换器产生的数字基带信号的延时包络／搜索电路，用于产生代表数字基带信号数据包络的包络数据和帧定时校正量，包络数据代表包含在数字基带信号中的数据的包络；
一个定时发生电路，用于根据接收机中的基准时钟信号产生理想帧定时和用于将帧定时校正量加入到理想帧定时中以产生在对数字基带信号解调中使用的帧定时信号，此外该定时发生电路还用于参照帧定时校正量计算代表接收机中基准时钟信号与发射机中基准时钟信号之间频差的频率误差，和用于如果频率误差的绝对值变成等于或大于预定值判断AFC操作处于非锁定状态以产生非锁定信号，如果频率误差变成小于预定值该定时发生电路判断AFC操作处于锁定状态以产生锁定信号。
一个逻辑表格存储部分，该部分存储基于帧定时校正量的频率误差表，和该部分被提供了由延时包络／搜索电路计算出的特定帧定时校正量，用于按照所提供的特定帧定时校正量计算特定频率误差；
一个累加器，该累加器产生控制电压和用于将逻辑表格存储部分计算出的频率误差加入到控制电压的当前值中，以产生控制电压的新的值；
一个基准时钟发生电路，用于产生作为接收机中基准时钟信号的受控基准时钟信号，该信号具有由控制电压新值所控制的振荡频率；和
一个PLL电路，用于根据受控基准时钟信号产生本振信号。
在本发明中，通过提供存储基于帧定时校正量的频率误差表的逻辑表格存储部分可以省略频偏估计电路。因此，不仅在AFC操作停止期间而且在AFC操作执行期间能够减少功率损耗。
图1是常规AFC电路的方框图；
图2是表示图1所示延时包络／搜索电路计算出的包络数据和帧定时校正量的图；
图3是描述图1所示频偏估计电路中的频率误差计算的图；
图4是按照本发明第一实施例的AFC电路的方框图；
图5是按照本发明第二实施例的AFC电路的方框图。
现在，参照附图将详细说明本发明的实施例。
(第一实施例)
参照图4，将说明按照本发明第一实施例的AFC电路。
如图4所示，AFC电路包括一个天线1，一个低噪声放大器(LNA)2，一个下变频器3，一个AGC(自动增益控制)放大器4，一个正交解调器(DEM)5，一个A／D(模数)转换器6，一个PLL(锁相环)电路7，一个基准时钟发生电路(TCXO)8，一个累加器9，一个解调电路10，一个频偏估计电路11，一个延时包络／搜索电路12，一个CPU(中央处理器)13，和一个定时发生电路14。因此，除了用频偏估计电路11、CPU13和定时发生电路14分别替代了频偏估计电路51、CPU53和定时发生电路54外，在本实施例中的AFC电路与图1所示常规AFC电路相似。
如同图1中常规AFC电路中的频偏估计电路51，频偏估计电路11参照帧定时信号101计算包含在来自A／D转换器6的数字基带信号中的频率误差。如果由此计算出的频率误差变成小于预定值，频偏估计电路11判断AFC操作处于锁定状态，和产生锁定信号102，该信号被发送给CPU13。另外，由来自CPU13的控制信号104控制频偏估计电路11断开或接通。当被控制信号104断开时，频偏估计电路11停止其工作。
除了图1所示定时发生电路54的功能外，定时发生电路14参照由延时包络／搜索电路12计算出的帧定时校正量(△t1)计算频率误差。如果频率误差变成等于或大于预定值，定时发生电路14判断AFC操作处于非锁定状态并产生非锁定信号103。下面将详细描述在定时发生电路14中的频率误差计算。
在AFC操作处于锁定状态后，延时包络／搜索电路2持续地计算作为对帧定时信号的偏差的帧定时校正量(△t1)，以便在每个采样时钟上校正帧定时信号101。定时发生电路14响应帧定时校正量(△t1)并计算频率误差(以ppm表示)。例如，假设帧周期等于10ms和时间差等于10ns。在此情况下，计算出的频率误差为：10ns／10ms=1ppm。如果频率误差变成等于或大于预定值，定时发生电路14产生发送给CPU13的非锁定信号103。
提供了来自频偏估计电路11的锁定信号102，CPU13通过使用控制信号104可控制地断开频偏估计电路11。提供了来自定时发生电路14的非锁定信号103，CPU13通过使用控制信号104可控制地接通频偏估计电路11。
接着，将参照图4详细描述实施例中AFC电路的操作。
从通过天线1接收接收信号到由A／D转换器6产生数字基带信号的操作与图1所示常规AFC电路的操作相似，不再进行描述。
由A／D转换器6产生的数字基带信号被提供给解调电路10，频偏估计电路11和延时包络／搜索电路12。延时包络／搜索电路12产生包络数据和帧定时校正量(△t1)。定时发生电路14通过使用由延时包络／搜索电路12产生的帧定时校正量(△t1)产生帧定时信号101。帧定时信号101被提供给频偏估计电路11和解调电路10。
参照帧定时信号101，频偏估计电路11计算包含在来自A／D转换器6的数字基带中的频率误差。该频率误差被发送给累加器9以便修改由累加器9所产生的控制电压和以便修改由TCXO8所产生的基准时钟信号频率。因此，在接收方的基准时钟信号频率变成基本上等于发射方的基准时钟信号频率，以便频率误差基本上等于0。
当执行AFC操作后频率误差变成基本上等于0时，频偏估计电路11判断AFC操作处于锁定状态，并将锁定信号102发送给CPU13。提供了锁定信号102，CPU13知道AFC操作处于锁定状态，并通过使用控制信号104断开频偏估计电路11。
在AFC操作锁定状态期间，延时包络／搜索电路2持续地计算帧定时校正量(△t1)。定时发生电路14参照由延时包络／搜索电路12计算出的帧定时校正量(△t1)持续地计算频率误差。如果频率误差变成等于或大于预定值，定时发生电路判断AFC操作处于非锁定状态，和产生非锁定信号103。在此注意，接收信号受衰落的影响。为此，定时发生电路14可以采用几个帧上的频率误差平均值由此防止操作误差。
提供了非锁定信号103，CPU13通过使用控制信号104断开频偏估计电路11。此后，锁定和非锁定状态由上述操作重复。
在本实施例的上述AFC电路中，在AFC操作的锁定状态期间频偏估计电路11停止其操作。因此，与常规AFC电路相比，可以减少功率损耗。
在实施例中，AFC操作的非锁定状态判断是由定时发生电路14进行的。另一个方式，延时包络／搜索电路12可以执行AFC操作的非锁定状态判断，以便由延时包络／搜索电路12产生非锁定信号103并直接从延时包络／搜索电路12发送到CPU13，如图4中虚线所示。
(第二实施例)
现在，将说明按照本发明第二实施例的AFC电路。
除了删除了频偏估计电路11，新增加了一个ROM15，和分别用定时发生电路24和CPU23替代定时发生电路14和CPU13外，在该实施例中的AFC电路与在图4所示第一实施例中的AFC电路相似。
除了图1所示的定时发生电路54的功能外，定时发生电路24参照由延时包络／搜索电路12计算出的帧定时校正量(△t1)计算频率误差。如果频率误差变成等于或大于预定值，定时发生电路判断AFC操作处于非锁定状态。如果频率误差变成小于预定值，定时发生电路判断AFC操作处于锁定状态。判断结果被送给CPU23作为锁定／非锁定信号105。
ROM15作为逻辑表格存储部分起作用，该部分存储基于由延时包络／搜索电路12计算出的帧定时校正量(△t1)的频率误差表。提供了由延时包络／搜索电路12计算出的帧定时校正量(△t1)，ROM将按照帧定时校正量(△t1)的频率误差发送给累加器9。因此，可以执行AFC操作而不使用来自频偏估计电路11的频率误差。
提供了锁定／非锁定信号105，CPU23知道AFC操作的当前状态。
注意，在本实施例AFC电路中AFC操作的精确度取决于由A／D转换器6执行的A／D转换的采样频率。因此，只有当AFC电路不需要具有如此高的精确度时才可以应用本实施例。
由于频偏估计电路11是非必要的，本实施例中的AFC电路具有另外的优点，即在执行AFC操作期间也可以减少功率损耗。
在本实施例中，AFC操作的锁定／非锁定状态的判断由定时发生电路24进行。另一个方式，AFC操作的锁定／非锁定状态的判断可以由延时包络／搜索电路12执行，以便由延时包络／搜索电路12产生锁定／非锁定信号105，和直接从延时包络／搜索电路12发送给CPU13，如同图5中虚线所示。
如上所述，在本发明中，延时包络／搜索电路参照帧定时校正量检测非锁定状态。因此，频偏估计电路不需要工作直到在锁定后AFC操作被返回到非锁定状态。因此，在AFC操作的锁定状态期间可以减少功率损耗。

Claims (6)

1．一种使用在接收机中的AFC电路，用于将所述接收机中的基准时钟信号频率与发射机中基准时钟信号频率匹配，所述电路包括：
一个被提供了从所述发射机接收的接收信号的正交解调器，用于通过使用本振信号执行正交解调以将所述接收信号转换为模拟基带信号；
一个被提供了由所述正交解调器产生的模拟基带信号的A／D转换器，用于执行A／D转换以产生数字基带信号；
一个响应由所述A／D转换器产生的所述数字基带信号的延时包络／搜索电路，用于产生代表数字基带信号数据的包络的包络数据和帧定时校正量，所述包络数据代表包含在数字基带信号中的数据的包络；
一个定时发生电路，用于根据所述接收机中的基准时钟信号产生理想帧定时，和用于所述帧定时校正量加入到所述理想帧定时中以产生帧定时信号，此外所述定时发生电路还用于参照所述帧定时校正量计算代表所述接收机中基准时钟信号与所述发射机中基准时钟信号之间频率差的第一频率误差，和用于如果所述第一频率误差的绝对值变成等于或大于第一预定值判断AFC操作处于非锁定状态以产生非锁定信号；
一个频偏估计电路，用于参照所述帧定时信号计算代表所述接收机中基准时钟信号与所述发射机中基准时钟信号之间频率差的第二频率误差，该频率误差包含在来自所述A／D转换器的所述数字基带信号中，此外所述频偏估计电路还用于如果所述第二频率误差变成等于或小于不大于所述第一预定值的第二预定值就判断AFC操作处于锁定状态以产生锁定信号，所述频偏估计电路被断开并在控制信号的控制之下；
一个CPU，用于通过使用所述控制信号控制所述频偏估计电路以便当所述CPU被提供了所述锁定信号时断开所述频偏估计电路而当所述CPU被提供了所述非锁定信号时接通所述频偏估计电路；
一个累加器，该累加器产生控制电压和用于将由所述频偏估计电路计算出的频率误差加入到控制电压的当前值中以产生控制电压的新值；
一个基准时钟发生电路，用于产生作为所述接收机中基准时钟的受控基准时钟信号，该信号具有由控制电压的所述新值控制的振荡频率；和
一个PLL电路，用于根据所述受控基准时钟信号产生所述本振信号。
2．权利要求1中所要求的一种AFC电路，其中所述频偏估计电路参照所述帧定时信号通过使用包含在所述数字基带信号中的导频码元计算所述第二频率误差。
3．一种使用在接收机中的AFC电路，用于将所述接收机中基准时钟信号频率与发射机中基准时钟信号频率匹配，所述电路包括：
一个被提供了从所述发射机接收的接收信号的正交解调器，用于通过使用本振信号执行正交解调以将所述接收信号转换为模拟基带信号；
一个被提供了由所述正交解调器产生的模拟基带信号的A／D转换器，用于执行A／D转换以产生数字基带信号；
一个响应由所述A／D转换器产生的所述数字基带信号的延时包络／搜索电路，用于产生代表数字基带信号数据的包络的包络数据和帧定时校正量，所述包络数据代表包含在数字基带信号中的数据的包络，此外所述延时包络／搜索电路还用于参照所述帧定时校正量计算代表所述接收机中基准时钟信号与所述发射机中基准时钟信号之间频率差的第一频率误差，和用于如果所述第一频率误差的绝对值变成等于或大于第一预定值就判断AFC操作处于非锁定状态以产生非锁定信号；
一个定时发生电路，用于根据所述接收机中的基准时钟信号产生理想帧定时，和用于将所述帧定时校正量加入到所述理想帧定时中以产生帧定时信号；
一个频偏估计电路，用于参照所述帧定时信号计算代表所述接收机中基准时钟信号与所述发射机中基准时钟信号之间频率差的第二频率误差，该频率误差包含在来自所述A／D转换器的所述数字基带信号中，此外所述频偏估计电路还用于如果所述第二频率误差变成等于或小于不大于所述第一预定值的第二预定值就判断AFC操作处于锁定状态以产生锁定信号，所述频偏估计电路被断开并在控制信号的控制之下；
一个CPU，用于通过使用所述控制信号控制所述频偏估计电路以便当所述CPU被提供了所述锁定信号时断开所述频偏估计电路而当所述CPU被提供了所述非锁定信号时接通所述频偏估计电路；
一个累加器，该累加器产生控制电压和用于将由所述频偏估计电路计算出的频率误差加入到控制电压的当前值中以产生控制电压的新值；
一个基准时钟发生电路，用于产生作为所述接收机中基准时钟的受控基准时钟信号，该信号具有由控制电压的所述新值控制的振荡频率；和
一个PLL电路，用于根据所述受控基准时钟信号产生所述本振信号。
4．权利要求3中所要求的一种AFC电路，其中所述频偏估计电路参照所述帧定时信号通过使用包含在所述数字基带信号中的导频码元计算所述第二频率误差。
5．一种使用在接收机中的AFC电路，用于将所述接收机中的基准时钟信号频率与发射机中基准时钟信号频率匹配，所述电路包括：
一个被提供了从所述发射机接收的接收信号的正交解调器，用于通过使用本振信号执行正交解调以将所述接收信号转换为模拟基带信号；
一个被提供了由所述正交解调器产生的模拟基带信号的A／D转换器，用于执行A／D转换以产生数字基带信号；
一个响应由所述A／D转换器产生的所述数字基带信号的延时包络／搜索电路，用于产生代表数字基带信号数据的包络的包络数据和帧定时校正量，所述包络数据代表包含在数字基带信号中的数据的包络；
一个定时发生电路，用于根据所述接收机中的基准时钟信号产生理想帧定时，和用于所述帧定时校正量加入到所述理想帧定时中以产生在解调所述数字基带信号中使用的帧定时信号，此外所述定时发生电路还用于参照所述帧定时校正量计算代表所述接收机中基准时钟信号与所述发射机中基准时钟信号之间频率差的频率误差，和用于如果所述频率误差的绝对值变成等于或大于预定值判断AFC操作处于非锁定状态以产生非锁定信号；如果所述频率误差变成小于所述预定值所述定时发生电路判断AFC操作处于锁定状态以产生锁定信号；
一个逻辑表格存储部分，该部分存储基于所述帧定时校正量的频率误差表和该部分被提供了由所述延时包络／搜索电路计算出的特定帧定时校正量用于按照所提供的所述特定帧定时校正量计算特定频率误差；
一个累加器，该累加器产生控制电压和用于将由所述频偏估计电路计算出的频率误差加入到控制电压的当前值中以产生控制电压的新值；
一个基准时钟发生电路，用于产生作为所述接收机中基准时钟的受控基准时钟信号，该信号具有由控制电压的所述新值控制的振荡频率；和
一个PLL电路，用于根据所述受控基准时钟信号产生所述本振信号。
6．一种使用在接收机中的AFC电路，用于将所述接收机中的基准时钟信号频率与发射机中基准时钟信号频率匹配，所述电路包括：
一个被提供了从所述发射机接收的接收信号的正交解调器，用于通过使用本振信号执行正交解调以将所述接收信号转换为模拟基带信号；
一个被提供了由所述正交解调器产生的模拟基带信号的A／D转换器，用于执行A／D转换以产生数字基带信号；
一个响应由所述A／D转换器产生的所述数字基带信号的延时包络／搜索电路，用于产生代表数字基带信号数据的包络的包络数据和帧定时校正量，所述包络数据代表包含在数字基带信号中的数据的包络，此外所述延时包络／搜索电路还用于参照所述帧定时校正量计算代表所述接收机中基准时钟信号与所述发射机中基准时钟信号之间频率差的频率误差，和用于如果所述频率误差的绝对值变成等于或大于预定值就判断AFC操作处于非锁定状态以产生非锁定信号，如果所述频率误差变成小于所述预定值所述延时包络／搜索电路判断AFC操作处于锁定状态以产生锁定信号；
一个定时发生电路，用于根据所述接收机中的基准时钟信号产生理想帧定时，和用于将所述帧定时校正量加入到所述理想帧定时中以产生帧定时信号在对所述数字基带信号的解调中使用；
一个逻辑表格存储部分，该部分存储基于所述帧定时校正量的频率误差表和该部分被提供了由所述延时包络／搜索电路计算出的特定帧定时校正量用于按照所提供的所述特定帧定时校正量计算特定频率误差；
一个累加器，该累加器产生控制电压和用于将由所述频偏估计电路计算出的频率误差加入到控制电压的当前值中以产生控制电压的新值；
一个基准时钟发生电路，用于产生作为所述接收机中基准时钟的受控基准时钟信号，该信号具有由控制电压的所述新值控制的振荡频率；和
一个PLL电路，用于根据所述受控基准时钟信号产生所述本振信号。
CN00124239A 1999-06-25 2000-06-24 自动频率控制电路 Expired - Fee Related CN1118979C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP180618/1999 1999-06-25
JP18061899A JP3551235B2 (ja) 1999-06-25 1999-06-25 Ａｆｃ回路

Publications (2)

Publication Number Publication Date
CN1279547A true CN1279547A (zh) 2001-01-10
CN1118979C CN1118979C (zh) 2003-08-20

Family

ID=16086378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00124239A Expired - Fee Related CN1118979C (zh) 1999-06-25 2000-06-24 自动频率控制电路

Country Status (5)

Country Link
US (1) US6571088B1 (zh)
JP (1) JP3551235B2 (zh)
CN (1) CN1118979C (zh)
AU (1) AU767953B2 (zh)
GB (1) GB2354650B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317830C (zh) * 2005-04-15 2007-05-23 展讯通信（上海）有限公司 自动频偏校正方法及使用该方法的装置和接收机
CN101615917B (zh) * 2008-06-23 2013-03-20 晨星软件研发(深圳)有限公司 频率调整装置及其调整方法
CN101911495B (zh) * 2008-01-09 2013-08-28 株式会社理光 振荡频率控制电路、直流-直流转换器和半导体器件

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067456A1 (fr) * 2001-02-19 2002-08-29 Fujitsu Limited Regulateur automatique de frequence
KR100479329B1 (ko) * 2001-12-24 2005-03-30 한국전자통신연구원 동작주파수 및 구동전압 변동을 이용한 ｍｐｅｇ 디코딩 방법
EP1383239A1 (fr) * 2002-07-17 2004-01-21 STMicroelectronics N.V. Procédé et dispositif de contrôle automatique de la fréquence dans un récepteur du type DS-CDMA
US7954127B2 (en) 2002-09-25 2011-05-31 The Directv Group, Inc. Direct broadcast signal distribution methods
CN1519679B (zh) * 2003-01-21 2010-04-28 英业达股份有限公司 调整中央处理器工作频率的装置及其方法
DE10314149B4 (de) * 2003-03-28 2005-10-20 Infineon Technologies Ag Frequenzkorrektur in einem Mobilfunkempfänger mittels einer analogen und einer digitalen Regelschleife
KR100556862B1 (ko) 2003-06-24 2006-03-10 엘지전자 주식회사 이동 통신단말기의 주파수 자동 조절 장치
KR100548390B1 (ko) * 2003-08-14 2006-02-02 엘지전자 주식회사 휴대단말기의 자동주파수 제어장치 및 방법
JP3816079B2 (ja) * 2004-01-30 2006-08-30 株式会社半導体理工学研究センター Ｕｗｂ受信回路
US7958531B2 (en) 2005-04-01 2011-06-07 The Directv Group, Inc. Automatic level control for incoming signals of different signal strengths
US8549565B2 (en) 2005-04-01 2013-10-01 The Directv Group, Inc. Power balancing signal combiner
US8024759B2 (en) 2005-04-01 2011-09-20 The Directv Group, Inc. Backwards-compatible frequency translation module for satellite video delivery
US7950038B2 (en) 2005-04-01 2011-05-24 The Directv Group, Inc. Transponder tuning and mapping
US7900230B2 (en) 2005-04-01 2011-03-01 The Directv Group, Inc. Intelligent two-way switching network
US8621525B2 (en) 2005-04-01 2013-12-31 The Directv Group, Inc. Signal injection via power supply
US7945932B2 (en) 2005-04-01 2011-05-17 The Directv Group, Inc. Narrow bandwidth signal delivery system
US7987486B2 (en) 2005-04-01 2011-07-26 The Directv Group, Inc. System architecture for control and signal distribution on coaxial cable
US7937732B2 (en) 2005-09-02 2011-05-03 The Directv Group, Inc. Network fraud prevention via registration and verification
US8789115B2 (en) 2005-09-02 2014-07-22 The Directv Group, Inc. Frequency translation module discovery and configuration
US7991348B2 (en) 2005-10-12 2011-08-02 The Directv Group, Inc. Triple band combining approach to satellite signal distribution
US8019275B2 (en) 2005-10-12 2011-09-13 The Directv Group, Inc. Band upconverter approach to KA/KU signal distribution
CN101110802B (zh) * 2006-07-18 2011-10-19 展讯通信（上海）有限公司 无中心通信***终端频率累积误差修正方法
JP4644822B2 (ja) * 2007-01-17 2011-03-09 日本電信電話株式会社 自動周波数制御回路
JPWO2008099545A1 (ja) * 2007-02-16 2010-05-27 パナソニック株式会社 多チャンネル無線信号処理集積回路
US8712318B2 (en) 2007-05-29 2014-04-29 The Directv Group, Inc. Integrated multi-sat LNB and frequency translation module
US8238813B1 (en) 2007-08-20 2012-08-07 The Directv Group, Inc. Computationally efficient design for broadcast satellite single wire and/or direct demod interface
US7991378B2 (en) * 2008-04-14 2011-08-02 Telefonaktiebolaget Lm Ericsson (Publ) Time-error and frequency-error correction in a multi-carrier wireless communications system
AR074992A1 (es) 2009-01-06 2011-03-02 Directv Group Inc Estimacion del corrimiento de frecuencia para conversiones de frecuencia y diagnostico de sistema de unidades exteriores de bajo costo
CN101925170B (zh) * 2009-06-16 2012-12-05 电信科学技术研究院 一种频率控制装置及其进行自动频率控制的方法
US8923778B2 (en) * 2012-08-20 2014-12-30 Google Technology Holdings LLC Method for automatic frequency correction in a multi-carrier communications device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3686574A (en) * 1970-08-19 1972-08-22 Hallicrafters Co Self-correcting afc system
US5517678A (en) * 1988-11-02 1996-05-14 Deutsche Thomson-Brandt Gmbh Satellite radio receiver
US5163159A (en) 1990-07-30 1992-11-10 Motorola, Inc. Dual mode automatic frequency control
DE69217140T2 (de) * 1991-08-07 1997-07-03 Toshiba Ave Kk QPSK-Demodulator mit automatischer Frequenznachregelung
CA2098660C (en) * 1992-06-23 1999-08-03 Gen Suganuma Automatic frequency control circuit
JPH07212421A (ja) * 1994-01-19 1995-08-11 Toshiba Corp Ａｆｃ回路
JPH09162936A (ja) 1995-12-11 1997-06-20 Nec Corp 周波数オフセット補正機能付き通信装置
JP3033684B2 (ja) * 1996-06-25 2000-04-17 埼玉日本電気株式会社 自動周波数制御回路
JP3179344B2 (ja) 1996-06-28 2001-06-25 静岡日本電気株式会社 無線通信端末における自動周波数補正方法及び通信制御方法
JP2865086B2 (ja) * 1996-11-28 1999-03-08 日本電気株式会社 移動通信端末
JP3466422B2 (ja) * 1997-05-28 2003-11-10 株式会社ケンウッド 受信装置
JP3688113B2 (ja) * 1998-04-23 2005-08-24 三菱電機株式会社 デジタル音声放送受信機
US6463266B1 (en) * 1999-08-10 2002-10-08 Broadcom Corporation Radio frequency control for communications systems

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317830C (zh) * 2005-04-15 2007-05-23 展讯通信（上海）有限公司 自动频偏校正方法及使用该方法的装置和接收机
CN101911495B (zh) * 2008-01-09 2013-08-28 株式会社理光 振荡频率控制电路、直流-直流转换器和半导体器件
CN101615917B (zh) * 2008-06-23 2013-03-20 晨星软件研发(深圳)有限公司 频率调整装置及其调整方法

Also Published As

Publication number Publication date
GB0015602D0 (en) 2000-08-16
US6571088B1 (en) 2003-05-27
JP3551235B2 (ja) 2004-08-04
AU767953B2 (en) 2003-11-27
JP2001016285A (ja) 2001-01-19
GB2354650B (en) 2003-07-30
AU4264400A (en) 2001-01-11
CN1118979C (zh) 2003-08-20
GB2354650A (en) 2001-03-28

Similar Documents

Publication Publication Date Title
CN1118979C (zh) 自动频率控制电路
CN1202626C (zh) 振荡器有效同步的多模通信***
CN1180553C (zh) 信道预测设备和方法、cdma接收设备和方法、cdma收发方法
CN1248535C (zh) 在无线通信***中执行诸如硬切换等切换的方法和***
CN1665140A (zh) 双点调制式调频装置、无线发送装置和无线通信装置
CN1144407C (zh) 码分多址通讯***的信号接收装置
CN1647475A (zh) 无线通信***的频率定时控制环路
CN1150673C (zh) 自动增益控制器和方法及有自动增益控制功能的通信装置
CN1146146C (zh) 一种移动站在语音通信模式期间执行自动频率控制的方法
CN1835403A (zh) 通信用半导体集成电路和移动通信用终端器件
CN1114520A (zh) 自动增益控制装置、通信***和自动增益控制方法
CN1175140A (zh) Cdma通信***和方法
CN1922806A (zh) 自动频率改正方法及装置
CN1285092A (zh) 用于扩频数字传输的带有并行相关器的接收机
WO2007056948A1 (fr) Procede et dispositif de modulation et de demodulation a spectre etale
CN1307750A (zh) 无线电终端装置
CN1426260A (zh) 用于消除直接(dc)偏移的直接转换接收器
CN1251485A (zh) Cdma接收器
CN1533039A (zh) 移动通信***中补偿频率偏移的装置和方法
CN1130043C (zh) 在等待方式中移动站执行自动频率控制的方法
CN1297286A (zh) 频率合成器和振荡频率控制方法
CN1773887A (zh) 宽带码分多址***中基站间b节点帧号同步方法及其***
CN1161605A (zh) 通信设备
US6741665B2 (en) Method and apparatus providing an amplitude independent automatic frequency control circuit
CN1578113A (zh) 两点调变器装置及其在发射装置及接收装置之应用

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030820

Termination date: 20120624