CN1275164C - 数据传输控制***、电子设备、及数据传输控制方法 - Google Patents

Abstract

本发明提供了一种数据传输控制***，其接收通过BUS1(IEEE1394)传输来的命令包ORB，向与BUS2(ATA(IDE)/ATAPI)连接的装置发布由ORB指示的命令，指示DMA传输开始。在DMA传输结束后中止根据ORB发布的命令CMD1。对总线复位前的ORB1与总线复位后的ORB2的内容进行比较，当内容不同时，在DMA传输结束后，中止根据ORB1向装置发布的命令CMD1。在与BUS2连接的装置之间传输虚拟数据，直到DMA传输结束，通过虚拟更新指针，进行虚拟数据传输控制。

Description

数据传输控制***、电子设备、 及数据传输控制方法

技术领域

本发明涉及一种数据传输控制***、电子设备、程序及数据传输控制方法。

背景技术

近年来，称作IEEE1394的接口标准倍受注目。在该IEEE1394的总线上不仅连接硬盘驱动器、光盘驱动器、打印机和扫描仪等的计算机***设备，还连接录像机、VTR、VT等的家用电器。因此，电子设备数据化的飞速发展值得期待。

在该IEEE1394中，既可以在总线上重新连接电子设备，又可以从总线上拆除电子设备，当连接总线的节点增加或减少时，发生所谓的总线复位。而且，总线复位一发生，节点的拓扑信息就被清除，其后，自动重新设定拓扑信息。

这样，在IEEE1394中，因为总线复位后，自动重新设定拓扑信息，在所谓的运行状态下线缆***或拔出(热插拔)成为可能。因此，一般用户，象使用VTR等的通常的家用电器一样，能够自由地***或拔出与电子设备的线缆，在所谓的家用网络***的普及上发挥了作用。

不过，以该总线复位的发生作为主要因素往往会产生各种问题。例如，对硬盘驱动器(广义上是指存储装置。更进一步广义上是指装置)发布命令，开始DMA(Direct Memory Access)传输后，在该DMA传输中，当总线复位发生时，会产生死机等的问题。

而且，作为解决总线复位发生时的各种问题的现有技术，例如大家熟知的在日本专利公报第2001-177537号中披露的技术。

发明内容

本发明克服了上述不足，其目的在于提供一种可以适当中止发布给装置的命令的数据传输控制***、电子设备、程序以及数据传输控制方法。

本发明涉及一种数据传输控制***，用于通过总线进行数据传输，其包括：命令处理部分，其接收通过第一总线传输来的命令包，向与第二总线连接的装置发布由命令包指示的命令，指示通过第二总线的DMA传输开始；命令中止部分，等待根据命令包开始的DMA传输的结束，在根据命令包开始的DMA传输结束后，中止根据命令包向与第二总线连接的装置发布的命令；以及命令比较部分，在第一命令包处理中，清除节点的拓扑信息的总线复位发生后时，将总线复位发生前通过第一总线传输来的第一命令包的内容与总线复位发生后通过第一总线传输来的第二命令包的内容进行比较，当该命令中止部分判断第一命令包的内容与第二命令包的内容不相同时，在根据第一命令包开始的DMA传输结束后，中止根据第一命令包向与第二总线连接的装置发布的命令。

在本发明中，向与第二总线连接的装置发布从第一总线传输来的命令包指示的命令，指示DMA传输开始。而且，在DMA传输结束后，中止(中断、取消)向与第二总线连接的装置发布的命令。基于此，可以防止通过DMA传输的异常结束与第二总线连接的装置死机等的情况发生，适当中止发布给装置的命令。此外，例如，第一总线是根据第一接口标准进行数据传输的总线，第二总线是根据第二接口标准进行数据传输的总线。

另外，当判断第一命令包的内容与第二命令包的内容相同时，继续总线复位发生时的数据传输，恢复数据传输。

此外，在本发明中，在第一命令包处理中，清除节点的拓扑信息的总线复位发生时，当向与第二总线连接的装置发布第一命令包的命令时，对第一命令包的命令进行中止处理，当不向与第二总线连接的装置发布第一命令包的命令时，不对第一命令包的命令进行中止处理就转移到对第二命令包的处理。

此外，在本发明中，该命令中止部分，在与第二总线连接的装置之间进行虚拟数据传输控制，直到DMA传输结束。

此时的虚拟数据传输控制既可以通过虚拟更新暂时存储传输数据的包缓冲器的指针来实现，又可以通过设置虚拟传输用的硬件来实现。此外，例如虚拟数据是仅通过第二总线被传输，通过第一总线不被传输的数据。

此外，在本发明中，该命令中止部分在判断是否中止命令时，当不进行DMA传输的时候，不必进行虚拟数据传输控制就可中止命令。

这样一来，可以省略虚拟数据的传输控制处理，提高处理效率。

此外，本发明还包括指针管理部分，以环形缓冲器方式管理暂时存储传输数据的包缓冲器的指针，每当来自第二总线的传输数据被写入包缓冲器时就更新第一指针，每当从包缓冲器中读出通向第一总线的传输数据时就更新第二指针，该命令中止部分，为了第二指针不被每当来自第二总线的传输数据被写入包缓冲器时就被更新的第一指针超过，通过虚拟更新第二指针，进行虚拟数据传输控制。

此外，本发明还包括指针管理部分，其以环形缓冲器方式管理暂时存储传输数据的包缓冲器指针，每当从包缓冲器中读出通向第二总线的传输数据时就更新第三指针，每当来自第一总线的传输数据被写入包缓冲器时就更新第四指针，该命令中止部分，为了第四指针不被每当从包缓冲器读出通向第二总线的传输数据时就被更新的第三指针超过，通过虚拟更新第四指针，进行虚拟数据传输控制。

此外，在本发明中，第一总线是根据IEEE1394标准进行数据传输的总线，第二总线是根据ATA/ATAPI标准进行数据传输的总线。

另外，本发明涉及一种电子设备，其包括：上述任一所述的数据传输控制***，以及与第二总线连接的装置。

另外，本发明涉及一种使数据传输控制***发挥功能的程序，该数据传输控制***包括命令处理部分，其接收通过第一总线传输来的命令包，向与第二总线连接的装置发布由命令包指示的命令，指示通过第二总线的DMA传输开始；以及命令中止部分，在根据命令包开始的DMA传输结束后，其中止根据命令包向与第二总线连接的装置发布的命令。

另外，本发明涉及一种数据传输控制方法，用于通过总线进行数据传输，向与第二总线连接的装置发布由命令包指示的命令，指示通过第二总线的DMA传输开始，等待根据命令包开始的DMA传输的结束，在根据命令包开始的DMA传输结束后，中止根据命令包向与第二总线连接的装置发布的命令，在第一命令包处理中，清除节点的拓扑信息的总线复位发生后，将总线复位发生前通过第一总线传输来的第一命令包的内容与总线复位发生后通过第一总线传输来的第二命令包的内容进行比较的同时；当判断第一命令包的内容与第二命令包的内容不相同时，等待根据第一命令包开始的DMA传输的结束，在所述DMA传输结束后，中止根据第一命令包向与第二总线连接的装置发布的命令。

附图说明

图1是对IEEE1394、SBP-2的层结构进行说明的示意图。

图2是对SBP-2的处理概况进行说明的示意图。

图3是对在SBP-2中将数据从起始点传输到目标时的命令处理进行说明的示意图。

图4是对在SBP-2中将数据从起始点传输到目标时的命令处理进行说明的示意图。

图5A、图5B和图5C是对页表进行说明的示意图。

图6是对被总线复位清除的节点的拓扑信息进行说明的示意图。

图7A和图7B是对数据传输中总线复位发生时出现的问题进行说明的示意图。

图8是本实施例的数据传输控制***、电子设备的构成实施例的示意图。

图9表示的是本实施例的详细处理实施例的流程图。

图10表示的是本实施例的详细处理实施例的流程图。

图11是对数据传输恢复处理进行说明的示意图。

图12是对ORB的内容比较进行说明的示意图。

图13是对命令的中止处理进行说明的示意图。

图14A、图14B、图14C、图14D和图14E是对实现虚拟数据传输处理的指针控制方法(读时)进行说明的示意图。

图15A、图15B、图15C、图15D和图15E是对实现数据虚拟传输处理的指针控制方法(写时)进行说明的示意图。

图16表示的是ATA/ATAPI的接口电路的构成实施例的示意图。

图17A和图17B表示的是PIO读、PIO写时的信号波形图。

图18A和图18B表示的是DMA读、DMA写时的信号波形图。

图19A和图19B表示的是UltraDMA读、UltraDMA写时的信号波形图。

具体实施方式

以下，就本发明的实施例进行详细说明。

另外，以下说明的本实施例，不是对记载在权利要求范围内的本发明内容的不当限定。而且本实施例中所描述的全部构件，不一定是本发明技术手段所必须的构成要件。

1.IEEE1394、SBP-2

1.1层结构

作为包括IEEE1394处理层一部分功能的上层协议采用被称作SBP-2(Serial Bus Protocol-2)的协议。而且，建议该SBP-2(广义上是指SBP)的目的是为了可以利用SCSI(MMC-2)的命令集合。当使用该SBP-2时，向与现存的SCSI标准对应的电子设备上使用的命令集合施加最小限度的变更，就可以使用在IEEE1394标准的电子设备上。因此，可以使电子设备的设计和开发容易化。

图1简略地示出了IEEE1394、SBP-2的层结构(协议栈)。

IEEE1394(IEEE1394-1995、P1394a和P1394b等)的协议由处理层、链路层和物理层构成。

处理层向上层提供处理单元的接口(服务)，通过下层的链路层提供的接口，实施读处理、写处理和锁处理等的处理。

这里，在读处理中，数据从应答节点传输至请求节点。另一方面，在写处理中，数据从请求节点传输至应答节点。此外，在锁处理中，数据从请求节点传输至应答节点，应答节点对该数据实施处理后，返回请求节点。

链路层提供用于寻址、数据校验和包收发的数据帧、同步传输的周期控制等。

物理层将链路层使用的逻辑符号转换为电信号、进行总线调停、为总线提供物理接口。

如图1所示，SBP-2提供包含IEEE1394(广义上是指第一接口标准)处理层的一部分功能的上层协议。

1.2SBP-2的处理

图2表示的是SBP-2(广义上是指第一接口标准的上层的第一协议)处理全过程的流程图。

如图2所示，在SBP-2中，首先，进行用于确认连接设备的ROM配置信息的读处理(步骤T1)。

其次，进行用于获得起始点(例如个人计算机)对目标(例如存储装置)的存取权(请求开始许可。总线使用权)的登录处理(步骤T2)。具体地说，通过起始点建立的登录ORB(Operation RequestBlock)进行登录处理。

接着，进行读取代理的初始化(步骤T3)。然后，通过命令块ORB(标准命令ORB)进行命令处理(步骤T4)，最后通过注销ORB进行注销处理(步骤T5)。

这里，在步骤T4的命令处理中，如图3的A1所示，起始点传输写请求包(发布写请求处理)，回应目标的门铃寄存器。于是，如A2所示，目标传输读请求包，起始点返回对应的读应答包。基于此，起始点建立的ORB(命令块ORB)被目标的数据缓冲器(包缓冲器)取出。而且，目标解析被取出的ORB中包含的命令。

然后，ORB中包含的命令是SCSI的写命令时，如A3所示，目标将读请求包传输至起始点，起始点返回对应的读应答包。基于此，起始点的数据缓冲器中存储的数据被传输至目标。而且，例如，当目标是存储装置时，传输的数据被写入存储装置。

另一方面，ORB中包含的命令是SCSI的读命令时，如图4的B1所示，目标将一系列的写请求包传输至起始点。基于此，例如，当目标是存储装置时，从存储装置中读出的数据可被传输至起始点的数据缓冲器。

根据该SBP-2，目标在自身状况良好时，可传输请求包(发布处理)，收发数据。因此，起始点和目标不必同步工作，可提高数据传输效率。

此外，作为IEEE1394的上层协议，除了适合存储装置和打印机的数据传输的SBP-2以外，适合视频和声音的数据传输的AV/C命令也被建议加入。而且，作为在IEEE1394总线上传输网络协议(IP)包的协议，称为IPover1394的协议也被建议采用。

另外，目标、起始点之间进行数据传输时，如图5A所示，在起始点(个人计算机、对方节点)的数据缓冲器上有页表存在和不存在两种情况。

而且，当页表存在时，如图5B所示，起始点建立的ORB中，包含其页表的地址和区段数。并且，使用该页表，传输数据的地址(读出地址、写入地址)被指定间接地址。

另一方面，当页表不存在时，如图5C所示，ORB中包含地址和数据长度，传输数据的地址被指定直接地址。

1.3总线复位

在IEEE 1394上，由于施加电源等，中途拔出或***装置时，总线复位发生(发布)。也就是说，各节点监视端口的电压变化。而且，由于新的节点被连接在总线上等原因节点电压发生变化时，检测该变化的节点向总线上其他的节点通知总线复位发生的情况。此外，各节点的物理层向链路层传达总线复位发生的情况。

这样一来，当总线复位发生时，图6所示的拓扑信息(节点ID等)被清除。而且，其后，自动重新设定拓扑信息。也就是说，总线复位后，进行树识别和自我识别。之后，决定同步资源管理、循环中心和总线管理等的管理节点。而且恢复通常的包传输。

这样一来，在IEEE1394上，因为总线复位后自动重新设定拓扑信息，所以，可以自由拔出或***电子设备的线缆，可实现所谓的热插拔。

此外，在处理过程中发生总线复位时，该处理被取消。而且，发布了被取消的处理的请求节点在新设定拓扑信息后，再次传输请求包。另外，应答节点不向请求节点送回被总线复位取消的处理的应答包。

1.4基于总线复位的死机

上述的总线复位发生在数据传输中时，会产生以下问题。

例如，如图7A所示，刚刚将数据传输到C1所示的位置(地址)，总线复位就发生了。此时，总线复位发生时正在进行的处理全部被取消。因此，通过总线复位发生前的ORB(以下酌情称为ORB1)请求数据传输的个人计算机等的起始点，如图7B所示，再次建立总线复位后的ORB(以下酌情称为ORB2)，数据传输重新从最初指示到存储装置等的目标。因此，从图7B的C2所示的位置恢复数据传输，产生数据被双重传输的问题。

为了解决这种问题，在日本专利公报第2001-177537号的现有技术中，对总线复位前的ORB1和总线复位后的ORB2的内容进行比较，如果ORB1和ORB2相同的话，就从图7B的C3所示的位置恢复数据传输。

不过，由于个人计算机OS(操作***)的建立，ORB2和总线复位前的ORB1内容不同，总线复位后往往从个人计算机传输过来。

例如，ORB1包含图3所示的SCSI(MMC-2)的写命令，在基于该写命令的数据传输中，总线复位发生。此时，总线复位后，个人计算机的OS为了检查FAT(文件分配表)的内容，往往发送包含FAT的读命令的ORB2。

此时，在总线复位前的ORB1中，指示数据的写命令，在总线复位后的ORB2中，指示FAT的读命令，ORB1和ORB2的内容不同。因此，需要中止对后段的存储装置已经发布的ORB1的写命令。

可是，根据总线复位前的ORB1的写命令，已经开始DMA传输时，一中止该写命令就会产生后段的存储装置死机的问题。

2.整体构成

图8示出了解决上述问题的数据传输控制***以及包括该***的电子设备的整体构成实施例。此外，下面，举例说明，与起始点之间进行数据传输的目标是存储装置(硬盘驱动器、CD驱动器、DVD驱动器等)时的情况，但本发明不局限于此。

具有数据缓冲器4的个人计算机(主机)2和电子设备8与遵循IEEE1394的BUS1连接。而且，电子设备8包括数据传输控制***10和存储装置100(广义上是指装置)。

此外，电子设备8可以含有没有图示的***CPU、***存储装置(ROM、RAM)、操作部分、或者信号处理装置等。

数据传输控制***10包括：物理层(PHY)电路14、链路层电路20、SBP-2电路22、接口电路30、缓冲器管理电路38、包缓冲器40(数据缓冲器)。此外，还包括CPU 42、闪存44(EEPROM)。此外，还包括固件50，其将该处理模块(程序)存储在闪存44上，由CPU 42(广义上是指处理器)执行。此外，本实施例中的数据传输控制***10不必包括图8所示的全部的电路模块、功能模块，可以省略其中的一部分。

物理层电路14是通过硬件实现图1的物理层协议的电路，具有将链路层电路20使用的逻辑符号转换为电信号的功能。

链路(&处理)层电路20是用于通过硬件实现图1的链路层的协议和处理层的部分协议的电路，提供节点之间包传输的各种服务。

借助这些物理层电路14、链路层电路20的功能，通过BUS1(第一总线)，在与个人计算机2(广义上是指电子设备)之间，可以进行遵循IEEE1394标准的数据传输。

SBP-2电路22(传输执行电路)是通过硬件实现SBP-2的部分协议和部分处理层的电路。借助该SBP-2电路22的功能，将传输数据分割成一系列的包，可对分割的一系列的包进行连续传输处理。

接口电路30是对与存储装置100的接口进行处理的电路。借助该接口电路30的功能，通过BUS2(第二总线)，在与存储装置100之间，进行遵循ATA(AT Attachment)、ATAPI(ATA PacketInterface)的数据传输。

而且，如图8所示，通过设置物理层电路14、链路层电路20和接口电路30，可使数据传输控制***10在IEEE1394(广义上是指第一接口标准)和ATA(IDE)/ATAPI(广义上是指第二接口标准)之间具有转换桥接功能。

接口电路30所包含的DMA控制器32是用于通过BUS2，在与存储装置100之间进行DMA(Direct Memory Access)传输的电路。

此外，与BUS2连接的存储装置100包括：接口电路102，用于进行遵循ATA(IDE)/ATAPI的数据传输；存取控制电路104，其对存储器106进行存取控制(写入或者读出)；以及硬盘和光盘等的存储器106。

缓冲器管理电路38是管理与包缓冲器40接口的电路。缓冲器管理电路38包括：用于控制缓冲器管理电路38的寄存器、对包缓冲器40的总线连接进行调停的调停电路、生成各种控制信号的序列发生器等。

此外，缓冲器管理电路38包括指针管理部分39。该指针管理部分39以环形缓冲的方式管理包缓冲器40的指针，对用于写入、读入的多个指针进行更新处理。

包缓冲器40(包存储装置、数据缓冲器)是用于暂时存储包(传输数据)的缓冲器，由SRAM、SDRAM或DRAM等的硬件构成。此外，在本实施例中，包缓冲器40作为可随机存取的包存储部分发挥作用。而且，不用将包缓冲器40内置在数据传输控制***10中，可以外置。

CPU 42(广义上是指处理器)用于控制整个装置和数据传输。

闪存44(EEPROM)是可电子改写数据的非易失性存储装置。该闪存44上存储硬固件50的处理模块(程序)。

固件50是包括在CPU 42上运行的各种处理模块(处理过程)的程序，处理层等的协议由该固件50和作为硬件的CPU 42实现。

固件50(F/W)包括通信部分52、管理部分60、读取部分70、存储作业部分80和下载部分90。此外，固件50不必包括这些全部功能块，可以省略其中的一部分。

这里，通信部分52是作为和物理层电路14、链路层电路20等的硬件之间的接口起作用的处理模块。

管理部分60(管理代理)是进行登录、连接、注销和复位等管理的处理模块。例如，当起始点向目标请求登录时，首先，该管理部分60可接受该登录请求。

读取部分70(读取代理)是进行ORB(Operation Request Block)接收、状态发布、请求对存储作业部分80的命令处理的处理模块。读取部分70与只处理单一请求的管理部分60不同，根据来自起始点的请求，也处理本身读取的ORB的连接表。

存储作业部分80是用于执行ORB所包含的命令处理和DMA传输处理的处理模块。

下载部分90是用于对存储在闪存44上的固件50的处理模块等进行更新处理的处理模块。

存储作业部分80包括：命令处理部分82、命令比较部分84、命令中止部分86和传输恢复部分88。

这里，命令处理部分82通过BUS1(IEEE1394等的第一接口标准的第一总线)对传输过来的ORB(广义上是指用于命令包、数据传输操作请求的命令包)进行各种处理。具体地说，接收来自BUS 1的ORB，向与BUS2(ATA/ATAPI等的第二接口标准的第二总线)连接的存储装置100(广义上是指装置)发布ORB所包含的命令(SCSI、MMC-2的命令)，指示通过BUS2的DMA传输(CPU不参与的数据传输)开始。

命令比较部分84在ORB处理中(基于ORB的数据传输中)总线复位(清除节点的拓扑信息的复位)发生时，将总线复位发生前通过BUS1传输来的ORB1的内容与总线复位发生后通过BUS1传输来的ORB2的内容进行比较。

命令中止部分86在根据该ORB(命令)已经开始的DMA传输(连续的数据传输)结束后，中止根据该ORB对存储装置100已经发布的命令(SCSI的读命令、写命令等)。

更具体地说，命令中止部分86当判断总线复位前的ORB 1与总线复位后的ORB2的内容不同时，在根据该ORB1(命令)已经开始的DMA传输结束后，中止(停止、取消)根据该ORB1对存储装置100已经发布的命令。

此时，命令中止部分86在与存储装置100之间进行虚拟数据传输控制，直到根据ORB已经开始的DMA传输结束。

也就是说，在具有总线桥接功能的本实施例的10中，通常从存储装置100中通过BUS2传输来的数据通过BUS1传输到个人计算机2。此外，从个人计算机2通过BUS1传输来的数据通过BUS2传输到存储装置100。

反之，在虚拟数据传输时，虚拟数据仅从存储装置100通过BUS2传输到数据传输控制***10，该虚拟数据不传输到个人计算机2。此外，数据从个人计算机2通过BUS1即使不传输到数据传输控制***10，也通过BUS2将虚拟数据传输到存储装置100。

此外，命令中止部分86中的中止处理，在总线复位后进行的连接处理结束后进行。

传输恢复部分88当判断总线复位前的ORB1与总线复位后的ORB2的内容相同时，继续总线复位发生时的数据传输(总线复位发生时传输的数据的下一个数据)进行恢复数据传输的处理。

3.处理的详细情况

下面参照图9和图10的流程图等，对本实施例的处理的详细情况进行说明。

图9是表示本实施例处理全过程的流程图。

在SBP-2的处理中，当接收包含命令CMD1的ORB1时(步骤S1)，判断总线复位是否发生(步骤S2)。而且，当总线复位不发生时，如图11的D1所示，对存储装置100(硬盘驱动器)发布ORB1所包含的命令CMD1(步骤S3)。

也就是说，在SBP-2中，使用与SCSI(MMC-2)类似的命令(读、写、工作方式检测、工作方式选择等)，存储装置100使用这些命令进行读、写等的工作。本实施例的数据传输控制***10取出ORB1所包含的命令CMD1，通过接口电路30和BUS2(ATA/ATAPI)向存储装置100发布该CMD1。

发布CMD1后，判断总线复位是否发生(步骤S4)。而且，当总线复位不发生时，判断DMARQ是否通过BUS2来自存储装置(步骤S5)。

也就是说，在遵循ATA/ATAPI的BUS2中，如后面所述，对作为DMA传输请求的DMARQ和作为与DMARQ对应的应答的DMACK等的信号被定义。而且，存储装置100的接口电路102在激活DMARQ后，数据传输控制***的接口电路30一激活DMACK就可以开始DMA传输。

当DMARQ未到来时，判断总线复位是否发生(步骤S6)。而且，当总线复位未发生时，判断DMARQ是否来了，重复步骤S5和S6的判断，直到DMARQ到来。

当DMARQ到来时，进行激活DMACK的处理等，指示DMA传输开始(步骤S7)。而且，如图11的D2和D3所示，通过BUS1(IEEE1394)和BUS2(ATA/ATAPI)进行数据传输。

在此，通过BUS1的数据传输由物理层电路14、链路层电路20和SBP-2电路22等实现。通过该数据传输，个人计算机2的数据缓冲器4的数据被写入包缓冲器40，或者包缓冲器40的数据被读入数据缓冲器4。

另一方面，通过BUS2的数据传输由接口电路30等实现。通过该数据传输，包缓冲器40的数据被写入存储装置100的存储器106，或者存储器106的数据被读入包缓冲器40。

接着，判断总线复位是否发生(步骤S8)。当DMA传输结束(步骤S9)时，结束关于ORB1的命令处理(步骤S10)，对个人计算机2传达ORB1的状态(步骤S11)。这样的话，结束关于ORB1的一系列的命令处理。

在步骤S2、S4、S6和S8中，判断总线复位发生时，如图11的D4所示，进行等待来自起始点连接的连接处理(步骤S12)。

也就是说，在SBP-2中，总线复位发生前，已登录的起始点，在总线复位后，在一定期间内，可以优先连接该目标。总线复位后，通过进行该连接处理，起始点可以独占对该目标的存取权(总线使用权)。

连接处理后，当接收包含命令CMD2的ORB2(步骤S13)时，如图11的D5所示，对比较总线复位前的ORB1(CMD1)和总线复位后的ORB2的内容的命令进行比较处理(步骤S14)。

具体地说，如图12所示，在本实施例中，将ORB所包含的页表存在标志P、数据大小、命令块(命令集合)字段中的操作代码(区分写命令和读命令等的代码)和数据长度进行比较。此外，当ORB包含ORB识别信息(例如顺序号码)时，可以比较该识别信息。此外，当不使用页表时，比较数据磁盘记录值，当使用页表时，可以比较字段数。

通过对以上信息的比较，以简单的处理就可以准确判断总线复位前的ORB1和总线复位后的ORB2是否相同。

而且，当判断ORB1与ORB2的内容相同时，恢复对ORB1的数据传输处理(步骤S15)。基于此，如图11的D6所示，可以继续总线复位发生的数据传输，恢复数据传输。此外，日本专利公报第2001-177537号披露了数据传输的恢复处理的详细情况。

另一方面，如图13的E4所示，当判断ORB1与ORB2不相同时，判断是否已经向存储装置100发布ORB1所包含的CMD1(步骤S16)。而且，没有发布CMD1时，不必进行命令的中止处理就转移到对重新发送来的ORB2的处理(步骤S17)。这样，在本实施例中，当CMD1的处理中发生了总线复位时，判断CMD1发布结束(步骤S16)的时候，进行中止处理(步骤S21)，判断CMD1未发布(步骤S16)的时候，不必进行中止处理就转移到对CMD2的处理(步骤S17)。

另一方面，已经向存储装置100发布CMD1时，判断是否已经开始了DMA传输(步骤S18)。而且，当开始时，如图13的E5所示，就转移到命令CMD1的中止处理(步骤S21)。另一方面，未发布CMD1时，判断DMA传输请求DMARQ是否到来(步骤S19)，当DMARQ没有到来时，直接转移到CMD1的中止处理。另一方面，当DMARQ到来时，在指示DMA传输开始后(步骤S20)，再转移到CDM1的中止处理。而且，CMD1的中止处理结束后，转移到ORB2(CMD2)的处理(步骤S17)。

图10是关于CMD1中止处理的流程图。

首先，判断DMA传输是否处于进行中(步骤S31)。例如，当在图9的步骤S18中判断DMA传输没有开始，在步骤S19中判断DMARQ还未到来时，有可能判断在图10的步骤S31中DMA传输不在进行中。此时，不必进行步骤S32～S38的虚拟数据传输控制处理就可中止命令CMD1。这样一来，可以省略步骤S32～S38的处理，提高处理效率。

当判断DMA传输在进行中时，判断命令CMD1是读命令还是写命令(步骤S32)。

当CMD1是读命令时，如图13的E6所示，判断CMD1的DMA传输是否结束(步骤S33)。而且，在和存储装置100之间进行步骤S33～S35的虚拟数据传输(读)处理，直到DMA传输结束。而且，当判断DMA传输结束时，如图13的E7所示，进行CMD1的中止处理(步骤S39)。

另一方面，当CMD1为写命令时，判断CMD1的DMA传输是否结束(步骤S36)。而且，在和存储装置100之间进行步骤S36～S38的虚拟数据传输(写)处理，直到DMA传输结束。而且，当判断DMA传输结束时，进行CMD1的中止处理(步骤S39)。

此外，例如，通过ATA/ATAPI定义的软件复位实现命令的中止处理。具体地说，通过将存储装置100的接口电路102所具有的装置控制用的寄存器的SRST的位置“1”，执行该软件复位。根据使用了下面所述的BUS2的信号CS[1:0]、DA[2:0]、DIOW、DIOR等的PIO传输，通过接口电路30存取接口电路102的寄存器，可以实现对该寄存器的值的置位。

在以上所述的实施中，将总线复位前向存储装置发布的命令CMD 1(参照图9的步骤S3和图13的E1)，在根据ORB1(CMD1)开始的DMA传输(参照图9的步骤S7、S20和图13的E3)结束后中止(参照图10的步骤S39和图13的E7)。

这样一来，和存储装置100之间的通过BUS2的DMA传输正常结束后，命令CMD1被中止。因此，存储装置100能够将DMA传输正常中止，所以可以防止存储装置100死机。此外，借助虚拟数据传输进行通过BUS2的DMA传输，直到中止命令CMD1，所以不能给个人计算机2的处理带来坏影响。

特别是，具备ATA(IDE)/ATAPI的接口的存储装置100，原来作为个人计算机2的内置存储装置设计，没有对DMA传输中的IEEE1394的总线复位的发生进行假想设计。因此，将存储装置100连接在具备IEEE1394和ATA/ATAPI桥接功能的本实施例的数据传输控制***10上时，由于未预期的总线复位发生，存储装置100的死机概率高。根据本实施例，在DMA传输结束后中止命令，所以，对这种死机的发生能够防焕于未然。

4.虚拟数据传输

接着，参照图14A～图14E和图15A～图15E，对图10的步骤S33～S35、S36～S38的虚拟数据传输处理进行说明。

图14A～图14E是在个人计算机2读存储装置100的数据时(发送数据传输控制***10的数据时)对包缓冲器40的指针控制进行说明的示意图。

在图14A～图14E中，指针ATXP1(第一指针)是将来自BUS2(存储装置100、ATA/ATAPI)的传输数据写入包缓冲器40的指针，每次写入来自BUS2的数据都会被更新。此外，指针LTXP2(第二指针)是将通向BUS1(个人计算机2、IEEE1394)的传输数据从包缓冲器40读出的指针，每次写入通向BUS 1的数据都会被更新。这些指针的更新通过指针管理部分39进行。

如图14A所示，每当来自BUS2的传输数据通过接口电路30被写入包缓冲器40中时指针ATXP1都被更新，该指示位置移动到下侧方向(数据的积累方向)。而且，指针ATXP1以环形缓冲器的方式被管理。因此，如图14B所示，当指针ATXP1到达存储领域的下侧的边界BD2时，ATXP1返回存储领域的上侧的边界BD1(呈环形)。

而且，当判断ATXP1＝LTXP2时(图10的步骤S34)，如图14C所示，包缓冲器40的存储领域的全部数据被积累。此外，在图14A～图14E中，斜线表示的部分表示积累数据。

于是。在本实施例中，如图14D所示，向LTXP2的指针寄存器上重新写入和LTXP2相同的值(图10的步骤S35)。基于此，指针LTXP2被虚拟更新，获得和读出存储领域全部的积累数据相同的结果。而且，其后，如图14E所示，指针ATXP1被更新，向进行模拟读出的存储领域写入来自BUS2的传输数据。而且，反复图14A～图14E的指针控制，直到DMA传输结束(图10的步骤S33)，可以在BUS2之间进行虚拟数据的传输处理。

如上所述，在本发明的实施例中，通过LTXP2(第二指针)不被每当来自BUS2的传输数据被写入时都被更新的ATXP1(第一指针)超过，通过虚拟更新LTXP2，虚拟数据传输控制***得以成功实现。

图15A～图15E是在个人计算机2向存储装置100写数据时(接收数据传输控制***10的数据时)，对包缓冲器40的指针控制进行说明的示意图。

在图15A～图15E中，指针ARXP3(第三指针)是将通向BUS2的传输数据从包缓冲器40读出的指针，每当通向BUS2的数据被读出时都被更新。此外，指针LRXP4(第四指针)是将来自BUS1的传输数据写入包缓冲器40的指针，每当来自BUS1的传输数据时被写入时都被更新。这些指针的更新通过指针管理部分39进行。

如图15A所示，每当通向BUS2的传输数据从包缓冲器40中被读出时指针ARXP3都被更新，该指示位置移动到下侧方向。而且，指针ARXP3以环形缓冲器的方式被管理。因此，如图15B所示，指针ARXP3一到达下侧边界BD2就返回上侧边界BD1。

而且，当判断ARXP3＝LRXP4时(图10的步骤S37)，如图15C所示，包缓冲器40的存储领域的全部数据可以被读出。

于是，在本实施例中，如图15D所示，向LRXP4的指针寄存器上再次写入和LRXP4相同的值(图10的步骤S38)。基于此，指针LRXP4被虚拟更新，获得和写入存储领域全部的数据相同的结果。而且，如图15E所示，指针ARXP3被更新，从进行模拟写入的存储领域读出通向BUS2的传输数据。而且，反复图15A～图15E的指针控制，直到DMA传输结束(图10的步骤S36)，可以在和BUS2之间进行虚拟数据的传输处理。

如上所述，在本实施例中，为了LRXP4(第四指针)不被每当通向BUS2的传输数据被读出时都被更新的ARXP3(第三指针)超过，通过虚拟更新LRXP4，使虚拟数据传输控制***得以成功实现。

如上所述，在本实施例中，通过BUS2在和存储装置100之间模拟传输虚拟数据，直到DMA传输结束，在DMA传输结束后，中止命令CMD1。而且，个人计算机2一侧的传输数据的读出或写入如图14D和图15D所示，从指针LTXP2和指针LRXP4的虚拟更新以模拟的方式进行。因此，可以防止基于继续DMA传输直到中止命令CMD1的不好影响波及到个人计算机2的处理。而且，总线复位后，在CMD1被中止后，可以适当执行个人计算机2重新传送来的ORB2(CMD2)的处理。

此外，指针LTXP2和LRXP4的虚拟更新的方法不限于图14A～图15D所示的方法，至少为了不超过指针ATXP1和ARXP3，可以控制LTXP2和LRXP4。此外，不是图14A～图15D所示的指针控制，设置数据传输用的专用硬件电路，可以实现虚拟数据的传输处理。

5.ATA/ATAPI的接口电路

图16表示的是ATA/ATAPI的接口电路30的构成实施例。此外，接口电路30不必包含图16的全部电路块，可以省略其中的一部分。

FIFO31是调整(缓冲)数据传输的传输速率差的缓冲器。DMA控制器32是对FIFO31和接口核心电路34进行控制(REQ/ACK控制)等的电路。

接口核心电路34是进行DMA控制的电路。接口核心电路34中所含的计数器35是ATA(IDE)/ATAPI用的复位计数器。接口核心电路34所含的UDMA电路36是控制ATA/ATAPI的UltraDMA传输的电路，包括UltraDMA用的FIFO37和UltraDMA用的CRC运算电路38。

寄存器33是用于控制DMA传输开始等的寄存器，该寄存器33可以通过固件50(CPU 42)存取。

CS[1:0]是为了存取ATa的各寄存器而使用的芯片选择信号。DA[2:0]是用于存取数据或数据端口的地址信号。

DMARQ、DMACK是使用在DMA传输上的信号。当数据传输准备就绪时，存储装置100(装置)一侧激活(发布)DMARQ信号；数据传输控制***10(主机)一侧对此进行应答，在DMA传输开始时激活信号DMACK。

DIOW(STOP)是写入寄存器或者数据端口时使用的写信号，此外，在UltraDMA传输中作为STOP信号发挥功能。DIOR(HDMARDY、HSTROBE)信号是从寄存器或者数据端口中读数据时使用的读信号。此外，在UltraDMA传输中作为HDMARDY、HSTROBE信号发挥作用。

IORDY(DDMARDY、DSTROBE)是在存储装置100的数据传输没有准备就绪时使用的等待信号等。此外，其在UltraDMA传输中作为DDMARDY、DSTROBE信号发挥作用。

图17A～图19B是以上ATA用的信号的波形图。此外，在这些图中，“#”表示的是负逻辑(低电平激活)的信号。

图17A和图17B是PIO(ParallelI/O)读和PIO写时的信号波形图。ATA的状态寄存器的读通过图17A的PIO读进行，向控制寄存器的写通过图17B的PIO写进行。例如，为了中止向存储装置100发布的命令的软件复位，通过图17B的PIO写，可以将接口电路102的寄存器的SRST位设置为“1”。

图18A和图18B是DMA读和DMA写时的信号波形图。当数据传输准备就绪时，存储装置100(接口电路102)激活DMARQ(高电平)。而且，数据传输控制***10(接口电路30)接收激活的DMARQ，并激活DMACK(低电平)，开始DMA传输。其后，使用DIOR(读时)或者DIOW(写时)，进行数据DD[15:0]的DMA传输。

图19A和图19B是UltraDMA读、UltraDMA写时的信号波形图。当数据传输的准备就绪时，存储装置100激活DMARQ。而且，数据传输控制***10接收DMARQ，激活DMACK，开始DMA传输。其后，使用DIOW、DIOR和IORDY，进行数据DD[15:O]的UltraDMA传输。

此外，本发明不局限于本实施例，在本发明主题范围内可以有各种变形。

例如，在说明书的描述中，引用术语(IEEE1394、ATA/ATAPI、SBP-2、IPover1394、ORB、个人计算机·存储装置、硬盘驱动器·光盘驱动器、存储装置、CPU等)时标注了其广义术语(第一接口标准、第二接口标准、第一接口标准的第一上层协议、第一接口标准的第二上层协议、命令包、电子设备、存储装置、装置、处理器等)，在说明书的其他描述中也可以置换成广义术语。

另外，本发明中的从属权利要求所涉及的发明，可以省略其中从属项的权利要求的一部分构成要件。此外，本发明的独立权利要求1所涉及的发明的要件也可以从属于其他的独立权利要求。

另外，本发明的数据传输控制***、电子设备的构成不限于图8所示的构成，可有各种变形。例如，既可以省略部分这些图的各电路块、各功能块，也可以变更其连接关系。此外，第二总线(BUS2)也可以连接在与存储装置不同的装置上。另外，物理层电路、链路层电路和包缓冲器的连接构成也不限于图8所示的连接构成。

此外，本实施例中，虽然对通过固件(程序)实现命令处理部分、命令中止部分、命令比较部分和传输恢复部分等的功能的情况进行了描述，但也可以通过硬件电路实现这些中的部分功能或全部功能。

此外，本发明特别适用于IEEE1394中的总线复位，但除此之外，至少适用于清除节点的拓扑信息的复位。此外，本发明也可以适用于除总线发生时以外的命令中止处理。

此外，本发明可以适用于各种电子设备(硬盘驱动器、光盘驱动器、光磁盘驱动器、PDA、扩展设备、音响设备、数码录像机、手机、打印机、扫描仪、TV、VTR、电话机、显示装置、投影机、个人计算机或者电子记事本等)。

另外，在本实施例中，也对将本发明适用于IEEE1394、SBP-2、ATA/ATAPI标准中的数据传输的情况进行了描述。不过本发明对基于例如IEEE1394(P1394a)、SBP-2(SBP)、ATA/ATAPI相同的思想的标准，以及由IEEE1394、SBP-2、ATA/ATAPI发展的标准的数据传输也适用。

尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改、变化和等同物由权利要求书的内容涵盖。

Claims (10)

1.一种数据传输控制***，用于通过总线进行数据传输，其特征在于包括：

命令处理部分，其接收通过第一总线传输来的命令包，向与第二总线连接的装置发布由命令包指示的命令，指示通过第二总线的DMA传输开始；

命令中止部分，等待根据命令包开始的DMA传输的结束，在根据命令包开始的DMA传输结束后，其中止根据命令包向与第二总线连接的装置发布的命令；以及

命令比较部分，其在第一命令包处理中，清除节点的拓扑信息的总线复位发生时，将总线复位发生前通过第一总线传输来的第一命令包的内容与总线复位发生后通过第一总线传输来的第二命令包的内容进行比较；

所述命令中止部分，

当判断第一命令包的内容与第二命令包的内容不相同时，等待根据第一命令包开始的DMA传输的结束，在所述DMA传输结束后，中止根据第一命令包向与第二总线连接的装置发布的命令。

2.根据权利要求1所述的数据传输控制***，其特征在于：

在第一命令包处理中，清除节点的拓扑信息的总线复位发生时，

向与第二总线连接的装置发布第一命令包的命令时，对第一命令包的命令进行中止处理，

不向与第二总线连接的装置发布第一命令包的命令时，不对第一命令包的命令进行中止处理，转移到对第二命令包的处理。

3.根据权利要求1所述的数据传输控制***，其特征在于：

所述命令中止部分，

在与第二总线连接的装置之间进行虚拟数据传输控制，直到DMA传输结束。

4.根据权利要求3所述的数据传输控制***，其特征在于：

所述命令中止部分，

在判断是否中止命令时，当不进行DMA传输的时候，不必进行虚拟数据传输控制就中止命令。

5.根据权利要求3所述的数据传输控制***，其特征在于：

还包括指针管理部分，其以环形缓冲器方式管理暂时存储传输数据的包缓冲器的指针，每当来自第二总线的传输数据被写入包缓冲器时就更新第一指针，每当从包缓冲器中读出通向第一总线的传输数据时就更新第二指针，

所述命令中止部分，

为了第二指针不被每当来自第二总线的传输数据被写入包缓冲器时就被更新的第一指针超过，通过虚拟更新第二指针，进行虚拟数据传输控制。

6根据权利要求3所述的数据传输控制***，其特征在于：

还包括指针管理部分，其以环形缓冲器方式管理暂时存储传输数据的包缓冲器的指针，每当从包缓冲器中读出通向第二总线的传输数据时就更新第三指针，每当来自第一总线的传输数据被写入包缓冲器时，就更新第四指针，

所述命令中止部分，

为了第四指针不被每当从包缓冲器中读出通向第二总线的传输数据时就被更新的第三指针超过，通过虚拟更新第四指针，进行虚拟数据传输控制。

7.根据权利要求1所述的数据传输控制***，其特征在于：

第一总线是根据IEEE1394标准进行数据传输的总线，第二总线是根据ATA/ATAPI标准进行数据传输的总线。

8.一种电子设备，其特征在于包括：

权利要求1至7中任一所述的数据传输控制***；以及与第二总线连接的装置。

9.一种数据传输控制方法，用于通过总线进行数据传输，其特征在于：

向与第二总线连接的装置发布由命令包指示的命令，指示通过第二总线的DMA传输开始，

等待根据命令包开始的DMA传输的结束，在根据命令包开始的DMA传输结束后，中止根据命令包向与第二总线连接的装置发布的命令；

在第一命令包处理中，清除节点的拓扑信息的总线复位发生后，将总线复位发生前通过第一总线传输来的第一命令包的内容与总线复位发生后通过第一总线传输来的第二命令包的内容进行比较的同时；

当判断第一命令包的内容与第二命令包的内容不相同时，等待根据第一命令包开始的DMA传输的结束，在所述DMA传输结束后，中止根据第一命令包向与第二总线连接的装置发布的命令。

10.根据权利要求9所述的数据传输控制方法，其特征在于：

在与第二总线连接的装置之间进行虚拟数据传输控制，直到DMA传输结束。

Images