CN1248125C - 数据传输控制装置、电子设备、及电子设备的制造方法 - Google Patents

Abstract

本发明提供了一种电子设备的制造方法，进行将通过BUS1(IEEE1394)传输来的信息下载并写入用于存储设备信息(GUID，配置ROM)、数据传输控制程序信息(SBP-2固件程序)的重写区域的重写处理。当检测到装置与BUS2(ATA/ATAPI，IDE)断开连接时，开始重写处理。根据与BUS2连接的装置具有的寄存器的存取结果，检测装置是否与BUS2连接。通过在下载模式中，在同与BUS1连接的PC之间进行数据传输，将信息写入重写区域。

Description

数据传输控制装置、电子设备、 及电子设备的制造方法

技术领域

本发明涉及一种数据传输控制装置、电子设备、程序及电子设备的制造方法。

背景技术

近年来，被称作IEEE1394的接口标准倍受注目。在IEEE1394标准下，不但计算机***设备，如硬盘驱动器，光盘驱动器，打印机和扫描仪等能与总线连接，而且家电产品如录像机、VTR和TV等也能与总线连接。因此，电子设备的数字化进程值得期待。

而且，一个具备IEEE1394等接口的电子设备必须要有一个GUID，该GUID是这个电子设备的特有的识别信息。因为这个原因，有必要在出场时将设备信息如该GUID(Global Unique ID)和ROM配置(ConfigurationROM)信息等写入电子设备的闪存(广义上是指非易失性存储器)。

然而，由于有必要将设备信息单独地写入每个电子设备，因此，最好尽可能在前半个步骤中就完成这个写入过程。更具体地说，最好在连接CD驱动器或硬盘驱动器等的存储装置前，将设备信息写入安装有数据传输控制装置LSI的衬底上。

发明内容

本发明克服了以上不足，其目的在于提供一种能够简单写入设备信息等的数据传输控制装置、电子设备、程序及电子设备的制造方法。

本发明涉及一种数据传输控制装置，用于通过总线进行数据传输，其特征包括：重写部分，其将通过第一总线传输来的信息下载并写入存储有设备信息和数据传输控制程序信息当中的至少一个的非易失性存储器的重写区域；以及重写启动部分，其当检测到第二总线没有和装置连接时，开始重写部分的处理。

当检测到装置和第二总线的断开连接(不存在)时，开始重写(rewriter)部分的处理过程(或重写部分被启动)。而且将通过第一总线传来的信息下载并写入到重写区域。因此，当装置与第二总线的连接断开时，信息如设备信息或数据传输控制程序信息等被自动写入重写区域。这就可以实现能够简单写入设备信息等的数据传输控制装置。

在这种情况下，设备信息可以是识别电子设备或数据传输控制装置的信息，也可以是数据传输控制中必须的设备信息。数据传输控制程序信息可以是控制通过第一总线的数据传输的程序的信息等。这种情况下的数据传输控制程序包含第一总线的第一接口标准的第一上层协议的数据传输控制程序。

根据对与第二总线连接的装置的存取结果，可以检测装置是否与第二总线连接。

此时对寄存器的存取可以是写寄存器，读寄存器，或者两者兼有。与第二总线连接的装置的寄存器必须符合第二总线的第二接口标准。

在下载信息到重写区域的模式中，通过执行数据传输控制装置和与第一总线连接的主机之间的数据传输，将信息写入重写区域。

在这种情况下，在下载模式中，通过第一总线的数据传输可以由例如第一接口标准实现。

此外，在本发明中，与将信息下载到重写区域的模式不同，在一般操作模式下，通过第一总线从主机传来的数据可以通过第二总线传输到装置，另外，通过第二总线从装置传来的数据可以通过第一总线传输到主机。

这就可以实现总线桥接的功能。

此外，在本发明中，该设备信息可以包含具有数据传输控制装置的电子设备中特有的标识信息。

因此，当该电子设备通过第一总线和其他的电子设备连接时，其他的电子设备很容易识别出该电子设备。

本发明中，该非易失性存储器有一个区域，表示是否数据传输控制程序信息已经被正常写入到重写区域的信息就保存在这个区域里。

这样可以防止错误的数据传输控制程序信息被写入重写区域。

此外，在本发明中，该非易失性存储器，其包含存储将重写部分的处理设置为启用或禁用的重写处理设定信息的区域，该重写处理设置信息，在初始状态时，设置为启用，在重写处理完成时，设置为禁用。

在初始化状态时，重写处理设置信息设置为启用，将跳过其他处理，立即切换到重写处理过程。

第一总线是根据第一接口标准进行数据传输的总线；第二总线是根据第二接口标准进行数据传输的总线。

此外，本发明涉及一种电子设备，其包含上述任一个的数据传输控制装置和与第二总线连接的装置。

另外，本发明涉及一种程序，其使数据传输控制装置发挥功能，该数据传输控制装置包括：重写部分，其将通过第一总线传输来的信息下载并写入存储有设备信息和数据传输控制程序信息当中的至少一个的非易失性存储器的重写区域；以及重写启动部分，其当检测到第二总线没有和装置连接时，开始重写部分的处理。

此外本发明涉及一种电子设备的制造方法，是包括数据传输控制装置和连接在数据传输控制装置的第二总线的装置的电子设备的制造方法，断开数据传输控制装置的第二总线与装置的连接，在第二总线与装置断开连接时，开始启动重写的处理；通过重写处理，将通过第一总线传输来的信息下载并写入存储有设备信息和数据传输控制程序信息当中的至少一个的非易失性存储器的重写区域；向重写区域写入信息后，数据传输控制装置和第二总线连接。

附图说明

图1是对IEEE1394、SBP-2的层结构进行说明的示意图。

图2是对SBP-2的处理概况进行说明的示意图。

图3是对在SBP-2中将数据从起始点传输到目标时的命令处理进行说明的示意图。

图4是对在SBP-2中将数据从目标传输到起始点时的命令处理进行说明的示意图。

图5A和图5B是对数据传输控制装置的总线桥接功能和电子设备制造方法进行说明的示意图。

图6是本实施例的数据传输控制装置、电子设备的构成实施例示意图。

图7是闪存(非易失性存储器)的内存映射示意图。

图8是本实施例的详细处理实施例的流程图。

图9是本实施例的详细处理实施例的另一流程图。

图10A、10B、和10C实对各种ATA寄存器进行说明的示意图。

图11A和11B是对电子设备的制造方法进行说明的示意图。

图12A和12B是对电子设备的制造方法和数据传输控制方法进行说明的示意图。

图13是对ID下载处理进行说明的示意图。

图14是对程序下载处理进行说明的示意图。

图15A、图15B是对配置ROM下载处理和下载完成处理进行说明的示意图。

图16是对ATA/ATAPI的接口电路的配置例进行说明的示意图。

图17A和图17B是PIO读、PIO写时的信号波形图。

具体实施方式

以下，就本发明的实施例进行详细说明。

另外，以下说明的本实施例，不是对记载在权利要求范围内的本发明内容的不当限定。而且本实施例中所描述的全部构件，不一定是本发明技术手段所必须的构成要件。

1.IEEE1394、SBP-2

1.1层结构

称作SBP-2(Serial Bus Protocol-2)的协议被提议成为一个包括IEEE1394处理层一部分功能的上层协议。SBP-2(广义上是指SBP)被提议能使SCSI(MMC-2)的命令集合运用在IEEE1394协议上。当使用该SBP-2时，对现存符合SCSI标准的电子设备上使用的命令集合施加最小限度的修改，就能使它们能用在符合IEEE1394标准的电子设备上。从而，使电子设备的设计和开发容易化。

图1简略地示出了IEEE1394、SBP-2的层结构(协议栈)。

IEEE1394(IEEE1394-1995、P1394a和P1394b等)的协议由处理层、链路层和物理层构成。

处理层向上层提供处理单元的接口(服务)，通过下层的链路层提供的接口，实施读处理、写处理和同步处理等的处理。

在这里，在读处理中，数据从应答节点传输至请求节点。在写处理中，数据从请求节点传输至应答节点。此外，在同步处理中，数据从请求节点传输至应答节点，应答节点对该数据实施处理后，返回请求节点。

链路层提供寻址、数据校验和包收发的数据组帧、同步传输的周期控制等。

物理层提供将链路层使用的逻辑符号转换为电信号、总线的调停、总线的物理接口。

如图1所示，SBP-2层提供一个包含IEEE1394(广义上是指第一接口标准)处理层一部分功能的上层协议。

1.2SBP-2的处理

图2表示的是SBP-2(广义上是指第一接口标准的第一上层协议)处理全过程的流程图。

如图2所示，在SBP-2上，首先，进行用于确认连接设备的ROM配置信息的读处理(步骤T1)。

其次，进行用于获得起始点(例如个人计算机)对目标(例如存储装置)的存取权(请求开始许可。总线使用权)的登录处理(步骤T2)。具体地说，通过起始点建立的登录ORB(Operation RequestBlock)进行登录处理。

接着，进行读取代理的初始化(步骤T3)。然后，通过命令块ORB(标准命令ORB)进行命令处理(步骤T4)，最后通过注销ORB进行注销处理(步骤T5)。

这里，在步骤T4的命令处理中，如图3的A1所示，起始点传输写请求包(发布写请求处理)，回应目标的门铃寄存器。于是，如A2所示，目标传输读请求包，起始点返回对应的读应答包。基于此，起始点建立的ORB(命令块ORB)被取出并保存在目标的数据缓冲器(包缓冲器)中。而且，目标解析被取出的ORB中包含的命令。

当ORB中包含的命令是SCSI写命令时，如A3所示，目标将读请求包传输至起始点，起始点返回对应的读应答包。基于此，起始点的数据缓冲器中存储的数据被传输至目标。而且，例如，当目标是存储装置时，传输的数据被写入存储装置。

另一方面，当ORB中包含的命令是SCSI的读命令时，如图4的B1所示，目标将一系列的写请求包传输至起始点。基于此，例如，当目标是存储装置时，从存储装置读出的数据可被传输至起始的数据缓冲器。

根据该SBP-2，目标在自身状况良好时，传输请求包(发布处理)后，可收发数据。因此，起始点和目标不必同步工作，可提高数据传输效率。

作为IEEE1394的上层协议，除了适合存储装置和打印机的数据传输的SBP-2外，适合视频和声音的数据传输的AV/C命令也被建议加入。此外，作为在IEEE1394总线上传输网络协议(IP)包的协议，IPover1394的协议也被建议采用。

1.3电子设备的组成

如图5A所示，本实施例的数据传输控制装置10具有在遵循IEEE1394(SBP-2)的BUS1(第一总线)和遵循ATA(IDE)/ATAPI的BUS2(第二总线)之间的桥接功能。在此，ATA(AT Attachment)主要作为硬盘接口标准被广泛使用，ATAPI(ATA Packet Interface)是也能将ATA使用在CD驱动器等的光盘驱动器上的接口标准。

可以实现图5A所示的总线桥接功能的数据传输控制装置10，将从PC(主机或个人计算机)传输来的ORB(广义上是指命令包)所包含的SCSI(MMC-2)的命令作为ATAPI的命令发布给存储装置100(广义上是指装置)。它实现了和存储装置100之间的数据传输。

通过赋予数据传输控制装置10这种总线桥接功能，使原先只提供ATA/ATAPI接口的存储装置100能够具有IEEE1394的接口功能。这也就可能增加包含存储装置100的电子设备的价值。

如图5B所示，在制造(出场)过程中，包含该存储装置100的电子设备8必须将设备信息(电子设备或数据传输控制装置的特有信息)，如GUID(Global Unique ID)和ROM配置信息(ConfigurationROM)等，写入数据传输控制装置10(LSI芯片)的内置闪存44上。一旦这些设备信息被写入闪存，就可能实现当电子设备8连接到其他电子设备上时的恰当的数据传输。当控制SBP-2(IEEE1394)数据传输的SBP-2(SBP)固件(广义上是指数据传输控制程序)进行校正的时候，或当电子设备的制造者希望使用专用的SBP-2固件时，就需要通过向闪存44写入并更新SBP-2固件。

此时在图5B中，SBP-2数据传输被用来将设备信息和SBP-2固件写入闪存44。

更具体地说，工厂PC的IEEE1394端口和具有数据传输控制装置10的衬底(电路板)9的IEEE1394端口相连接。而且，从一般操作模式(数据传输的常用模式)转换到下载模式(将信息写入闪存44的模式)的命令包含在SBP-2的ORB里面，从工厂PC传输到数据传输控制装置10。当这些发生时，将信息写入闪存44的重写者(读写部分或读写模块)被启动，并且设备信息或SBP-2固件被写入。

如图5B所示，由于SBP-2传输被用来将信息写入闪存44，所以需要在数据传输控制装置10(衬底9)连接在存储装置100(存储单元)的状态下，执行通过BUS1的传输。为了进行SBP-2传输需要有存储装置100等的信息，但是由于存储装置100没有被连接，因此不可能获得这些信息。此外，还因为数据传输控制装置10只是一个具有总线桥接功能的设备，而PC***识别目标一般是存储装置100。

由于这个原因，如图5B所示的方法，在将存储装置100和具有数据传输控制装置10的衬底9连接的步骤执行后，迫使设备信息必须写入。因此，不可能在制造过程的前半部分里写入设备信息，这将导致增加制造过程的复杂度和长期化，增加电子设备的成本等一些问题。

本实施例克服了上述不足，采用以下所描述的构成的数据传输控制装置。

2.整体构成

图6示出了解决上述问题的数据传输控制装置以及包括该装置的电子设备的整体构成实施例。在下面的描述中，以与起始点之间进行数据传输的目标是存储器(CD驱动器、DVD驱动器或硬盘驱动器等)为例，但本发明并不局限于此。

具有数据缓冲器4的PC(主机或个人电脑)和电子设备8与符合IEEE1394标准的BUS1(第一总线)连接。电子设备8具有数据传输控制装置10和存储装置100(广义上是指装置)。

另外，电子设备8也可以含有没有图示的其他组件，例如***CPU，***存储器(ROM，RAM)，操作部分或者信号处理装置等。

PC也包括作为OS(Operation System)的设备驱动器发挥作用的主机下载部分6。该主机下载部分6通过PC的CPU和下载主机程序(下载主机模块)实现。通过PC可读的信息存储媒介(CD或DVD)或因特网(通信线路)能提供该下载主机程序(驱动包)。

数据传输控制装置10包括物理层(PHY)电路14，链路层电路20，SBP-2电路22，接口电路30，缓冲器管理电路38，包缓冲器40(数据缓冲)。另外，它还包括CPU 42，闪存44(EEPROM)。此外，闪存44存储处理模块(程序)，包含由CPU 42(广义上是指存储器)执行的固件50。此外，本实施例的数据传输控制装置10不必包含图6所示的所有的电路块和功能块，可以省略其中的一部分。

物理层电路14通过硬件实现图1所示的物理层协议，另外，它还具有将链路层电路20使用的逻辑符号转换为电信号的功能。

链路(&处理)层电路20是通过硬件实现图1中的链路层协议和部分处理层协议的电路，同时提供在节点间传输包的各种服务。

借助这些物理层电路14和链路层电路20的功能，通过BUS1(第一总线)，在和PC(广义上是指电子设备)之间，可以进行遵循IEEE1394标准的数据传输。

SBP-2电路22(传输执行电路)是通过硬件实现部分SBP-2的协议和部分处理层的电路。借助该SBP-2电路22的功能，能将传输数据分割成一系列的包，并对分割的一系列的包进行连续传输的处理。

接口电路30是为存储装置100提供接口处理的电路。借助该接口电路30的功能，通过BUS2(第二总线)，在和存储装置100之间，可以进行遵循ATA(AT附件：AT Attachment)或ATAPI(ATA包接口：ATA Packet Interface)标准的数据传输。

而且，如图6所示，通过提供物理层电路14、链路层电路20和接口电路30，可使数据传输控制装置10在IEEE1394(广义上是指第一接口标准)和ATA(IDE)/ATAPI(广义上是指第二接口标准)之间具有总线桥接功能。

接口电路30所包含的DMA控制器32是用于通过BUS2，在和存储装置100之间进行DMA(Direct Memory Access)传输的电路。

此外，与BUS2连接的存储装置100包括：接口电路102，用于进行遵循ATA(IDE)/ATAPI的数据传输；存取控制电路104，其控制对存储器106的存取(读或写控制)；光盘、硬盘等的存储器106。

缓冲器管理电路38是管理和包缓冲器40之间接口的电路。缓冲器管理电路38包括：用于控制缓冲器管理电路38的寄存器、对与包缓冲器40连接的总线进行调停的调停电路、生成各种控制信号的序列发生器等。

此外，缓冲器管理电路38还包括指针管理部分39。该指针管理部分39以环形缓冲器方式管理包缓冲器40的指针，并且。对写入、读出的多个指示器进行更新处理。

包缓冲器40(包存储装置、数据缓冲器)是用于暂时存储包(传输数据)的缓冲器，由SRAM、SDRAM或DRAM等的硬件构成。此外，在本实施例中，包缓冲器40作为可随机存取的包存储部分发挥作用。而且，不用将包缓冲器40内置在数据传输控制装置10中，可以外置。

CPU 42(广义上是指处理器)用于控制整个装置和数据传输。

闪存44(EEPROM)是包含电子可擦写数据的非易失性存储器。该闪存44存储固件50的处理模块(程序)。

固件50是包括在CPU 42上工作的各种处理模块(处理例程)的程序。处理层等的协议由该硬件50和作为硬件的CPU 42实现。

固件50(F/W)包括通信部分52、管理部分60、读取部分70、存储作业部分80、重写(rewriter)启动部分82和下载部分90。此外，固件50不必包括这些全部功能块(模块)，可以省略其中的一部分。

这里，通信部分52是在固件50、物理层电路14、链路层电路20等的硬件之间起接口作用的处理模块。

管理部分60(管理代理)是进行登录、重新连接、注销和复位等管理的处理模块。例如，当起始点向目标请求登录时，首先，该管理部分60可收到该登录请求。

读取部分70(读取代理)是对ORB(Operation Request Block)的接收、状态的发布和对存储作业部分80进行命令请求处理的处理模块。读取部分70与只处理单一请求的管理部分60不同，根据来自起始点的请求，也处理本身读取的ORB的连接表。

存储作业部分80是用于执行ORB所包含的命令处理和DMA传输处理的模块。

重写启动部分82(重写启动模块)开始重写部分90的处理。

更具体的说，如果检测到存储装置100(广义上是指装置)和BUS2的连接断开，则重写启动部分82自动开始重写部分90的处理(下载模式)。即使已经接收到来自PC主机下载部分6的下载开始命令，仍然开始重写部分90的处理。

另外，如果检测到存储装置100和BUS2连接，则开始SBP-2处理(一般操作模式)。这个SBP-2处理过程通过通信部分52，管理部分60，读取部分70和存储操作部分80等组件实现。

检测存储装置100是否和BUS2连接，例如，根据对存储装置100的寄存器103(ATA寄存器)的存取结果(写结果和读结果当中的至少一个)可以判断存储装置100是否和BUS2连接。另外，可以提供一个监视总线状态的监视电路(检测电路)，这个监视电路能被用来检测存储装置100是否和BUS2连接。

重写部分90(下载部分和重写模块)执行将信息写入(重写)到闪存44(广义上是指非易失性存储器)。

更具体的说，重写部分90将通过BUS1传输的信息下载到用于保存设备信息如GUID(广义上是指电子设备的特有的识别信息)和配置ROM信息等的设备信息，和数据传输控制程序信息(实现SBP-2传输处理的固件的程序信息)的闪存44的重写区域(可以通过重写部分90写入信息的存储区域)上。而且，将这些信息(设备信息和数据传输控制程序信息)写入重写区域。

在这种情况下，将信息下载到重写区域，是通过根据PC的主机下载部分6和重写部分90的处理，进行BUS1的数据传输(在IEEE1394下)来实现的。

3.内存映射

图7所示的是闪存44(非易失性存储器)的内存映射实施例。

将重写部分90的中断处理过程中不可或缺的向量表存储到重写中断向量表区域里。另外，将启动信息存储在启动区域里。重写程序的执行代码存储在重写程序区域。识别数据传输控制装置10作为测试装置的配置ROM信息存储在重写配置ROM区域。

SBP-2固件程序的执行代码存储在SBP-2固件程序区域。SBP-2固件的中断向量表存储在SBP-2固件程序区域的开始部分。

程序写完成标识程序存储在程序写完成标识程序区域。该标识用来表示程序被正常写入SBP-2固件程序区域的标识(广义上是指表示数据传输控制程序信息是否被正常写入重写区域的信息)。

SBP-2固件的配置ROM信息被写入到SBP-2固件配置ROM区域。

重写启动标识(广义上是指用于将重写处理设定为启用或禁用的重写处理设置信息)被存储在重写启动标识区域。当重写启动标识(以下酌情为REF)被禁用时，数据传输控制装置10切换到一般操作模式(SBP-2处理模式)，另外，当启用REF时，数据传输控制装置10切换到下载模式(重写处理模式)。

ID(GUID)如厂商ID或系列号ID等被存储在ID区域。如果PC将配置ROM信息写入SBP-2固件配置ROM区域，存储在ID区域的ID信息被装入到配置ROM里。如果PC读ID信息，配置ROM里的ID就被返回给PC。

SBP-2固件程序区域，程序写完成标识区域，SBP-2固件配置ROM区域，重写启动标识区域，和ID区域都是通过重写部分90可以将信息写入的重写区域。换句话说，当处于下载模式时，重写部分90执行和PC主机下载部分6之间的数据传输，使它可以从PC下载信息到重写区域，同时将信息写入重写区域。

4.处理的详细情况

现在描述在图8和图9流程图中提及的本实施例数据传输控制装置的处理过程。

当数据传输控制装置10的电源被接通时(重启或重置时)，***判断重写启动标识REF(参照图7)是否被启动(步骤S1)。更具体的说，当电源接通时，图6的CPU 42开始从图7中的地址C00000h(启动地址)开始处理。由于检测REF的程序(启动程序)的地址存储在C00000h处，这就可以检测REF是否已经启用。

如果REF被启动，处理切换为重写处理(下载模式)(步骤S2)。而且，如果接收到来自PC主机下载部分6的下载完成命令，并且程序已经正确地被写入，则程序写完成标识相应地被记录(步骤S3)。如果程序写完成标识被记录(步骤S4)，REF被设置为禁用状态(步骤S5)，同时流程返回到步骤S1。另一方面，如果程序写完成标识没有被记录，则流程返回到步骤S2。

另外，如果在初始状态，REF被启用，则在重写过程的第一次循环中，可以忽略步骤S6，S7，S8和S9。

如果在步骤S1中REF被设置为禁用状态，则进行一般处理模式(SBP-2处理模式)的设置处理(步骤S6)。更具体的说，向量表地址被设置为图7中的C02000h。接着执行IDE(ATA/ATAPI)的初始化处理过程(步骤S7)。

在IDE的初始化处理过程中，检测存储装置100和BUS2的连接是否被断开，如果连接被断开(步骤S8)，进行下载模式(重写处理模式)的设置处理(步骤S9)。具体地说，向量表里的地址设置为图7中的C00000h。***于是切换到重写处理(步骤S2)，开始重写部分90的处理过程(启动重写程序)。

另一方面，根据SBP-2协议，如果在步骤S8中判断出存储装置100没有断开连接，***切换到SBP-2处理过程(一般操作模式)(步骤S10)，执行一般数据传输控制过程。如果从PC主机下载部分6接收到开始下载命令(步骤S11)，则进行重写模式的设置处理(步骤S9)，***切换到重写处理过程(步骤S2)。另一方面，如果没有接收到开始下载命令，***判断电源是否断开(步骤S12)，如果电源没有断开，则流程返回到步骤S10。

图9是图8中的步骤S7的IDE初始化过程(存储装置100的初始化)的流程图。

首先，执行IDE(ATA/ATAPI)的重置处理(步骤S21)。***判断预定时间(例如1分钟)是否已经过去(步骤S22)。如果预定时间没有过去，***判断存储装置100是否繁忙(步骤S23)，如果繁忙则流程返回到步骤S22。在这种情况下，可以通过检查如图10A所示的ATA状态寄存器的BSY位来判断存储装置100是否繁忙。

这个状态寄存器包含如图6中的存储装置100的寄存器103。另外，寄存器103也包含，后面将要描述的段大小寄存器，柱面高位寄存器，段计数寄存器，柱面低位寄存器。如下面将要描述的，通过BUS2的ATA PIO传输，可以读出这些寄存器的值。另外，通过数据传输控制装置10的寄存器，可以在PC上显示这些寄存器的值。

如果存储装置100不繁忙，***将诸如“55h”和“AAh”分别写到存储装置100的段大小寄存器和柱面大小寄存器(步骤S24)。接着，***读段大小寄存器和柱面大小寄存器，确认“55h”和“AAh”是否已经适当写入(步骤S25)。

接下来，***判断存储装置100的段计数寄存器和柱面低位寄存器的值是否匹配“01h”和“00h”(步骤S26)。如果匹配，***可识别出存储装置100是ATA装置(步骤S27)。这是由于对于遵循ATA标准的装置(如硬盘驱动器等)来说，段计数寄存器和柱面低位寄存器的值必须是如图10B所示的值。

接下来，***分别判断存储装置100的段计数寄存器和柱面低位寄存器的值是否匹配“01h”和“14h”(步骤S28)。如果匹配，***可识别出存储装置100是ATAPI装置(步骤S29)，但是如果不匹配，流程返回到步骤S22。这是由于对于遵循ATAPI标准的装置(如CD启动器、DVD驱动器等)来说，段计数寄存器和柱面低位寄存器的值必须是如图10C所示的值。

在本实施例中，当在步骤S22中判断出预定时间已经过去，或在步骤S25中判断出合适的值没有被写入(步骤S30)，则可以确定设备已经断开了连接。

在上面描述中，本实施例采用的方法，是根据对存储装置100的寄存器103的存取结果(写或读存取)来判断这个设备是否断开了连接(没有检测到)。在存储装置100的初始化过程中，存取寄存器103的过程(识别是ATA装置还是ATAPI装置)是一个必须的过程。因此，使用这种方法在补充必要的最小限度的处理中，可以检测这个装置是否断开连接。

另外，通过设置一个监视BUS2预定的信号线状态的硬件电路，也可以实现检测装置是否没有断开连接的方法。例如，如果存储装置100一侧有一个能拉上拉下的信号线，通过监视这个信号线的电压电平就可以检测出装置是否断开连接。

5.电子设备的制造方法

采用本实施例中上面描述的数据传输控制装置可以实现电子设备制造步骤的简短化。

例如，如图11A所示的实施例，在存储装置100断开和BUS2的连接的状态下，数据传输控制装置10(衬底9的IEEE1394端口)通过BUS1和工厂PC(PC的IEEE1394端口)连接。

如果在这个状态下，数据传输控制装置10的电源接通，同时处于这个初始状态时，REF被设置为启用状态，则***切换到下载模式，并开始重写处理过程(在闪存44里的重写程序被启动)。如果程序正常写入，REF设置为禁用(如图8所示的步骤S5)状态。如果传输控制***10的电源临时断开，或处于类似的状态，在图8的步骤S8中可以判断出装置的连接已经断开。如步骤S9和S2所示，***自动切换到下载模式，并开始重写处理过程(闪存44的重写程序被启动)。

如图11A所示，这个重写过程通过BUS1进行数据传输，因此设备信息如GUID信息或配置ROM信息等，或SBP-2固件(数据传输控制程序)信息被下载和写入到图7中的重写区域。这就可以将能识别电子设备8的特有信息写入闪存44。换句话说，各电子设备厂商专用的SBP-2固件可以存储在闪存44里。

接着，如图11B所示，数据传输控制装置10(衬底9)和存储装置100连接。数据传输控制装置10(衬底9)和存储装置100组成这个电子设备。如图12A所示，这就完成了电子设备8。

如图12B所示，当用户使用电子设备8时，它处于存储装置100和BUS2连接的状态。因此，在图8所示的步骤S8中，可以检测出设备没有断开连接，从而执行一般的SBP-2处理过程(一般处理模式)。这就可以实现一般数据传输过程，在这个过程中，经由BUS2从家用PC(主机)传来的数据(写数据)，通过BUS2被传输(写)到存储装置100(装置)。另外，也能实现将经由BUS2从存储装置100传来的数据(读数据)，通过BUS1传输(读)到PC。换句话说，使用数据传输控制装置10可以实现在BUS1(IEEE1394)和BUS2(ATA，ATAPI)间的总线桥接功能，电子设备8具有IEEE1394的接口功能。

与图5B所示的方法不同，本实施例中，在存储装置100与数据传输控制装置10(衬底9)连接之前的制作过程中，信息被写入到闪存44。即使不传输来自PC的下载开始命令，在设备断开连接时，***也自动切换到下载模式，开始重写过程。因此，可以简化、缩短制作过程，同时能减少手工的劳动。在这种情况下，通过在初始化时设置REF为启用状态，第一次转换为下载模式时，可以省略图8所示的步骤S6，S7，S8和S9的处理过程，进一步地缩短了制作过程。

6.重写处理(下载处理)

现在对重写处理进行详细描述。

图13是对ID(GUID)的下载处理进行说明的示意图。

首先，当下载主机部分6执行ID写过程时，重写部分90将该ID写到闪存44。当下载主机部分6执行状态读过程时，重写部分90返回状态。随后，下载主机部分6读ID，确认是否已经正确写入ID，处理过程完成。

图14是对程序(SBP-2固件)下载处理进行说明的示意图。

首先，当下载主机部分6执行状态读过程，重写部分90返回状态。然后，下载主机部分6写下载开始地址和下载大小。如果下载主机部分6执行一个对512字节单元(512字节或更少)的下载数据(SBP-2固件的程序信息)的写过程，重写部分90将下载数据写入闪存44。当写下载数据写过程完成，下载主机部分6执行一个对程序校验和的读过程，重写部分90返回校验和。其后，下载主机部分6确认校验和是否正确，处理过程完成。

图15A是对配置ROM信息下载处理进行说明的示意图。

首先，当下载主机部分6执行状态读过程，重写部分90返回状态。然后，下载主机部分6写下载开始地址和下载大小。如果下载主机部分6执行一个对512字节单元(512字节或更少)的下载数据(配置ROM信息)的写过程，重写部分90将下载数据写入闪存44。在这个过程里，详细信息如已经写的ID等仍然体现在配置ROM里。当写下载数据过程完成，下载主机部分6执行状态读过程，重写部分90返回状态。当下载主机部分6执行一个对配置ROM的CRC读过程，重写部分90返回CRC，处理过程完成。

图15B是对下载完成处理进行说明的示意图。

当下载主机部分6执行一个对下载完成命令的写过程，重写部分90禁止重写启动标志REF，设置状态为下载完成，并且执行重新启动过程。

7.ATA/ATAPI的接口电路

图16表示的是ATA/ATAPI的接口电路30的构成实施例。此外，接口电路30不需要具备图16的全部电路模块，可以省略其中的一部分。

FIFO 31是用于调整(缓冲)数据传输的传输率的差的缓冲器。DMA控制器32是对FIFO 31和接口核心电路34进行控制(REQ/ACK控制)的电路。

接口核心电路34是进行DMA的控制等的电路。接口核心电路34中所包含的计数器35是ATA(IDE)/ATAPI用的复位计数器。接口核心电路34中所包含的UDMA电路36是用于控制ATA/ATAPI的UltraDMA传输的电路，UltraDMA用的FIFO 37、UltraDMA用的CRC运算电路38。

寄存器33是用于控制DMA传输开始等的寄存器，该寄存器33通过固件50(CPU 42)可以存取。

CS[1：0]是为了存取ATA的各寄存器而使用的芯片选择信号。DA[2：0]是用于存取数据或数据端口的地址信号。

DMARQ、DMACK是使用在DMA传输上的信号。当数据传输的准备就绪时，存储装置100(装置)一侧发布(启动)DMARQ信号；数据传输控制装置10(主机)一侧对此进行应答，DMA传输开始时，发布信号DMACK。

DIOW(STOP)是寄存器或者数据端口写入时使用的写信号。此外，UltraDMA传输中作为STOP信号发挥功能。DIOR(HDMARDY、HSTROBE)信号是从寄存器或者数据端口读数据时使用的读信号。此外，UltraDMA传输中作为HDMARDY、HSTROBE信号发挥作用。

IORDY(DDMARDY、DSTROBE)是在存储装置100的数据传输没有准备就绪时使用的等待信号等。此外，UltraDMA传输中作为DDMARDY、DSTROBE信号发挥作用。

INTRQ是存储装置100(装置)向数据传输控制装置10(主机)请求断开而使用的信号。该INTRQ被发布后，当数据传输控制装置10读出存储装置100的状态寄存器的内容时，在特定时间后，存储装置100取消INTRQ(非活动)。通过信号INTRQ，存储装置100可将命令处理完成通知数据传输控制装置10。

图17A和图17B表示的是以上ATA用的信号的波形图。这些图是PIO(Parallel I/O)读、PIO写时的信号波形图。此外，在这些图中，“#”表示的是负逻辑(发布低电平)的信号。

ATA寄存器103的读过程通过图16A所示的PIO读来实现，另外，向寄存器103的写过程通过图16B所示的PIO写来实现。通过PIO读，实现这个寄存器对图9中步骤S23，S25，S26和S28的寄存器读过程。通过PIO写，实现这个寄存器对步骤S24的寄存器写过程。

此外，本发明不局限于本实施例，在本发明主题范围内可以有各种变形。

例如，在说明书的描述中，一些引用的术语(如IEEE1394、ATA/ATAPI、SBP-2、IPover1394、ORB、存储装置、个人计算机、闪存、设备信息、SBP-2固件、和CPU等)可以置换成广义术语(如第一接口标准、第二接口标准、第一接口标准的上层第一协议、第一接口标准的上层第二协议、命令包、装置、主机、非易失性存储器、GUID、数据传输控制程序、和处理器等)，在说明书的其他部分，这些术语也可以置换成广义术语。

另外，本发明中的从属权利要求所涉及的发明，可以省略其中从属项的权利要求的一部分构成要件。此外，本发明的独立权利要求1所涉及的发明的要件也可以从属于其他的独立权利要求。

另外，本发明的数据传输控制装置、电子设备的构成不限于图6所示的构成。可有各种变形。例如，既可以省略部分这些图中的各电路块、各功能块，也可以变更其连接关系。此外，第二总线(BUS2)也可以连接在和存储装置不同的装置上。另外，物理层电路、链路层电路和包缓冲器的连接构成也不限于图6所示的连接构成。

此外，本实施例中，虽然对通过固件(程序)实现重写启动部分和重写部分等的功能的情况进行了描述，但也可以通过硬件电路实现这些中的部分功能或全部功能。

此外，本发明可以适用于各种电子设备(硬盘驱动器、光盘驱动器、光磁盘驱动器、PDA、扩展设备、音响设备、数码录像机、手机、打印机、扫描仪、TV、VCR、电话机、显示设备、投影机、个人计算机或者电子记事本等)。

另外，在本实施例中，对将本发明适用于IEEE1394、SBP-2、ATA/ATAPI标准中的数据传输的情况进行了描述。不过本发明对基于和例如IEEE1394(P1394a)、SBP-2(SBP)、ATA/ATAPI相同的思想的标准和发展IEEE1394、SBP-2、ATA/ATAPI的标准的数据传输也适用。

尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改、变化和等同物由权利要求书的内容涵盖。

Claims (10)

1.一种数据传输控制装置，所述数据传输控制装置具有第一总线和第二总线间的总线桥接功能，所述第一总线根据第一接口标准进行数据传输，所述第二总线根据第二接口标准进行数据传输，其特征在于包括：

通过所述第一总线进行包传输的电路；

接口电路，其进行与连接到所述第二总线的装置的接口处理；

非易失性存储器，其具有用于存储设备信息以及数据传输控制程序信息中的至少一种的重写区域；

重写部分，其将通过所述第一总线传输来的信息下载并写入所述非易失性存储器的所述重写区域；以及

重写启动部分，当检测到所述第二总线没有和装置连接时，开始所述重写部分的处理。

2.根据权利要求1所述的数据传输控制装置，其特征在于：

根据与第二总线连接的装置的寄存器的存取结果，检测装置是否与第二总线连接。

3.根据权利要求1所述的数据传输控制装置，其特征在于：

在将信息下载到重写区域的模式中，

通过所述重写部分在与第一总线连接的主机之间进行数据传输，将信息写入重写区域。

4.根据权利要求1所述的数据传输控制装置，其特征在于：

在与将信息下载到重写区域的模式不同的一般工作模式中，

通过第一总线从主机传输来的数据通过第二总线传输到装置，另外，通过第二总线从装置传输来的数据通过第一总线传输到主机。

5.根据权利要求1所述的数据传输控制装置，其特征在于：

所述设备信息，其包含具有数据传输控制装置的电子设备特有的识别信息。

6.根据权利要求1所述的数据传输控制装置，其特征在于：

所述非易失性存储器，其包含存储用于表示数据传输控制程序信息是否已经被正常写入重写区域的信息的区域。

7.根据权利要求1所述的数据传输控制装置，其特征在于：

所述非易失性存储器，其包含存储将重写部分的处理设定为启用或是禁用的重写处理设定信息的区域，

所述重写处理设置信息，在初始状态时，设置为启用，在重写处理完成时，设置为禁用。

8.一种电子设备，其特征在于包括：

根据权利要求1至7所述的任一数据传输控制装置；以及

与第二总线连接的装置。

9.一种电子设备的制造方法，是包括具有第一总线和第二总线间的总线桥接功能的数据传输控制装置和与所述数据传输控制装置的所述第二总线连接的装置的电子设备的制造方法，所述第一总线根据第一接口标准进行数据传输，所述第二总线根据第二接口标准进行数据传输，其特征在于：

所述数据传输控制装置包括：

通过所述第一总线进行包传输的电路；

接口电路，其进行与连接到所述第二总线的装置的接口处理；

非易失性存储器，其具有用于存储设备信息以及数据传输控制程序信息中的至少一种的重写区域；

重写部分，其将通过所述第一总线传输来的信息下载并写入所述非易失性存储器的所述重写区域；以及

重写启动部分，当检测到所述第二总线没有和装置连接时，开始所述重写部分的处理；

断开所述数据传输控制装置的所述第二总线与装置的连接，通过所述重写启动部分启动所述重写部分，使重写处理开始；

通过已启动的所述重写部分的所述重写处理，将通过所述第一总线传输来的信息下载并写入所述非易失性存储器的所述重写区域；

向所述重写区域写入信息后，所述数据传输控制装置的所述第二总线与装置连接。

10.根据权利要求9所述的电子设备的制造方法，其特征在于：

所述设备信息包含内置有数据传输控制装置的电子设备的特有识别信息。

Images