CN1264281C - 交插器内存中的解调数据的定标 - Google Patents

交插器内存中的解调数据的定标 Download PDF

Info

Publication number
CN1264281C
CN1264281C CNB018045251A CN01804525A CN1264281C CN 1264281 C CN1264281 C CN 1264281C CN B018045251 A CNB018045251 A CN B018045251A CN 01804525 A CN01804525 A CN 01804525A CN 1264281 C CN1264281 C CN 1264281C
Authority
CN
China
Prior art keywords
word
receiver
reciprocal cross
demodulation output
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018045251A
Other languages
English (en)
Other versions
CN1404656A (zh
Inventor
C·拉泽尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italian French Ericsson Ltd i L
ST Ericsson SA
Telefonaktiebolaget LM Ericsson AB
Ericsson Inc
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1404656A publication Critical patent/CN1404656A/zh
Application granted granted Critical
Publication of CN1264281C publication Critical patent/CN1264281C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658—Scaling by multiplication or division

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

在一个对编码交插后的信号进行解调和译码的方法中，对接收到的编码交插后的信号进行解调，并因此生成了一个软判决解调输出字。之后，该软判决解调输出字被反交插并定标，因此产生反交插及定标后的字。每次对多个连续的解调输出字进行定标，并因此将该基本上为常数的比例系数应用于整个交插帧。该反交插及定标后的字为字长度减短了的字。最后对该反交插及定标后的字进行译码。其特征在于所述方法包括：首先使用中间比例系数，所述中间比例系数对所述的多个连续解调输出字(N)具有相同的值，且接着从所述的中间比例系数中确定所述的比例系数(SF)，使得所述多个连续解调输出字被应用相同的比例系数。

Description

交插器内存中的解调数据的定标
技术领域
本发明涉及一种对接收到的编码交插后的信号进行解调和译码的方法，尤其涉及对软判决解调输出字进行反交插和定标。该方法尤其适用于通过强衰落信道来接收编码交插后的信号的接收机。该信道可以是加载通信信号或者广播信号的无线信道，还可以是显示衰落信号的非无线信道。该方法可以用于调制解调器、蜂窝电话***、数字音频广播***、数字电视***或者其它的通过交插源代码位来克服信道的缺点的***。
背景技术
在美国专利US5241563中公开了对卷积编码交插接收信号进行解调、反交插以及译码操作。在传输之前对数字数据进行交插并在收到之后对其进行反交插使得信道错误的猝发能够及时的展开，并且如上面所述尤其适用于强衰落信道以及当信号作为通过两个或者多个不同长度的多路径信号到达时。对如此接收到的信号进行译码可以采用多种公知的技术，其中的一个就是公知的维特比算法，该算法采用了卷积编码的格栅结构。对于任意种卷积编码，维特比译码器的输出是一个估计信息数字的序列，该序列在接收序列的条件下可能性最大。
美国专利US6125136公开的卷积编码包括存储器，一个卷积编码器的输出代码，该代码是为k个源数字的每个输入生成的一个n位的序列，一个编码率k/n。对于卷积编码来说，最佳译码处理就是通过最能表示解调位序列的代码格栅找出简单的路径。被传输的代码数字对应于一个通过格栅的特定路径。接收机确定对应于所接收序列的最相似的路径，并且接着使用该路径来指定已经生成该路径的译码数据序列。如US6125136所述，使用该格栅编码信号的***是一个直接序列展布频谱通信***，例如已被采用作为北美标准的CDMA***。在该CDMA***中，信号是通过强衰落的信道来发射接收的，典型的就是一个通过多路径接收的信号。
在该CDMA***中，采用的一种类型的接收机就是众所周知的耙式接收机，该接收机按比例对多路径接收信号的线进行组合。该耙式接收机或者任何其它类型的接收机产生一个软判决解调输出字，其中该字在反交插之后被提供给维特比译码器以便于获得译码数据。
此外，众所周知的是数字接收机中的软判决定标及量化方法作为维特比正向错误校正算法的一部分降低了接收机中存储器数量以及运算复杂程度。为了做到这一步，采用了信号功率估计值来进行适当的定标，并使得位能够在不向上溢出(限幅)或向下溢出(消除的意外***)的情况下也能被舍弃。已知的定标方法包括采用固定比例系数，以及对一整帧数据进行缓冲并在软判决解调输出字的字大小和长度的动态范围内将其平均值映射为一个选中的点。固定比例系数的应用倾向于由于向上溢出或向下溢出而引起的信息损失。将该平均值映射为一个选中的点极大的增强了内存容量。
手册“Mobile Radio Communication(移动无线电通信)”，R.Steele，Pentech Press Limited，London，1992，1994年再版，第4章，347-398页，其中介绍了信道编码、交错技术、卷积码以及维特比算法。尤其是在第350-353页中介绍了使用反交插内存的块的反交插。在一个块反交插器中，在接收机上，该反交插器每次向反交插内存馈送一栏的内容，直到该反交插内存被填满为止，并且每次清除一行标记，在发射机一侧为交插内存的反排列。在另一个块反交插器中，每次写入一行标记。在一个块交插器/反交插器中，交插会增加相当大的延迟。在其它的块交插器/反交插器中，交插器延迟是可以忽略不计的，端对端的延迟主要是由反交插器引起的。
发明内容
本发明的目的就是提供一种对编码交插后的信号进行解调和译码的方法，实现了译码至解调的最佳适配。
本发明的另一个发明目的就是提供一个对软判决解调输出字进行定标的方法，并且在减少内存使用的情况下进行反交插。
本发明的还有另一个目的就是提供一种考虑到输入字和译码器的所需处理而进行定标的方法。
根据本发明，提供了一种对编码交插后的信号进行解调和译码的方法，该方法包括：对一个接收到的编码交插后的信号进行解调，并因此产生一个软判决解调输出字；对所述软判决解调输出字进行反交插及定标，并因此产生一个反交插及定标后的字，通过使用多个比例系数每次对多个连续解调输出字执行所述定标，所述的反交插及定标后的字是字长度被减短了的字；以及对所述反交插及定标后的字进行译码；其特征在于所述方法包括：首先使用中间比例系数，所述中间比例系数对多个邻近解调输出字具有相同的值，且接着从所述的中间比例系数中确定所述的比例系数，使得所述多个连续解调输出字被应用相同的比例系数。
本发明还提供了一种用于接收一编码交插信号的接收机，该接收机包括：一个解调器，用于对所述接收到的编码交插后的信号进行解调，该解调器产生软判决解调输出字；一个反交插和定标内存，用于对所述软判决解调输出字进行反交插及定标，所述接收机被配置成能够通过使用多个比例系数每次为多个连续解调输出字在所述反交插和定标内存中生成反交插及定标后的字，所述的反交插和定标后的字是字长度被减短了的字；以及一个译码器，用于对所述反交插和定标后的字进行译码；其特征在于所述接收机被进一步配置为：首先应用多个中间比例系数，所述中间比例系数对多个邻近的解调输出字具有相同的值，并接着从所述的中间比例系数中确定所述的比例系数，使得所述连续的解调输出字被应用所述相同的比例系数。
在一个优选实施例中，一个反交插内存中存有字长减小的软判决解调输出字。当对该反交插内存进行填充时，对字长减小的字的向上或向下溢出进行检测，并据此对比例系数进行调整。在向下溢出时则增加比例系数。在向上溢出时则减小比例系数。
有利地，在采用修改后的比例系数的同时，对在填充交插内存期间改变比例系数的内存地址进行记录，并且在对交插内存进行填充之后，通过对整个交插内存进行适当的标准化来确定一个统一的定标。当使用维特比算法来进行译码时，该为了避免使用附加内存的标准化过程的优点就会更加显著。这还可以避免使用前一帧的信息来对可能会导致意外擦除或溢出的当前帧的比例系数进行调整。使用统一的比例系数是很重要的，这是因为在接收适当的定标后的连续输入字，也就是其中软判决的定标至少在所采用的跟踪内存的长度上统一时，能够使维特比算法运行得更好些。对反交插器中的位进行重新排序会扩大该约束的范围，因此采用了一个安全的策略来保持整个交插帧的比例系数是统一的。
一旦对反交插内存进行填充并且采用统一的定标，则要进行一个反交插操作。该反交插操作本身是公知的。
在另一个实施例中，在一个反交插内存中完成缩放并且在向反交插内存中写入多个依次解调的、已被缩短长度的输出字的同时通过数字低通滤波器来确定比例系数。在该方案中，低通滤波器的输出经受采样和保持区以使比例系数只有在交插帧的边界处才允许发生变化。
当接收机是一个用于无线通讯***的展布频谱CDMA接收机时，该接收机具有某一种类型的解调器，该解调器使用最大组合比例对多路径接收的信号线进行组合。该解调器可以是一个耙式接收机，或者是任何其它有合适组合比例的解调器。
在最大可能译码例如维特比译码的情况下，该解调器应该优先提供一个为记录可能比例的软判决解调输出字。随着记录可能比例输入，该维特比算法只需进行求和操作例如对格栅中路径量度进行求和。因此可以避免维特比算法来进行乘法操作。这种乘法操作要求更多的处理容量以及更多进行求和操作的附加内存。该维特比译码器适于卷积编码输入字。
附图说明
图1示意性的示出了一个含有发射机、信道和接收机的***。
图2为发射机的方框图。
图3为根据本发明的接收机。
图4为本发明第一优选实施例的确定比例系数的流程图。
图5为本发明的确定比例系数的第二优选实施例。
具体实施方式
在整个附图中，相同的部件采用相同的参考数字。
图1示意性的示出了一个含有发射机2、信道3和接收机4的***1。该信道是一个猝发误差信道。在发射机2中进行编码和交插。在接收机4中进行反交插和译码。交插是指对一系列二进制或非二进制符号序列以某独特的一对一的确定方式来进行重新排列的过程。该过程的逆过程就是进行反交插以便于使得该序列回到其原始的次序。在一个例子中，该***是一个蜂窝无线电通讯***例如北美标准CDMA***。该***可以是任何无线或者有线***，在这些***中应用交插来克服信道中的猝发误差字符。
图2示出了发射机2的方框图。在发射机2中，由数据源20向编码器21提供数据。在交插器22中对编码后的数据进行交插之后，调制器23通过信道3将调制后的编码交插信号传输给接收机4。编码器21可以提供卷积编码。该接收机4可以采用卷积译码，例如通过维特比算法。
图3为根据本发明的接收机4的混合的硬件/软件方框图。为执行软件功能，该接收机有一个带有ROM和RAM(这里未详细示出)的处理器，这是现有技术中所公知的。该接收机4包括一个用来生成N位软判决解调输出字的解调器30，其中N为整数。该接收机还包括一个反交插内存31，每次向其中填充多个连续的解调输出字，直到它被填满。该解调后的输出字被写入到反交插内存31的连续栏中。在完成写入和定标后，进行反交插操作并每一次向译码器32中提供一行的反交插定标输入字，在该例中采用的是维特比译码器。该解调器30可以包括一个提供最大可能比例的耙式接收机。由反交插内存31和处理器构成的反交插器可以具有任何合适的硬件和/或软件结构。在将软判决解调输出字写入到反交插内存31中后，字的长度由N位降低至M位，在操作32中，最高有效位被从N位字中除掉。这是由于维特比算法并不要求N位精确度，以及为了节省内存。在方框33，从降低的M位字中为每个将被写入到反交插内存31中的软判决解调输出字确定一个新的比例系数，并且将新比例系数存到块34中。
图4为本发明第一优选实施例的确定比例系数的流程图。首先，为每个减短的被写入到反交插内存31中的字确定新的比例系数。其中所示的是为第i个软判决确定比例系数，其中i为跨越整个反交插内存31的运行变量。最初的比例系数SF可以由前一帧确定或者是原始的推测以及其它方式。该过程从方框40开始。在方框41中检测是否存在溢出的情况，溢出可以由一个溢出计数器Ov来监测。如果发生溢出，则该溢出计数器Ov加1，由方框42中的Ov++来表示。在方框43中检测是否存在下溢的情况，下溢可以由一个下溢计数器Uf来监测。如果发生溢出，则该下溢计数器Uf加1，由方框44中的Uf++来表示。如果没有溢出或者下溢的情况出现，则就没有必要修改比例系数SF。在方框45中检测溢出计数器Ov是否超过了一个给定的阈值max_Ov。如果是，则在方框46中确定一个新的比例系数SF＝SF*0.7，对溢出计数器Ov进行复位Ov＝0，指示发生溢出的位标i被记录在阵列SF_indexes[j]中，j为阵列位标，即SF_indexes[j]＝i，并且将相应的最新确定的比例系数SF记录在阵列SF_indexes[j++]中，j++为阵列位标，即SF_value[j++]＝SF。乘数0.7相当于一个3dB的衰减。也可以采用其它的减小系数。类似的，在方框47中检测下溢计数器Uf是否超过了一个给定的阈值max_Uf，如果是，则比例系数SF被增加为SF＝SF*1.4，Uf＝0，SF_indexes[j]＝i，SF_indexes[j++]＝SF。在这之后的方框49中，新的比例系数SF被用于位标i。对于一个持续的溢出情况，当接收到一个具有裁减效果的高电平信号时，则该比例系数将为多个连续的字而降低。例如，对于10个连续的溢出可以为取得一个更早、更高的值而将20个字作为比例系数。对于向下溢出的情况也采取类似的方法。在该实施例中，为整个反交插内存31确定一个统一的比例系数，在整个反交插内存31的填充以及初始定标之后，记录在阵列SF_indexes[j]中的信息，即所修改的比例系数的位置，以及SF_values[j++]即相应的所修改的比例系数将会被使用。尤其是在采用维特比译码器时是很希望采用这种清除的。这样，从记录的信息中就可以为整个反交插内存31确定一个很全面的比例系数。从阵列中可以知道修改了哪个位置上的比例系数SF也就是位标i，并且从该位标i中也可以知道在再次被修改之前该修改的比例系数已经被修改了多少次。因此这个全面的比例系数是可以用反交插内存31的长度来除出现的多个给定比例系数与该相应记录的比例系数的乘积和计算而得到。在确定了全面比例系数之后，对该反交插内存31中的应用了一被改写比例系数的每个位置进行重新写入，因此用一个标准化的比例系数，用先前应用的比例系数来除所确定的全面比例系数对存储的减短字进行重定标。
图5为本发明的确定比例系数的第二优选实施例。为了确定一个新的比例系数，长度为N的全长字要经过一个求绝对值的操作60(|.|)并接着加到一个数字低通滤波器61。在方框62中，数字低通滤波器61的输出字要进行一个绝对值操作的倒数操作。该数字低通滤波器61可以是一个主要对软位的整个交插帧进行操作的一阶IIR一滤波器(无限脉冲响应)。在这种情况下，就必须采用采样和保持块63来防止所应用的比例系数在交插帧期间发生变化。另一方面，这可以是一个对交插帧的整个长度进行操作的求和以及转储操作。在任意一种情况下，这都会导致来自一个帧的幅度数据被用来获取下一帧的比例系数。
从上面的描述中，本领域内的普通技术人员在如下文由附带的权利要求书所定义的本发明的精神和范畴之内可以作出各种修改都是显而易见的，并且本发明并不仅限于所举出的例子。“包括”一词并不排除除了权利要求中所列出的部件或者步骤以外存在其它的部件或步骤。

Claims (12)

1.一种对编码交插后的信号进行解调和译码的方法，该方法包括：
对一个接收到的编码交插后的信号进行解调，并因此产生一个软判决解调输出字(N)；
对所述软判决解调输出字(N)进行反交插及定标，并因此产生一个反交插及定标后的字，通过使用多个比例系数(SF)每次对多个连续解调输出字执行所述定标，所述的反交插及定标后的字是字长度被减短了的字(M)；以及
对所述反交插及定标后的字进行译码；
其特征在于所述方法包括：首先使用中间比例系数，所述中间比例系数对多个邻近的解调输出字具有相同的值，且
接着从所述的中间比例系数中确定所述的比例系数(SF)，使得所述多个连续解调输出字被应用相同的比例系数。
2.如权利要求1所述的方法，其中所述从所述中间比例系数中确定所述比例系数的步骤实现了对于所述多个连续的软判决解调输出字(N)的一个统一的比例系数，使得所述统一的比例系数只在交插帧的边界才被允许改变。
3.如权利要求1所述的方法，其中在一反交插内存中执行所述定标，在将所述多个连续的软判决解调输出字写入到所述反交插内存中的同时完成了所述中间比例系数的应用，并且在所述反交插内存中的原来位置完成所述从所述中间比例系数中确定所述比例系数的所述定标。
4.如权利要求1所述的方法，其中在一反交插和定标内存(31)中执行所述定标，并在将所述多个连续解调输出字写入所述反交插和定标内存(31)的同时通过数字低通滤波器(61)确定所述比例系数(SF)。
5.一种用于接收一编码交插信号的接收机(4)，该接收机(4)包括：
一个解调器(30)，用于对所述接收到的编码交插后的信号进行解调，该解调器(30)产生软判决解调输出字(N)；
一个反交插和定标内存(31)，用于对所述软判决解调输出字进行反交插及定标，所述接收机(4)被配置成能够通过使用多个比例系数(SF)每次为多个连续的软判决解调输出字在所述反交插和定标内存(31)中生成反交插及定标后的字，所述的反交插和定标后的字是字长度被减短了的字(M)；以及
一个译码器(32)，用于对所述反交插和定标后的字进行译码；
其特征在于所述接收机(4)被进一步配置为：
首先应用多个中间比例系数，所述中间比例系数对多个邻近的解调输出字具有相同的值，并
接着从所述的中间比例系数中确定所述的比例系数，使得所述连续的解调输出字被应用所述相同的比例系数。
6.如权利要求5所述的接收机(4)，其中所述接收机(4)被配置为在将所述多个连续的软判决解调输出字写入到所述反交插和定标内存(31)中的同时应用所述的中间比例系数，并且在所述反交插和定标内存(31)中的原来位置完成所述从所述中间比例系数中确定所述比例系数的所述定标。
7.如权利要求5所述的接收机(4)，其中所述接收机(4)被配置为如果所述连续的软判决解调输出字的数量示出了一个预定的下溢数字，则为当前的软判决解调输出字增加一个先前确定的中间比例系数。
8.如权利要求5所述的接收机(4)，其中所述接收机(4)被配置为如果所述连续的软判决解调输出字的数量示出了一个预定的上溢数字则为当前的解调输出字减少一个先前确定的中间比例系数。
9.如权利要求5所述的接收机(4)，其中所述接收机(4)被配置为在从所述中间比例系数中确定所述比例系数的时候，为所述多个连续的软判决解调输出字获得一个统一的比例系数，使得所述统一的比例系数只在交插帧的边界才被允许改变。
10.如权利要求5所述的接收机(4)，其中还进一步包括一个数字低通滤波器(61)，用于在将所述多个连续的软判决解调输出字写入所述反交插和定标内存(31)的同时，对所述软判决解调输出字(N)进行数字低通滤波。
11.如权利要求5所述的接收机(4)，其中所述的解调器(30)为耙式接收机。
12.如权利要求5所述的接收机(4)，其中所述的译码器为维特比译码器。
CNB018045251A 2000-12-04 2001-11-30 交插器内存中的解调数据的定标 Expired - Fee Related CN1264281C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/729,748 US6975692B2 (en) 2000-12-04 2000-12-04 Scaling of demodulated data in an interleaver memory
US09/729,748 2000-12-04

Publications (2)

Publication Number Publication Date
CN1404656A CN1404656A (zh) 2003-03-19
CN1264281C true CN1264281C (zh) 2006-07-12

Family

ID=24932443

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018045251A Expired - Fee Related CN1264281C (zh) 2000-12-04 2001-11-30 交插器内存中的解调数据的定标

Country Status (8)

Country Link
US (1) US6975692B2 (zh)
EP (1) EP1356597B1 (zh)
JP (1) JP4101653B2 (zh)
KR (1) KR100852083B1 (zh)
CN (1) CN1264281C (zh)
AT (1) ATE325470T1 (zh)
DE (1) DE60119387T2 (zh)
WO (1) WO2002047276A2 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7289567B2 (en) * 2001-04-30 2007-10-30 Motorola, Inc. Apparatus and method for transmitting and receiving data using partial chase combining
US7809053B2 (en) * 2002-04-04 2010-10-05 Infineon Technologies Ag Device and method for control scaling and quantization of soft output values from an equalizer
KR100630143B1 (ko) * 2002-09-30 2006-09-29 삼성전자주식회사 통신 시스템에서 셔플링 데이터의 수신 방법 및 장치
US7260139B2 (en) * 2002-10-22 2007-08-21 Intel Corporation Method to reduce the number of bits per soft bit
GB2395399A (en) * 2002-11-07 2004-05-19 Ttpcomm Ltd Preparation of signals for decoding
KR100959425B1 (ko) * 2003-02-26 2010-05-26 콸콤 인코포레이티드 반복 디코딩을 위한 소프트 정보 스케일링
US20070234178A1 (en) * 2003-02-26 2007-10-04 Qualcomm Incorporated Soft information scaling for interactive decoding
US6986096B2 (en) * 2003-07-29 2006-01-10 Qualcomm, Incorporated Scaling and quantizing soft-decision metrics for decoding
KR101050615B1 (ko) * 2004-01-05 2011-07-19 삼성전자주식회사 연판정 복호기를 위한 입력범위 조절 장치 및 방법
US7515658B2 (en) 2004-06-29 2009-04-07 Stmicroelectronics Asia Pacific Pte. Ltd. Method to adaptively scale the input to a channel decoder
KR20070079448A (ko) * 2006-02-02 2007-08-07 삼성전자주식회사 다중 안테나 시스템에서 반복 검출 및 복호 수신 장치 및방법
US8358987B2 (en) * 2006-09-28 2013-01-22 Mediatek Inc. Re-quantization in downlink receiver bit rate processor
US8243119B2 (en) * 2007-09-30 2012-08-14 Optical Fusion Inc. Recording and videomail for video conferencing call systems
US8401105B2 (en) * 2010-06-10 2013-03-19 Intel Mobile Communications GmbH Method for transmitting a data signal in a MIMO system
US8749907B2 (en) * 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
TWI555361B (zh) * 2015-01-09 2016-10-21 晨星半導體股份有限公司 可適應性調整軟資訊之訊號接收端及其訊號處理方法
CN105871396B (zh) * 2015-01-22 2018-05-15 晨星半导体股份有限公司 可适应性调整软信息的信号接收端及其信号处理方法
GB201800476D0 (en) * 2018-01-11 2018-02-28 Nordic Semiconductor Asa Radio receiver

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243627A (en) 1991-08-22 1993-09-07 At&T Bell Laboratories Signal point interleaving technique
US5241563A (en) 1992-08-10 1993-08-31 General Instrument Corporation Method and apparatus for communicating interleaved data
JPH06216882A (ja) 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 誤り訂正送信装置及び受信装置
JPH0774694A (ja) * 1993-09-03 1995-03-17 Sony Corp 復調装置
US5619514A (en) 1994-12-29 1997-04-08 Lucent Technologies Inc. In-place present state/next state registers
US5930230A (en) * 1996-05-28 1999-07-27 Qualcomm Incorporated High data rate CDMA wireless communication system
US5943371A (en) 1997-03-24 1999-08-24 Delco Electronics Corporation Memory efficient time de-interleave, de-puncture and viterbi decoder circuitry
JPH11112361A (ja) * 1997-10-01 1999-04-23 Matsushita Electric Ind Co Ltd データ復号装置及びデータ復号方法
US6125136A (en) 1997-12-31 2000-09-26 Sony Corporation Method and apparatus for demodulating trellis coded direct sequence spread spectrum communication signals
US6347124B1 (en) * 1998-10-29 2002-02-12 Hughes Electronics Corporation System and method of soft decision decoding
US6621850B1 (en) * 1998-12-21 2003-09-16 Nortel Networks Limited Block detection receiver

Also Published As

Publication number Publication date
KR20020075905A (ko) 2002-10-07
ATE325470T1 (de) 2006-06-15
WO2002047276A3 (en) 2002-09-06
WO2002047276A2 (en) 2002-06-13
DE60119387D1 (de) 2006-06-08
EP1356597B1 (en) 2006-05-03
JP2004515960A (ja) 2004-05-27
KR100852083B1 (ko) 2008-08-13
EP1356597A2 (en) 2003-10-29
JP4101653B2 (ja) 2008-06-18
US6975692B2 (en) 2005-12-13
CN1404656A (zh) 2003-03-19
DE60119387T2 (de) 2007-06-14
US20020067780A1 (en) 2002-06-06

Similar Documents

Publication Publication Date Title
CN1264281C (zh) 交插器内存中的解调数据的定标
EP2264925B1 (en) Error-correcting encoding apparatus
US7028230B2 (en) Partially filling block interleaver for a communication system
CA2262894C (en) Information data multiplexing transmission system, multiplexer and demultiplexer used therefor, and error correcting encoder and decoder
EP1805899B1 (en) Puncturing/depuncturing using compressed differential puncturing pattern
EP0643493A1 (en) High performance error control coding in channel encoders and decoders
NZ319215A (en) Confidence and frame signal quality detection in a soft decision convolutional decoder
EP0494709B1 (en) Signal transmission system with sepatate tree coding for each of the parameters
JPH04841A (ja) 通信装置およびインタリーブ装置
EP1103102A1 (en) Improved interleavers for turbo code
US7512863B2 (en) Turbo code interleaver for low frame error rate
EP1545011B1 (en) Optimized interleaving of digital signals
KR100628201B1 (ko) 터보 디코딩 방법
KR20090044178A (ko) 통신시스템에서 병렬구조 라틴방진 인터리빙 방법 및 장치
EP1404023B1 (en) Channel decoder for a european DAB receiver and channel decoding method thereof
CN110557220B (zh) 一种物理层信道编码及解码方法
US20020124224A1 (en) Method and system for matching information rates in turbo coded channels
JP2002533013A (ja) フレーム内に構造化された情報の伝送符号化乃至復号化用の方法及び装置
KR101353094B1 (ko) 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템
CN111030710A (zh) 一种自适应提高Galileo导航***E5信号译码速度的方法
WO2004019498A1 (en) Convolutional decoder and method for decoding demodulated values
JP2001326577A (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070914

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070914

Address after: Holland Ian Deho Finn

Patentee after: NXP B.V.

Address before: Holland Ian Deho Finn

Patentee before: KONINKLIJKE PHILIPS ELECTRONICS N.V.

TR01 Transfer of patent right

Effective date of registration: 20170427

Address after: Stockholm

Patentee after: Telefonaktiebolaget LM Ericsson (publ)

Address before: Stockholm

Patentee before: Ericsson, Inc.

Effective date of registration: 20170427

Address after: Stockholm

Patentee after: Ericsson, Inc.

Address before: Swiss Grand saconnex

Patentee before: ST-ERICSSON S.A.

Effective date of registration: 20170427

Address after: Swiss Grand saconnex

Patentee after: ST-ERICSSON S.A.

Address before: Swiss Prang Eli Ute Jean Deferre at No. 39

Patentee before: Italian-French Ericsson Limited (in liquidation)

Effective date of registration: 20170427

Address after: Swiss Prang Eli Ute Jean Deferre at No. 39

Patentee after: Italian-French Ericsson Limited (in liquidation)

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060712

Termination date: 20181130

CF01 Termination of patent right due to non-payment of annual fee