CN1259731C - 低温多晶硅薄膜晶体管的制作方法 - Google Patents
低温多晶硅薄膜晶体管的制作方法 Download PDFInfo
- Publication number
- CN1259731C CN1259731C CN 03105365 CN03105365A CN1259731C CN 1259731 C CN1259731 C CN 1259731C CN 03105365 CN03105365 CN 03105365 CN 03105365 A CN03105365 A CN 03105365A CN 1259731 C CN1259731 C CN 1259731C
- Authority
- CN
- China
- Prior art keywords
- tft
- gate metal
- pattern
- zone
- photoresistance pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种低温多晶硅薄膜晶体管的制作方法,在一绝缘基板上形成欲作为N-TFT和P-TFT的多晶硅岛状物;依序沉积一栅极绝缘层和一栅极金属层;图案化栅极金属层以形成N-TFT的栅极金属和P-TFT的栅极金属图形;对多晶硅岛状物进行N-离子注入步骤,形成N-TFT的N-区域;利用一光阻图案定义出P-TFT的栅极金属、以及N-TFT的LDD结构;对多晶硅岛状物进行N+离子注入,形成N-TFT的S/D区域,蚀刻未被光阻图案遮盖住的栅极金属图形部份,形成P-TFT的栅极金属;以光阻图案和P-TFT的栅极金属作为罩幕,对多晶硅岛状物进行P+离子注入,形成P-TFT的S/D区域;剥除光阻图案;形成N-TFT和P-TFT的S/D金属电极;本发明可减少光罩的使用数目且所制作的N-TFT具有LDD结构,可同时提高驱动电路的可靠度以及降低像素的漏电流,降低成本提升良率。
Description
技术领域
本发明是关于一种低温多晶硅(LTPS)薄膜晶体管的制作技术,尤指一种低温多晶硅薄膜晶体管的CMOS制程改良。
背景技术
随着薄膜晶体管(thin-film transistors;TFTs)制作技术的快速进步,具备了轻薄、省电和无幅射线等优点的液晶显示器(liquid crystal display;LCD)已大量应用于计算机、个人数字助理器(PDA)、手表、笔记型电脑、数码相机、液晶显示器和移动电话等各式电子产晶。再加上业界积极的投入研发以及采用大型化的生产设备,使液晶显示器的生产成本不断下降,更令液晶显示器的需求量大增。
目前的TFTLCD分为非晶硅(a-Si)薄膜晶体管液晶显示器与多晶硅(Poly-Si)薄膜晶体管液晶显示器二种。低温多晶硅(Low TemperaturePoly-Silicon;LTPS)是新一代薄膜晶体管液晶显示器制造流程,所谓低温多晶硅(LTPS)技术主要是通过雷射退火制程(Laser Anneal)将a-Si的薄膜转变为多晶硅(Poly-Si)薄膜层。多晶硅的晶体管电子移动速度较非晶硅提高百倍,具有显示画面反映速度快、高亮度和高解析度等优点;此外,由于电子移动速度快,Poly-Si可作为驱动电路,因此可将周边驱动电路制作在玻璃基板上,以减轻其重量,达到轻薄化的要求。再者,由于LTPS TFT将驱动IC整合在LCD面板内,因此可降低IC成本,而且可减少IC后段加工所产生的不良率,因此亦可提升良率。
有鉴于此,在低温多晶硅制程中,必须同时顾及像素内部晶体管和驱动电路的元件特性需求。为了同时可以提高驱动电路的可靠度以及降低像素的漏电流,具有轻掺杂漏极结构(LDD)的N-MOS是较佳的电路设计,因其可降低热传导对元件或电路所造成的劣化现象,亦可在负偏压时降低漏极附近空乏层中电子和电洞的生成速率而进一步降低漏电流,以维持驱动LCD所需的元件特性。
请参见图1A至图1K,该等图式为习知技术一有关自我对准的顶部栅极(top gate)LTPS CMOS制程(周边驱动电路)的步骤流程示意图。在习知技术一中,总共使用了八道光罩来制作出周边驱动电路的CMOS TFT元件,其中N-TFT具有LDD结构。
如图1A所示,首先在一绝缘基板1(例如玻璃基板)上,依序沉积一缓冲层2和一非晶硅膜层3,该缓冲层2的作用是在避免该玻璃基板1内的杂质因后续的高温制程而扩散出来。接着,使用准分子雷射技术(Excimer Laser;EL)扫瞄该非晶硅膜层3,使该非晶硅结晶变成多晶硅而形成一多晶硅膜层3’。之后,进行微影蚀刻制程,如图1B所示,通过一第一光阻图案4(使用第一道光罩),将在该玻璃基板1上的多晶硅膜层3’图案化,以形成欲作为N-TFT和P-TFT的一多晶硅岛状物(poly island)5,并接着沉积一栅极绝缘层6,如图1C所示。
接下来,进行N-TFT的N+离子注入步骤,如图1D所示,形成一第二光阻图案7(使用第二道光罩)于该栅极绝缘层6上,其中该第二光阻图案7将位于N-TFT的LDD结构和栅极区域的该多晶硅岛状物5部份罩住以及将位于整个P-TFT区域的该多晶硅岛状物5部份罩住,并接着对该多晶硅岛状物5进行N+离子注入,形成N-TFT的S/D区域8。
然后,剥除该第二光阻图案7,并沉积一栅极金属层9,如图1E所示,再进行微影蚀刻制程,通过一第三光阻图案10(使用第三道光罩),将该栅极金属层9图案化,以形成N-TFT和P-TFT的栅极金属9’,如图1F所示。之后,直接以该栅极金属9’作为罩幕进行N-离子注入步骤,形成N-TFT的LDD结构11。
然后,如图1G所示,形成一第四光阻图案13(使用第四道光罩)以覆罩整个N-TFT区域,并对P-TFT区域进行P+离子注入步骤,以形成P-TFT的S/D区域14。进行至此,N-TFT和P-TFT的主要结构已大致完成。
接下来,剥除该第四光阻图案13,并沉积一介电层12于该玻璃基板1上,并覆盖住该栅极金属9’,然后对该介电层12和该栅极绝缘层6进行微影蚀刻制程,通过一光阻图案(图未显示,使用第五道光罩),形成N-TFT和P-TFT的第一介层洞50,以裸露出N-TFT和P-TFT的S/D,如图1H所示。接着,沉积一金属层并填充该第一介层洞50,然后对该金属层进行微影蚀刻制程,通过一光阻图案(图未显示,使用第六道光罩),形成N-TFT和P-TFT的S/D金属电极51,可作为资料线(dataline),与该LCD面板上的像素区域和该面板外部的电路作连接,如图1I所示。
接下来,如图1J所示,沉积一保护层52于玻璃基板1上,并覆盖住该S/D金属电极51,对该保护层52进行微影蚀刻制程,通过一光阻图案(图未显示,使用第七道光罩),形成N-TFT和P-TFT的第二介层洞53,以裸露出部份的S/D金属电极51。接着,沉积一氧化铟锡层(ITO)并填充该第二介层洞53,然后对该氧化铟锡层进行微影蚀刻制程,通过一光阻图案(图未显示,使用第八道光罩),形成ITO连接电极54,可与该LCD面板外部的电路作连接,如图1K所示。
另外,请参见图2A至图2D,该等图式为习知技术二有关自我对准的顶部栅极(top gate)LTPS CMOS制程异于习知技术一的步骤流程示意图。在习知技术二中,首先以相同于前述图1A至图1C的步骤形成欲作为N-TFT和P-TFT的该多晶硅岛状物(poly island)5;接着沉积栅绝缘层6。
然后,如图2A所示,沉积一栅极金属层19于该栅极绝缘层6上,再进行微影蚀刻制程,通过一第二光阻图案17(使用第二道光罩),将在该栅极金属层19图案化,以形成N-TFT的栅极金属19’和P-TFT的栅极金属图形19”,并剥除该第二光阻图案17,如图2B所示,其中该栅极金属图形19”将在整个P-TFT区域的该多晶硅岛状物5的部份完全罩住。之后,直接以该栅极金属19’和该栅极金属图形19”作为罩幕,进行N+离子注入步骤,形成N-TFT的S/D区域18。
接着,进行P-TFT的P+离子注入步骤,如图2C所示,形成一第三光阻图案20(使用第三道光罩)于该栅极金属19’和该栅极金属图形19”上,其中该第三光阻图案20将在P-TFT的栅极金属19’区域的多晶硅岛状物5部份以及在整个N-TFT区域的多晶硅岛状物5部份罩住,并接着将未被第三光阻图案20遮盖住的该栅极金属图形19”部份蚀刻棹,而形成P-TFT的栅极金属19’,然后对该多晶硅岛状物5进行P+离子注入而形成P-TFT的S/D区域24。然后,剥除该第三光阻图案20,如图2D所示。此习知技术二在进行第三道光罩后,即已完成N-TFT和P-TFT的主要结构。
接下来,以相同于前述图1H至图1K的步骤,使用四道光罩来形成N-TFT和P-TFT的S/D金属电极51和ITO连接电极54。
在习知技术二中,虽然总共仅只使用七道光罩,来制作出CMOS TFT元件,但所制作的N-TFT并不具有LDD结构。
发明内容
本发明的主要目的,即是提供一种低温多晶硅薄膜晶体管的CMOS制程改良方法,可减少LTPS CMOS制程所需使用的光罩数目,并同时制作具有LDD结构的N-MOS电路设计。
为达成上述目的,本发明揭示一种低温多晶硅薄膜晶体管的CMOS制作方法。首先,在一绝缘基板上,形成欲作为一N-TFT和一P-TFT的多晶硅岛状物(poly island),然后依序沉积一栅极绝缘层和一栅极金属层于该绝缘基板上;之后,图案化该栅极金属层,以形成该N-TFT的栅极金属和该P-TFT的栅极金属图形,其中,该栅极金属图形将在整个该P-TFT区域的该多晶硅岛状物的部份完全罩住。接着,以该N-TFT的栅极金属和该栅极金属图形作为罩幕,对该多晶硅岛状物进行N-离子注入步骤,形成该N-TFT的N-区域;然后形成一光阻图案于该N-TFT的栅极金属和该P-TFT的栅极金属图形上,其中一部份光阻图案定义出该P-TFT的栅极金属,而该光阻图案的另一部份罩覆住该N-TFT的栅极金属以及邻接的部份栅极绝缘层表面,以定义出该N-TFT的LDD结构;接着对该多晶硅岛状物进行N+离子注入,形成该N-TFT的S/D区域,并蚀刻未被该光阻图案遮盖住的该栅极金属图形部分,形成该P-TFT的栅极金属。接下来,以该光阻图案和该P-TFT的栅极金属作为罩幕,对该多晶硅岛状物进行P+离子注入,形成该P-TFT的S/D区域,其中该P+剂量与所述的N+剂量先经过适当调配,以便使该N-TFT的N+区域在经该P+离子注入步骤后,仍保持N+掺杂类型和低阻值特性,然后剥除该光阻图案;之后形成该N-TFT和该P-TFT的S/D金属电极。
在上述的制作方法中,通过在形成该光阻图案于该N-TFT的栅极金属和该P-TFT的栅极金属图形上的步骤时,使形成在该N-TFT的栅极金属上的光阻图案的位置与该N-TFT的栅极金属相对称或不对称,可形成对称型或不对称的N-TFT的S/D区域。
再者,本发明另揭示一种通过蚀刻方法来定义N-TFT的LDD结构的LTPSCMOS制作方法。首先,在一绝缘基板上形成欲作为一N-TFT和一P-TFT的多晶硅岛状物(poly island),然后依序沉积一栅极绝缘层和一栅极金属层于该绝缘基板上。之后,图案化该栅极金属层,以形成该P-TFT的栅极金属和该N-TFT的第一栅极金属图形,其中该第一栅极金属图形将在整个该N-TFT区域的该多晶硅岛状物的部分完全罩住;接着,以该P-TFT的栅极金属和该第一栅极金属图形作为罩幕,对该多晶硅岛状物进行P+离子注入步骤,形成该P-TFT的S/D区域。然后,形成一光阻图案于该P-TFT的栅极金属和该栅极金属图形上,其中该光阻图案将整个该P-TFT区域以及该N-TFT的栅极金属和LDD结构区域罩住;接着,蚀刻未被该光阻图案遮盖住的该第一栅极金属图形部份,形成该N-TFT的第二栅极金属图形,并对该多晶硅岛状物进行N+离子注入,形成该N-TFT的S/D区域。之后,以该光阻图案作为罩幕,对该第二栅极金属图形的侧壁进行蚀刻程序,使该第二栅极金属图形的该侧壁产生回缩,而形成该N-TFT的栅极金属,同时定义出该N-TFT的LDD结构区域。然后剥除该光阻图案,以该N-TFT的栅极金属作为罩幕,对该多晶硅岛状物进行外离子注入,形成该N-TFT的LDD结构,再形成该N-TFT和该P-TFT的S/D金属电极。
本发明的有益效果在于,本发明的LTPS CMOS制作方法可减少光罩的使用数目而使成本降低并提高产能,而且所制作的N-TFT具有LDD结构,可同时提高驱动电路的可靠度以及降低像素的漏电流,而使良率提升。
附图说明
图1A至图1K,为习知技术一有关自我对准的顶部栅极(top gate)LTPSCMOS制程(周边驱动电路)的步骤流程示意图;
图2A至图2D,为习知技术二有关自我对准的顶部栅极LTPS CMOS制程异于习知技术一的步骤流程示意图;
图3A至图3G,为本发明的低温多晶硅(LTPS)薄膜晶体管的CMOS制作方法的第一实施例异于习知技术的步骤流程示意图;其中:
图3B’,为图3B的平面图;
图3G’,为图3G的平面图;
图4A至图4B,为本发明的低温多晶硅(LTPS)薄膜晶体管的CMOS制作方法的第二实施例异于第一实施例的步骤流程示意图;其中:
图4B’为图4B的平面图;
图5A至图5G,为本发明的低温多晶硅(LTPS)薄膜晶体管的CMOS制作方法的第三实施例异于习知技术的步骤流程示意图。
具体实施方式
请参见图3A至图3G,该等图式为本发明的低温多晶硅(LTPS)薄膜晶体管的CMOS制作方法的第一实施例异于习知技术的步骤流程示意图。
首先,同样地,以相同于前述图1A至图1C的步骤,形成欲作为N-TFT和P-TFT的该多晶硅岛状物(poly island)5,并接着沉积该栅极绝缘层6。
然后,如图3A所示,沉积一栅极金属层29于该栅极绝缘层6上,再进行微影蚀刻制程,通过一第二光阻图案27(使用第二道光罩),将在该栅极金属层29图案化,以形成N-TFT的栅极金属29’和P-TFT的栅极金属图形29”,并剥除该第二光阻图案27,如图3B所示,其中该栅极金属图形29”将在整个P-TFT区域的该多晶硅岛状物5的部份完全罩住,图3B’为图3B的平面图。之后,直接以该栅极金属29’和该栅极金属图形29”作为罩幕,对该多晶硅岛状物进行N-离子注入步骤,形成N-TFT的N-区域21,如图3C所示。
然后,进行N-TFT的N+离子注入步骤,如图3D所示,形成一第三光阻图案30(使用第三道光罩)于该栅极金属29’和该栅极金属图形29”上,其中该第三光阻图案30将在P-TFT的栅极金属29’区域的该多晶硅岛状物5部份以及在N-TFT的栅极金属29’和LDD结构区域的该多晶硅岛状物5部份罩住(此时,就将该LDD结构的长度精确地定义出),并接着对该多晶硅岛状物5进行N+离子注入,而同时形成N-TFT的S/D区域28和LDD结构21’,如图3E所示。
然后,将未被该第三光阻图案30遮盖住的该栅极金属图形29”部分蚀刻掉,而形成P-TFT的栅极金属29’,如图3F所示,接着,直接以该第三光阻图案30和该栅极金属29’作为罩幕,对该多晶硅岛状物5进行P+离子注入,以形成P-TFT的S/D区域34,之后,剥除该第三光阻图案30,如图3G所示,图3G’为图3G的平面图。值得注意的是,在进行P+离子注入时,对于N-TFT的S/D区域28(即N+区域)而言,是反掺杂(conter-dopping),因此,所使用的N+剂量和P+剂量必须先经过适当调配,以便使N-TFT的N+区域在经P+离子注入步骤后,仍保持N+掺杂类型和低阻值特性。
本发明的LTPS CMOS制程进行至此(使用了三道光罩),N-TFT和P-TFT的主要结构亦已大致完成,接下来,就以相同于前述图1H至图1K的步骤,使用四道光罩来形成N-TFT和P-TFT的S/D金属电极51和ITO连接电极54。
再者,利用本发明的LTPS CMOS制程,还可制作出不对称型的N-TFT的S/D区域,此是本发明的第二实施例。
在第二实施例中,制作LTPS CMOS的方法,大部份是如同前述本发明的第一实施例的步骤流程,但在进行N-TFT的N+离子注入步骤时(即第三道光罩),使形成在N-TFT的栅极金属29’上的一第三光阻图案40的位置不对称于该栅极金属29’,如图4A所示,如此所定义形成的漏极区的LDD结构31较的于源极区的LDD结构31’的长度要来得长;换言之,N-TFT的S/D区域38就呈现出不对称,如图4B所示,图4B’为图4B的平面图。
此外,请参见图5A至图5G,为本发明的低温多晶硅(LTPS)薄膜晶体管的CMOS制作方法的第三实施例异于习知技术的步骤流程示意图。
同样地,以相同于前述图1A至图1C的步骤,来形成欲作为N-TFT和P-TFT的该多晶硅岛状物(poly island)5,并接着沉积该栅极绝缘层6。
然后,如图5A所示,沉积一栅极金属层39于该栅极绝缘层6上,再进行微影蚀刻制程,通过一第二光阻图案37(使用第二道光罩),将在该栅极金属层39图案化,以形成P-TFT的栅极金属39’和N-TFT的第一栅极金属图形39”,并剥除该第二光阻图案37,如图5B所示,其中该栅极金属图形39”将在整个N-TFT区域的该多晶硅岛状物5的部份完全罩住。之后,直接以该栅极金属39’和该第一栅极金属图形39”作为罩幕,对该多晶硅岛状物进行P+离子注入步骤,形成P-TFT的S/D区域44,如图5C所示。
然后,如图5D所示,形成一第三光阻图案45(使用第三道光罩)于该栅极金属39’和该第一栅极金属图形39”上,其中该第三光阻图案45将在整个P-TFT区域的该多晶硅岛状物5部份以及在N-TFT的栅极金属39’和LDD结构区域的该多晶硅岛状物5部份罩住;然后,将未被该第三光阻图案45遮盖住的该第一栅极金属图形39”部份蚀刻掉,而形成N-TFT的第二栅极金属图形39”’,其中该第二栅极金属图形39”’将N-TFT的LDD结构区域罩住,并接着对该多晶硅岛状物5进行N+离子注入,而形成N-TFT的S/D区域48,如图5E所示。
接下来,以该第三光阻图案45作为罩幕,使用干蚀刻或湿蚀刻技术,对该第二栅极金属图形39”’的侧壁(side wall)进行蚀刻程序,使该第二栅极金属图形的该侧壁产生回缩,而形成N-TFT的栅极金属39’,同时亦定义出在该多晶硅岛状物5的N-TFT的LDD结构区域,如图5F所示。之后,剥除该第三光阻图案45,以N-TFT和P-TFT的栅极金属39’为罩幕,对该多晶硅岛状物5进行N-离子注入,以形成N-TFT的LDD结构41,如图5G所示。
本发明的第三实施例的LTPS CMOS制程进行至此(亦仅使用了三道光罩),N-TFT和P-TFT的主要结构已大致完成。同样地,以相同于前述图1H至图1K的步骤,使用四道光罩来形成N-TFT和P-TFT的S/D金属电极51和ITO连接电极54。
与习知技术一和二相互比较可知,利用本发明的制作方法,可减少习知技术一的LTPS CMOS制程所需使用的光罩数目,并制作出习知技术二所缺乏的具有LDD结构的N-TFT。因此本发明的LTPS CMOS制作方法可减少光罩的使用数目而使成本降低并提高产能,而且所制作的N-TFT具有LDD结构,可同时提高驱动电路的可靠度以及降低像素的漏电流,而使良率提升。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟悉此项技艺者,在不脱离本发明之精神和范围内,当可做些许更动与润饰,因此本发明之保护范围当视权利要求书范围所界定者为准。
Claims (9)
1.一种低温多晶硅薄膜晶体管的CMOS制作方法,其特征是:包括:
在一绝缘基板上形成欲作为一N-TFT和一P-TFT的多晶硅岛状物;
于该绝缘基板上依序沉积一栅极绝缘层和一栅极金属层;
图案化该栅极金属层,以形成该N-TFT的栅极金属和该P-TFT的栅极金属图形,其中,该栅极金属图形将位于整个该P-TFT区域的该多晶硅岛状物的部份完全罩住;
以该N-TFT的栅极金属和该P-TFT的栅极金属图形作为罩幕,对该多晶硅岛状物进行N-离子注入步骤,形成该N-TFT的N-区域;
形成一光阻图案于该N-TFT的栅极金属和该P-TFT的栅极金属图形上,其中该光阻图案的一部份定义出该P-TFT的栅极金属,而该光阻图案的另一部份罩覆住该N-TFT的栅极金属以及邻接的部份栅极绝缘层表面,以定义出该N-TFT的LDD结构;
对该多晶硅岛状物进行N+离子注入,形成该N-TFT的S/D区域,
蚀刻未被该光阻图案遮盖住的该栅极金属图形部份,形成该P-TFT的栅极金属;
以该光阻图案和该P-TFT的栅极金属作为罩幕,对该多晶硅岛状物进行P+离子注入,形成该P-TFT的S/D区域,其中该P+剂量与所述的N+剂量先经过适当调配,以便使该N-TFT的N+区域在经该P+离子注入步骤后,仍保持N+掺杂类型和低阻值特性;
剥除该光阻图案;以及
形成该N-TFT和该P-TFT的S/D金属电极。
2.如权利要求1所述的制作方法,其特征是:在形成该光阻图案于该N-TFT的栅极金属和该栅极金属图形上的步骤时,使形成在该N-TFT的栅极金属上的该光阻图案的位置与该N-TFT的栅极金属相对称,以便形成对称型的N-TFT的S/D区域。
3.如权利要求1所述的制作方法,其特征是:在形成该光阻图案于该N-TFT的栅极金属和该栅极金属图形上的步骤时,使形成在该N-TFT的栅极金属上的该光阻图案的位置不对称于该N-TFT的栅极金属,以便形成不对称型的N-TFT的S/D区域。
4.如权利要求1所述的制作方法,其特征是:在形成该N-TFT和该P-TFT的S/D金属电极之后,另包括形成ITO连接电极步骤。
5.如权利要求1所述的制作方法,其特征是:一缓冲层形成在该多晶硅岛状物与该绝缘基板之间。
6.一种低温多晶硅薄膜晶体管的CMOS制作方法,其特征是:包括:
在一绝缘基板上形成欲作为一N-TFT和一P-TFT的多晶硅岛状物;
于该绝缘基板上依序沉积一栅极绝缘层和一栅极金属层;
图案化该栅极金属层,以形成该P-TFT的栅极金属和该N-TFT的第一栅极金属图形,其中该第一栅极金属图形将位于整个该N-TFT区域的该多晶硅岛状物的部份完全罩住;
以该P-TFT的栅极金属和该第一栅极金属图形作为罩幕,对该多晶硅岛状物进行P+离子注入步骤,形成该P-TFT的S/D区域;
形成一光阻图案于该P-TFT的栅极金属和该N-TFT的栅极金属图形上,其中该光阻图案将整个该P-TFT区域以及该N-TFT的栅极金属和LDD结构区域罩住;
蚀刻未被该光阻图案遮盖住的该第一栅极金属图形部份,形成该N-TFT的第二栅极金属图形;
对该多晶硅岛状物进行N+离子注入,形成该N-TFT的S/D区域;
以该光阻图案作为罩幕,对该第二栅极金属图形的侧壁进行蚀刻程序,使该第二栅极金属图形的该侧壁产生回缩,而形成该N-TFT的栅极金属,同时定义出该N-TFT的LDD结构区域;
剥除该光阻图案;
以该N-TFT的栅极金属作为罩幕,对该多晶硅岛状物进行N-离子注入,形成该N-TFT的LDD结构;以及
形成该N-TFT和该P-TFT的S/D金属电极。
7.如权利要求6所述的制作方法,其特征是:使用干蚀刻技术,对该第二栅极金属图形的侧壁进行蚀刻程序。
8.如权利要求6所述的制作方法,其特征是:使用湿蚀刻技术,对该第二栅极金属图形的侧壁进行蚀刻程序。
9.如权利要求6所述的制作方法,其特征是:在形成该N-TFT和该P-TFT的S/D金属电极之后,另包括形成ITO连接电极步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03105365 CN1259731C (zh) | 2003-02-26 | 2003-02-26 | 低温多晶硅薄膜晶体管的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03105365 CN1259731C (zh) | 2003-02-26 | 2003-02-26 | 低温多晶硅薄膜晶体管的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1525554A CN1525554A (zh) | 2004-09-01 |
CN1259731C true CN1259731C (zh) | 2006-06-14 |
Family
ID=34282628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03105365 Expired - Lifetime CN1259731C (zh) | 2003-02-26 | 2003-02-26 | 低温多晶硅薄膜晶体管的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1259731C (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101086487B1 (ko) * | 2004-12-24 | 2011-11-25 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
CN100339964C (zh) * | 2005-04-29 | 2007-09-26 | 友达光电股份有限公司 | 具有轻掺杂漏极的金属氧化物半导体的制作方法 |
KR100712295B1 (ko) | 2005-06-22 | 2007-04-27 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
CN100466234C (zh) * | 2005-12-08 | 2009-03-04 | 中华映管股份有限公司 | 薄膜晶体管的制造方法 |
CN103996655B (zh) * | 2014-03-07 | 2017-02-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法,显示面板、显示装置 |
CN104241139B (zh) * | 2014-08-28 | 2017-11-10 | 京东方科技集团股份有限公司 | 制作薄膜晶体管的方法及薄膜晶体管 |
CN104465399B (zh) * | 2014-12-05 | 2017-08-25 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
CN105161459B (zh) * | 2015-09-07 | 2019-01-29 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板及其制作方法 |
CN105336683A (zh) * | 2015-09-30 | 2016-02-17 | 武汉华星光电技术有限公司 | 一种ltps阵列基板及其制作方法、显示装置 |
CN105742240B (zh) * | 2016-04-05 | 2019-09-13 | 武汉华星光电技术有限公司 | 一种ltps阵列基板的制造方法 |
CN106252234A (zh) * | 2016-08-26 | 2016-12-21 | 武汉华星光电技术有限公司 | Nmos晶体管及其制作方法、cmos晶体管 |
CN107195689B (zh) * | 2017-07-21 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、oled显示面板 |
-
2003
- 2003-02-26 CN CN 03105365 patent/CN1259731C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1525554A (zh) | 2004-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106847743B (zh) | Tft基板及其制作方法 | |
CN105552027B (zh) | 阵列基板的制作方法及阵列基板 | |
CN101154346B (zh) | 影像显示***及其制造方法 | |
KR100257158B1 (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
CN105470197B (zh) | 低温多晶硅阵列基板的制作方法 | |
CN105097675A (zh) | 阵列基板及其制备方法 | |
CN105489552A (zh) | Ltps阵列基板的制作方法 | |
CN1259731C (zh) | 低温多晶硅薄膜晶体管的制作方法 | |
TW201519416A (zh) | 薄膜電晶體驅動背板及其製造方法 | |
KR100224704B1 (ko) | 박막 트랜지스터-액정표시장치 및 그 제조방법 | |
CN1752830A (zh) | 液晶面板的像素结构及其制造方法与驱动方法 | |
CN108447822A (zh) | Ltps tft基板的制作方法 | |
CN1265430C (zh) | 低温多晶硅薄膜晶体管及其多晶硅层的制造方法 | |
GB2530223A (en) | Method for manufacturing thin film transistor array substrate | |
US20210408063A1 (en) | Array substrate and method of manufacturing same | |
US20210091124A1 (en) | Manufacturing method for cmos ltps tft substrate | |
CN1637474A (zh) | 液晶显示器件及其制造方法 | |
CN101981676B (zh) | 半导体器件、半导体器件制造方法、液晶显示装置和电子设备 | |
US10714514B2 (en) | Back-channel-etched TFT substrate | |
CN100369266C (zh) | 控制薄膜晶体管及其制造方法与含其的电致发光显示装置 | |
WO2019080254A1 (zh) | 背沟道蚀刻型氧化物半导体tft基板及其制作方法 | |
CN1287210C (zh) | 反射式液晶显示器及周边电路的制造方法 | |
US10749037B2 (en) | Low temperature poly-silicon TFT substrate and manufacturing method thereof | |
CN1763975A (zh) | 薄膜晶体管及其制造方法 | |
CN105161458A (zh) | Tft基板的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20060614 |
|
CX01 | Expiry of patent term |